JP2005157604A - 過電流保護回路 - Google Patents

過電流保護回路 Download PDF

Info

Publication number
JP2005157604A
JP2005157604A JP2003393341A JP2003393341A JP2005157604A JP 2005157604 A JP2005157604 A JP 2005157604A JP 2003393341 A JP2003393341 A JP 2003393341A JP 2003393341 A JP2003393341 A JP 2003393341A JP 2005157604 A JP2005157604 A JP 2005157604A
Authority
JP
Japan
Prior art keywords
output
voltage
current
protection circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003393341A
Other languages
English (en)
Other versions
JP4319012B2 (ja
Inventor
Katsunori Kimura
勝則 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2003393341A priority Critical patent/JP4319012B2/ja
Priority to US10/996,746 priority patent/US7289308B2/en
Publication of JP2005157604A publication Critical patent/JP2005157604A/ja
Application granted granted Critical
Publication of JP4319012B2 publication Critical patent/JP4319012B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • G05F1/5735—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector with foldback current limiting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

【課題】 エンハンスメント型出力トランジスタで構成しているボルテージレギュレータのフの字型過電流保護回路では、過電流保護回路の検出値にはＶＤＤ−ＧＮＤ間の出力動作範囲を利用するため、デプレション型ボルテージレギュレータの出力電流−出力電圧特性をフの字型に制御することが困難であるという欠点があった。
【解決手段】 過電流検出時において、負電圧発生回路を動作させることにより、デプレション型出力トランジスタで構成しているボルテージレギュレータの出力電流−出力電圧特性をフの字型に制御するようにした。
【選択図】 図１

Description

この発明は、半導体集積回路装置の過電流保護回路による出力電流を制御したボルテージレギュレータに関する。
図２は従来のエンハンスメント型出力トランジスタで構成しているボルテージレギュレータに対応したフの字型過電流保護回路の構成図である。デプレション型出力トランジスタ４に出力電流が流れた場合、フの字型過電流保護回路８にも検出電流が流れる。
フの字型過電流保護回路８の内部で設定されている特定の検出電流に達した時、フの字型過電流保護回路８が動作し、デプレション型出力トランジスタ４に流れる出力電流の制御を開始する。この場合、デプレション型出力トランジスタ４はソースフォロワとして使用しているため、ソース電圧は出力電圧となる。出力電流−出力電圧特性をフの字型に制御するにはデプレション型出力トランジスタ４のゲート電圧を出力電圧に対して負方向の電圧を印加しなければならない。また、出力電圧がＧＮＤレベル時、出力電流をより小さくするにはゲート電圧を負電圧にする必要がある。しかし、従来のフの字型過電流保護回路ではＶＤＤ入力電圧とＧＮＤ基準で動作する回路によりＶＤＤ−ＧＮＤ間の出力動作範囲の検出値で出力トランジスタを制御するため、デプレション型出力トランジスタに流れる出力電流を小さくすることは難しい。
図３の実線はエンハンスメント型出力トランジスタのボルテージレギュレータに対応したフの字型過電流保護回路における、過電流検出の出力電流−出力電圧特性を示しており、過電流検出前のｖ点から過電流検出開始後、出力電流はｂ点からｃ点へというように減少しなくなっている（例えば、特許文献１参照。）。
特公平７−７４９７６号公報
従来、エンハンスメント型出力トランジスタで構成しているボルテージレギュレータのフの字型過電流保護回路において、過電流保護回路の検出値にはＶＤＤ−ＧＮＤ間の出力動作範囲を利用するため、デプレション型ボルテージレギュレータの出力電流−出力電圧特性をフの字型に制御することが困難であるという欠点があった。この発明は、従来のこのような欠点を解決するために、過電流検出時において、負電圧発生回路を動作させることにより、デプレション型出力トランジスタで構成しているボルテージレギュレータの出力電流−出力電圧特性をフの字型に制御しようとするものである。
上記課題を解決するために、この発明はデプレション型出力トランジスタで構成しているボルテージレギュレータにおいて、負電圧発生回路の動作により、フの字型をした出力電流−出力電圧特性に制御するようにした。
デプレション型の出力トランジスタで構成しているボルテージレギュレータに負電圧発生回路を内蔵させる。出力トランジスタに流れる過電流を検出した時の信号と出力電圧低下の信号により負電圧発生回路を動作させ、フの字型をした出力電流−出力電圧特性の制御を行う。そして、負電圧発生回路の動作によりデプレション型出力トランジスタを制御するため、フの字型をした出力電流−出力電圧特性の制御を行う効果がある。
以下に、本発明の過電流保護回路の実施例を図面に基づいて説明する。図１は本発明の前記請求項１の実施形態の過電流保護回路の構成図を示す。デプレション型出力トランジスタのボルテージレギュレータ部分は基準電圧１、増幅回路２、帰還抵抗３、デプレション型出力トランジスタ４のブロックからなる。また、フの字型の出力電流−出力電圧特性に制御する過電流保護回路部分は出力電圧検出抵抗５、過電流検出信号を入力とするロジック生成回路６、出力電圧低下の検出信号を入力とするロジック生成回路７、フの字型過電流保護回路８、負電圧発生回路９、 ＡＮＤ回路１０のブロックからなる。
最初に、図１において動作を説明する。デプレション型出力トランジスタ４に出力電流が流れた場合、フの字型過電流保護回路８にも検出電流が流れる。フの字型過電流保護回路８の内部で設定されている特定の検出電流に達した時、フの字型過電流保護回路８が動作し、デプレション型出力トランジスタ４に流れる出力電流の制御を開始する。また、フの字型過電流保護回路８から検出信号１１も出力される。出力電流の制御開始後、デプレション型出力トランジスタ４に流れる出力電流が過渡的な電流ではなく定常的に流れる過電流を検出するため、ロジック生成回路６により検出信号１１に特定の遅延期間を持たせた過電流遅延信号１２を生成するようにする。
同時に、出力電圧が出力電流の制御により基準電圧１と出力電圧検出抵抗５で設定された電圧に低下した時、抵抗分圧出力１３、基準電圧１、ロジック生成回路７によって電圧検出信号１４を生成する。これら２つの検出信号をＡＮＤ回路１０で処理することにより、負電圧発生回路９が動作し、負電圧出力がデプレション型出力トランジスタ４のゲートを制御する。つまり、過電流検出直後のデプレション型出力トランジスタ４に定常的な過電流が流れた時に出力電圧の低下が起きた場合、フの字型をした出力電流−出力電圧特性の制御を行うことになる。図３はその時の出力電流−出力電圧特性を示している。過電流検出前のｖ点から過電流検出した後の負電圧出力がデプレション型出力トランジスタ４のゲートを制御するｂ点を通り、そして点線の軌跡をたどり最終のａ点となり、フの字型の出力電流−出力電圧特性を得られる。
本発明の実施の形態の前記請求項１の過電流保護回路を示す構成図である。 従来の過電流保護回路の構成図である。 本実施例、及び従来の過電流検出時における出力電流−出力電圧特性図である。
符号の説明
1：基準電圧
2：増幅回路
3：帰還抵抗
4：デプレション型出力トランジスタ
5：出力電圧分圧抵抗
6,7：ロジック生成回路
8：フの字型過電流保護回路
9：負電圧発生回路
10：ＡＮＤ回路
11：検出信号
12：過電流遅延信号
13：抵抗分圧出力
14：電圧検出信号
15：電源端子
16：出力端子

Claims (1)

  1. デプレション型の出力トランジスタで構成しているボルテージレギュレータにおいて、出力トランジスタに流れる過電流を検出した信号と過電流検出後の出力電圧低下の信号を入力としたロジック回路により、負電圧発生回路を動作させ、出力電圧の降下に伴い出力電流が徐々に小さくなるフの字型をした出力電流−出力電圧特性を特徴とする過電流保護回路。
JP2003393341A 2003-11-25 2003-11-25 過電流保護回路及びボルテージレギュレータ Expired - Fee Related JP4319012B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003393341A JP4319012B2 (ja) 2003-11-25 2003-11-25 過電流保護回路及びボルテージレギュレータ
US10/996,746 US7289308B2 (en) 2003-11-25 2004-11-24 Overcurrent protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003393341A JP4319012B2 (ja) 2003-11-25 2003-11-25 過電流保護回路及びボルテージレギュレータ

Publications (2)

Publication Number Publication Date
JP2005157604A true JP2005157604A (ja) 2005-06-16
JP4319012B2 JP4319012B2 (ja) 2009-08-26

Family

ID=34719724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003393341A Expired - Fee Related JP4319012B2 (ja) 2003-11-25 2003-11-25 過電流保護回路及びボルテージレギュレータ

Country Status (2)

Country Link
US (1) US7289308B2 (ja)
JP (1) JP4319012B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192083A (ja) * 2007-02-07 2008-08-21 Nippon Telegr & Teleph Corp <Ntt> 低飽和レギュレータ回路
JP2012003678A (ja) * 2010-06-21 2012-01-05 Renesas Electronics Corp レギュレータ回路
CN110308756A (zh) * 2018-03-27 2019-10-08 艾普凌科有限公司 电压调节器
JP2020135372A (ja) * 2019-02-19 2020-08-31 ローム株式会社 電源回路
WO2020203439A1 (ja) * 2019-03-29 2020-10-08 いすゞ自動車株式会社 輸送管理装置、輸送管理方法、および、輸送システム
CN114020086A (zh) * 2021-11-11 2022-02-08 无锡迈尔斯通集成电路有限公司 一种随输入电压线性变化的ldo限流电路

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538528B2 (en) * 2006-09-13 2009-05-26 Linear Technology Corporation Constant power foldback mechanism programmable to approximate safe operating area of pass device for providing connection to load
US8072721B2 (en) * 2009-06-10 2011-12-06 Hong Kong Applied Science And Technology Research Institute Co., Ltd. ESD protection using a capacitivly-coupled clamp for protecting low-voltage core transistors from high-voltage outputs
US9310819B2 (en) * 2012-09-07 2016-04-12 Infineon Technologies Americas Corp. Power converter including integrated driver providing overcurrent protection
US9590524B1 (en) * 2016-01-15 2017-03-07 Raytheon Company Apparatus and method for a power converter and system having foldback current limit
TWI571025B (zh) * 2016-01-21 2017-02-11 旺玖科技股份有限公司 負電壓保護系統

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06209584A (ja) * 1993-01-08 1994-07-26 Fuji Electric Co Ltd 瞬時値制御パルス幅変調インバータの制御回路
US5666044A (en) * 1995-09-29 1997-09-09 Cherry Semiconductor Corporation Start up circuit and current-foldback protection for voltage regulators
JP3706515B2 (ja) * 1998-12-28 2005-10-12 矢崎総業株式会社 電源供給制御装置および電源供給制御方法
JP3767445B2 (ja) * 2001-09-28 2006-04-19 アンデン株式会社 過電流保護機能を有する電源供給装置、負荷駆動装置および車両用電源供給装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192083A (ja) * 2007-02-07 2008-08-21 Nippon Telegr & Teleph Corp <Ntt> 低飽和レギュレータ回路
JP2012003678A (ja) * 2010-06-21 2012-01-05 Renesas Electronics Corp レギュレータ回路
CN110308756A (zh) * 2018-03-27 2019-10-08 艾普凌科有限公司 电压调节器
CN110308756B (zh) * 2018-03-27 2022-03-01 艾普凌科有限公司 电压调节器
JP2020135372A (ja) * 2019-02-19 2020-08-31 ローム株式会社 電源回路
US11720131B2 (en) 2019-02-19 2023-08-08 Rohm Co., Ltd. Power supply circuit, power supply device, and motor vehicle including the same
WO2020203439A1 (ja) * 2019-03-29 2020-10-08 いすゞ自動車株式会社 輸送管理装置、輸送管理方法、および、輸送システム
CN114020086A (zh) * 2021-11-11 2022-02-08 无锡迈尔斯通集成电路有限公司 一种随输入电压线性变化的ldo限流电路

Also Published As

Publication number Publication date
US20050157437A1 (en) 2005-07-21
JP4319012B2 (ja) 2009-08-26
US7289308B2 (en) 2007-10-30

Similar Documents

Publication Publication Date Title
JP5516320B2 (ja) レギュレータ用半導体集積回路
JP5421133B2 (ja) ボルテージレギュレータ
US7304540B2 (en) Source follower and current feedback circuit thereof
JP5279544B2 (ja) ボルテージレギュレータ
US6917187B2 (en) Stabilized DC power supply device
JP2013012000A (ja) レギュレータ用半導体集積回路
JP2006309569A (ja) 定電圧電源回路
KR102279836B1 (ko) 과전류 보호 회로, 반도체 장치 및 볼티지 레귤레이터
TWI639909B (zh) 電壓調節器
TWI647557B (zh) 針對負載的切換控制器和方法
JP2005033865A (ja) 半導体集積回路装置
JP2006133936A (ja) 電源装置、及び携帯機器
JP2005071320A (ja) 電源回路および半導体集積回路装置
JP4319012B2 (ja) 過電流保護回路及びボルテージレギュレータ
JP2006023920A (ja) 基準電圧発生回路
JP5793979B2 (ja) レギュレータ用半導体集積回路
TW201643588A (zh) 電壓調節器
JP2005327027A (ja) ボルテージレギュレータ用オーバーシュート制御回路
JP2007087091A (ja) 過電流検出回路及び基準電圧生成回路
JP2020166384A (ja) 電源回路
JP2013097505A (ja) レギュレータ用半導体集積回路
JP2010258509A (ja) バイアス安定化機能付き増幅回路
JP2008011585A (ja) スイッチングレギュレータ
JP2005293067A (ja) ボルテージレギュレータ
JP2005278056A (ja) 電源電圧低下検出回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090527

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120605

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4319012

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120605

Year of fee payment: 3

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130605

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130605

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees