CN111865278A - 输出级电路及其控制方法 - Google Patents

输出级电路及其控制方法 Download PDF

Info

Publication number
CN111865278A
CN111865278A CN202010112392.6A CN202010112392A CN111865278A CN 111865278 A CN111865278 A CN 111865278A CN 202010112392 A CN202010112392 A CN 202010112392A CN 111865278 A CN111865278 A CN 111865278A
Authority
CN
China
Prior art keywords
voltage
circuit
switch
pull
output stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010112392.6A
Other languages
English (en)
Inventor
杨信鸿
郑彦诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Publication of CN111865278A publication Critical patent/CN111865278A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018514—Interface arrangements with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明公开了一种输出级电路及其控制方法，所述输出级电路包括一第一运算放大器、一第二运算放大器、一开关器电路、一钳位电路及至少一下拉晶体管。该第一运算放大器操作在一第一电压范围。该第二运算放大器操作在一第二电压范围。该开关器电路耦接于该第一运算放大器及该第二运算放大器。该钳位电路耦接于该开关器电路及该输出级电路的多个输出端之间。该至少一下拉晶体管耦接于该开关器电路。

Description

输出级电路及其控制方法
技术领域
本发明涉及一种输出级电路及其控制方法，尤其涉及一种可通过中压组件实现的输出级电路以及执行电源开启(power-on)及电源关闭(power-off)的相关控制方法。
背景技术
在现有的源极驱动装置中，输出级电路需采用高压组件来实现，高压组件具有较高耐压，此耐压符合可驱动显示面板的输出信号。举例来说，输出信号的范围位于0V到10V之间，因此输出级电路中的晶体管耐压大约等于10V。然而，高压组件具有大面积及高导通电阻的特性，导致电路成本的提高和输出级电路效率的下降。
优选地，为了减少电路面积并降低输出级电路的导通电阻，可在输出级电路采用中压组件来取代高压组件。然而，中压组件的耐压不足，可能无法支持输出信号的电压范围，特别是在电源开启/关闭及极性切换的运作之下。当电路组件(如金氧半场效晶体管(Metal Oxide Semiconductor Field-Effect Transistor，MOSFET))所接收到的跨压超出其耐压的情况下，容易发生崩溃(breakdown)。鉴于此，现有技术实有改进的必要。
发明内容
因此，本发明的主要目的即在于提供一种通过中压组件实现的输出级电路，以避免庞大的电路面积以及高导通电阻，而中压组件的过电压(overstress)问题可通过良好的时序控制机制来解决。
本发明的一实施例公开了一种输出级电路，该输出级电路包括一第一运算放大器、一第二运算放大器、一开关器电路、一钳位电路及至少一下拉晶体管。该第一运算放大器操作在一第一电压范围。该第二运算放大器操作在一第二电压范围。该开关器电路耦接于该第一运算放大器及该第二运算放大器。该钳位电路耦接于该开关器电路及该输出级电路的多个输出端之间。该至少一下拉晶体管耦接于该开关器电路。
本发明的另一实施例公开了一种控制一输出级电路的方法，该输出级电路包括多个输出端、操作在一第一电压范围的一第一运算放大器、操作在一第二电压范围的一第二运算放大器、一开关器电路、一钳位电路及至少一下拉晶体管。该方法包括下列步骤：通过该至少一下拉晶体管将该多个输出端拉至一第一电压；关闭该至少一下拉晶体管；调整该钳位电路的开关器连接方式；该钳位电路接收一基极控制信号，以切换该钳位电路的一基极电压；以及开启该开关器电路中的多个电荷共享晶体管，以将该多个输出端拉至一第二电压，该第二电压不同于该第一电压。
本发明的另一实施例公开了一种控制一输出级电路的方法，该输出级电路包括多个输出端、操作在一第一电压范围的一第一运算放大器、操作在一第二电压范围的一第二运算放大器、一开关器电路、一钳位电路及至少一下拉晶体管。该方法包括下列步骤：通过该开关器电路中的多个电荷共享晶体管将该多个输出端拉至一第一电压；关闭该多个电荷共享晶体管；调整该钳位电路的开关器连接方式；该钳位电路接收一基极控制信号，以切换该钳位电路的一基极电压；以及开启该至少一下拉晶体管，以将该多个输出端拉至一第二电压，该第二电压不同于该第一电压。
附图说明
图1为一般输出级电路的示意图。
图2为本发明实施例一输出级电路的示意图。
图3示出了输出级电路的一种实现方式，包括钳位电路的详细结构。
图4为本发明实施例一控制流程的流程图。
图5A～5D为输出级电路通过图4的控制流程进行控制的示意图。
图6为基于图4的控制流程对输出级电路进行控制的控制信号的波形图。
图7为本发明实施例一控制流程的流程图。
图8A～8D为输出级电路通过图7的控制流程进行控制的示意图。
图9为基于图7的控制流程对输出级电路进行控制的控制信号的波形图。
图10为本发明实施例另一输出级电路的示意图。
其中，附图标记说明如下：
10、20、100 输出级电路
102、104、202、204 运算放大器
106、206 开关器电路
OUT1、OUT2 输出端
VDDA 电源供应电压
HVDDA 半电源供应电压
GNDA 接地电压
SW1～SW8 开关器
MC1～MC4 电荷共享晶体管
VM 中间电压
208 钳位电路
ML1、ML2、ML1’ 下拉晶体管
HPOL、HPOLB、NCHG_P、CHG_P、 控制信号
CHG_N、NCHG_N、CS_P1、CS_P2、
CS_N1、CS_N2、CS_GNDA
HBULK_P、HBULKB_P、HBULK_N、 基极控制信号
HBULKB_N
40、70 控制流程
400～414、700～714 步骤
具体实施方式
请参考图1，图1为一般输出级电路10的示意图。如图1所示，输出级电路10包括两个运算放大器(Operational Amplifier，OP)102及104以及一开关器电路106。输出级电路10具有两个输出端OUT1及OUT2。运算放大器102及104可分别操作在较高的半电压范围以及较低的半电压范围。详细来说，运算放大器102可接收电源供应电压VDDA及半电源供应电压HVDDA，并据此操作在位于VDDA及HVDDA之间的较高电压范围。运算放大器104可接收半电源供应电压HVDDA及接地电压GNDA，并据此操作在位于HVDDA及GNDA之间的较低电压范围。开关器电路106包括多个信道，其中每一信道可用来传送来自于运算放大器102或104的电压信号至输出端OUT1及OUT2的其中一者，开关器电路106中的4个信道可用来实现此目的。在开关器电路106中，每一信道都具有一开关器(SW1～SW4)以及一电荷共享晶体管(MC1～MC4)。
一般来说，由于运算放大器102及104可接收半电源供应电压HVDDA，因此运算放大器102及104的操作电压范围等于整体输出级电路10的操作电压范围的一半，在此情形下，运算放大器102及104可采用中压组件来实现。然而，当采用极性反转方式运作时，输出端OUT1及OUT2都应能够输出最高电压电平(约等于VDDA)及最低电压电平(约等于GNDA)之间任一电平的电压信号。因此，开关器电路106中的每一开关器SW1～SW4都应能够耐受高达VDDA减去GNDA的跨压。并且，当面板的电源开启或关闭时，输出端OUT1及OUT2往往被要求拉到接地电压或零电压。在此情况下，若开关器SW1及SW2接收来自于运算放大器102的较高电压信号时，开关器SW1及SW2仍需面临较大的跨压。因此，开关器电路106中的晶体管需采用耐压较高的高压组件来实现。若在开关器电路106中采用中压组件，则可能因为中压组件的耐压不足而容易造成崩溃(breakdown)，特别是在电源开启/关闭和极性反转的操作过程中。
请参考图2，图2为本发明实施例一输出级电路20的示意图。如图2所示，输出级电路20包括两个运算放大器202及204、一开关器电路206、一钳位电路208及下拉晶体管ML1～ML2。运算放大器202及204可根据接收到的供应电压，分别操作在较高的半电压范围及较低的半电压范围，其类似于图1所示的运算放大器102及104。在输出级电路20中，电源供应电压VDDA及中间电压VM使得运算放大器202操作在较高的电压范围，中间电压VM及接地电压GNDA使得运算放大器204操作在较低的电压范围。中间电压VM可相等于或接近于电源供应电压VDDA的一半。在一实施例中，电源供应电压VDDA等于10V而接地电压GNDA等于0V，因此中间电压VM等于5V。由于运算放大器202及204的操作电压范围等于5V，因此运算放大器202及204可采用耐压为5V的中压组件来实现。
类似于图1所示的输出级电路10，输出级电路20也包括开关器电路206，其结构相似于开关器电路106的结构。详细来说，开关器电路206耦接于运算放大器202及204，其包括开关器SW1～SW4及电荷共享晶体管MC1～MC4。每一开关器SW1～SW4可个别开启或关闭以控制一电压信号从运算放大器202或204传送至输出端OUT1及OUT2其中一者。电荷共享晶体管MC1～MC4耦接于可供应中间电压VM(其可等于或接近于供应给运算放大器202及204的中间电压VM)的一中间电压源，用来将输出端OUT1及OUT2拉至中间电压VM(如5V)，以进行电荷共享(charge sharing)。电荷共享操作可将输出端OUT1及OUT2拉到中间电压VM，使得输出端OUT1及OUT2在输出数据信号抵达时可更快速地从中间电压VM到达其目标电压，特别是采用极性反转的情况下。
值得注意的是，输出级电路20可实现于一源极驱动装置中，用来输出电压信号至面板上的数据线。开关器电路206及输出级电路20的结构的目的在于实现极性反转，即，每一输出端OUT1及OUT2可选择从运算放大器202或204接收输出信号，以输出不同极性的电压信号。输出级电路20可用来提供电压信号给面板上的两条信道，且源极驱动装置可包括多个相似的输出级电路，用来提供电压信号给整个面板。
在本发明的输出级电路20中，可采用中压组件来取代高压组件，以避免庞大的电路面积及高导通电阻。换句话说，运算放大器202和204以及开关器电路206和钳位电路208都可采用耐压相同的晶体管(中压组件)来实现。下拉晶体管ML1及ML2也可以采用与其它模块中的晶体管耐压相同的晶体管来实现。为了避免中压组件可能发生的过电压(overstress)问题，可在输出级电路20中加入钳位电路208，并将其设置在开关器电路206以及输出端OUT1及OUT2之间。下拉晶体管ML1及ML2耦接于开关器电路206及钳位电路208之间，可用来将输出端OUT1及OUT2拉到接地电压或零电压。值得注意的是，进行电荷共享时，电荷共享晶体管可将输出端OUT1及OUT2拉到中间电压(如5V)；而下拉晶体管ML1及ML2可在面板的电源开启或关闭时导通，以将输出端OUT1及OUT2拉到接地电平。也就是说，下拉晶体管ML1及ML2以及电荷共享晶体管MC1～MC4可分别将输出端OUT1及OUT2拉到不同电压电平。
一般来说，当面板的电源开启之后且尚未接收到图像数据信号之前，输出端OUT1及OUT2应被控制在零电压(通过下拉晶体管ML1及ML2)，与面板的共同电压(commonvoltage)相等。此时，面板上的像素电压为零，可避免屏幕上出现不必要的闪烁。在面板的电源关闭之前，也应在面板接收完图像信号之后执行类似的下拉操作。
图3示出了一种输出级电路20的实现方式，其包括钳位电路208的详细结构。详细来说，钳位电路208包括4条信道，分别对应于开关器电路206的4条信道，钳位电路208中的每一信道都包括一开关器(SW5～SW8)，其以一传输门(transmission gate)来实现。开关器SW5～SW8可接收控制信号HPOL及HPOLB以控制其开启或关闭，使得输出端OUT1及OUT2可通过开关器电路206从运算放大器202或204接收电压信号，从而实现极性反转。钳位电路208中的开关器SW5～SW8还分别接收基极控制信号HBULK_P、HBULKB_P、HBULK_N及HBULKB_N，用以切换开关器SW5～SW8中的晶体管的基极电压。通过良好控制的基极控制信号HBULK_P、HBULKB_P、HBULK_N及HBULKB_N，钳位电路208可在使用中压组件作为开关器的晶体管的情况下，免于受到过电压问题的影响。除此之外，位于开关器电路206中的开关器SW1～SW4可分别接收控制信号NCHG_P、CHG_P、CHG_N及NCHG_N，这些开关器也可通过传输门来实现。另外，在开关器电路206中，电荷共享晶体管MC1及MC2为N型金氧半场效晶体管(N-type MetalOxide Semiconductor Transistor，NMOS Transistor)，其分别接收控制信号CS_P1及CS_P2的控制，电荷共享晶体管MC3及MC4为P型金氧半场效晶体管(P-type Metal OxideSemiconductor Transistor，PMOS Transistor)，其分别接收控制信号CS_N2及CS_N1的控制。下拉晶体管ML1及ML2受控于一共同控制信号CS_GNDA。如上所述，电荷共享晶体管MC1～MC4可将输出端OUT1及OUT2耦接至一中间电压源，以接收中间电压VM(如5V)并执行电荷共享。下拉晶体管ML1及ML2为N型金氧半场效晶体管，可将输出端OUT1及OUT2耦接至一接地端，以在面板的电源开启或关闭时拉低输出端OUT1及OUT2的电压。
在图3的输出级电路20中，运算放大器202及204都操作在半电压范围(如5V～10V或0V～5V)，可轻易通过耐压为5V的中压组件来实现。开关器电路206及钳位电路208可用来传送高达约VDDA(如10V)或低至约GNDA(如0V)的电压信号，因此，若开关器电路206及钳位电路208采用中压组件来实现时，应搭配一时序控制机制来避免过电压问题。
请参考图4，图4为本发明实施例一控制流程40的流程图。控制流程40可实现于一输出级电路(例如图2中的输出级电路20)，其包括两个分别操作在不同电压范围的运算放大器202及204、开关器电路206、钳位电路208、及下拉晶体管ML1及ML2，用来控制电源开启的运作并驱动耦接于输出级电路的面板。如图4所示，控制流程40包括以下步骤：
步骤400：开始。
步骤402：通过下拉晶体管ML1及ML2将输出级电路20的输出端OUT1及OUT2拉至零电压。
步骤404：关闭下拉晶体管ML1及ML2。
步骤406：开启钳位电路208中的开关器SW5及SW8，并关闭耦接于下拉晶体管ML1的开关器SW7。
步骤408：通过钳位电路208中的开关器SW5～SW8的N型金氧半场效晶体管接收N型基极控制信号HBULK_N或HBULKB_N，以切换N型金氧半场效晶体管的基极电压。
步骤410：通过钳位电路208中的开关器SW5～SW8的P型金氧半场效晶体管接收P型基极控制信号HBULK_P或HBULKB_P，以切换P型金氧半场效晶体管的基极电压。
步骤412：开启电荷共享晶体管MC1及MC4，以将输出端OUT1及OUT2拉至中间电压。
步骤414：结束。
根据控制流程40，当面板的电源开启之后，输出端OUT1及OUT2可被拉到零电压或接地电压(步骤402)，以避免屏幕上出现不必要的闪烁。如图5A所示，下拉晶体管ML1及ML2被开启，以分别将输出端OUT1及OUT2拉到零电压，同时，耦接于下拉晶体管ML1及ML2与输出端OUT1及OUT2之间的开关器SW7及SW8也被开启。在此步骤中，可关闭其它开关器及电荷共享晶体管以避免不必要的漏电流，这些关闭的晶体管都以X号注记。
接着，控制信号CS_GNDA关闭下拉晶体管ML1及ML2以停止下拉运作(步骤404)。在此情况下，输出端OUT1及OUT2与接地端之间的连结断开，如图5B所示。为了准备接下来的正常运作，可对输出端OUT1及OUT2执行电荷共享使其到达中间电压或半电压(如5V)，此时，钳位电路208中的开关器连接方式应对应进行调整。在此例中，电荷共享是通过电荷共享晶体管MC1及MC4来执行，因此，可开启钳位电路208中相应的开关器SW5及SW8，同时关闭开关器SW7(步骤406)，而开关器SW6原先已关闭。以上开关器连接的设定可通过将控制信号HPOLB从零电压拉到中间电压VM来实现，如图5C所示。需注意的是，此步骤尚未将控制信号HPOLB拉至例如电源供应电压VDDA的高电压。若控制信号HPOLB到达较高的电压电平，钳位电路208可能因过大的栅极对源极和栅极对基极跨压而面临过电压问题。
当钳位电路208中的开关器连接方式已完成电荷共享的准备之后，即可调整钳位电路208中的基极设定。钳位电路208所接收的基极控制信号HBULK_P、HBULKB_P、HBULK_N及HBULKB_N可进行切换以改变开关器SW5～SW8的基极电压。在此例中，由开关器SW5及SW7中的N型金氧半场效晶体管接收的N型基极控制信号HBULK_N可改变其状态以切换开关器SW5及SW7中的N型金氧半场效晶体管的基极电压(步骤408)，此基极电压从较低的电压电平(如零电压)切换至中间电压VM。当N型金氧半场效晶体管的基极电压被切换之后，由开关器SW5及SW7中的P型金氧半场效晶体管接收的P型基极控制信号HBULK_P接着改变其状态以切换开关器SW5及SW7中的P型金氧半场效晶体管的基极电压(步骤410)，此基极电压从中间电压VM切换至较高的电压电平(如电源供应电压VDDA)。
如上所述，位于钳位电路208中的开关器SW5～SW8的晶体管为中压组件，其具有中等耐压。举例来说，中压组件的耐压可为中间电压，即5V，而P型金氧半场效晶体管的基极电压可能高达电源供应电压VDDA，即10V。为了避免过电压问题，优选地，应在P型金氧半场效晶体管的基极电压从5V切换至10V之前，先将N型金氧半场效晶体管的基极电压从0V切换至5V，否则可能发生P井区(P-well)及N井区(N-well)之间跨压等于10V的情况，容易导致晶体管崩溃。
值得注意的是，由于钳位电路208中的晶体管的基极电压是可变的，这些晶体管不与输出级电路20中其它晶体管共享P井区及N井区。换句话说，这些晶体管的P井区及N井区应为独立设置。为节省电路面积，通常会将同一个传输门的晶体管的P井区及N井区设置在一起，形成井区之间的P-N结(P-N junction)。在本发明的控制流程中，N型金氧半场效晶体管的基极电压切换(从0V至5V)进行在P型金氧半场效晶体管的基极电压切换(从5V至10V)之前，可避免P-N结上发生跨压超过10V的情况，从而避免晶体管崩溃。
一般输出级电路(如图1的输出级电路10)采用高压组件，因而未包括钳位电路，因此，所有通过高压组件实现的晶体管都可共享相同的P井区及N井区。相较之下，本发明的输出级电路20采用中压组件来取代高压组件，因此需设置钳位电路208，以限制跨压而避免过电压问题。如上所述，钳位电路208中具有独立设置的P井区及N井区的晶体管，这些晶体管是以不同方式设置，可在电路布局中被分辨出来。
当基极切换完毕之后，控制信号CS_P1及CS_N1可分别开启相应的电荷共享晶体管MC1及MC4，以将输出端OUT1及OUT2拉到中间电压(步骤412)，如图5D所示。此时，从电压下拉到中压电荷共享的电源开启运作已完成，输出级电路20中的控制信号可通过一特定顺序进行良好的控制及切换，以避免过电压问题。接着，控制信号HPOLB即可从中间电压VM切换到高电压电平(如10V)，使得输出级电路20完成后续正常操作的准备。
图6示出了基于控制流程40对输出级电路20进行控制的控制信号波形，其中，用于钳位电路208的控制信号HPOL及HPOLB操作在全电压范围，而其它控制信号则操作在较高的半电压范围或较低的半电压范围。在一实施例中，较高的半电压范围从5V到10V，较低的半电压范围从0V到5V，而全电压范围从0V到10V。
值得注意的是，本发明不仅提供了可用于面板电源开启操作的控制流程，同时也提供了可用于面板电源关闭操作的控制流程，如后详述。
请参考图7，图7为本发明实施例一控制流程70的流程图。控制流程70可实现于一输出级电路(例如图2中的输出级电路20)，其包括两个分别操作在不同电压范围的运算放大器202及204、开关器电路206、钳位电路208、及下拉晶体管ML1及ML2，用来控制电源关闭的运作并驱动耦接于输出级电路的面板。如图7所示，控制流程70包括以下步骤：
步骤700：开始。
步骤702：通过开关器电路206中的电荷共享晶体管MC2及MC3将输出级电路20的输出端OUT1及OUT2拉至中间电压。
步骤704：关闭电荷共享晶体管MC2及MC3。
步骤706：开启耦接于下拉晶体管ML1及ML2的开关器SW7及SW8，并关闭耦接于电荷共享晶体管MC2的开关器SW6。
步骤708：通过钳位电路208中的开关器SW5～SW8的P型金氧半场效晶体管接收P型基极控制信号HBULK_P或HBULKB_P，以切换P型金氧半场效晶体管的基极电压。
步骤710：通过钳位电路208中的开关器SW5～SW8的N型金氧半场效晶体管接收N型基极控制信号HBULK_N或HBULKB_N，以切换N型金氧半场效晶体管的基极电压。
步骤712：开启下拉晶体管ML1及ML2，以将输出端OUT1及OUT2拉至零电压。
步骤714：结束。
根据控制流程70，电源关闭流程可从电荷共享状态起始，其中输出端OUT1及OUT2可通过电荷共享晶体管MC2及MC3被拉到中间电压VM(步骤702)。在此例中，输出级电路20操作在一极性反转模式，因此，输出端OUT1及OUT2分别通过电荷共享晶体管MC3及MC2耦接于中间电压源，其不同于前述非反转模式中电荷共享是通过电荷共享晶体管MC1及MC4进行。除此之外，耦接于电荷共享晶体管MC2及MC3与输出端OUT1及OUT2之间的开关器SW6及SW7都开启。在此步骤中，可关闭其它开关器及电荷共享晶体管以避免不必要的漏电流，这些关闭的晶体管都以X号注记。
接着，控制信号CS_P2及CS_N2关闭电荷共享晶体管MC2及MC3以停止电荷共享运作(步骤704)。在此情况下，输出端OUT1及OUT2与中间电压源之间的连结断开，如图8B所示。为了准备接下来的下拉运作，可对应调整钳位电路208中的开关器连接方式。由于下拉晶体管ML1及ML2耦接于对应于较低电压范围的信道，因此，可开启相应的位于钳位电路208中的开关器SW7及SW8，同时关闭开关器SW6(步骤706)，而开关器SW5原先已关闭。以上开关器连接的设定可通过将控制信号HPOL从高电压(如VDDA)拉到中间电压VM来实现，如图8C所示。需注意的是，此步骤尚未将控制信号HPOL拉至例如零电压的低电压。若控制信号HPOL到达较低的电压电平，钳位电路208可能因过大的栅极对基极跨压而面临过电压问题。
当钳位电路208中的开关器连接方式已完成下拉操作的准备之后，即可调整钳位电路208中的基极设定。钳位电路208所接收的基极控制信号HBULK_P、HBULKB_P、HBULK_N及HBULKB_N可进行切换以改变开关器SW5～SW8的基极电压。在此例中，由开关器SW6及SW8中的P型金氧半场效晶体管接收的P型基极控制信号HBULKB_P可改变其状态以切换开关器SW6及SW8中的P型金氧半场效晶体管的基极电压(步骤708)，此基极电压从较高的电压电平(如电源供应电压VDDA)切换至中间电压VM。当P型金氧半场效晶体管的基极电压被切换之后，由开关器SW6及SW8中的N型金氧半场效晶体管接收的N型基极控制信号HBULKB_N接着改变其状态以切换开关器SW6及SW8中的N型金氧半场效晶体管的基极电压(步骤710)，此基极电压从中间电压VM切换至较低的电压电平(如零电压)。
同样地，先将P型金氧半场效晶体管的基极电压从较高电压切换至中间电压VM，随后再将N型金氧半场效晶体管的基极电压从中间电压VM切换至较低电压的切换顺序的目的在于避免相邻P井区及N井区之间的P-N结上跨压过大所造成的过电压问题。
当基极切换完毕之后，控制信号CS_GNDA可开启下拉晶体管ML1及ML2，以将输出端OUT1及OUT2拉到零电压或接地电压(步骤712)，如图8D所示。此时，从中压电荷共享到电压下拉的电源关闭操作已完成，输出级电路20中的控制信号可通过一特定顺序进行良好的控制及切换，以避免过电压问题。此外，控制信号HPOL可从中间电压VM切换到较低的电压电平(如0V)，使得下拉路径完全开启。由上述可知，控制流程70的电源关闭操作可视为包括与控制流程40的电源开启操作相反的步骤。
图9示出了基于控制流程70对输出级电路20进行控制的控制信号波形。同样地，用于钳位电路208的控制信号HPOL及HPOLB操作在全电压范围，而其它控制信号则操作在较高的半电压范围或较低的半电压范围。在一实施例中，较高的半电压范围从5V到10V，较低的半电压范围从0V到5V，而全电压范围从0V到10V。
值得注意的是，本发明的目的在于提供一种可用于源极驱动装置的输出级电路以及控制输出级电路以避免过电压问题的方法。本领域技术人员当可据此进行修饰或变化，而不限于此。举例来说，本发明的输出级电路包括一钳位电路及下拉晶体管，这些装置及晶体管都可采用中压组件来实现，并通过良好控制其切换时序来避免过电压问题的发生。在面板电源开启或电源关闭的期间，可通过适当的时序控制方式在输出级电路中实现下拉操作，此外，也可依适当顺序切换开关器电路206及钳位电路208中的开关器，使得每一输出端都可用来输出正负极性交替的电压信号，以实现极性切换操作。除此之外，本发明实施例中的电压值仅作为用以方便说明的范例，本领域技术人员应了解，操作电压范围以及中压组件的耐压也可以是其它适当的数值。举例来说，运算放大器204所输出对应于图像数据“0”的电压信号可能略高于零电压，或者第二半电压范围可能位于负电压电平。
在另一实施例中，输出级电路中的下拉晶体管也可通过其它方式实现。举例来说，请参考图10，图10为本发明实施例另一输出级电路100的示意图。输出级电路100的电路结构类似于图3中输出级电路20的电路结构，故功能相似的信号或组件都以相同符号表示。如图10所示，输出级电路100与输出级电路20之间的差异在于，输出级电路100仅包括单一下拉晶体管ML1’，其耦接于开关器电路206与运算放大器204之间。换句话说，在输出级电路100中，下拉晶体管ML1’设置于开关器电路206前端而不是开关器电路206后端。在这样的实现方式之下，仅使用单一下拉晶体管ML1’即可用来拉低两个输出端OUT1及OUT2。在此例中，当控制信号CS_GNDA开启下拉晶体管ML1’时，应关闭运算放大器204，以避免不必要的漏电流从运算放大器204输出端流至下拉晶体管ML1’。
无论下拉晶体管设置于开关器电路的前端或后端，优选地，应将下拉晶体管设置于低电压侧，即耦接于较低电压范围的运算放大器。举例来说，在输出级电路100中，若运算放大器202的操作电压范围为5V到10V而运算放大器204的操作电压范围为0V到5V，可将下拉晶体管ML1’耦接于操作在(相较于另一运算放大器202而言)较低电压范围的运算放大器204。如上所述，下拉晶体管可用来将输出端拉低至零电压或接地电压，因此，下拉晶体管的一端必定持续耦接于接地端。若下拉晶体管耦接于具有较高电压范围的运算放大器时，较容易因运算放大器的较高输出电压而在该下拉晶体管上发生过电压，从而造成该下拉晶体管崩溃。
根据本发明关于下拉晶体管及钳位电路的设置方式，输出级电路中的所有电路组件都可通过中压组件来实现。在不需使用具有高耐压的高压组件的情况下，可大幅减少电路面积，同时，中压组件的过电压问题也可通过良好控制开关器电路及钳位电路的切换方式获得解决。
综上所述，本发明的实施例提供了一种可通过中压组件来实现的输出级电路，可避免高压组件产生的庞大电路面积以及高导通电阻，而中压组件的过电压问题可通过良好的时序控制方案来解决。输出级电路包括一钳位电路，其可通过基极切换的方式来限制晶体管跨压，其中，P型金氧半场效晶体管的基极电压以及N型金氧半场效晶体管的基极电压可通过适当的方式切换，以避免过电压的情况发生。输出级电路还包括至少一下拉晶体管，其可在面板电源开启及电源关闭期间，将输出级电路的输出端拉到零电压，从而避免屏幕上出现不必要的闪烁。通过良好控制输出级电路中开关器及晶体管的切换时序，可进行电源开启及电源关闭运作，同时保护中压组件以避免过电压问题。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (20)

1.一种输出级电路，包括：
一第一运算放大器，操作在一第一电压范围；
一第二运算放大器，操作在一第二电压范围；
一开关器电路，耦接于该第一运算放大器及该第二运算放大器；
一钳位电路，耦接于该开关器电路及该输出级电路的多个输出端之间；以及
至少一下拉晶体管，耦接于该开关器电路。
2.如权利要求1所述的输出级电路，其特征在于，该至少一下拉晶体管耦接于该开关器电路及该钳位电路之间。
3.如权利要求1所述的输出级电路，其特征在于，该至少一下拉晶体管耦接于该开关器电路以及该第一运算放大器和该第二运算放大器其中一者之间。
4.如权利要求1所述的输出级电路，其特征在于，该至少一下拉晶体管耦接于该第二运算放大器，该第二运算放大器操作在低于该第一电压范围的该第二电压范围。
5.如权利要求1所述的输出级电路，其特征在于，该至少一下拉晶体管用来将该输出级电路的该多个输出端拉至一第一电压。
6.如权利要求5所述的输出级电路，其特征在于，该第一电压是一接地电压。
7.如权利要求5所述的输出级电路，其特征在于，该开关器电路包括多个电荷共享晶体管，该多个电荷共享晶体管用来将该输出级电路的该多个输出端拉至一第二电压。
8.如权利要求7所述的输出级电路，其特征在于，该第二电压位于该第一电压范围及该第二电压范围之间。
9.如权利要求1所述的输出级电路，其特征在于，位于该钳位电路内的晶体管与位于该开关器电路内的晶体管以及位于该第一运算放大器及该第二运算放大器内的晶体管具有相同耐压。
10.如权利要求1所述的输出级电路，其特征在于，该钳位电路接收一基极控制信号，用来切换该钳位电路的一基极电压。
11.一种控制一输出级电路的方法，该输出级电路包括多个输出端、操作在一第一电压范围的一第一运算放大器、操作在一第二电压范围的一第二运算放大器、一开关器电路、一钳位电路及至少一下拉晶体管，该方法包括：
通过该至少一下拉晶体管将该多个输出端拉至一第一电压；
关闭该至少一下拉晶体管；
调整该钳位电路的开关器连接方式；
该钳位电路接收一基极控制信号，以切换该钳位电路的一基极电压；以及
开启该开关器电路中的多个电荷共享晶体管，以将该多个输出端拉至一第二电压，该第二电压不同于该第一电压。
12.如权利要求11所述的方法，其特征在于，该第一电压是一接地电压，且该第二电压位于该第一电压范围及该第二电压范围之间。
13.如权利要求11所述的方法，其特征在于，调整该钳位电路的开关器连接方式的步骤包括：
开启该钳位电路中耦接于该多个电荷共享晶体管的多个第一开关器，并关闭该钳位电路中耦接于该至少一下拉晶体管的一第二开关器。
14.如权利要求11所述的方法，其特征在于，该钳位电路接收该基极控制信号，以切换该钳位电路的该基极电压的步骤包括：
通过该钳位电路中的一N型金氧半场效晶体管接收一N型基极控制信号，以切换该N型金氧半场效晶体管的该基极电压；以及
当该N型金氧半场效晶体管的该基极电压切换之后，通过该钳位电路中的一P型金氧半场效晶体管接收一P型基极控制信号，以切换该P型金氧半场效晶体管的该基极电压。
15.如权利要求14所述的方法，其特征在于，该N型金氧半场效晶体管的该基极电压从一低电压切换至一中电压，该P型金氧半场效晶体管的该基极电压从该中电压切换至一高电压。
16.一种控制一输出级电路的方法，该输出级电路包括多个输出端、操作在一第一电压范围的一第一运算放大器、操作在一第二电压范围的一第二运算放大器、一开关器电路、一钳位电路及至少一下拉晶体管，该方法包括：
通过该开关器电路中的多个电荷共享晶体管将该多个输出端拉至一第一电压；
关闭该多个电荷共享晶体管；
调整该钳位电路的开关器连接方式；
该钳位电路接收一基极控制信号，以切换该钳位电路的一基极电压；以及
开启该至少一下拉晶体管，以将该多个输出端拉至一第二电压，该第二电压不同于该第一电压。
17.如权利要求16所述的方法，其特征在于，该第一电压位于该第一电压范围及该第二电压范围之间，且该第二电压是一接地电压。
18.如权利要求16所述的方法，其特征在于，调整该钳位电路的开关器连接方式的步骤包括：
开启该钳位电路中耦接于该至少一下拉晶体管的一第一开关器，并关闭该钳位电路中耦接于该多个电荷共享晶体管其中一者的一第二开关器。
19.如权利要求16所述的方法，其特征在于，该钳位电路接收该基极控制信号，以切换该钳位电路的该基极电压的步骤包括：
通过该钳位电路中的一P型金氧半场效晶体管接收一P型基极控制信号，以切换该P型金氧半场效晶体管的该基极电压；以及
当该P型金氧半场效晶体管的该基极电压切换之后，通过该钳位电路中的一N型金氧半场效晶体管接收一N型基极控制信号，以切换该N型金氧半场效晶体管的该基极电压。
20.如权利要求19所述的方法，其特征在于，该P型金氧半场效晶体管的该基极电压从一高电压切换至一中电压，该N型金氧半场效晶体管的该基极电压从该中电压切换至一低电压。
CN202010112392.6A 2019-04-26 2020-02-24 输出级电路及其控制方法 Pending CN111865278A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962838942P 2019-04-26 2019-04-26
US62/838,942 2019-04-26
US16/583,220 US11025253B2 (en) 2019-04-26 2019-09-25 Output stage circuit and related control method
US16/583,220 2019-09-25

Publications (1)

Publication Number Publication Date
CN111865278A true CN111865278A (zh) 2020-10-30

Family

ID=72917359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010112392.6A Pending CN111865278A (zh) 2019-04-26 2020-02-24 输出级电路及其控制方法

Country Status (3)

Country Link
US (1) US11025253B2 (zh)
CN (1) CN111865278A (zh)
TW (1) TWI728702B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI250722B (en) * 2002-08-14 2006-03-01 Novatek Microelectronics Corp Apparatus for increasing the slew rate
CN101794561A (zh) * 2008-12-26 2010-08-04 东部高科股份有限公司 用于lcd面板源驱动器的amp输出保护电路
US20120133632A1 (en) * 2010-11-25 2012-05-31 Novatek Microelectronics Corp. Operational amplifier and display driving circuit using the same
US20120280746A1 (en) * 2010-04-20 2012-11-08 Rf Micro Devices, Inc. Dc-dc converter semiconductor die structure
CN104935280A (zh) * 2014-03-19 2015-09-23 联咏科技股份有限公司 运算放大器及其驱动电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI310926B (en) 2005-01-24 2009-06-11 Himax Tech Inc Source driver and source driving method
JP5188023B2 (ja) 2006-01-24 2013-04-24 ラピスセミコンダクタ株式会社 駆動装置およびその駆動方法
CN102106080B (zh) 2009-04-01 2014-12-31 罗姆股份有限公司 液晶驱动装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI250722B (en) * 2002-08-14 2006-03-01 Novatek Microelectronics Corp Apparatus for increasing the slew rate
CN101794561A (zh) * 2008-12-26 2010-08-04 东部高科股份有限公司 用于lcd面板源驱动器的amp输出保护电路
US20120280746A1 (en) * 2010-04-20 2012-11-08 Rf Micro Devices, Inc. Dc-dc converter semiconductor die structure
US20120133632A1 (en) * 2010-11-25 2012-05-31 Novatek Microelectronics Corp. Operational amplifier and display driving circuit using the same
CN104935280A (zh) * 2014-03-19 2015-09-23 联咏科技股份有限公司 运算放大器及其驱动电路

Also Published As

Publication number Publication date
US11025253B2 (en) 2021-06-01
TW202105905A (zh) 2021-02-01
US20200343892A1 (en) 2020-10-29
TWI728702B (zh) 2021-05-21

Similar Documents

Publication Publication Date Title
US8988402B2 (en) Output circuit, data driver, and display device
US7253663B2 (en) Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications
US8471633B2 (en) Differential amplifier and data driver
US10587236B2 (en) Driver circuit and operational amplifier circuit used therein
US10209723B2 (en) Low-voltage differential signaling driving circuit
US11726356B2 (en) Output circuit, display driver, and display device
US8890787B2 (en) Panel driving device having a source driving circuit, and liquid crystal display apparatus having the same
CN112073054A (zh) 电平转换器
US11568831B2 (en) Output circuit, data driver, and display apparatus
US11456715B1 (en) Operational amplifier with reduced input capacitance
US10607560B2 (en) Semiconductor device and data driver
US20160005374A1 (en) Display driving circuit and output buffer circuit thereof
US8692618B2 (en) Positive and negative voltage input operational amplifier set
US11756501B2 (en) Display apparatus output circuit selectively providing positive and negative voltages realized in reduced area in a simple configuration
CN111865278A (zh) 输出级电路及其控制方法
JP5288479B2 (ja) 表示パネルドライバ
US20080252354A1 (en) Output circuit
US9374047B2 (en) Buffer circuit
CN117079612B (zh) 补偿电路和显示设备
US11854463B2 (en) Data driving integrated circuit and method of driving the same
US20220368320A1 (en) Voltage adjust circuit and operation method thereof
CN109428576B (zh) 一种多路ip复用pad的控制系统
US20200410919A1 (en) Device and method for driving display panel
JP2022155007A (ja) 出力回路、表示ドライバ及び表示装置
TW202320041A (zh) 源極驅動裝置及其控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination