CN111367340A - 一种低压差线性稳压电路 - Google Patents

Abstract

本发明公开了一种低压差线性稳压电路。包括输出电压单元、放大单元、补偿单元和反馈单元，还包括预充电单元和放电单元。预充电单元的第一端与低压差线性稳压电路的第一电源输入端电连接，预充电单元的第二端与补偿单元电连接，放电单元的第一端与补偿单元电连接，放电单元的第二端接地。预充电单元用于在低压差线性稳压电路工作前对补偿单元预充电，放电单元在低压差线性稳压电路工作时对补偿单元放电至第一电位。从而可以实现低压差线性稳压电路的输出电压的快速建立。而且，通过设置预充电单元和放电单元，可以避免在调节过程中输出电压单元的控制端的电压过低，输出电压单元的导通程度过大造成的低压差线性稳压电路的输出电压过冲现象。

Description

一种低压差线性稳压电路

技术领域

本发明实施例涉及稳压技术领域，尤其涉及一种低压差线性稳压电路。

背景技术

低压差线性稳压电路(low dropout regulator，LDO)因具有面积小，自身功耗低，方案简单等优势被广泛应用到电子系统中。

随着电子系统技术的发展，电子系统内的电路日益复杂，电源电压逐步降低，同时对低压差线性稳压电路输出电压的建立速度要求也在不断提高。

发明内容

本发明提供一种低压差线性稳压电路，以实现快速建立输出电压，同时防止稳压电路启动时出现输出电压过冲现象。

第一方面，本发明实施例提供了一种低压差线性稳压电路，包括输出电压单元、放大单元、补偿单元和反馈单元；还包括预充电单元和放电单元；

所述输出电压单元与所述放大单元电连接；所述放大单元与所述反馈单元电连接；所述补偿单元与所述放大单元和所述输出电压单元电连接；所述反馈单元与所述输出电压单元电连接；

所述预充电单元的第一端与所述低压差线性稳压电路的第一电源输入端电连接，所述预充电单元的第二端与所述补偿单元电连接；所述预充电单元用于在所述低压差线性稳压电路工作前对所述补偿单元预充电；

所述放电单元的第一端与所述补偿单元电连接，所述放电单元的第二端接地；所述放电单元在所述低压差线性稳压电路工作时对所述补偿单元放电至第一电位。

可选地，所述预充电单元为第一开关或第一开关晶体管。

可选地，所述放电单元为第二开关或第二开关晶体管。

可选地，所述输出电压单元为输出晶体管，所述输出晶体管的控制端与所述放大单元电连接，所述输出晶体管的第一端与所述低压差线性稳压电路的第一电源输入端电连接，所述输出晶体管的第二端与所述反馈单元和所述补偿单元电连接。

可选地，所述补偿单元包括第一电容；所述放大单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管和第九晶体管；

所述第一晶体管的控制端作为所述放大单元的反相输入端，所述第二晶体管的控制端作为所述放大单元的正相输入端；所述第一晶体管的第一端和所述第二晶体管的第一端与所述第三晶体管的第一端电连接，所述第三晶体管的第二端接地；所述第一晶体管的第二端与所述第四晶体管的第二端以及所述第四晶体管和所述第五晶体管的控制端电连接，所述第四晶体管和所述第五晶体管的第一端与所述第一电源输入端电连接；

所述第六晶体管和所述第七晶体管的控制端以及所述第六晶体管的第二端均与所述第二晶体管的第二端电连接，所述第六晶体管和所述第七晶体管的第一端与所述第一电源输入端电连接；所述第七晶体管的第二端与所述输出晶体管的控制端电连接；

所述第八晶体管和所述第九晶体管的控制端以及所述第八晶体管的第一端与所述第五晶体管的第二端电连接；所述第八晶体管和所述第九晶体管的第二端均接地；所述第九晶体管的第一端与所述第七晶体管的第二端电连接。

可选地，所述补偿单元包括第二电容和第十晶体管；所述放大单元包括第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管、第十七晶体管和第十八晶体管；

所述第十一晶体管的控制端作为所述放大单元的反相输入端，所述第十二晶体管的控制端作为所述放大单元的正相输入端；所述第十一晶体管的第一端和所述第十二晶体管的第一端与所述第十三晶体管的第一端电连接，所述第十三晶体管的第二端与所述第一电源输入端电连接；

所述第十四晶体管的控制端与所述第十五晶体管的控制端电连接，所述第十四晶体管的第一端与所述第十二晶体管的第二端电连接；所述第十五晶体管的第一端与所述第十一晶体管的第二端电连接；所述第十四晶体管和所述第十五晶体管的第二端接地；

所述第十六晶体管的控制端与所述第十晶体管的控制端电连接，所述第十六晶体管的第一端与所述第十四晶体管的第一端电连接，所述第十六晶体管的第二端与所述第十七晶体管的第一端以及所述第十七晶体管和所述第十八晶体管的控制端电连接，所述第十晶体管的第一端与所述第十五晶体管的第一端电连接；所述第十晶体管的第二端与所述第十八晶体管的第一端和所述输出晶体管的控制端电连接，所述第十七晶体管和所述第十八晶体管的第二端与所述第一电源输入端电连接。

可选地，所述放大单元还包括第十九晶体管、第二十晶体管、第二十一晶体管、第二十二晶体管和第二十三晶体管；

所述第十九晶体管的控制端输入第一使能信号，所述第十九晶体管的第一端与所述第十三晶体管的第二端电连接；所述第十九晶体管的第二端与所述第一电源输入端电连接；

所述第二十晶体管和所述第二十一晶体管的控制端输入第二使能信号，所述第二十晶体管的第一端与所述第十四晶体管的第二端电连接，所述第二十一晶体管的第一端与所述第十五晶体管的第二端电连接，所述第二十晶体管和所述第二十一晶体管的第二端接地；

所述第二十二晶体管的控制端与所述第二十三晶体管的控制端电连接，所述第二十二晶体管的第一端与所述第十六晶体管的第二端电连接，所述第二十二晶体管的第二端与所述第十七晶体管的第一端电连接，所述第二十三晶体管的第一端与所述第十晶体管的第二端电连接，所述第二十三晶体管的第二端与所述第十八晶体管的第一端电连接。

可选地，低压差线性稳压电路还包括第三开关晶体管；

所述第三开关晶体管的第一端与所述第一电源输入端电连接，所述第三开关晶体管的第二端与所述输出晶体管的控制端电连接；所述第三开关晶体管的控制端用于输入开关控制信号。

可选地，所述反馈单元包括分压子单元；

所述分压子单元的第一端与所述输出晶体管的第二端电连接；所述分压子单元的第二端接地；所述分压子单元的第三端与所述放大单元的正相输入端电连接。

可选地，所述分压子单元包括第一电阻和第二电阻；所述第一电阻的第一端作为所述分压子单元的第一端，所述第一电阻的第二端与所述第二电阻的第一端电连接，并作为所述分压子单元的第三端，所述第二电阻的第二端作为所述分压子单元的第二端。

本发明通过在低压差线性稳压电路中设置预充电单元和放电单元，预充电单元的第一端与低压差线性稳压电路的第一电源输入端电连接，预充电单元的第二端与补偿单元电连接，放电单元的第一端与补偿单元电连接，放电单元的第二端接地。预充电单元用于在低压差线性稳压电路工作前对补偿单元预充电，放电单元在低压差线性稳压电路工作时对补偿单元放电至第一电位。从而可以使得补偿单元能够进一步地快速稳定输出电压单元的控制端的电压，进而可以快速稳定输出电压单元的导通程度，使得输出电压单元的输出端的电压快速稳定，实现了低压差线性稳压电路的输出电压的快速建立。而且，通过设置预充电单元和放电单元，可以保证补偿单元的第一端的电压不会过低，从而可以避免在调节过程中输出电压单元的控制端的电压过低，输出电压单元的导通程度过大造成的低压差线性稳压电路的输出电压过冲现象。

附图说明

图1为本发明实施例提供的一种低压差线性稳压电路的结构示意图；

图2为本发明实施例提供的另一种低压差线性稳压电路的结构示意图；

图3为本发明实施例提供的另一种低压差线性稳压电路的结构示意图；

图4为本发明实施例提供的另一种低压差线性稳压电路的结构示意图；

图5为本发明实施例提供的另一种低压差线性稳压电路的结构示意图；

图6为本发明实施例提供的另一种低压差线性稳压电路的结构示意图；

图7为本发明实施例提供的另一种低压差线性稳压电路的结构示意图；

图8为本发明实施例提供的另一种低压差线性稳压电路的结构示意图；

图9为本发明实施例提供的另一种低压差线性稳压电路的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1为本发明实施例提供的一种低压差线性稳压电路的结构示意图，如图1所示，该低压差线性稳压电路包括输出电压单元10、放大单元30、补偿单元40、反馈单元20、预充电单元50和放电单元60。

输出电压单元10与放大单元30电连接，放大单元30与反馈单元20电连接，补偿单元40与放大单元30和输出电压单元10电连接，反馈单元20与输出电压单元10电连接，预充电单元50的第一端a与低压差线性稳压电路的第一电源输入端Vin电连接，预充电单元50的第二端b与补偿单元40电连接，预充电单元50用于在低压差线性稳压电路工作前对补偿单元40预充电，放电单元60的第一端c与补偿单元40电连接，放电单元60的第二端d接地GND，放电单元60在低压差线性稳压电路工作时对补偿单元40放电至第一电位。

具体地，如图1所示，低压差线性稳压电路中的放大单元30的反相输入端，用于输入参考电压Vref，放大单元30的正相输入端，用于输入反馈电压VFB。反馈电压VFB由反馈单元20提供，并且反馈电压VFB与低压差线性稳压电路的输出端Vout输出的电压相关。一般情况下，反馈电压VFB与低压差线性稳压电路的输出端Vout输出的电压成正比关系。因此，当放大单元30的正相输入端为反馈电压VFB时，参考电压Vref的值可以设置为当低压差线性稳压电路的输出端Vout输出稳定电压值时，反馈单元20输出的反馈电压VFB。即低压差线性稳压电路的输出端Vout输出期望的电压时，参考电压Vref的值与此时的反馈电压VFB相等。输出电压单元10的输入端为低压差线性稳压电路的输入端Vin，输出端为低压差线性稳压电路的输出端Vout。输出电压单元10还包括控制端ctrl，与放大单元30的输出端电连接，通过放大单元30输出的控制信号调整输出电压单元10的导通程度，进而可以调整输出电压单元10的输出端的电压。补偿单元40的第一端A与输出电压单元10的控制端ctrl电连接，第二端B与输出电压单元10的输出端电连接，通过补偿单元40的补偿作用，可以实现输出电压单元10的控制端ctrl的电压快速稳定，进而可以快速控制输出电压单元10的导通程度，使得输出电压单元10的输出端的电压快速稳定。

但是放大单元30的输出端的电压比较低，因此在低压差线性稳压电路工作前，通过预充电单元50的第一端a与低压差线性稳压电路的第一电源输入端Vin电连接，预充电单元50的第二端b与补偿单元40的第一端A电连接，预充电单元50对补偿单元40的第一端A实现预充电，使补偿单元40的第一端A的电压为输出电压单元10的输入电压，在低压差线性稳压电路工作时，调整输出电压单元10的输出端的电压的过程中，放电单元60对补偿单元40的第一端A进行放电至第一电位后停止放电，从而可以使得补偿单元40能够进一步地快速稳定输出电压单元10的控制端ctrl的电压，进而可以快速稳定输出电压单元10的导通程度，使得输出电压单元10的输出端的电压快速稳定，实现了低压差线性稳压电路的输出电压的快速建立。而且，通过设置预充电单元50和放电单元60，可以保证补偿单元40的第一端A的电压不会过低，从而可以避免在调节过程中输出电压单元10的控制端ctrl的电压过低，输出电压单元10的导通程度过大造成的低压差线性稳压电路的输出电压过冲现象。

需要说明的是，放大单元30中一般包括晶体管，放电单元60对补偿单元40的第一端A进行放电至第一电位时，第一电位需要满足放大单元30中的晶体管正常工作的要求。

本实施例的技术方案，通过在低压差线性稳压电路中设置预充电单元和放电单元，预充电单元的第一端与低压差线性稳压电路的第一电源输入端电连接，预充电单元的第二端与补偿单元电连接，放电单元的第一端与补偿单元电连接，放电单元的第二端接地。预充电单元用于在低压差线性稳压电路工作前对补偿单元预充电，放电单元在低压差线性稳压电路工作时对补偿单元放电至第一电位。从而可以使得补偿单元能够进一步地快速稳定输出电压单元的控制端的电压，进而可以快速稳定输出电压单元的导通程度，使得输出电压单元的输出端的电压快速稳定，实现了低压差线性稳压电路的输出电压的快速建立。而且，通过设置预充电单元和放电单元，可以保证补偿单元的第一端的电压不会过低，从而可以避免在调节过程中输出电压单元的控制端的电压过低，输出电压单元的导通程度过大造成的低压差线性稳压电路的输出电压过冲现象。

在上述各技术方案的基础上，图2为本发明实施例提供的另一种低压差线性稳压电路的结构示意图，如图2所示，预充电单元50为第一开关K1。放电单元60为第二开关K2。

具体地，如图2所示，在低压差线性稳压电路工作前，预充电单元50需要对补偿单元40的第一端A实现预充电，此时第一开关K1闭合，第二开关K2打开，输出电压单元10的输入电压预充到补偿单元40的第一端A。在低压差线性稳压电路工作时，此时第一开关K1打开，第二开关K2闭合，放电单元60对补偿单元40的第一端A进行放电至第一电位，从而可以使得补偿单元40能够进一步地快速稳定输出电压单元10的控制端ctrl的电压，进而可以快速稳定输出电压单元10的导通程度，使得输出电压单元10的输出端的电压快速稳定，实现了低压差线性稳压电路的输出电压的快速建立。而且，通过设置预充电单元50和放电单元60，可以保证补偿单元40的第一端A的电压不会过低，从而可以避免在调节过程中输出电压单元10的控制端ctrl的电压过低，输出电压单元10的导通程度过大造成的低压差线性稳压电路的输出电压过冲现象。

图3为本发明实施例提供的另一种低压差线性稳压电路的结构示意图，如图3所示，预充电单元50和放电单元60还可以有其他的结构，示例性地，预充电单元50为第一开关晶体管M1。放电单元60为第二开关晶体管M2。

具体地，如图3所示，在低压差线性稳压电路工作前，预充电单元50需要对补偿单元40的第一端A实现预充电，此时第一开关晶体管M1导通，第二开关晶体管M2截止，输出电压单元10的输入电压预充到补偿单元40的第一端A。在低压差线性稳压电路工作时，此时第一开关晶体管M1截止，第二开关晶体管M2导通，放电单元60对补偿单元40的第一端A进行放电至第一电位。

需要说明的是，第一开关晶体管M1和第二开关晶体管M2的晶体管类型不做限定，图3仅是一种示例，而不是限定。第一开关晶体管M1和第二开关晶体管M2也可以为N型晶体管，此时对应的栅极输入信号为高电平时第一开关晶体管M1和第二开关晶体管M2导通，栅极输入信号为低电平时第一开关晶体管M1和第二开关晶体管M2截止。

图4为本发明实施例提供的另一种低压差线性稳压电路的结构示意图，如图4所示，输出电压单元10为输出晶体管，输出晶体管的控制端与放大单元30电连接，输出晶体管的第一端与低压差线性稳压电路的第一电源输入端Vin电连接，输出晶体管的第二端与反馈单元20和补偿单元40电连接。

具体地，输出电压单元10为输出晶体管Mout时，输出晶体管Mout的控制端作为输出电压单元10的控制端ctrl，输出晶体管Mout的第一端作为输出电压单元10的输入端，输出晶体管Mout的第二端作为输出电压单元10的输出端。输出晶体管Mout的控制端的电压控制输出晶体管Mout的导通程度。示例性地，如图4所示，当输出晶体管Mout为P型晶体管时，输出晶体管Mout的控制端电压越低，输出晶体管Mout的导通程度越大，输出晶体管Mout输出的电压越大。因此可以通过控制输出晶体管Mout控制端的电压控制输出晶体管Mout输出的电压。

图5为本发明实施例提供的另一种低压差线性稳压电路的结构示意图，如图5所示，补偿单元包括第一电容C1；放大单元包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8和第九晶体管T9。

第一晶体管T1的控制端作为放大单元30的反相输入端，第二晶体管T2的控制端作为放大单元30的正相输入端；第一晶体管T1的第一端和第二晶体管T2的第一端与第三晶体管T3的第一端电连接，第三晶体管T3的第二端接地GND，第一晶体管T1的第二端与第四晶体管T4的第二端以及第四晶体管T4和第五晶体管T5的控制端电连接，第四晶体管T4和第五晶体管T5的第一端与第一电源输入端Vin电连接。第六晶体管T6和第七晶体管T7的控制端以及第六晶体管T6的第二端均与第二晶体管T2的第二端电连接，第六晶体管T6和第七晶体管T7的第一端与第一电源输入端Vin电连接，第七晶体管T7的第二端与输出晶体管Mout的控制端电连接。第八晶体管T8和第九晶体管T9的控制端以及第八晶体管T8的第一端与第五晶体管T5的第二端电连接，第八晶体管T8和第九晶体管T9的第二端均接地GND，第九晶体管T9的第一端与第七晶体管T7的第二端电连接。

具体地，第一晶体管T1和第二晶体管T2作为放大单元30的输出对管，第三晶体管T3为放大单元30提供偏置电流。第四晶体管T4和第五晶体管T5为参数相同的晶体管，第四晶体管T4和第五晶体管T5的控制端和第一端电位均相同，第四晶体管T4和第五晶体管T5形成电流镜。同理，第六晶体管T6和第七晶体管T7形成电流镜，第八晶体管T8和第九晶体管T9形成电流镜。第二晶体管T2的电流与反馈电压VFB相关，因此可以通过反馈电压VFB控制第二晶体管T2的电流，进而通过电流镜控制放大单元30的输出端输出的信号。当低压差线性稳压电路的输出端Vout的电压比较低时，反馈电压VFB小于参考电压Vref，此时通过第一晶体管T1的电流I11大于通过第二晶体管T2的电流。通过第四晶体管T4和第五晶体管T5形成的电流镜的镜像作用使第五晶体管T5的第二端的电流I12等于通过第一晶体管T1的电流I11，再经过第八晶体管T8和第九晶体管T9形成的电流镜的镜像作用使第九晶体管T9的电流等于第五晶体管T5的电流，进而等于第一晶体管T1的电流，从而使得放大单元30输出的电流变大，进而控制输出电压单元10导通程度增大，从而提高了输出电压。当低压差线性稳压电路的输出端Vout的电压比较高时，反馈电压VFB大于参考电压Vref，此时通过第一晶体管T1的电流I11小于通过第二晶体管T2的电流。同样经过镜像作用使得第九晶体管T9的电流等于第一晶体管T1的电流，从而使得放大单元30输出的电流变小，进而控制输出电压单元10导通程度减小，从而降低了输出电压。

当没有预充电单元50和放电单元60时，在放大单元30工作过程中，第九晶体管T9导通，而且第九晶体管T9的第二端接地GND，此时第九晶体管T9的第一端的电压为第九晶体管T9的导通压降，因此放大单元30的输出端的电压很低。而有预充电单元50和放电单元60时，在低压差线性稳压电路工作前，预充电单元50对补偿单元40的第一端A实现预充电，使补偿单元40的第一端A的电压为输出电压单元10的输入电压，在低压差线性稳压电路工作时，放电单元60对补偿单元40的第一端A进行放电至第一电位，从而可以使得补偿单元40能够进一步地快速稳定输出电压单元10的控制端ctrl的电压，进而可以快速稳定输出电压单元10的导通程度，使得输出电压单元10的输出端的电压快速稳定，实现了低压差线性稳压电路的输出电压的快速建立。而且，通过设置预充电单元50和放电单元60，可以保证补偿单元40的第一端A的电压不会过低，从而可以避免在调节过程中输出电压单元10的控制端ctrl的电压过低，输出电压单元10的导通程度过大造成的低压差线性稳压电路的输出电压过冲现象。

需要说明的是，为了保证放大单元30正常工作，第一电位可以设置为大于或等于第九晶体管T9的导通压降，使第九晶体管T9导通，同时小于或等于输出电压单元10的输入电压减去第七晶体管T7的导通压降，保证第七晶体管T7的导通。一般情况下，可以设置第一电位为输出电压单元10的输入电压减去第七晶体管T7的导通压降，既可以保证放大单元30的正常工作，又可以使补偿单元40的第一端A的电位最高，最大限度的加快稳定输出电压单元10的控制端ctrl的电压，从而最大限度的快速建立低压差线性稳压电路的输出电压。

图6为本发明实施例提供的另一种低压差线性稳压电路的结构示意图，如图6所示，补偿单元包括第二电容C2和第十晶体管T10，放大单元包括第十一晶体管T11、第十二晶体管T12、第十三晶体管T13、第十四晶体管T14、第十五晶体管T15、第十六晶体管T16、第十七晶体管T17和第十八晶体管T18。

第十一晶体管T11的控制端作为放大单元30的反相输入端，第十二晶体管T12的控制端作为放大单元30的正相输入端，第十一晶体管T11的第一端和第十二晶体管T12的第一端与第十三晶体管T13的第一端电连接，第十三晶体管T13的第二端与第一电源输入端Vin电连接，第十四晶体管T14的控制端与第十五晶体管T15的控制端电连接，第十四晶体管T14的第一端与第十二晶体管T12的第二端电连接，第十五晶体管T15的第一端与第十一晶体管T11的第二端电连接，第十四晶体管T14和第十五晶体管T15的第二端接地，第十六晶体管T16的控制端与第十晶体管T10的控制端电连接，第十六晶体管T16的第一端与第十四晶体管T14的第一端电连接，第十六晶体管T16的第二端与第十七晶体管T17的第一端以及第十七晶体管T17和第十八晶体管T18的控制端电连接，第十晶体管T10的第一端与第十五晶体管T15的第一端电连接，第十晶体管T10的第二端与第十八晶体管T18的第一端和输出晶体管Mout的控制端电连接，第十七晶体管T17和第十八晶体管T18的第二端与第一电源输入端Vin电连接。

具体地，如图6所示，补偿单元可以包括第二电容C2和第十晶体管T10，第十晶体管T10等价与一个电阻，与第二电容C2形成RC补偿电路，可以实现对输出晶体管Mout控制端的电压快速补偿。第十一晶体管T11和第十二晶体管T12作为放大单元30的输出对管，第十三晶体管T13的控制端输入第一偏置电流信号，为放大单元30提供偏置电流。第十四晶体管T14和第十五晶体管T15的控制端和第二端的电位相同，而且第十四晶体管T14和第十五晶体管T15的控制端同时输入第二偏置电流信号，因此流过第十四晶体管T14的电流I1和流过第十五晶体管T15的电流I2相等，即I1＝I2。而流过第十四晶体管T14的电流I1等于流过第十六晶体管T16的电流I5与流过第十二晶体管T12的电流I4之和，即I1＝I5+I4。流过第十五晶体管T15的电流I2等于流过第十晶体管T10的电流I6与流过第十一晶体管I3的电流I3之和，即I2＝I6+I3。而流过第十一晶体管T11的电流I3与参考电压Vref相关，流过第十二晶体管T12的电流I4与反馈电压VFB相关。当输出电压比较小时，反馈电压VFB小于参考电压Vref，此时流过第十二晶体管T12的电流I4比较大，流过第十一晶体管I3的电流I3比较小，即I4>I3，因此流过第十晶体管T10的电流I6大于流过第十六晶体管T16的电流I5，即I6<I5，使得流过第十四晶体管T14的电流I1和流过第十五晶体管T15的电流I2相等，即I1＝I2。此时流过第十晶体管T10的电流I6控制输出晶体管Mout导通程度增加，从而使得输出电压增大。当输出电压比较大时，反馈电压VFB大于参考电压Vref，此时流过第十二晶体管T12的电流I4比较小，流过第十一晶体管I3的电流I3比较大，即I3>I4，因此流过第十晶体管T10的电流I6小于流过第十六晶体管T16的电流I5，即I5<I6，使得流过第十四晶体管T14的电流I1和流过第十五晶体管T15的电流I2相等，即I1＝I2。此时流过第十晶体管T10的电流I6控制输出晶体管Mout导通程度减小，从而使得输出电压减小。

当没有预充电单元50和放电单元60时，在放大单元30工作过程中，第十五晶体管T15和第十晶体管T10导通，而且第十五晶体管T15的第二端接地GND，因此第二电容C2的第一端A的电压为第十五晶体管T15和第十晶体管T10的导通压降，因此放大单元30的输出端的电压很低。而有预充电单元50和放电单元60时，在低压差线性稳压电路工作前，预充电单元50对补偿单元40的第一端A实现预充电，使补偿单元40的第一端A的电压为输出电压单元10的输入电压，在低压差线性稳压电路工作时，放电单元60对补偿单元40的第一端A进行放电至第一电位，从而可以使得补偿单元40能够进一步地快速稳定输出电压单元10的控制端ctrl的电压，进而可以快速稳定输出电压单元10的导通程度，使得输出电压单元10的输出端的电压快速稳定，实现了低压差线性稳压电路的输出电压的快速建立。而且，通过设置预充电单元50和放电单元60，可以保证补偿单元40的第一端A的电压不会过低，从而可以避免在调节过程中输出电压单元10的控制端ctrl的电压过低，输出电压单元10的导通程度过大造成的低压差线性稳压电路的输出电压过冲现象。

需要说明的是，此时第一点我可以设置为输出电压单元10的输入电压减去第十八晶体管T18的导通压降，既可以保证放大单元30的正常工作，又可以使补偿单元40的第一端A的电位最高，最大限度的加快稳定输出电压单元10的控制端ctrl的电压，从而最大限度的快速建立低压差线性稳压电路的输出电压。

图7为本发明实施例提供的另一种低压差线性稳压电路的结构示意图，如图7所示，放大单元30还包括第十九晶体管T19、第二十晶体管T20、第二十一晶体管T21、第二十二晶体管T22和第二十三晶体管T23。

第十九晶体管T19的控制端输入第一使能信号EN1，第十九晶体管T19的第一端与第十三晶体管T13的第二端电连接，第十九晶体管T19的第二端与第一电源输入端Vin电连接，第二十晶体管T20和第二十一晶体管T21的控制端输入第二使能信号EN2，第二十晶体管T20的第一端与第十四晶体管T14的第二端电连接，第二十一晶体管T21的第一端与第十五晶体管T15的第二端电连接，第二十晶体管T20和第二十一晶体管T21的第二端接地GND，第二十二晶体管T22的控制端与第二十三晶体管T23的控制端电连接，第二十二晶体管T22的第一端与第十六晶体管T16的第二端电连接，第二十二晶体管T22的第二端与第十七晶体管T17的第一端电连接，第二十三晶体管T23的第一端与第十晶体管T10的第二端电连接，第二十三晶体管T23的第二端与第十八晶体管T18的第一端电连接。

具体地，如图7所示，第一使能信号EN1可以控制第十九晶体管T19的导通或截止，因此通过调节第一使能信号EN1的高低电平可以控制放大单元30是否工作。示例性地，第十九晶体管T19为P型晶体管，当第一使能信号EN1为低电平时，第十九晶体管T19导通，当第一使能信号EN1为高电平时，第十九晶体管T19截止。同样，第二使能信号EN2控制第二十晶体管T20和第二十一晶体管T21的导通与截止。可以进一步地控制放大单元30的工作状态。第二十二晶体管T22和第二十三晶体管T23的控制端输入相同的偏置电流信号，使流过第二十二晶体管T22和第二十三晶体管T23的电流相等。

需要说明的是，图7中第十九晶体管T19、第二十晶体管T20和第二十一晶体管T21的晶体管类型仅是一种示例，而不是限定。第十九晶体管T19、第二十晶体管T20和第二十一晶体管T21也可以为N型晶体管，对应的使能信号的高低电平转换。

图8为本发明实施例提供的另一种低压差线性稳压电路的结构示意图，如图8所示，低压差线性稳压电路还包括第三开关晶体管M3。第三开关晶体管M3的第一端与第一电源输入端Vin电连接，第三开关晶体管M3的第二端与输出晶体管Mout的控制端电连接，第三开关晶体管M3的控制端用于输入开关控制信号。

具体地，第三开关晶体管M3输出的电压可以控制输出晶体管Mout的导通或截止。示例性地，如图8所示，输出晶体管Mout为P型晶体管。当低压差线性稳压电路工作时，控制第三开关晶体管M3截止，使得第一电源输入端Vin输入的电压不能传输至输出晶体管Mout，输出晶体管Mout控制端的电压由放大单元30的输出端控制，因此低压差线性稳压电路可以正常工作。当低压差线性稳压电路不工作时，控制第三开关晶体管M3导通，使得第一电源输入端Vin输入的电压传输至输出晶体管Mout，输出晶体管Mout截止，不再输出电压。因此，可以通过第三开关晶体管M3控制低压差线性稳压电路是否工作。

需要说明的是，第三开关晶体管M3可以是P型晶体管，也可以是N型晶体管。当第三开关晶体管M3为P型晶体管时，如图8所示，第三开关晶体管M3的控制端输入低电平时第三开关晶体管M3导通，第三开关晶体管M3的控制端输入高电平时第三开关晶体管M3截止。当第三开关晶体管M3为N型晶体管时，第三开关晶体管M3的控制输入低电平时第三开关晶体管M3截止，第三开关晶体管M3的控制端输入高电平时第三开关晶体管M3导通。

图9为本发明实施例提供的另一种低压差线性稳压电路的结构示意图，如图9所示，反馈单元20包括分压子单元21。

分压子单元21的第一端与输出晶体管Mout的第二端电连接，分压子单元21的第二端接地GND，分压子单元21的第三端与放大单元30的正相输入端电连接。

具体地，分压子单元21用于对低压差线性稳压电路的输出端Vout输出的电压进行分压后反馈至放大单元30的正相输入端，一般情况下，反馈电压VFB与低压差线性稳压电路的输出端Vout输出的电压成正比，从而实现根据反馈电压VFB实时调节低压差线性稳压电路的输出端Vout输出的电压。示例性地，分压子单元21包括第一电阻R1和第二电阻R2，第一电阻R1的第一端作为分压子单元21的第一端，第一电阻R2的第二端与第二电阻R2的第一端电连接，并作为分压子单元21的第三端，第二电阻R2的第二端作为分压子单元21的第二端。通过第一电阻R1和第二电阻R2的分压作用，使得反馈电压VFB与低压差线性稳压电路的输出端Vout输出的电压成正比关系，从而可以根据反馈电压VFB调节低压差线性稳压电路的输出端Vout输出的电压。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种低压差线性稳压电路，包括输出电压单元、放大单元、补偿单元和反馈单元；其特征在于，还包括预充电单元和放电单元；

所述输出电压单元与所述放大单元电连接；所述放大单元与所述反馈单元电连接；所述补偿单元与所述放大单元和所述输出电压单元电连接；所述反馈单元与所述输出电压单元电连接；

所述预充电单元的第一端与所述低压差线性稳压电路的第一电源输入端电连接，所述预充电单元的第二端与所述补偿单元电连接；所述预充电单元用于在所述低压差线性稳压电路工作前对所述补偿单元预充电；

所述放电单元的第一端与所述补偿单元电连接，所述放电单元的第二端接地；所述放电单元在所述低压差线性稳压电路工作时对所述补偿单元放电至第一电位。

2.根据权利要求1所述的低压差线性稳压电路，其特征在于，所述预充电单元为第一开关或第一开关晶体管。

3.根据权利要求1所述的低压差线性稳压电路，其特征在于，所述放电单元为第二开关或第二开关晶体管。

4.根据权利要求1所述的低压差线性稳压电路，其特征在于，所述输出电压单元为输出晶体管，所述输出晶体管的控制端与所述放大单元电连接，所述输出晶体管的第一端与所述低压差线性稳压电路的第一电源输入端电连接，所述输出晶体管的第二端与所述反馈单元和所述补偿单元电连接。

5.根据权利要求4所述的低压差线性稳压电路，其特征在于，所述补偿单元包括第一电容；所述放大单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管和第九晶体管；

所述第一晶体管的控制端作为所述放大单元的反相输入端，所述第二晶体管的控制端作为所述放大单元的正相输入端；所述第一晶体管的第一端和所述第二晶体管的第一端与所述第三晶体管的第一端电连接，所述第三晶体管的第二端接地；所述第一晶体管的第二端与所述第四晶体管的第二端以及所述第四晶体管和所述第五晶体管的控制端电连接，所述第四晶体管和所述第五晶体管的第一端与所述第一电源输入端电连接；

所述第六晶体管和所述第七晶体管的控制端以及所述第六晶体管的第二端均与所述第二晶体管的第二端电连接，所述第六晶体管和所述第七晶体管的第一端与所述第一电源输入端电连接；所述第七晶体管的第二端与所述输出晶体管的控制端电连接；

所述第八晶体管和所述第九晶体管的控制端以及所述第八晶体管的第一端与所述第五晶体管的第二端电连接；所述第八晶体管和所述第九晶体管的第二端均接地；所述第九晶体管的第一端与所述第七晶体管的第二端电连接。

6.根据权利要求4所述的低压差线性稳压电路，其特征在于，所述补偿单元包括第二电容和第十晶体管；所述放大单元包括第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管、第十七晶体管和第十八晶体管；

所述第十一晶体管的控制端作为所述放大单元的反相输入端，所述第十二晶体管的控制端作为所述放大单元的正相输入端；所述第十一晶体管的第一端和所述第十二晶体管的第一端与所述第十三晶体管的第一端电连接，所述第十三晶体管的第二端与所述第一电源输入端电连接；

所述第十四晶体管的控制端与所述第十五晶体管的控制端电连接，所述第十四晶体管的第一端与所述第十二晶体管的第二端电连接；所述第十五晶体管的第一端与所述第十一晶体管的第二端电连接；所述第十四晶体管和所述第十五晶体管的第二端接地；

所述第十六晶体管的控制端与所述第十晶体管的控制端电连接，所述第十六晶体管的第一端与所述第十四晶体管的第一端电连接，所述第十六晶体管的第二端与所述第十七晶体管的第一端以及所述第十七晶体管和所述第十八晶体管的控制端电连接，所述第十晶体管的第一端与所述第十五晶体管的第一端电连接；所述第十晶体管的第二端与所述第十八晶体管的第一端和所述输出晶体管的控制端电连接，所述第十七晶体管和所述第十八晶体管的第二端与所述第一电源输入端电连接。

7.根据权利要求6所述的低压差线性稳压电路，其特征在于，所述放大单元还包括第十九晶体管、第二十晶体管、第二十一晶体管、第二十二晶体管和第二十三晶体管；

所述第十九晶体管的控制端输入第一使能信号，所述第十九晶体管的第一端与所述第十三晶体管的第二端电连接；所述第十九晶体管的第二端与所述第一电源输入端电连接；

所述第二十晶体管和所述第二十一晶体管的控制端输入第二使能信号，所述第二十晶体管的第一端与所述第十四晶体管的第二端电连接，所述第二十一晶体管的第一端与所述第十五晶体管的第二端电连接，所述第二十晶体管和所述第二十一晶体管的第二端接地；

所述第二十二晶体管的控制端与所述第二十三晶体管的控制端电连接，所述第二十二晶体管的第一端与所述第十六晶体管的第二端电连接，所述第二十二晶体管的第二端与所述第十七晶体管的第一端电连接，所述第二十三晶体管的第一端与所述第十晶体管的第二端电连接，所述第二十三晶体管的第二端与所述第十八晶体管的第一端电连接。

8.根据权利要求4所述的低压差线性稳压电路，其特征在于，还包括第三开关晶体管；

所述第三开关晶体管的第一端与所述第一电源输入端电连接，所述第三开关晶体管的第二端与所述输出晶体管的控制端电连接；所述第三开关晶体管的控制端用于输入开关控制信号。

9.根据权利要求4所述的低压差线性稳压电路，其特征在于，所述反馈单元包括分压子单元；

所述分压子单元的第一端与所述输出晶体管的第二端电连接；所述分压子单元的第二端接地；所述分压子单元的第三端与所述放大单元的正相输入端电连接。

10.根据权利要求9所述的低压差线性稳压电路，其特征在于，所述分压子单元包括第一电阻和第二电阻；所述第一电阻的第一端作为所述分压子单元的第一端，所述第一电阻的第二端与所述第二电阻的第一端电连接，并作为所述分压子单元的第三端，所述第二电阻的第二端作为所述分压子单元的第二端。

Images