CN103399608A - 集成摆率增强电路的低压差线性稳压器 - Google Patents

Abstract

本发明涉及电源管理技术。本发明解决了现有低压差线性稳压器大都以增加电路复杂度、减低负载能力和增加输出电压噪声等为代价解决输出电压产生电压尖峰的问题，提供了一种集成摆率增强电路的低压差线性稳压器，其技术方案可概括为：与现有的LDO相比，增加了摆率增强电路及补偿电容，且误差放大器的负相输入端与基准电压源连接，正相输入端与电阻反馈电路连接，输出端与摆率增强电路的输入端连接，摆率增强电路的输出端与调整管的栅极连接，补偿电容的一端与误差放大器的正相输入端连接，补偿电容的另一端与输出端连接。本发明的有益效果是，提高了瞬态响应，适用于低压差线性稳压器。

Description

集成摆率增强电路的低压差线性稳压器

技术领域

本发明涉及电源管理技术，特别涉及低压差线性稳压器的技术。

背景技术

低压差线性稳压器（LDO，Low Dropout Regulator）是电源管理领域中的一类重要电路，具有输出噪声小、成本低、结构简单、低功耗等优点，广泛应用于电子系统中。随着很多便携式电子系统对电源要求的不断提高，传统的LDO已不能满足人们对芯片噪声、电源抑制、瞬态性能等指标的要求。因而，高性能LDO的研究成了电源管理领域的研究热点。

如图1所示，典型的LDO电路一般由基准电压源Vref、误差放大器、电源电压输入端VDD、调整管Mp及电阻反馈电路构成，误差放大器的正相输入端与电阻反馈电路连接，反相输入端与基准电压源Vref连接，输出端与调整管Mp的栅极连接，调整管Mp的漏极为输出端，并与电阻反馈电路连接，调整管Mp的源极与电源电压输入端VDD连接，具体的，电阻反馈电路包括第一电阻R1及第二电阻R2，第一电阻R1的一端与第二电阻R2的一端连接，并与误差放大器的正相输入端连接，第一电阻R1的另一端与输出端连接，第二电阻的另一端与地线连接，调整管Mp一般采用MOS管，如PMOS管，使用时，负载RL一般跨接在输出端与地线之间，片外电容CL与负载并联，其原理是通过带隙基准源产生的稳定电压以及负反馈控制环路得到基本不随环境变化的输出电压。为了提高带负载能力，一般调整管Mp的面积很大，从而在调整管Mp栅极形成数十pF的寄生电容，同时为降低LDO的功耗，静态工作电流很小，从而对调整管Mp栅极充放电将比较缓慢，在输出电流跳变时，输出电压将产生大的上冲、下冲电压尖峰，同时电压恢复稳定时间也将比较长。

近年来，论文中出现很多高电源抑制比LDO解决方案，但是大都以增加电路复杂度、减低负载能力和增加输出电压噪声等为代价。

发明内容

本发明的目的是要克服目前低压差线性稳压器大都以增加电路复杂度、减低负载能力和增加输出电压噪声等为代价解决输出电压产生电压尖峰的缺点，提供一种集成摆率增强电路的低压差线性稳压器。

本发明解决其技术问题，采用的技术方案是，集成摆率增强电路的低压差线性稳压器，包括基准电压源、误差放大器、电源电压输入端、调整管及电阻反馈电路，其特征在于，还包括摆率增强电路及补偿电容，所述误差放大器的反相输入端与基准电压源连接，正相输入端与电阻反馈电路连接，输出端与摆率增强电路的输入端连接，摆率增强电路的输出端与调整管的栅极连接，调整管的漏极为输出端，并与电阻反馈电路连接，调整管的源极与电源电压输入端连接，补偿电容的一端与误差放大器的正相输入端连接，补偿电容的另一端与输出端连接。

具体的，所述误差放大器包括偏置电压输入端、第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管及第二NMOS管，所述第一PMOS管的栅极与偏置电压输入端连接，其源极与电源电压输入端连接，第二PMOS管的栅极为误差放大器的正相输入端，其源极与第一PMOS管的漏极连接，并与第三PMOS管的源极连接，第三PMOS管的栅极为误差放大器的反相输入端，第一NMOS管的栅极与其自身的漏极连接，并与第二PMOS管的漏极连接，且与第二NMOS管的栅极连接，第一NMOS管的源极与地连接，第二NMOS管的漏极与第三PMOS管的漏极连接，并作为误差放大器的输出端，第二NMOS管的源极与地连接。

进一步的，所述摆率增强电路包括偏置电压输入端、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第三NMOS管、第四NMOS管、第五NMOS管及第六NMOS管，所述第四PMOS管的栅极为摆率增强电路的输入端，与误差放大器的输出端连接，其源极与第六PMOS管的栅极及第五PMOS管的漏极连接，并作为摆率增强电路的输出端与调整管的栅极连接，第五PMOS管的栅极与第四PMOS管的漏极连接，并与第四NMOS管的漏极及第五NMOS管的漏极连接，第七PMOS管的栅极与偏置电压输入端连接，其漏极与第三NMOS管的漏极连接，并与第三NMOS管的栅极及第四NMOS管的栅极连接，第六PMOS管的漏极与第六NMOS管的漏极连接，并与第五NMOS管的栅极及第六NMOS管的栅极连接，第七PMOS管的源极、第五PMOS管的源极及第六PMOS管的源极都与电源电压输入端连接，第三NMOS管的源极、第四NMOS管的源极、第五NMOS管的源极及第六NMOS管的源极都与地线连接。

具体的，所述电阻反馈电路包括第一电阻及第二电阻，第一电阻的一端与第二电阻的一端连接，并与误差放大器的正相输入端连接，第一电阻的另一端与输出端连接，第二电阻的另一端与地线连接。

再进一步的，所述调整管为PMOS管。

具体的，还包括片外电容，所述片外电容的一端与输出端连接，另一端与地线连接，该片外电容的寄生电阻小于50mΩ，片外电容的电容值大于1uF。

本发明的有益效果是，在本发明方案中的集成摆率增强电路的低压差线性稳压器，通过集成摆率增强电路使摆率增强，提高了低压差线性稳压器的瞬态响应，同时摆率增强电路改变了系统的极点分布，保证了系统稳定性。

附图说明

图1为现有LDO的系统框图。

图2为本发明集成摆率增强电路的低压差线性稳压器的系统框图。

图3为本发明实施例中集成摆率增强电路的低压差线性稳压器的电路示意图。

图4为本发明实施例中电源电压2V输出负载200mA的增益相位曲线图。

图5为本发明实施例中电源电压2V输出负载0A的增益相位曲线图。

图6为本发明实施例中电源电压2V输出负载1us由0A跳到200mA，再由200mA跳到0A的瞬态特性图。

其中，Vref为基准电压源，VDD为电源电压，Mp为调整管，Cm为补偿电容，Vbias为偏置电压，MA₁为第一PMOS管，MA₂为第二PMOS管，MA₃为第三PMOS管，MA₄为第一NMOS管，MA₅为第二NMOS管，MB₁为第四PMOS管，MB₂为第五PMOS管，MB₃为第六PMOS管，MI为第七PMOS管，MB₄为第三NMOS管，MB₅为第四NMOS管，MB₆为第五NMOS管，MB₇为第六NMOS管，R1为第一电阻，R2为第二电阻，CL为片外电容，RL为负载。

具体实施方式

下面结合实施例及附图，详细描述本发明的技术方案。

本发明的集成摆率增强电路的低压差线性稳压器的系统框图如图2。本发明的集成摆率增强电路的低压差线性稳压器，包括基准电压源Vref、误差放大器、电源电压输入端、调整管Mp、电阻反馈电路、摆率增强电路及补偿电容Cm，所述误差放大器的反相输入端与基准电压源Vref连接，正相输入端与电阻反馈电路连接，输出端与摆率增强电路的输入端连接，摆率增强电路的输出端与调整管Mp的栅极连接，调整管Mp的漏极为输出端，并与电阻反馈电路连接，调整管Mp的源极与电源电压输入端连接，补偿电容Cm的一端与误差放大器的正相输入端连接，补偿电容Cm的另一端与输出端连接。

实施例

本发明实施例的集成摆率增强电路的低压差线性稳压器的系统框图如图2所示，电路示意图如图3所示。本例的集成摆率增强电路的低压差线性稳压器，包括基准电压源Vref、误差放大器、电源电压输入端、调整管Mp、电阻反馈电路、摆率增强电路及补偿电容Cm，所述误差放大器的反相输入端与基准电压源Vref连接，正相输入端与电阻反馈电路连接，输出端与摆率增强电路的输入端连接，摆率增强电路的输出端与调整管Mp的栅极连接，调整管Mp的漏极为输出端，并与电阻反馈电路连接，调整管Mp的源极与电源电压输入端连接，补偿电容Cm的一端与误差放大器的正相输入端连接，补偿电容Cm的另一端与输出端连接，本例中，调整管Mp为PMOS管，电源电压输入端输入电源电压VDD。

本例中误差放大器包括偏置电压输入端、第一PMOS管MA₁、第二PMOS管MA₂、第三PMOS管MA₃、第一NMOS管MA₄及第二NMOS管MA₅，其中，第一PMOS管MA₁的栅极与偏置电压输入端连接，其源极与电源电压输入端连接，第二PMOS管MA₂的栅极为误差放大器的正相输入端，其源极与第一PMOS管MA₁的漏极连接，并与第三PMOS管MA₃的源极连接，第三PMOS管MA₃的栅极为误差放大器的反相输入端，第一NMOS管MA₄的栅极与其自身的漏极连接，并与第二PMOS管MA₂的漏极连接，且与第二NMOS管MA₅的栅极连接，第一NMOS管MA₄的源极与地连接，第二NMOS管MA₅的漏极与第三PMOS管MA₃的漏极连接，并作为误差放大器的输出端，第二NMOS管MA₅的源极与地连接，偏置电压输入端用以输入偏置电压Vbias。为了使误差放大器不引入低频极点，其输出等效电阻Ro不能太大，同时考虑到静态功耗、低频增益及摆率之间的折中，其尾电流应取个相对适中的值，其低频增益A_EA为55dB，3dB带宽为2MHz。

本例中的摆率增强电路包括偏置电压输入端、第四PMOS管MB₁、第五PMOS管MB₂、第六PMOS管MB₃、第七PMOS管MI、第三NMOS管MB₄、第四NMOS管MB₅、第五NMOS管MB₆及第六NMOS管MB₇，其中，第四PMOS管MB₁的栅极为摆率增强电路的输入端，与误差放大器的输出端连接，其源极与第六PMOS管MB₃的栅极及第五PMOS管MB₂的漏极连接，并作为摆率增强电路的输出端与调整管Mp的栅极连接，第五PMOS管MB₂的栅极与第四PMOS管MB₁的漏极连接，并与第四NMOS管MB₅的漏极及第五NMOS管MB₆的漏极连接，第七PMOS管MI的栅极与偏置电压输入端连接，其漏极与第三NMOS管MB₄的漏极连接，并与第三NMOS管MB₄的栅极及第四NMOS管MB₅的栅极连接，第六PMOS管MB₃的漏极与第六NMOS管的漏极连接，并与第五NMOS管MB₆的栅极及第六NMOS管MB₇的栅极连接，第七PMOS管MI的源极、第五PMOS管MB₂的源极及第六PMOS管MB₃的源极都与电源电压输入端连接，第三NMOS管MB₄的源极、第四NMOS管MB₅的源极、第五NMOS管MB₆的源极及第六NMOS管MB₇的源极都与地线连接。

本例中的电阻反馈电路包括第一电阻R1及第二电阻R2，第一电阻R1的一端与第二电阻R2的一端连接，并与误差放大器的正相输入端连接，第一电阻R1的另一端与输出端连接，第二电阻R2的另一端与地线连接。

使用时，负载RL跨接在输出端与地线之间，片外电容CL与负载RL并联，即片外电容CL的一端与输出端连接，另一端与地线连接，该片外电容CL的寄生电阻小于50mΩ，片外电容CL的电容值大于1uF。

摆率增强电路为本发明的重点，摆率增强的作用是在负载变化的时候能快速改变调整管Mp的栅极输入，从而在极短的时间内调整输出电压稳定。

在稳定条件下，第六PMOS管MB₃镜像负载RL电流，第六PMOS管MB₃与调整管Mp的宽长比为1：K₁，为满足低的静态功耗，K₁一般取值大于1000，同时第六PMOS管MB₃镜像电流偏置第六NMOS管MB₇；第五NMOS管MB₆镜像第六NMOS管MB₇电流，第五NMOS管MB₆与第六NMOS管MB₇宽长比为K₂：1，K₂一般取值小于4；第七PMOS管MI产生的偏置电流，通过第三NMOS管MB₄镜像到第四NMOS管MB₅；第四NMOS管MB₅和第五NMOS管MB₆同时偏置第四PMOS管MB₁和第五PMOS管MB₂，第五PMOS管MB₂的栅极电压固定；由于第四PMOS管MB₁的源级连接调整管Mp的栅极，当负载电流固定时，调整管Mp的栅极电压也将稳定在固定值，并且流过第四PMOS管的电流也为固定值，从而第四PMOS管的栅极电压将稳定在固定值，即误差放大器的输出电压值固定。

当负载RL由轻载跳到重载时，输出电压将会有下冲电压，通过误差放大器放大，摆率增强电路的输入端，即第四PMOS管MB₁的栅极电容将被快速放电，第四PMOS管MB₁的栅极电压降低，调整管Mp栅极跟随第四PMOS管MB₁的栅极电压，调整管Mp栅极电压减小，流过第六PMOS管MB₃的电流将增大，增加的电流通过第六NMOS管MB₇镜像到第五NMOS管MB₆，从而流过第四PMOS管MB₁的电流将会更大，加快了调整管Mp栅极电容的放电速度，最终系统稳定。

当负载由重载跳到轻载时，输出电压将会有上冲电压，通过误差放大器放大，摆率增强电路的输入端，即第四PMOS管MB₁的栅极电容将被快速充电，第四PMOS管MB₁的栅极电压增加，调整管Mp栅极跟随第四PMOS管MB₁的栅极电压，调整管Mp栅极电压增加，流过第六PMOS管MB₃的电流将减小，流过第五NMOS管MB₆的电流也减小了，从而流过第四PMOS管MB₁的电流将会更小，第五PMOS管MB₂为调整管Mp栅极电容充电的电流更大，加快了调整管Mp栅极电容的充电速度，最终系统稳定。

本发明中的摆率增强电路极大的提高了瞬态响应速度，并有效的减小了输出电压的尖峰。

本发明的摆率增强电路还具有极点分离的作用。摆率增强电路的输入端为第四PMOS管MB₁的栅极，并与误差放大器的输出端连接，第四PMOS管MB₁的尺寸远远小于调整管Mp的尺寸，从而误差放大器输出端产生的极点将工作在高频处；摆率增强电路的输出端为第四PMOS管MB₁的源级，并与调整管Mp的栅极连接，摆率增强电路的输出端的等效电阻很小，从而调整管Mp栅极产生的极点也将工作在高频处，并且由于第四PMOS管MB₁的偏置电流随负载电流的增大而增大，流过第四PMOS管MB₁的电流越大，摆率增强电路的输出端的等效电阻越小，所以当负载电流更大时，调整管栅极极点将工作在更高频率。

负载电流很小时，第六PMOS管MB₃、第六NMOS管MB₇及第五NMOS管MB₆都工作在截止区，第四PMOS管MB₁及第五PMOS管MB₂由第四NMOS管MB₅单独偏置，设计第五PMOS管MB₂使其在此偏置电流下工作在线性区，这种情况下根据摆率增强电路输出电阻的小信号等效电路，其等效电阻计算结果如下式：

$r_p=\frac{(r_{o1}+r_{o5})r_{o5}}{g_{m1}{r}_{o1}{r}_{o5}+r_{o5}}//r_{\mathrm{ds}2}$

其中，r_p为摆率增强电路等效输出电阻，g_m1为第四PMOS管MB₁的跨导，r_o1为第四PMOS管MB₁的输出电阻，r_o5为第四NMOS管MB₅的输出电阻，r_ds2为第五PMOS管MB₂的等效电阻，由于第五PMOS管工作在线性区，所以r_ds2是个比较小的值。

负载RL电流比较大时，第六PMOS管MB₃、第六NMOS管MB₇及第五NMOS管MB₆都工作在饱和区，第四PMOS管MB₁及第五PMOS管MB₂由第四NMOS管MB₅和第五NMOS管MB₆共同偏置，这种情况下根据摆率增强电路输出电阻的小信号等效电路，其等效电阻计算结果如下式：

$r_p=\frac{r_{o1}+r_{o\mathrm{5,6}}}{g_{m2}[r_{o\mathrm{5,6}}(r_{o1}{K}_2{g}_{m3}+r_{o1}{g}_{m1}-K_2{g}_{m3})+r_{o1}{g}_{m1}+r_{o\mathrm{5,6}}+1]}$

$\≈\frac{r_{o1}+r_{o\mathrm{5,6}}}{g_{m2}{r}_{o\mathrm{5,6}}{r}_{o1}(K_2{g}_{m3}+g_{m1})}$

其中，r_p为摆率增强电路等效输出电阻，g_m1为第四PMOS管MB₁的跨导，r_o1为第四PMOS管MB₁的输出电阻，r_o5,6为第四NMOS管MB₅输出电阻与第五NMOS管MB₆输出电阻的并联电阻，g_m2为第五PMOS管MB₂的跨导，g_m3为第六PMOS管MB₃的跨导，K₂为第五NMOS管MB₆与第六NMOS管MB₇的宽长比。

由以上两种负载条件下的摆率增强电路等效电阻可以看出，调整管Mp栅极等效电阻很小，特别是在比较大负载电流的时候，从而调整管Mp栅极极点将工作在高频处。

本发明LDO主要有三个极点分别如下所示：

$P1=\frac{1}{\mathrm{CL}*\mathrm{Rout}}$

$P2=\frac{1}{\mathrm{Co}*\mathrm{Ro}}$

$P3=\frac{1}{r_p*C_p}$

其中，P1为本发明LDO输出端对应的输出极点，P2是误差放大器输出极点对应Ro和Co，P3是调整管Mp栅极极点对应r_p和C_p，Resr为片外负载电容的寄生电阻，r_p为摆率增强电路等效输出电阻，C_p为调整管栅极的寄生电容，Co为误差放大器的负载电容，Ro为误差放大器的输出电阻，Rout是LDO的输出等效电阻，Rout=1/(gdsp+GL)，其中gdsp为调整管Mp的输出等效电导，GL为负载电阻RL的倒数。

补偿电容Cm和电阻反馈电路中第一电阻R1、第二电阻R2产生一对零极点，零点为：

$\mathrm{Zm}=\frac{1}{\mathrm{Cm}*R_1}$

极点为：

$\mathrm{Pm}=\frac{1}{\mathrm{Cm}*R_1//R_2}$

稳定性分析：

LDO输出端的输出极点P1作为主极点，负载电容为1uF以上，为不引入低频零点，影响系统稳定性，片外电容CL的串联寄生电阻Resr要小于50mΩ。

误差放大器输出极点为次极点，补偿电容Cm和电阻反馈电路中的第一电阻R1、第二电阻R2产生一对零极点，Zm和Pm，设计第一电阻R1和第二电阻R2的比值，使得零点Zm补偿误差放大器输出极点P2，同时使得产生的极点Pm工作于很高频率，补偿电容Cm的引入很好的改善了系统的稳定性。

由于摆率增强电路的输出等效电阻很小，所以调整管Mp的栅极极点P3工作于高频处。

如图4所示，为电源电压2V输出负载200mA的增益相位曲线图。A为相位曲线，B为增益曲线。在负载200mA时，相位裕度为67.7°，系统稳定。

如图5所示，为电源电压2V输出负载0A的增益相位曲线图。A为相位曲线，B为增益曲线。在负载为0A时，相位裕度为89.97°，系统稳定。

如图6所示，为电源电压2V输出负载1us由0A跳到200mA，再由200mA跳到0A的瞬态特性图。A为现有技术LDO的输出电压随负载电流的变化曲线，B为本发明LDO的输出电压随负载电流的变化曲线，C为负载电流的瞬态变化曲线。

现有技术LDO的输入电压1us由0A跳到200mA时，输出电压在100us后才稳定，最大峰值为46.2mV；在负载1us由200mA跳到0A时，输出电压在10us后才稳定，无尖峰。其线性调整率为0.095mV/mA。

本发明LDO的输出电压在负载1us由0A跳到200mA时，输出电压在2us内就能稳定，并且下冲的峰值为7.5mV，在负载1us由200mA跳到0A时，输出电压在10us以内就能稳定，并且无上冲尖峰，本发明的低压差线性稳压器负载调整率为0.0345mV/mA。

本领域的普通技术人员将会意识到，这里所述的实例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限与这样的特别陈述和实例。以上实施例仅用以说明本发明的技术方案。本领域的普通技术人员应当理解，可以对本方向的技术方案进行修改或者等同替换，而不脱离本方面技术方案的精神和范围，均应涵盖在本发明的权利保护范围当中。

Claims (6)

1.集成摆率增强电路的低压差线性稳压器，包括基准电压源、误差放大器、电源电压输入端、调整管及电阻反馈电路，其特征在于，还包括摆率增强电路及补偿电容，所述误差放大器的反相输入端与基准电压源连接，正相输入端与电阻反馈电路连接，输出端与摆率增强电路的输入端连接，摆率增强电路的输出端与调整管的栅极连接，调整管的漏极为输出端，并与电阻反馈电路连接，调整管的源极与电源电压输入端连接，补偿电容的一端与误差放大器的正相输入端连接，补偿电容的另一端与输出端连接。

2.如权利要求1所述的集成摆率增强电路的低压差线性稳压器，其特征在于，所述误差放大器包括偏置电压输入端、第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管及第二NMOS管，所述第一PMOS管的栅极与偏置电压输入端连接，其源极与电源电压输入端连接，第二PMOS管的栅极为误差放大器的正相输入端，其源极与第一PMOS管的漏极连接，并与第三PMOS管的源极连接，第三PMOS管的栅极为误差放大器的反相输入端，第一NMOS管的栅极与其自身的漏极连接，并与第二PMOS管的漏极连接，且与第二NMOS管的栅极连接，第一NMOS管的源极与地连接，第二NMOS管的漏极与第三PMOS管的漏极连接，并作为误差放大器的输出端，第二NMOS管的源极与地连接。

3.如权利要求1所述的集成摆率增强电路的低压差线性稳压器，其特征在于，所述摆率增强电路包括偏置电压输入端、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第三NMOS管、第四NMOS管、第五NMOS管及第六NMOS管，所述第四PMOS管的栅极为摆率增强电路的输入端，与误差放大器的输出端连接，其源极与第六PMOS管的栅极及第五PMOS管的漏极连接，并作为摆率增强电路的输出端与调整管的栅极连接，第五PMOS管的栅极与第四PMOS管的漏极连接，并与第四NMOS管的漏极及第五NMOS管的漏极连接，第七PMOS管的栅极与偏置电压输入端连接，其漏极与第三NMOS管的漏极连接，并与第三NMOS管的栅极及第四NMOS管的栅极连接，第六PMOS管的漏极与第六NMOS管的漏极连接，并与第五NMOS管的栅极及第六NMOS管的栅极连接，第七PMOS管的源极、第五PMOS管的源极及第六PMOS管的源极都与电源电压输入端连接，第三NMOS管的源极、第四NMOS管的源极、第五NMOS管的源极及第六NMOS管的源极都与地线连接。

4.如权利要求1所述的集成摆率增强电路的低压差线性稳压器，其特征在于，所述电阻反馈电路包括第一电阻及第二电阻，第一电阻的一端与第二电阻的一端连接，并与误差放大器的正相输入端连接，第一电阻的另一端与输出端连接，第二电阻的另一端与地线连接。

5.如权利要求1所述的集成摆率增强电路的低压差线性稳压器，其特征在于，所述调整管为PMOS管。

6.如权利要求1或2或3或4或5所述的集成摆率增强电路的低压差线性稳压器，其特征在于，还包括片外电容，所述片外电容的一端与输出端连接，另一端与地线连接，该片外电容的寄生电阻小于50mΩ，该片外电容的电容值大于1uF。

Images