CN105045329A - 一种提高瞬态响应和电源抑制比的无片外电容ldo - Google Patents

Abstract

本发明涉及一种提高瞬态响应和电源抑制比的无片外电容LDO，该无片外电容LDO包括：误差放大器、基准电压源模块、功率调整管、NMC密勒补偿电路、电源抑制比增强网络、瞬态响应增强电路。本发明采用NMC的补偿技术以满足系统稳定性要求；利用放大器第二级g_m提高电路增大对功率管栅级的充放电电流；引入摆率增强电路可以在LDO负载从小到大阶跃跳变时，为负载提供所需的电流，从而两者共同提高低压差线性稳压器的瞬态响应能力；此外加入电源抑制比增强网络，用其控制系统PSRR的反馈因子β，将原有零点推至更高频率处，从而提升系统PSRR特性。本发明提供的无片外电容LDO在瞬态响应和电源抑制比方面都有所提升。

Description

一种提高瞬态响应和电源抑制比的无片外电容LDO

技术领域

本发明属于电源管理技术领域，具体涉及一种提高瞬态响应和电源抑制比的无片外电容低压差线性稳压器芯片。

背景技术

高科技电子行业发展的进程里，电源管理芯片起到极其重要的作用，它可以为系统其余电路给予稳定电压。低压差线性稳压器芯片的简称是LDO(LowDropoutLinearVoltageRegulator)，属于电源管理芯片。显著优点有：结构简单、响应快、输出噪声低、集成度高。普及于便携电子设施中，如笔记本电脑、车辆电子配件、手机、MP3诸如此类。有片外电容与无片外电容LDO的区别在于其主电路的输出端是否接有片外电容C_out。片外电容C_out的取值一般为μF数量级，不能集成于片内，这样很大程度地降低了集成度。如果将电容C_out集成于片内，则是无片外电容LDO，集成度随之提升，所以目前无片外电容LDO的研究炙手可热。

LDO首要任务是让输出电压稳定，当负载电流瞬态变化时，响应效果要好并且有良好的PSRR特性。传统的有片外电容LDO的大电容C_out接在芯片外，所以版图及PCB走线过程中，会产生等效寄生电阻R_esr，在LDO输出端引入了一个零点，可以用于补偿LDO系统环路产生的极点，让环路系统稳定。并且对其瞬态响应和PSRR特性具有好的作用。但是很大的片外电容不能够在片上集成，需要焊接在芯片之外，这样就会大大地降低芯片的集成度。并且其产生的寄生等效串联电阻对系统环路稳定性起到很重要的作用，如果要让寄生的等效串联电阻较大，就必须选用价格略贵的钽电容，即提高了芯片成本。考虑到传统LDO存在的缺点，所以无片外电容LDO的研究是很有意义的。

无片外电容LDO没有片外的大电容，所以会存在稳定性不好的情况。此外，片外电容对LDO电路的负载瞬态响应特性起到的作用更大，可以由它为负载充放电。没有片外大电容C_out，且瞬态响应与功率管栅极电容的大小成反比，使得电路输出电压的变化在一定程度上加大，无片外电容低压差稳压器的瞬态响应特性将变差。因此，解决无片外电容LDO存在的这些问题是其设计的要点。

发明内容

为了克服上述现有无片外电容LDO的瞬态响应和电源抑制比特性较差的不足，本发明提出了一种提高瞬态响应和电源抑制比的无片外电容LDO。该LDO采用NMC的补偿技术，满足系统稳定性。利用一个第二级g_m提高的放大器来增加对功率管栅端的充放电电流，并且加入摆率增强电路，当负载电流从小到大阶跃跳变时，为负载提供所需电流，共同缩短环路响应时间。此外提出一个电源抑制比增强网络，用其控制系统PSRR(电源抑制比)的反馈因子β，促成中频带的PSRR由零点频率的加大得以提升。

本发明采用的技术方案是：

一种提高瞬态响应和电源抑制比的无片外电容LDO，其特征在于：包括两级误差放大器、基准电压源、NMC密勒补偿电容C_m、功率调整管M12、电阻反馈电路、电源抑制比增强网络电路和摆率增强电路；其中，电阻反馈电路由第一反馈电阻R1和第二反馈电阻R2组成，误差放大器第一级为一个差分放大器，误差放大器第二级为g_m提高结构的放大电路，误差放大器第一级的同相输入端与第一反馈电阻R1和第二反馈电阻R2之间的电位V_fb连接，误差放大器第一级的反相输入端与基准电压源的输出端V_ref相接；功率调整管M12的漏极作为整个LDO的输出端V_out，其栅极接误差放大器第二级的输出端V2，源极接电源电压，NMC密勒补偿电容C_m的正极接误差放大器第一级的输出端V1，C_m的负极与LDO的输出端相连：摆率增强电路的输入端与LDO输出端V_out连接，输出端与误差放大器第一级的输出端V1连接；电源抑制比增强网络电路的输入端与LDO输出端V_out连接，输出端与第一反馈电阻R1、第二反馈电阻R2之间的电位V_fb连接相连。

其中，第一反馈电阻R1、第二反馈电阻R2的电阻值是100KΩ～300KΩ；密勒补偿电容C_m的电容是0.5pF～2pF。

所述误差放大器第二级包括第七、第八、第九PMOS管M7、M8、M9；第五、第六、第十、第十一NMOS管M5、M6、M10、M11，其中，第七PMOS管M7作为放大器第二级的电流源，第五、第六NMOS管M5、M6是一组对管；具体CMOS器件连接方式：第七PMOS管M7：源接电，栅接偏置电压Vbias，漏接第五、第六NMOS管M5、M6的漏；第五NMOS管M5：栅接误差放大器第一级的输出端V1，源接地；第六NMOS管M6：栅漏短接并连接第十一NMOS管M11的栅，源接地；第十NMOS管M10：栅接第五NMOS管M5的栅，漏接第八PMOS管M8的栅和漏，源接地；第八PMOS管M8：源接电，栅连漏并接第九PMOS管M9的栅；第九PMOS管M9：源接电，漏接第十一NMOS管M11的漏；第十一NMOS管M11：栅接第六NMOS管M6的栅，源接地。

误差放大器g_m的大小会影响LDO环路中g_m的值，LDO环路中g_m的大小对LDO系统瞬态响应起到很大的作用，本发明中LDO环路的g_m可提高到100μS以上。

进一步地，所述的摆率增强电路包括第二十五、第二十六、第三十PMOS管M25、M26、M30；第二十七、第二十八、第二十九NMOS管M27、M28、M29，其中第二十五PMOS管M25作为整个LDO负载的电流源，第三十PMOS管M30作为摆率增强电路电流源；具体CMOS器件连接方式：第二十五PMOS管M25：源接电，栅接第六NMOS管M6的栅，漏接整个LDO的输出V_out；第二十六PMOS管M26：栅接漏，源接电，漏接第二十七NMOS管M27漏；第二十七NMOS管M27：栅接第三十PMOS管M30漏，源接第二十八NMOS管M28漏；第二十八NMOS管M28：栅接偏置电压Vn，源接地；第三十PMOS管M30：源接电，栅接偏置电压Vbias，漏接第二十七NMOS管M27栅和第二十九NMOS管M29漏；第二十九NMOS管M29：栅接两级误差放大器第一级输出端V1，源接地。

进一步地，所述的电源抑制比增强网络电路包括第十五、第十六、第十九、第二十、第二十一、第二十四PMOS管M15、M16、M19、M20、M21、M24；第十三、第十四、第十七、第十八、第二十二、第二十三NMOS管M13、M14、M17、M18、M22、M23，其中，第十九PMOS管M19作为电流源，第十五、第十六PMOS管M15、M16是一组对管；具体CMOS器件连接方式：第十三NMOS管M13：栅接整个LDO的输出V_out，漏接电，源接第十四NMOS管M14的漏；第十四NMOS管M14：栅接偏置电压Vn，源接地；第十九PMOS管M19：栅接偏置电压Vbias，源接电，漏接第十五、第十六PMOS管M15、M16的源；第十五PMOS管M15：栅接第十三NMOS管M13源，漏接第十七NMOS管M17漏；第十六PMOS管M16：栅接第二十一PMOS管M21源，漏接第十八NMOS管M18漏；第十七NMOS管M17：栅接漏并接第十八NMOS管M18栅，源接地；第十八NMOS管M18：漏接第十六PMOS管M16漏，源接地；第二十PMOS管M20：源接电，栅接Vbias，漏接第二十一PMOS管M21源；第二十一PMOS管M21：栅接第十六PMOS管M16漏，漏接第二十二NMOS管M22漏和调零电容C_f正极且调零电容C_f负极接地，调零电容C_f的取值范围在5pF～15pF之间；第二十二NMOS管M22：漏接栅并接第二十三NMOS管M23栅，源接地；第二十四PMOS管M24：栅接Vbias，源接电，漏接第二十三NMOS管M23漏并接V_fb；第二十三NMOS管M23：源接地，栅接第二十二NMOS管M22栅，漏接第二十四PMOS管M24漏。

稳定性分析：本发明提出的是无片外电容LDO，不存在微法数量级的片外电容，因而为保证稳定性，本发明采用NMC片内补偿技术，可以推导出系统存在的零极点表达式。

p₁＝-(g_m2g_mpr_o1r_o2r_dsC_m)^-1

$p_2=-\frac{g_{m2}}{C_{gd}}$

$p_3=-\frac{g_{mp}}{C_{gs}}$

$z_1=\frac{1}{2}\frac{g_{m2}}{C_m}\[\sqrt{4\frac{g_{mp}}{g_{m2}}\frac{C_m}{C_{gd}}+1}-1\]$

$z_2=-\frac{1}{2}\frac{g_{m2}}{C_m}\[\sqrt{4\frac{g_{mp}}{g_{m2}}\frac{C_m}{C_{gd}}+1}+1\]$

其中，p₁是环路增益的主极点，主极点表示频率响应曲线中第一个曲线下降的位置，p₂、p₃是环路增益的另外两个极点，z₁、z₂是环路增益两个零点，零点表示频率响应曲线中曲线上升的位置。z₁是右半平面零点，会使系统产生震荡，应将其设计在GBW以外，由NMC的补偿办法产生的有些零极点可以进行补偿相互抵消掉，或将高阶零极点设定地远一些，形成单极点系统可以保证系统的稳定。

本发明所述第二级g_m提高的放大器电路的工作原理：

传统LDO当负载电流瞬间变化时，输出电压的变化量是：

$\mathrm{\Δ}V=\frac{{\mathrm{\ΔI}}_{load}\·\mathrm{\Δ}t}{C_{out}}+{\mathrm{\ΔV}}_{esr}$

环路响应时间大小约为：

$\mathrm{\Δ}t\≈\frac{1}{GBW}+C_g\frac{\mathrm{\Δ}V}{I_{sr}}$

I_sr是对功率管栅端的充放电电流，输出电压的变化量越小，LDO系统负载瞬态响应特性越好。片外电容对LDO电路的负载瞬态响应特性起到的作用很大，可以由它为负载充放电。没有片外大电容C_out，且瞬态响应与功率管栅极电容的大小成反比，使得电路输出电压的变化在一定程度上加大，无片外电容低压差线性稳压器的负载瞬态响应特性将变差。从上面输出电压变化量的公式可见，缩短响应时间可以增强LDO的负载瞬态响应特性。当负载电流变化时，输出电压V_out变化，导致了第一级放大器输出电压V₁发生变化，此时的放大器第二级升级为两个反馈环路，分别是由第八、第九PMOS管M8、M9和第十、NMOS管M10反馈到功率调整管栅极电压变化，第二条是由第五、第六NMOS管M5、M6和第十一NMOS管M11管进行反馈，进而通过第九PMOS管M9和第十一NMOS管M11两处的电流同时作用到功率管，两条支路一齐驱动功率管的栅端，使充放电电流I_sr增大，缩短了响应时间，最终将输入电压即电源电压转化为稳定的输出电压V_out。

摆率增强电路的工作原理：

在负载电流从小到大阶跃跳变时，第二十五PMOS管M25被打开，此时LDO功率管响应会不及时，而摆率增强电路中的第二十五PMOS管M25可以为负载提供所需的大电流，进而输出电压V_out不会下降过多，保证了系统的瞬态响应特性。因为，想要用第二十五PMOS管M25打开为其负载传输电流，所以它的尺寸较大。摆率增强电路与第二级g_m提高的放大器电路共同作用增强瞬态响应特性，得到稳定的输出电压。

电源抑制比增强网络电路的工作原理：

系统电源抑制比PSRR的反馈因子为：

$\mathrm{\β}=\frac{v_{fb}}{v_{in}}={\mathrm{\β}}_0+\frac{(R_1//R_2)\[g_{m22}(r_{o20}-r_{o24})+{\mathrm{sC}}_f{r}_{o20}\]}{r_{o20}{r}_{o24}(g_{m22}+{\mathrm{sC}}_f)}\·\frac{v_{in}}{v_{out}}$

可以得出：复零点远大于原来系统的零点，这样即提高了系统的PSRR。系统零点如下：

$z_{img}=-\sqrt{\frac{\frac{1}{r_{o1}{r}_{o2}{r}_{ds}}{g}_{m22}-g_{m1}{g}_{m2}{g}_{mp}{g}_{m22}\frac{(R_1//R_2)(r_{o20}-r_{o24})}{r_{o20}{r}_{o24}}}{(g_{mp}{C}_{gd}{C}_m{g}_{m22}+\frac{1}{r_{o1}}{g}_{mp}{C}_{gd}{C}_f)}}$

经过以上的分析，LDO系统PSRR的反馈因子β采用PSRR增强网络来控制，系统的频率响应特性不发生变化，而PSRR零点位置会因增强网络的控制而改变。系统出现一对复零点，复零点越大，系统的PSRR性能就越好。让PSRR中频带的零点增大，因此电源抑制比增强网络电路可以减小电源纹波，令中频带的PSRR得以提高。

本发明的原理是：

第一为了满足系统稳定性，采用NMC的补偿办法，在第一级放大器输出端和LDO输出端之间加一个密勒补偿电容C_m，用其产生的极点代替原本片外大电容产生的主极点。第二采用放大器第二级g_m提高的电路来加强系统的瞬态响应速度，减小了环路响应时间。另外，加入一种摆率增强电路，因为LDO的功率管在负载电流从小到大阶跃跳变时响应会不及时，摆率增强电路中的PMOS管可以为负载提供所需的大电流。因而在双重作用下，LDO的负载瞬态响应特性将会提高。第三研究电源抑制比，LDO系统PSRR的反馈因子β经由PSRR增强网络来控制，可以让PSRR中频带的零点增大，因此中频带的PSRR得以提高。

本发明的有益效果是：

本发明是无片外电容LDO，最终设计完成的电路仅需要1pF的电容，这可以在片内集成，大大提高了传统LDO系统的集成度，节省芯片面积，减小成本。在保证系统环路稳定性的同时，由于采用了g_m提高的放大器第二级和摆率增强技术，无片外电容LDO在负载电流阶跃跳变时，很大程度上减小输出电压的过冲，缩短响应时间，进而共同加强了LDO电路的瞬态响应特性。此外在PSRR方面，加入一个电源抑制比增强网络，用其控制系统PSRR的反馈因子β，促成中频带的PSRR由零点的加大得以提升。

附图说明

图1为传统的LDO结构示意图。

图2为本发明的无片外电容LDO频率响应的小信号电路图。

图3为本发明两级误差放大器电路结构示意图。

图4为本发明提出的摆率增强电路结构示意图。

图5为本发明提出的电源抑制比增强网络结构示意图。

图6为本发明的无片外电容LDO电路结构示意图。

图7为本发明的无片外电容LDO环路稳定性仿真曲线图。

图8为本发明的无片外电容LDO在负载50mA阶跃跳变到50μA条件下的瞬态仿真图。

图9为本发明的无片外电容LDO在负载50μA阶跃跳变到50mA条件下的瞬态仿真图。

图10为本发明的无片外电容LDO在50μA负载下的电源抑制比仿真特性图。

图11为本发明的无片外电容LDO在50mA负载下的电源抑制比仿真特性图。

具体实施方式

下面结合附图和具体实施例对本发明做进一步说明。

本发明的提高瞬态响应和电源抑制比的无片外电容LDO如图6所示，其特征在于：包括两级误差放大器、基准电压源、NMC密勒补偿电容C_m、功率调整管M12、电阻反馈电路、电源抑制比增强网络电路和摆率增强电路；其中，电阻反馈电路由第一反馈电阻R1和第二反馈电阻R2组成，误差放大器第一级共有两个差分输入端和一个输出端，第二级也有一个输出端，误差放大器第二级电路为g_m提高结构，其用于提高瞬态响应特性，误差放大器第一级的同相输入端与第一反馈电阻R1和第二反馈电阻R2之间的电位V_fb连接，第一级的反相输入端与基准电压源的输出端V_ref相接，电阻反馈电路起到将LDO输出电压值采样后反馈给误差放大器的作用。功率调整管M12的漏极作为整个LDO的输出端V_out，其栅极接误差放大器第二级的输出端V2，源极接电源电压，NMC密勒补偿电容C_m的正极接误差放大器第一级的输出端V1，C_m的负极与LDO的输出端相连。还包括：摆率增强电路的输入端与LDO输出端V_out连接，输出端与误差放大器第一级输出端V1连接，电源抑制比增强网络电路的输入端与LDO输出端V_out连接，输出端与电阻反馈电路的第一反馈电阻R1、第二反馈电阻R2之间的电位V_fb连接相连。

其中，第一反馈电阻R1具体取值是215KΩ，第二反馈电阻R2具体取值是150KΩ，但不限于上述具体值，第一反馈电阻R1、第二反馈电阻R2的电阻值可以取100KΩ～300KΩ范围内任意值。

稳定性实现如图2所示，具体的办法是在LDO的输出端V_out处与放大器第一级输出端V₁之间加入一个NMC密勒补偿电容C_m，其正极接误差放大器第一级的输出端V₁，其负极与LDO的输出端V_out相连。用C_m产生的极点代替原本片外大电容产生的主极点，因为低压差线性稳压器的功率管本身尺寸很大，它的栅漏端之间的自身电容随之很大，所以其也当作一个补偿电容。密勒补偿电容C_m的具体取值是1pF，但不限于1pF，可以是0.5pF～2pF范围内任意值。

如图3所示，两级误差放大器的第一级采用由第零、第一、第二PMOS管M0、M1、M2和第三、第四NMOS管M3、M4构成的差分放大器。第二级g_m提高结构的放大器电路包括第七、第八、第九PMOS管M7、M8、M9；第五、第六、第十、第十一NMOS管M5、M6、M10、M11。具体连接关系：第零PMOS管M0：栅接偏置电压Vbias，源接电，漏接第一、第二PMOS管M1、M2的源；第一PMOS管M1：栅接第一反馈电阻R1和第二反馈电阻R2之间的电位V_fb；第二PMOS管M2：栅接基准电压源的输出端V_ref；第三NMOS管M3：栅和漏短接并连接第四NMOS管M4的栅和第一PMOS管M1的漏，源接地；第四NMOS管M4：漏接第二PMOS管M2的漏，源接地；其中，第七PMOS管M7作为放大器第二级的电流源，为第二级误差放大器电路提供μA量级的恒定电流，第五、第六NMOS管M5、M6是一组对管，漏极连在一起共同接在第七PMOS管M7的漏极，两者源极接地，第五NMOS管M5栅极接第一级放大器输出端V1，第六NMOS管M6采用二极管连接方式；第六NMOS管M6栅极接第十一NMOS管M11栅极，第十NMOS管M10栅极接第一级放大器输出端V1，第八PMOS管M8二极管连接方式，漏极接第十NMOS管M10漏极，第九PMOS管M9栅极接第八PMOS管M8栅极，第九PMOS管M9漏极接第十一NMOS管M11漏极，第十NMOS管M10、第十一NMOS管M11源极接地。

摆率增强电路如图4所示，包括第二十五、第二十六、第三十PMOS管M25、M26、M30；第二十七、第二十八、第二十九NMOS管M27、M28、M29，其中第二十五PMOS管M25：源接电，栅接第六NMOS管M6栅，漏接LDO输出V_out；第二十六PMOS管M26：栅接漏，源接电，漏接第二十七NMOS管M27漏；第二十七NMOS管M27：栅接第三十PMOS管M30漏，源接第二十八NMOS管M28漏；第二十八NMOS管M28：栅接偏置电压Vn，源接地；第三十PMOS管M30：源接电，栅接偏置电压Vbias，漏接第二十七NMOS管M27栅和第二十九NMOS管M29漏；第二十九NMOS管M29：栅接两级误差放大器第一级输出端V1，源接地。

电源抑制比增强网络电路如图5所示，包括第十五、第十六、第十九、第二十、第二十一、第二十四PMOS管M15、M16、M19、M20、M21、M24；第十三、第十四、第十七、第十八、第二十二、第二十三NMOS管M13、M14、M17、M18、M22、M23，其中，第十三NMOS管M13：栅接整个LDO的输出V_out，漏接电，源接第十四NMOS管M14漏；第十四NMOS管M14：栅接偏置电压Vn，源接地；第十九PMOS管M19：栅接偏置电压Vbias，源接电，漏接第十五、第十六PMOS管M15、M16源；第十五PMOS管M15：栅接第十三NMOS管M13源，漏接第十七NMOS管M17漏；第十六PMOS管M16：栅接第二十一PMOS管M21源，漏接第十八NMOS管M18漏；第十七NMOS管M17：栅接漏并接第十八NMOS管M18栅，源接地；第十八NMOS管M18：漏接第十六PMOS管M16漏，源接地；第二十PMOS管M20：源接电，栅接Vbias，漏接第二十一PMOS管M21源；第二十一PMOS管M21：栅接第十六PMOS管M16漏，漏接第二十二NMOS管M22漏和调零电容C_f正极且调零电容C_f负极接地，调零电容C_f的具体取值是10pF(可以取5pF～15pF之间任意值)；第二十二NMOS管M22：漏接栅并接第二十三NMOS管M23栅，源接地；第二十四PMOS管M24：栅接偏置电压Vbias，源接电，漏接第二十三NMOS管M23漏并接第一反馈电阻R1和第二反馈电阻R2之间的电位V_fb；第二十三NMOS管M23：源接地，栅接第二十二NMOS管M22栅，漏接第二十四PMOS管M24漏。

本发明中第二级g_m提高的放大器、摆率增强电路以及电源抑制比增强网络也可适用于其他的LDO电路。通过监测负载的变化，摆率增强电路可以提供所需负载电流，第二级g_m提高的放大器用来实现大的充放电电流，共同降低输出电压的过冲，缩短了环路响应的时间。电源抑制比增强网络可以让中频带的零点增大，来提高PSRR。利用本发明可以得到一个高性能的LDO。本发明采用CSMC0.18μmMix-SignalCMOS工艺设计，最终设计完成的电路仅需要1pF的电容，这可以在片内集成，大大提高了LDO系统的集成度。其输入电压范围是3V到4V，输出电压为2.94V，电压差是360mV，静态电流为51.54μA，所能承受的负载电流变化范围是50μA到50mA。当负载电流瞬间阶跃跳变时，输出电压的压差最大不超过0.5mV，响应时间少于3μs，具备很好的瞬态响应特性。PSRR前仿真在10kHz时好于-45dB，在100kHz时好于-55dB，有良好的电源抑制能力。LDO版图最终面积为363μm×180μm。

由图7可得，当负载电流为50μA时，无片外电容LDO的带宽约为2.9MHz，直流和低频增益约为130dB，相位裕度约为69°，系统具备很好的环路稳定性。

由图8和图9可得，当负载电流瞬间阶跃跳变时，输出电压的压差最大不超过0.5mV，响应时间少于3μs，具备很好的瞬态响应特性。

由图10和图11可得，PSRR在10kHz时好于-45dB，在100kHz时好于-55dB，有良好的电源抑制能力。

Claims (5)

1.一种提高瞬态响应和电源抑制比的无片外电容LDO，其特征在于：包括两级误差放大器、基准电压源、NMC密勒补偿电容(C_m)、功率调整(M12)、电阻反馈电路、电源抑制比增强网络电路和摆率增强电路；其中，电阻反馈电路由第一反馈电阻(R1)和第二反馈电阻(R2)组成，误差放大器第一级为一个差分放大器，误差放大器第二级为g_m提高结构的放大电路，误差放大器第一级的同相输入端与第一反馈电阻(R1)和第二反馈电阻(R2)之间的电位V_fb连接，误差放大器第一级的反相输入端与基准电压源的输出端V_ref相接；功率调整管(M12)的漏极作为整个LDO的输出端V_out，其栅极接误差放大器第二级的输出端V2，源极接电源电压，NMC密勒补偿电容(C_m)的正极接误差放大器第一级的输出端V1，NMC密勒补偿电容(C_m)的负极与LDO的输出端相连：摆率增强电路的输入端与LDO输出端V_out连接，输出端与误差放大器第一级的输出端V1连接；电源抑制比增强网络电路的输入端与LDO输出端V_out连接，输出端与第一反馈电阻(R1)、第二反馈电阻(R2)之间的电位V_fb连接相连。

2.根据权利要求1所述的提高瞬态响应和电源抑制比的无片外电容LDO，其特征在于：所述第一反馈电阻(R1)、第二反馈电阻(R2)的电阻值是100KΩ～300KΩ；密勒补偿电容(C_m)的电容是0.5pF～2pF。

3.根据权利要求1所述的提高瞬态响应和电源抑制比的无片外电容LDO，其特征在于：所述误差放大器第二级包括第七、第八、第九PMOS管(M7)、(M8)、(M9)；第五、第六、第十、第十一NMOS管(M5)、(M6)、(M10)、(M11)，其中，第七PMOS管(M7)作为放大器第二级的电流源，第五、第六NMOS管(M5)、(M6)是一组对管；具体CMOS器件连接方式：第七PMOS管(M7)：源接电，栅接偏置电压Vbias，漏接第五、第六NMOS管(M5)、(M6)的漏；第五NMOS管(M5)：栅接误差放大器第一级的输出端V1，源接地；第六NMOS管(M6)：栅漏短接并连接第十一NMOS管(M11)的栅，源接地；第十NMOS管(M10)：栅接第五NMOS管(M5)的栅，漏接第八PMOS管(M8)的栅和漏，源接地；第八PMOS管(M8)：源接电，栅连漏并接第九PMOS管(M9)的栅；第九PMOS管(M9)：源接电，漏接第十一NMOS管(M11)的漏；第十一NMOS管(M11)：栅接第六NMOS管(M6)的栅，源接地。

4.根据权利要求1所述的提高瞬态响应和电源抑制比的无片外电容LDO，其特征在于：所述的摆率增强电路包括第二十五、第二十六、第三十PMOS管(M25)、(M26)、(M30)；第二十七、第二十八、第二十九NMOS管(M27)、(M28)、(M29)，其中第二十五PMOS管(M25)作为整个LDO负载的电流源，第三十PMOS管(M30)作为摆率增强电路电流源；具体CMOS器件连接方式：第二十五PMOS管(M25)：源接电，栅接第六NMOS管(M6)的栅，漏接整个LDO的输出V_out；第二十六PMOS管(M26)：栅接漏，源接电，漏接第二十七NMOS管(M27)漏；第二十七NMOS管(M27)：栅接第三十PMOS管(M30)漏，源接第二十八NMOS管(M28)漏；第二十八NMOS管(M28)：栅接偏置电压Vn，源接地；第三十PMOS管(M30)：源接电，栅接偏置电压Vbias，漏接第二十七NMOS管(M27)栅和第二十九NMOS管(M29)漏；第二十九NMOS管(M29)：栅接两级误差放大器第一级输出端V1，源接地。

5.根据权利要求1所述的提高瞬态响应和电源抑制比的无片外电容LDO，其特征在于：所述的电源抑制比增强网络电路包括第十五、第十六、第十九、第二十、第二十一、第二十四PMOS管(M15)、(M16)、(M19)、(M20)、(M21)、(M24)；第十三、第十四、第十七、第十八、第二十二、第二十三NMOS管(M13)、(M14)、(M17)、(M18)、(M22)、(M23)，其中，第十九PMOS管(M19)作为电流源，第十五、第十六PMOS管(M15)、(M16)是一组对管；具体CMOS器件连接方式：第十三NMOS管(M13)：栅接整个LDO的输出V_out，漏接电，源接第十四NMOS管(M14)的漏；第十四NMOS管(M14)：栅接偏置电压Vn，源接地；第十九PMOS管(M19)：栅接偏置电压Vbias，源接电，漏接第十五、第十六PMOS管(M15)、(M16)的源；第十五PMOS管(M15)：栅接第十三NMOS管(M13)源，漏接第十七NMOS管(M17)漏；第十六PMOS管(M16)：栅接第二十一PMOS管(M21)源，漏接第十八NMOS管(M18)漏；第十七NMOS管(M17)：栅接漏并接第十八NMOS管(M18)栅，源接地；第十八NMOS管(M18)：漏接第十六PMOS管(M16)漏，源接地；第二十PMOS管(M20)：源接电，栅接Vbias，漏接第二十一PMOS管(M21)源；第二十一PMOS管(M21)：栅接第十六PMOS管(M16)漏，漏接第二十二NMOS管(M22)漏和调零电容(C_f)C_f正极且调零电容(C_f)C_f负极接地，调零电容(C_f)C_f的取值范围在5pF～15pF之间；第二十二NMOS管(M22)：漏接栅并接第二十三NMOS管(M23)栅，源接地；第二十四PMOS管(M24)：栅接Vbias，源接电，漏接第二十三NMOS管(M23)漏并接V_fb；第二十三NMOS管(M23)：源接地，栅接第二十二NMOS管(M22)栅，漏接第二十四PMOS管(M24)漏。