CN114236230B - 一种电能质量芯片多电压域功耗优化与稳定供电设计方法 - Google Patents
一种电能质量芯片多电压域功耗优化与稳定供电设计方法 Download PDFInfo
- Publication number
- CN114236230B CN114236230B CN202111519688.0A CN202111519688A CN114236230B CN 114236230 B CN114236230 B CN 114236230B CN 202111519688 A CN202111519688 A CN 202111519688A CN 114236230 B CN114236230 B CN 114236230B
- Authority
- CN
- China
- Prior art keywords
- power
- voltage
- chip
- pmu
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013461 design Methods 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000005457 optimization Methods 0.000 title claims description 15
- 230000002829 reductive effect Effects 0.000 claims abstract description 12
- 230000001276 controlling effect Effects 0.000 claims description 15
- 230000001105 regulatory effect Effects 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 6
- 238000003908 quality control method Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000036961 partial effect Effects 0.000 claims description 3
- 238000004088 simulation Methods 0.000 claims description 3
- 230000007704 transition Effects 0.000 claims description 3
- 238000005259 measurement Methods 0.000 abstract description 27
- 230000008859 change Effects 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000011282 treatment Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R22/00—Arrangements for measuring time integral of electric power or current, e.g. electricity meters
- G01R22/06—Arrangements for measuring time integral of electric power or current, e.g. electricity meters by electronic methods
- G01R22/061—Details of electronic electricity meters
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R22/00—Arrangements for measuring time integral of electric power or current, e.g. electricity meters
- G01R22/06—Arrangements for measuring time integral of electric power or current, e.g. electricity meters by electronic methods
- G01R22/08—Arrangements for measuring time integral of electric power or current, e.g. electricity meters by electronic methods using analogue techniques
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开一种电能质量芯片多电压域功耗优化与稳定供电设计方法，包括低功耗芯片设计步骤和低静态电流LDO供电设计步骤；所述低功耗芯片设计步骤包括以下步骤：（1）对电能质量测控芯片分为三个不同的电压区域；（2）调节电能质量芯片的电压和时钟频率，使芯片工作在预测的时钟频率下。本发明通过实现电能质量测控芯片中不同模块工作按照需求工作在不同的电压和频率下，可以有效降低芯片的功率损耗；并且通过在侦测差分放大器支路电流变化的摆率增强电路上增加一个稳定的电流源，隔离外部电压源对摆率增强电路的干扰，提高了低静态电流LDO的稳定性。
Description
技术领域
本发明涉及低功耗芯片设计的技术领域，更具体地，涉及一种电能质量芯片多电压域功耗优化与稳定供电设计方法。
背景技术
电能质量作为影响电力物联网安全稳定运行的关键因素，对电能质量进行检测与控制具有重要的意义。而目前对于电能质量问题往往采用被动测控的方式，出现问题之后才去针对性的测量、监测、分析评估和治理，因此造成的损失往往是不可逆的，所以急切需要实现电能质量的主动监测，可以提前发现和解决电能质量的在危险，可以大幅度提高电力系统的安全稳定。面向电能质量通用测控需求的芯片化核心技术是实现电能质量“主动”测控的有效途径，但我国目前缺乏该类专用芯片，且常规嵌入式芯片难以满足多场景下电能质量测控设备的广泛部署与物联网功能的应用需求，亟待一种实现电能质量通用测控芯片的国产化和自主可控，打破国外核心技术壁垒，实现行业引领。
随着电力物联网的发展，针对电力物联网不同场景下的芯片技术也在不断的发展，但是在芯片的低功耗、运算能力、安全防护以及自主可控方面亟需获得突破。为了延长电能质量通用测控芯片的使用寿命，降低运行和维护成本，增强芯片的实用性，有必要对电能质量测控芯片的低功耗进行研究和设计。
发明内容
本发明提供一种电能质量芯片多电压域功耗优化与稳定供电设计方法，通过实现电能质量测控芯片中不同模块工作按照需求工作在不同的电压和频率下，可以有效降低芯片的功率损耗；并且提出高稳定性的低静态电流LDO设计步骤，通过在侦测差分放大器支路电流变化的摆率增强电路上增加一个稳定的电流源，隔离外部电压源对摆率增强电路的干扰，提高了低静态电流LDO的稳定性。
为解决上述技术问题，本发明所采用的技术方案是：一种电能质量芯片多电压域功耗优化与稳定供电设计方法，包括低功耗芯片设计步骤和低静态电流LDO供电设计步骤；
所述低功耗芯片设计步骤包括以下步骤：
(1)按照电能质量测控芯片不同模块的供电要求对电能质量测控芯片分为三个不同的电压区域，所述电压区域分别为3.3V模拟区、1.8V可关断区、1.8V不可关断区；
所述3.3V模拟区用于进行模数转换，将采集的电压、电流模拟信号转换为数字信号，以便于数字处理器进行数据处理，同时还用于对复位电路进行供电。
所述1.8V可关断区用于数据处理，对电能质量进行分析与计算，对电能质量进行判断与控制，同时，用于预测芯片下一时刻运行状态所需的电压和频率，将预测结果通过AHB总线传输给PMU，通过PMU对芯片的电压和时钟频率进行调节；
所述1.8V不可关断区用于调节电力系统的电压和时钟频率，PMU通过数字处理器预测的电压与时钟频率，对可关断区部分电压进行控制，使可关断区不同模块工作在不同电压下；PMU通过控制RC振荡器和PLL，使芯片工作在预测的工作频率下；
所述1.8V可关断区包括处理器、FLASH；所述FLASH用于存储电能质量信息；所述处理器用于根据芯片当前的运行需求，预测芯片下一时刻运行状态所需的电压和频率，并能够用于控制1.8V不可关断区调节芯片的电压和时钟频率；
所述1.8V不可关断区包括RC振荡器、PLL(锁相环)、PMU(功耗管理单元)；所述RC振荡器用于产生时钟信号；所述PLL用于对时钟信号进行分频或倍频功能；所述PMU为一个功耗管理单元，用于对芯片的时钟频率以及1.8V可关断区的电压进行控制；
(2)根据电能质量芯片当前的运行需求，通过数字处理器预测电力系统下一时刻运行状态所需的电压和频率，并将预测结果通过AHB总线传输给PMU，通过PMU调节1.8V可关断区的电压，让不需要运行的模块断电，让需要投入运行的模块上电；并且PMU能够控制PLL，通过PMU调节电能质量芯片的电压和时钟频率，使芯片工作在预测的时钟频率下；
所述低静态电流LDO设计步骤包括以下步骤：
(1)设计两级误差放大器结构，所述两级误差放大器结构包括第一级放大器和第二级放大器；所述第一级放大器和第二级放大器实现直流工作点匹配；
(2)设计一种摆率增强电路，所述摆率增强电路由一个电阻、一个PMOS管MSRE、以及一个恒定电流源组成，其中电阻的一端连接于第一级放大器的输出端，一端连接MSRE管的栅端，MSRE管的漏端连接于功率管MPOW的栅极，MSRE管的源端连接一个恒定电流源。摆率增强电路用于在LDO负载跳变时，提供一个额外的对功率管栅电容的充放电电流，缩短从负载跳变到达到稳定的转换时间，减少产生过冲电压，进而提高低静态电流LDO的可靠性与稳定性。
(3)采用零-极点追踪与米勒电容补偿的方式，设计一种零-极点追踪电路，所述零-极点追踪电路能够产生一个动态的零点抵消掉LDO的一个输出极点。
(4)通过三个低静态电流LDO，利用2.6V-3.6V外部电源作为LDO的输入，分别输出为一个3.3V电压和两个1.8V电压，使用输出的3.3V电压给3.3V模拟区供电；输出的两个1.8V电压分别给1.8V可关断区和1.8V不可关断区供电。
特别的，所述3.3V模拟区包括ADC模拟部分、复位模块。
特别的，所述1.8V可关断区还包括电能质量控制单元、ADC数字部分、Flash、定时器、GPIO口，UART；所述电能质量控制单元用于控制无功补偿装置的投切。
特别的，所述处理器采用ARM CortexM3数字处理器。
特别的，所述低功耗芯片设计步骤中步骤(2)通过PMU调节电能质量芯片的电压和时钟频率的具体方法为：
通过数字处理器根据芯片当前的运行需求，预测电力系统下一时刻运行状态所需的电压和频率，然后判断是否需要进行调压调频；
如果需要进行调压，则判断是需要进行断掉操作还是进行上电操作，然后将进行断掉操作还是进行上电操作的判断结果传输给PMU，通过PMU对模块进行断电或者上电；
如果需要进行调频，则判断是否需要增加频率，如果需要增加频率，则通过PMU配置PLL进行倍频操作；如果需要减小频率，则通过PMU配置PLL进行分频操作。
特别的，所述第一级放大器使用NMOS管作输入管，PMOS管作负载管；所述第二级放大器采用PMOS管源跟随器；由于第一级放大器负载管与第二级放大器的输入管采用相同的类型，可以实现第一级放大器的输出直流工作点与第二级放大器的输入电压直流工作点相匹配，进而可以减少LDO输出电压的误差。
特别的，所述摆率增强电路包括电阻MSRE、PMOS管MSRE和电流源ICH；所述电阻RSRE串联在第一级放大器的输出端并和PMOS管MSRE的栅极相连，MSRE的漏极与功率管的栅端相连，MSRE的源端连接电流源ICH；
特别的，所述零-极点追踪电路由PMOS管MZ、电容cZ、电阻RZ串联组成，PMOS管MZ工作在线性区且选择能够产生一个动态的零点抵消掉LDO的一个输出极点。PMOS管MZ相当于随负载变化的动态电阻，通过合理的选择MZ的尺寸，就可以产生一个动态的零点抵消掉LDO的一个输出极点，这样可以认为LDO单位增益带宽之内只含有一个极点，其他极点都在高频区域，提高了LDO环路稳定性。另外米勒电容补偿方式通过将米勒电容跨接在第一级放大器的输入端和LDO的输出端，产生极点分裂的效果，使环路更加稳定。
与现有技术相比，本发明所具有的有益效果为：
1.本发明可以为不同的模块提供不同的电压，在不同需求下提供不同的时钟频率，并且可以在不同需求下对可关断区域进行掉电或上电操作，可以有效降低电能质量测控芯片的功率损耗。此外，还研究了一种低功耗LDO的设计方法，主要对摆率增强电路和零极点追踪电路进行了改进，可以满足低静态电流下，对LDO稳定性的要求。
2.本发明通过对电能质量测控芯片分为多种电压区域，对不同的工作需求，让电能质量测控芯片工作在特定的电压和时钟频率下，在保证电能质量测控芯片正常工作的前提下，降低了电能质量测控芯片不同区域的工作电压和时钟频率，有效降低了电能质量测控芯片的功率消耗。
3.本发明采用摆率增强电路和零-极点追踪方法，可以在低功耗和低静态电流的情况下，提高LDO环路的稳定性，减小LDO的功率损耗，将上述所设计的LDO应用于电能质量测控芯片可以进一步降低芯片的功耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例为通过低功耗芯片设计步骤和低静态电流LDO设计步骤设计的低功耗芯片；
图2为本发明实施例为通过低静态电流LDO设计步骤设计的低静态电流LDO的电路图。
具体实施方式
下面结合附图对本发明的优选实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。
需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
此外，术语“水平”、“竖直”、“悬垂”等术语并不表示要求部件绝对水平或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
如图1所示，本实施例的包括低功耗芯片设计步骤和低静态电流LDO供电设计步骤；
所述低功耗芯片设计步骤包括以下步骤：
(1)按照电能质量测控芯片不同模块的供电要求对电能质量测控芯片分为三个不同的电压区域，所述电压区域分别为3.3V模拟区、1.8V可关断区、1.8V不可关断区。
3.3V模拟区用于进行模数转换，将采集的电压、电流模拟信号转换为数字信号，以便于数字处理器进行数据处理，同时还用于对复位电路进行供电。
1.8V可关断区用于数据处理，对电能质量进行分析与计算，对电能质量进行判断与控制，同时，用于预测芯片下一时刻运行状态所需的电压和频率，将预测结果通过AHB总线传输给PMU，通过PMU对芯片的电压和时钟频率进行调节。
1.8V不可关断区用于调节电力系统的电压和时钟频率，PMU通过数字处理器预测的电压与时钟频率，对可关断区部分电压进行控制，使可关断区不同模块工作在不同电压下；PMU通过控制RC振荡器和PLL，使芯片工作在预测的工作频率下。
1.8V可关断区包括处理器、FLASH；所述FLASH用于存储电能质量信息；所述处理器用于根据芯片当前的运行需求，预测芯片下一时刻运行状态所需的电压和频率，并能够用于控制1.8V不可关断区调节芯片的电压和时钟频率。
1.8V不可关断区包括RC振荡器、PLL(锁相环)、PMU(功耗管理单元)。RC振荡器用于产生时钟信号。PLL用于对时钟信号进行分频或倍频功能。PMU为一个功耗管理单元，用于对芯片的时钟频率以及1.8V可关断区的电压进行控制。
3.3V模拟区包括ADC模拟部分、复位模块。
1.8V可关断区包括数字处理器、FLASH。FLASH用于存储电能质量信息。数字处理器用于根据当前的运行需求，预测芯片下一时刻运行状态所需的电压和频率，并能够用于控制1.8V不可关断区的电压和芯片的时钟频率；处理器采用ARM CortexM3数字处理器。
1.8V不可关断区包括RC振荡器、PLL(锁相环)、PMU(功耗管理单元)。RC振荡器用于产生时钟信号。PLL用于对时钟信号进行分频或倍频功能。PMU为一个功耗管理单元，用于对芯片的时钟频率以及1.8V可关断区的电压进行控制。
通过对电能质量测控芯片分为多种电压区域，对不同的工作需求，让电能质量测控芯片工作在特定的电压和时钟频率下，在保证电能质量测控芯片正常工作的前提下，降低了电能质量测控芯片不同区域的工作电压和时钟频率，有效降低了电能质量测控芯片的功率消耗。
(2)根据芯片当前的运行需求，通过数字处理器预测芯片下一时刻运行状态所需的电压和频率，并能够用于控制1.8V不可关断区的电压和芯片的时钟频率；
低功耗芯片设计步骤中步骤(2)通过PMU调节芯片的电压和时钟频率的具体方法为：
通过数字处理器获得预测电力系统下一时刻运行状态所需的电压和频率，然后判断是否需要进行调压调频；
如果需要进行调压，则判断是需要进行断掉操作还是进行上电操作，然后将进行断掉操作还是进行上电操作的判断结果传输给PMU，通过PMU对模块进行断电或者上电；
如果需要进行调频，则判断是否需要增加频率，如果需要增加频率，则通过PMU配置PLL进行倍频操作；如果需要减小频率，则通过PMU配置PLL进行分频操作。
第一级放大器由若干个NMOS管和PMOS管组成；所述NMOS管用于输入PMOS管做电流负载的折叠型运算放大器；所述第二级放大器采用PMOS管源跟随器；第一级放大器的NMOS管和第二级放大器的MOS管采用相同类型。由于第一级放大器负载管与第二级放大器的输入管采用相同的类型，可以实现第一级放大器的输出直流工作点与第二级放大器的输入电压直流工作点相匹配，进而可以减少LDO输出电压的误差。
低静态电流LDO设计步骤包括以下步骤：
(1)设计两级误差放大器结构，所述两级误差放大器结构包括第一级放大器和第二级放大器；所述第一级放大器使用NMOS管作输入管，PMOS管作负载管；所述第二级放大器采用PMOS管源跟随器；由于第一级放大器负载管与第二级放大器的输入管采用相同的类型，可以实现第一级放大器的输出直流工作点与第二级放大器的输入电压直流工作点相匹配，进而可以减少LDO输出电压的误差；
(2)设计一种摆率增强电路，所述摆率增强电路包括电阻RSRE、PMOS管MSRE和电流源ICH；其中电阻的一端连接于第一级放大器的输出端，一端连接MSRE管的栅端，MSRE管的漏端连接于功率管MPOW的栅极，MSRE管的源端连接一个恒定电流源。摆率增强电路用于在LDO负载跳变时，提供一个额外的对功率管栅电容的充放电电流，缩短从负载跳变到达到稳定的转换时间，减少产生过冲电压，进而提高低静态电流LDO的可靠性与稳定性。
通过在常规摆率增强电路基础上增加一个恒定的电流源ICH，可以减少由于电源波动对摆率增强电路的干扰，使摆率增强电路提供的充电电流更加准确的跟踪功率管栅电容所需的充电电流，从而可以减小过冲电压，提高LDO稳定性。
(3)采用零-极点追踪与米勒电容补偿的方式，设计一种零-极点追踪电路，所述零-极点追踪电路能够产生一个动态的零点抵消掉LDO的一个输出极点；
零-极点追踪电路由PMOS管MZ、电容CZ、电阻RZ串联组成，PMOS管MZ工作在线性区且选择能够产生一个动态的零点抵消掉LDO的一个输出极点。PMOS管MZ相当于随负载变化的动态电阻，通过合理的选择MZ的尺寸，就可以产生一个动态的零点抵消掉LDO的一个输出极点，这样可以认为LDO单位增益带宽之内只含有一个极点，其他极点都在高频区域，提高了LDO环路稳定性。另外米勒电容补偿方式通过将米勒电容跨接在第一级放大器的输入端和LDO的输出端，产生极点分裂的效果，使环路更加稳定。
(4)通过三个低静态电流LDO，利用2.6V-3.6V外部电源作为LDO的输入，分别输出为一个3.3V电压和两个1.8V电压，使用输出的3.3V电压给3.3V模拟区供电；输出的两个1.8V电压分别给1.8V可关断区和1.8V不可关断区供电。
虽然结合附图描述了本发明的实施方式，但是专利所有者可以在所附权利要求的范围之内做出各种变形或修改，只要不超过本发明的权利要求所描述的保护范围，都应当在本发明的保护范围之内。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实例的说明只是用于帮助理解本发明的方法及其核心思想。以上仅是本发明的优选实施方式，应当指出，由于文字表达的有限性，而客观上存在无限的具体结构，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进、润饰或变化，也可以将上述技术特征以适当的方式进行组合；这些改进润饰、变化或组合，或未经改进将发明的构思和技术方案直接应用于其它场合的，均应视为本发明的保护范围。
Claims (7)
1.一种电能质量芯片多电压域功耗优化与稳定供电设计方法，其特征在于：包括低功耗芯片设计步骤和低静态电流LDO供电设计步骤；
所述低功耗芯片设计步骤包括以下步骤：
(1)按照电能质量芯片不同模块的供电要求将电能质量芯片分为三个不同的电压区域，所述电压区域分别为3.3V模拟区、1.8V可关断区、1.8V不可关断区；
所述3.3V模拟区用于进行模数转换，将采集的电压、电流模拟信号转换为数字信号，以便于处理器进行数据处理，同时还用于对复位电路进行供电；
所述1.8V可关断区用于数据处理，对电能质量进行分析与计算，对电能质量进行判断与控制，同时，用于预测芯片下一时刻运行状态所需的电压和时钟频率，将预测结果通过AHB总线传输给PMU，通过PMU对芯片的电压和时钟频率进行调节；
所述1.8V不可关断区用于调节电力系统的电压和时钟频率，PMU通过处理器预测的电压与时钟频率，对1.8V可关断区部分电压进行控制，使1.8V可关断区不同模块工作在不同电压下；PMU通过控制RC振荡器和PLL，使芯片工作在预测的工作频率下；
所述1.8V可关断区包括处理器、FLASH；所述FLASH用于存储电能质量信息；所述处理器用于根据芯片当前的运行需求，预测芯片下一时刻运行状态所需的电压和时钟频率，并能够用于控制1.8V不可关断区调节芯片的电压和时钟频率；
所述1.8V不可关断区包括RC振荡器、PLL、PMU；所述RC振荡器用于产生时钟信号；所述PLL用于对时钟信号进行分频或倍频；所述PMU为一个功耗管理单元，用于对芯片的时钟频率以及1.8V可关断区的电压进行控制；
(2)根据电能质量芯片当前的运行需求，通过处理器预测电力系统下一时刻运行状态所需的电压和时钟频率，并将预测结果通过AHB总线传输给PMU，通过PMU调节1.8V可关断区的电压，让不需要运行的模块断电，让需要投入运行的模块上电；并且PMU能够控制PLL，通过PMU调节电能质量芯片的电压和时钟频率，使芯片工作在预测的时钟频率下；
所述低静态电流LDO供电设计步骤包括以下步骤：
(1)设计两级误差放大器结构，所述两级误差放大器结构包括第一级放大器和第二级放大器；所述第一级放大器和第二级放大器实现直流工作点匹配；
(2)设计一种摆率增强电路，所述摆率增强电路由一个电阻RSRE、一个PMOS管MSRE和恒定电流源ICH组成；所述电阻RSRE串联在第一级放大器的输出端之间并和PMOS管MSRE的栅极相连，MSRE的源极与零-极点追踪电路的功率管的栅极短接，MSRE的漏极连接恒定电流源ICH，用于在LDO负载跳变时，提供一个额外的对功率管MPOW的栅极电容的充放电电流，缩短从负载跳变到达到稳定的转换时间，减少产生过冲电压，进而提高低静态电流LDO的可靠性与稳定性；
(3)采用零-极点追踪与米勒电容补偿的方式，设计一种零-极点追踪电路，所述零-极点追踪电路能够产生一个动态的零点抵消掉LDO的一个输出极点；
(4)通过三个低静态电流LDO，利用2.6V-3.6V外部电源作为LDO的输入，分别输出一个3.3V电压和两个1.8V电压，使用输出的3.3V电压给3.3V模拟区供电；输出的两个1.8V电压分别给1.8V可关断区和1.8V不可关断区供电。
2.根据权利要求1所述的一种电能质量芯片多电压域功耗优化与稳定供电设计方法，其特征在于：所述3.3V模拟区包括ADC模拟部分及复位电路。
3.根据权利要求1所述的一种电能质量芯片多电压域功耗优化与稳定供电设计方法，其特征在于：所述1.8V可关断区还包括电能质量控制单元、ADC数字部分、定时器、GPIO口及UART；所述电能质量控制单元用于控制无功补偿装置的投切。
4.根据权利要求1所述的一种电能质量芯片多电压域功耗优化与稳定供电设计方法，其特征在于：所述处理器采用ARM Cortex M3数字处理器。
5.根据权利要求1所述的一种电能质量芯片多电压域功耗优化与稳定供电设计方法，其特征在于：所述低功耗芯片设计步骤中步骤(2)通过PMU调节电能质量芯片的电压和时钟频率的具体方法为：
通过处理器预测电力系统下一时刻运行状态所需的电压和时钟频率，然后判断是否需要进行调压调频；
如果需要进行调压，则判断是需要进行断电操作还是进行上电操作，然后将进行断电操作还是进行上电操作的判断结果传输给PMU，通过PMU对模块进行断电或者上电；
如果需要进行调频，则判断是否需要增加频率，如果需要增加频率，则通过PMU配置PLL进行倍频操作；如果需要减小频率，则通过PMU配置PLL进行分频操作。
6.根据权利要求1所述的一种电能质量芯片多电压域功耗优化与稳定供电设计方法，其特征在于：所述第一级放大器使用NMOS管作输入管，PMOS管作负载管；所述第二级放大器采用PMOS管源跟随器。
7.根据权利要求1所述的一种电能质量芯片多电压域功耗优化与稳定供电设计方法，其特征在于：所述零-极点追踪电路由PMOS管MZ、电容CZ、电阻RZ串联组成，PMOS管MZ工作在线性区且能够产生一个动态的零点抵消掉LDO的一个输出极点。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111519688.0A CN114236230B (zh) | 2021-12-13 | 2021-12-13 | 一种电能质量芯片多电压域功耗优化与稳定供电设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111519688.0A CN114236230B (zh) | 2021-12-13 | 2021-12-13 | 一种电能质量芯片多电压域功耗优化与稳定供电设计方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114236230A CN114236230A (zh) | 2022-03-25 |
| CN114236230B true CN114236230B (zh) | 2023-10-24 |
Family
ID=80755349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111519688.0A Active CN114236230B (zh) | 2021-12-13 | 2021-12-13 | 一种电能质量芯片多电压域功耗优化与稳定供电设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114236230B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116930723B (zh) * | 2023-09-14 | 2023-12-08 | 苏州萨沙迈半导体有限公司 | 芯片及其测试电路 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0205682D0 (en) * | 2001-03-16 | 2002-04-24 | Hewlett Packard Co | System and method utilizing on-chip voltage controlled frequency modulation to manage power consumption |
| CN102279612A (zh) * | 2011-05-11 | 2011-12-14 | 电子科技大学 | 一种低压差线性稳压器 |
| CN102541134A (zh) * | 2011-05-11 | 2012-07-04 | 电子科技大学 | 一种基于动态零极点跟踪技术的ldo |
| CN102654532A (zh) * | 2011-05-31 | 2012-09-05 | 杭州万工科技有限公司 | 电能计量芯片降低功耗的方法 |
| CN103324268A (zh) * | 2013-05-29 | 2013-09-25 | 东南大学 | 用于无线传感器网络核心芯片的低功耗设计方法 |
| CN104063003A (zh) * | 2014-06-27 | 2014-09-24 | 合肥工业大学 | 一种集成摆率增强电路的低功耗无片外电容ldo |
| CN104320125A (zh) * | 2014-10-17 | 2015-01-28 | 启芯瑞华科技（武汉）有限公司 | 低功耗同步时序数字电路芯片及该芯片时钟信号生成方法 |
| CN105045329A (zh) * | 2015-07-07 | 2015-11-11 | 吉林大学 | 一种提高瞬态响应和电源抑制比的无片外电容ldo |
| EP3048511A1 (en) * | 2015-01-23 | 2016-07-27 | Samsung Electronics Co., Ltd. | System on chip, method of managing power thereof, and electronic device |
| WO2016201607A1 (zh) * | 2015-06-15 | 2016-12-22 | 京微雅格（北京）科技有限公司 | 一种芯片供电方法及芯片 |
| CN112994443A (zh) * | 2019-12-16 | 2021-06-18 | 上海交通大学 | 应用于低功耗全集成系统级芯片的电源管理系统 |
| CN113595053A (zh) * | 2021-08-23 | 2021-11-02 | 莱弗利科技(苏州)有限公司 | 一种无时钟待机的低功耗感测芯片 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7514974B2 (en) * | 2007-04-18 | 2009-04-07 | Lsi Corporation | Method and apparatus for adjusting on-chip delay with power supply control |
| US7962887B2 (en) * | 2008-06-16 | 2011-06-14 | International Business Machines Corporation | Self-learning of the optimal power or performance operating point of a computer chip based on instantaneous feedback of present operating environment |
| US10571945B2 (en) * | 2018-02-21 | 2020-02-25 | Atlazo, Inc. | Low power regulator circuits, systems and methods regarding the same |
-
2021
- 2021-12-13 CN CN202111519688.0A patent/CN114236230B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0205682D0 (en) * | 2001-03-16 | 2002-04-24 | Hewlett Packard Co | System and method utilizing on-chip voltage controlled frequency modulation to manage power consumption |
| CN102279612A (zh) * | 2011-05-11 | 2011-12-14 | 电子科技大学 | 一种低压差线性稳压器 |
| CN102541134A (zh) * | 2011-05-11 | 2012-07-04 | 电子科技大学 | 一种基于动态零极点跟踪技术的ldo |
| CN102654532A (zh) * | 2011-05-31 | 2012-09-05 | 杭州万工科技有限公司 | 电能计量芯片降低功耗的方法 |
| CN103324268A (zh) * | 2013-05-29 | 2013-09-25 | 东南大学 | 用于无线传感器网络核心芯片的低功耗设计方法 |
| CN104063003A (zh) * | 2014-06-27 | 2014-09-24 | 合肥工业大学 | 一种集成摆率增强电路的低功耗无片外电容ldo |
| CN104320125A (zh) * | 2014-10-17 | 2015-01-28 | 启芯瑞华科技（武汉）有限公司 | 低功耗同步时序数字电路芯片及该芯片时钟信号生成方法 |
| EP3048511A1 (en) * | 2015-01-23 | 2016-07-27 | Samsung Electronics Co., Ltd. | System on chip, method of managing power thereof, and electronic device |
| WO2016201607A1 (zh) * | 2015-06-15 | 2016-12-22 | 京微雅格（北京）科技有限公司 | 一种芯片供电方法及芯片 |
| CN105045329A (zh) * | 2015-07-07 | 2015-11-11 | 吉林大学 | 一种提高瞬态响应和电源抑制比的无片外电容ldo |
| CN112994443A (zh) * | 2019-12-16 | 2021-06-18 | 上海交通大学 | 应用于低功耗全集成系统级芯片的电源管理系统 |
| CN113595053A (zh) * | 2021-08-23 | 2021-11-02 | 莱弗利科技(苏州)有限公司 | 一种无时钟待机的低功耗感测芯片 |
Non-Patent Citations (5)
| Title |
|---|
| 一种低功耗系统芯片的实现流程;徐太龙 等;电子技术;第74-75页 * |
| 一种基于密勒倍增的高性能LDO的设计;胡志明 等;微电子学;第40卷(第05期);第684-688页 * |
| 一种适用于SoC的瞬态增强型线性稳压器;张琪 等;微电子学;第46卷(第02期);第211-214、223页 * |
| 一种高精确度低功耗无片外电容LDO设计;周梦嵘 等;太赫兹科学与电子信息学报;第15卷(第02期);第297-301页 * |
| 无线传感器网络节点芯片的软/硬件协同低功耗设计技术;郑靖华 等;计算机与数字工程;第36卷(第12期);第165-168页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114236230A (zh) | 2022-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Shi et al. | A highly integrated power management IC for advanced mobile applications | |
| Magod et al. | A 1.24$\mu $ A Quiescent Current NMOS Low Dropout Regulator With Integrated Low-Power Oscillator-Driven Charge-Pump and Switched-Capacitor Pole Tracking Compensation | |
| US7282896B2 (en) | Apparatus and method for sliding-mode control in a multiphase switching power supply | |
| CN104460802B (zh) | 一自适应电流倍增电路及集成该电路的低压差线性稳压器 | |
| CN101893908B (zh) | 灌入/拉出电流快速响应线性电压调节器及调节方法 | |
| CN103218003B (zh) | 一种多电源输入的低压差稳压器 | |
| US10866606B2 (en) | Methods and apparatuses for multiple-mode low drop out regulators | |
| Lin et al. | An active-frequency compensation scheme for CMOS low-dropout regulators with transient-response improvement | |
| CN111930173B (zh) | 低静态电流快速响应ldo电路及soc系统 | |
| CN101371212A (zh) | 移动设备的充电和供电 | |
| Tseng et al. | An integrated linear regulator with fast output voltage transition for dual-supply SRAMs in DVFS systems | |
| Hong et al. | A 7.4-MHz tri-mode DC-DC buck converter with load current prediction scheme and seamless mode transition for IoT applications | |
| US20210124383A1 (en) | Techniques for low-dropout (ldo) regulator start-up detection | |
| Wu et al. | Synchronous double-pumping technique for integrated current-mode PWM DC–DC converters demand on fast-transient response | |
| CN114236230B (zh) | 一种电能质量芯片多电压域功耗优化与稳定供电设计方法 | |
| US9787188B2 (en) | High-frequency on-package voltage regulator | |
| Silva-Martinez et al. | Recent advances on linear low-dropout regulators | |
| CN117389371B (zh) | 一种适用于ldo的双环路频率补偿电路及其补偿方法 | |
| Cho et al. | A high-efficiency single-mode dual-path buck-boost converter with reduced inductor current | |
| CN212989976U (zh) | Ldo电路、ldo及soc系统 | |
| CN102420526A (zh) | 一种电源转换器 | |
| Bhattacharyya | Trend towards the design of embedded DC–DC converters | |
| Elkhatib | A capacitor-less LDO with improved transient response using neuromorphic spiking technique | |
| CN202424522U (zh) | 一种电源转换电路 | |
| KR20040020916A (ko) | 전자 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |