CN114326905A

CN114326905A - 一种输出电容为任意大小的ldo

Info

Publication number: CN114326905A
Application number: CN202210002862.2A
Authority: CN
Inventors: 耿翔
Original assignee: Shanghai Southchip Semiconductor Technology Co Ltd
Current assignee: Shanghai Southchip Semiconductor Technology Co Ltd
Priority date: 2022-01-04
Filing date: 2022-01-04
Publication date: 2022-04-12
Anticipated expiration: 2042-01-04
Also published as: CN114326905B

Abstract

本发明属于模拟集成电路技术领域，具体的说是涉及一种输出电容为任意大小的LDO。现有的LDO的片外大电容增加了成本，而本发明的capless LDO通过芯片内部的环路补偿实现了无片外大电容的LDO，保证了在外部电容很小或者没有时，LDO的环路稳定性，减小了成本；同时，当外部有大电容(uF级)时，也能保证良好的稳定性，也就实现了无论外部电容多大，都能保证输出电压稳定的LDO；另外本发明的电路通过不同的环路反馈，得到了瞬态响应较好的LDO，扩展了capless LDO在芯片上的使用。

Description

一种输出电容为任意大小的LDO

技术领域

本发明属于模拟集成电路技术领域，具体的说是涉及一种输出电容为任意大小的LDO电路。

背景技术

低压差线性稳压器(low dropout regulator，LDO)在电源管理电路领域中是非常重要的一个模块，其作用是将外部供电电压转换为一个较低的且更加稳定的电压。当负载变化时，LDO能自动调节功率管的输出电流，使得输出电压保持在一个稳定的值。

在LDO集成电路芯片中，电路中的调整管要求通过大电流，因此其尺寸一般较大，从而造成该调整管的输入电容较大，而LDO的片外大电容会导致成本的增加。

在一些给数字模块供电的LDO中，其往往对规模不大的数字电路不会要求过大的负载要求，这时候Capless(无片外大电容)LDO，因为其无片外大电容的成本优势，吸引了许多集成电路设计者的注意。

但是Capless LDO因其本身的特性，由于使用的片上电容的容值(皮法级)远远小于片外电容，在应用于高速变化的负载时，其瞬态响应无法满足高速电路的应用，即便有些设计通过增加LDO的静态功耗，来保证LDO具有好的瞬态性能，但是大的功耗对电池能量消耗过快，极大地减弱了产品的续航能力。

发明内容

针对上述问题，本发明通过将RC高通电路加入反馈回路，在环路中产生一个零点，作为频率补偿，扩展环路带宽，保证在外部负载电容很小或者没有时，能够稳定(即稳定的capless LDO)，当外部输出电容很大时也能保证稳定(即任何电容负载都能稳定的LDO)。同时，本发明的电路具有较好的瞬态响应性能，能够保证负载切换过程中输出电压的稳定。

本发明的技术方案是：

一种输出电容为任意大小的LDO，其特征在于，包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10、第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第十五MOS管M15、第十六MOS管M16、第十七MOS管M17、第十八MOS管M18、第十九MOS管M19、第二十MOS管M20、第二十一MOS管M21、第二十二MOS管M22、第二十三MOS管M23、第二十四MOS管M24、第二十五MOS管M25、第二十六MOS管M26、第二十七MOS管M27、第二十八MOS管M28、第二十九MOS管M29、第三十MOS管M30、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一电容C1、第二电容C2和第三电容C3；其中，

第一MOS管M1的漏极接偏置电压，其栅极和漏极互连，其源极接地；第二MOS管M2的漏极接第三MOS管M3的漏极，第二MOS管M的栅极接第一MOS管M1的漏极，第二MOS管M2的源极接地；

第三MOS管M3的源极接电源，其栅极和漏极互连；第四MOS管M4的源极接电源，其栅极接第三MOS管M3的漏极，第四MOS管M4的漏极接第五MOS管M5的漏极，第五MOS管M5的栅极和漏极互连，其源极接地；第四MOS管M4漏极与第五MOS管M5漏极的连接点还通过第三电阻R3后接第八MOS管M8的栅极；

第六MOS管M6的源极接电源，其栅极接第三MOS管M3的漏极，第六MOS管M6的漏极接第七MOS管M7的源极和第八MOS管M8的源极；第七MOS管M7的栅极接第四MOS管M4的漏极，第七MOS管M7的漏极接第十二MOS管M12的漏极；第八MOS管M8的栅极通过第三电容C3后接第二十八MOS管M28的源极，第八MOS管M8的漏极接第十一MOS管M11的漏极；

第九MOS管M9的源极接第二十七MOS管M27的源极，第九MOS管M9的栅极与漏极互连，第九MOS管M9的漏极接第十三MOS管M13的漏极；第十MOS管M10的源极接基准电压，其栅极和漏极互连，其漏极接第十四MOS管M14的漏极；

第十一MOS管M11的源极接基准电压，其栅极接第九MOS管M9的漏极，第十一MOS管M11的漏极通过第一电阻R1后接第十七MOS管M17的漏极；第十二MOS管M12的源极接基准电压，其栅极接第十MOS管M10的漏极，第十二MOS管M12的漏极通过第四电阻R4后接第十八MOS管M18的漏极；

第十三MOS管M13的栅极接第一MOS管M1的漏极，第十三MOS管M13的源极接地；第十四MOS管M14的栅极接第一MOS管M1的漏极，第十四MOS管M14的源极接地；

第十五MOS管M15的漏极通过第二电阻R2后接第十一MOS管M11的漏极，第十五MOS管M15的栅极接第一MOS管M1的漏极，第十五MOS管M15的源极接地；第十六MOS管M16的漏极通过第五电阻R5后接第十二MOS管M12的漏极，第十六MOS管M16的栅极接第一MOS管M1的漏极，第十六MOS管M16的源极接地；

第十七MOS管M17的栅极和漏极互连，其源极接地；第十八MOS管M18的栅极和漏极互连，其源极接地；

第十九MOS管M19的漏极接第二十MOS管M20的漏极，第十九MOS管M19的栅极接第十六MOS管M16的漏极，第十九MOS管M19的源极接地；第二十MOS管M20的源极接电源，其栅极接第二十一MOS管M21的漏极，第二十MOS管M20的漏极还通过第一电容C1后接地；第二十一MOS管M21的源极接电源，其栅极和漏极互连，第二十一MOS管M21的漏极接第二十二MOS管M22的漏极；第二十二MOS管M22的栅极接第十五MOS管M15的漏极，第二十二MOS管M22的源极接地；

第二十三MOS管M23的漏极接第二十四MOS管M24的漏极，第二十三MOS管M23的栅极接第一MOS管M1的漏极，第二十三MOS管M23的源极接地；第二十四MOS管M24的源极接基准电压，其栅极接第十MOS管M10的漏极，第二十四MOS管M24的漏极接第二十五MOS管M25的漏极；

第二十五MOS管M25的栅极和漏极互连，其栅极接地；第二十六MOS管M26的漏极接第二十七MOS管M27的漏极，第二十六MOS管M26的栅极接第二十五MOS管M25的漏极，第二十六MOS管M26的源极接地；

第二十七MOS管M27的漏极接电源，其栅极接第二十MOS管M20的漏极；第二十八MOS管M28的漏极接电源，其栅极接第二十MOS管M20的漏极，第二十八MOS管M28的源极接第三十MOS管M30的漏极；

第二十九MOS管M29的漏极接第二十七MOS管M27的源极，第二十九MOS管M29的栅极接第一MOS管M1的漏极，第二十九MOS管M29的源极接地；第三十MOS管M30的栅极接第一MOS管M1的漏极，第三十MOS管M30的源极接地；

第二十六MOS管M26的漏极、第二十MOS管M27的源极、第二十九MOS管M29的漏极、第三十MOS管M30的漏极以及第二电容C2的一端连接点为LDO的输出端，第二电容C2的另一端接地。

进一步的，所述第一MOS管M1、第二MOS管M2、第十五MOS管M15、第十三MOS管M13、第十四MOS管M14、第十六MOS管M16、第二十三MOS管M23、第二十九MOS管M29和第三十MOS管M30构成电流镜对。

进一步的，所述第三MOS管M3、第四MOS管M4构成电流镜对。

进一步的，所述第九MOS管M9、第十一MOS管M11构成电流镜对。

进一步的，所述第十MOS管M10、第十二MOS管M12、第二十四MOS管M24构成电流镜对。

进一步的，所述第二十MOS管M20、第二十一MOS管M21构成电流镜对。

进一步的，所述第二十五MOS管M25、第二十六MOS管M26构成电流镜对。

进一步的，所述第五MOS管M5、第十七MOS管M17和第十八MOS管M18为二极管连接的MOS。

进一步的，所述第二十八MOS管M28为第二十七MOS管M27的sense管，将输出端的电压信息sense到反馈回路。

进一步的，所述第一电容C1为主极点的补偿电容，第二电容C2为输出极点的补偿电容，第三电容C3和第三电阻R3构成高通电路。。

本发明的有益效果是：现有的LDO的片外大电容增加了成本，而本发明的caplessLDO通过芯片内部的环路补偿实现了无片外大电容的LDO，保证了在外部电容很小或者没有时，LDO的环路稳定性，减小了成本；同时，当外部有大电容(uF级)时，也能保证良好的稳定性，也就实现了无论外部电容多大，都能保证输出电压稳定的LDO；另外本发明的电路通过不同的环路反馈，得到了瞬态响应较好的LDO，扩展了capless LDO在芯片上的使用。

附图说明

图1为本发明的电路原理示意图。

图2为本发明的信号环路原理示意图。

图3为本发明电路补偿过程的示意图。

具体实施方式

下面结合附图对本发明进行详细的描述。

如图1所示，本发明的电路包括MOS管M1-M30，电阻R1-R5，电容C1-C3，其中，M1、M2、M15、M13、M14、M16、M23、M29、M30构成电流镜对，M3、M4、M6构成电流镜对，M9、M11和M10、M12、M24分别构成电流镜对，同样，M20、M21和M25、M26分别构成电流镜对。M5、M17和M18为二极管连接的MOS，M28为M27的sense管，将输出电压VOUT的信息sense到反馈回路，C1为主极点的补偿电容，C2为输出极点的补偿电容，C3和R3构成高通电路。

通过sense管M28经C3到M8漏极的路径为LDO的fast feedback loop(FFL)。而通过VOUT经M9到M11漏极(也就是M8漏极)的路径为LDO的voltage feedback loop(VFL)。两者在M11漏极(也就是M8漏极)相加，然后经过主环路反馈到输出端VOUT。低频时，FFL和VFL共同决定环路的稳定性，在中频或者高频时，环路的稳定性将通过FFL决定。R3和C3尽管是一个高通电路，但在高频下，电路中的寄生极点将引起FFL的增益下降，因此实际的FFL的增益曲线将近似为带通电路的增益曲线。即使如此，FFL也将直接增加环路的带宽，将单位增益带宽推到离主极点更远的位置，提高了环路稳定性。片外输出电容越大，VFL环路的主极点将越靠前，但对FFL环路将不会带来明显的变化，极端情况下(片外输出电容在1mF以上)，总的增益曲线在GBW之前将最终按照-20dB/dec(20dB每10倍频程)的斜率下降，电路仍然能保证一定的稳定性，也就是本发明所述的在任何负载电容下，都能保证环路的稳定性的caplessLDO，而不加片外输出大电容时，内部较小的输出电容C2将提供环路的一个极点(频率较高)，控制环路带宽和稳定性处于可控范围。

对于环路的理解：如图2所示，图中GATE指的是M27和M28的栅极，也就是环路从M27/M28的栅极分别通过VFL和FFL两条支路对环路进行控制，两条支路到M11/M8漏极的传输函数分别为H1(S)和H2(S)，在M11/M8漏极相加，之后进入主环路，主环路到M27/M28栅极的传输函数为H3(S)，最后回到M27和M28的栅极。这样，通过两个支路的控制，最终实现在任何输出电容大小下，LDO都能稳定。

补偿过程的详细解释如下：

当外部输出电容很大时(mF以上)，如图3(a)所示，VFL的传输函数H1(S)的极点会比主极点(H3(S)的极点)更靠近原点，使得电路增益和X轴的交点(GBW)向原点靠近，但在GBW处的增益下降斜率必将保持-20dB/dec的斜率；当外部输出电容不断减小，GBW将向更高频率点移动，环路将更加稳定，如图3(b)，图3(c)所示。这样，就能实现在任意片外输出电容的情况下，此LDO都能保持稳定输出，如果没有输出电容，或者输出端的寄生电容很小，LDO将会非常稳定(如图3(c)所示)，也就是capless LDO的情况。

反馈环路原理：当输出端VOUT有一个增量ΔV，将会引起M9、M12和M24端口电压发生变化，从而反馈到M27栅极，进而减小VOUT。

对M9而言，源极有ΔV的增加，将引起漏极电压的增加，由于二极管连接，增量电压通过M9栅极传到M11栅极，引起M11漏极有一个电压降，由于M17为二极管连接器件，M11漏极电压降会使得M15漏极产生电压降，也即相连的M22栅极有一个电压降，进而使得M22漏极有一个电压增量，即M20栅极电压有一个增量，使得M20漏极电压减小，M27源极电压减小，也就是VOUT电压减小；

对M12而言，由于栅极相连的电流镜对M10是二极管连接，源极接固定电压VREF，且通过M14到地的电流固定，则M12漏极电压将随着源极电压的增加而增加，表现在M16的漏极有一个电压增量，也即M19栅极有一个电压增量，则M19漏极电压减小，和M9作用相同，使得M27栅极电压减小，输出电压VOUT减小；

对M24而言，和M12类似，栅极电压固定，源极电压增量将反映到漏极，通过电流镜对M25、M26，引起输出电压VOUT减小。

当输出端VOUT有一个电压降ΔV，M9、M12将通过相同作用使得输出端VOUT电压增加，从而保持VOUT电压的相对固定。

其中，M24、M25和M26支路可以设计为稳态时不消耗电流，但这样对于输出端VOUT的undershoot就没有办法调节，只有当输出端有一个电压增量ΔV，或者overshoot，才可以通过M24、M25和M26之路进行反馈调节。反之，增加这一支路的静态功耗后，将为电路提供输出电压overshoot和undershoot抑制的功能，增加电路的瞬态响应调节能力。

R3和C3组成的高通电路，在输出极点处产生随输出电容变化而变化的零点，保证了电路在任意输出电容下的稳定性。

Claims

1.一种输出电容为任意大小的LDO，其特征在于，包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10、第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第十五MOS管M15、第十六MOS管M16、第十七MOS管M17、第十八MOS管M18、第十九MOS管M19、第二十MOS管M20、第二十一MOS管M21、第二十二MOS管M22、第二十三MOS管M23、第二十四MOS管M24、第二十五MOS管M25、第二十六MOS管M26、第二十七MOS管M27、第二十八MOS管M28、第二十九MOS管M29、第三十MOS管M30、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一电容C1、第二电容C2和第三电容C3；其中，

2.根据权利要求1所述的一种输出电容为任意大小的LDO，其特征在于，所述第一MOS管M1、第二MOS管M2、第十五MOS管M15、第十三MOS管M13、第十四MOS管M14、第十六MOS管M16、第二十三MOS管M23、第二十九MOS管M29和第三十MOS管M30构成电流镜对。

3.根据权利要求1所述的一种输出电容为任意大小的LDO，其特征在于，所述第三MOS管M3、第四MOS管M4构成电流镜对。

4.根据权利要求1所述的一种输出电容为任意大小的LDO，其特征在于，所述第九MOS管M9、第十一MOS管M11构成电流镜对。

5.根据权利要求1所述的一种输出电容为任意大小的LDO，其特征在于，所述第十MOS管M10、第十二MOS管M12、第二十四MOS管M24构成电流镜对。

6.根据权利要求1所述的一种输出电容为任意大小的LDO，其特征在于，所述第二十MOS管M20、第二十一MOS管M21构成电流镜对。

7.根据权利要求1所述的一种输出电容为任意大小的LDO，其特征在于，所述第二十五MOS管M25、第二十六MOS管M26构成电流镜对。

8.根据权利要求1所述的一种输出电容为任意大小的LDO，其特征在于，所述第五MOS管M5、第十七MOS管M17和第十八MOS管M18为二极管连接的MOS。

9.根据权利要求1所述的一种输出电容为任意大小的LDO，其特征在于，所述第二十八MOS管M28为第二十七MOS管M27的sense管，将输出端的电压信息sense到反馈回路。

10.根据权利要求1所述的一种输出电容为任意大小的LDO，其特征在于，所述第一电容C1为主极点的补偿电容，第二电容C2为输出极点的补偿电容，第三电容C3和第三电阻R3构成高通电路。