CN111221373B - 一种低压差电源纹波抑制线性稳压器 - Google Patents

一种低压差电源纹波抑制线性稳压器 Download PDF

Info

Publication number
CN111221373B
CN111221373B CN202010044886.5A CN202010044886A CN111221373B CN 111221373 B CN111221373 B CN 111221373B CN 202010044886 A CN202010044886 A CN 202010044886A CN 111221373 B CN111221373 B CN 111221373B
Authority
CN
China
Prior art keywords
drain
source
gate
electrode
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010044886.5A
Other languages
English (en)
Other versions
CN111221373A (zh
Inventor
陈超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN202010044886.5A priority Critical patent/CN111221373B/zh
Publication of CN111221373A publication Critical patent/CN111221373A/zh
Application granted granted Critical
Publication of CN111221373B publication Critical patent/CN111221373B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本发明涉及一种低压差电源纹波抑制线性稳压器，其特征在于，所述稳压器包括线性稳压器主体电路以及电源纹波抑制电路两部分，线性稳压器主体电路负责给出稳定的直流输出电压，并抑制输出电压的低频扰动，增强型电源纹波抑制电路通过在负载端引入自偏置电流复用共栅放大器以弥补中高频段的环路增益。该技术方案在负载端构建快速反馈环路，动态监测输出电压变化并通过快速调节驱动管栅极电压补偿输出电压的波动。

Description

一种低压差电源纹波抑制线性稳压器
技术领域
本发明涉及一种稳压器，具体涉及一种低压差电源纹波抑制线性稳压器，属于高精度模拟电路技术领域。
背景技术
低功耗的持续需求不断推动射频和模拟电路往更低电源电压方向发展。电压裕度的下降加剧了电源波动对电路性能的影响。而传统DC-DC转换器的输出纹波较大，无法保证低电压电路可靠工作。因此需要纹波抑制线性稳压器连接DC-DC与内核电源，给电路提供尽可能平稳的供电电压。受端口数目的限制，通常要求片内稳压器为全集成结构。然而全集成LDO只有有限的滤波电容，对于纹波的抑制需要靠有源方式补偿，因此对反馈环路增益以及带宽提出了更高的要求。糟糕的是，为尽可能减少LDO带来的能效损失，输入输出压差通常控制在100mV左右。过低的压差带来的低环路增益对纹波抑制尤为不利。针对以上问题，本发明提出一种宽频范围的低压差电源纹波抑制线性稳压器电路。该电路通过在负载端引入自偏置电流复用共栅放大器以弥补中高频段的环路增益，相比于传统结构显著增强了在中高频段的纹波抑制比。
发明内容
本发明正是针对现有技术中存在的问题，提供一种低压差电源纹波抑制线性稳压器，该技术方案在负载端构建快速反馈环路，动态监测输出电压变化并通过快速调节驱动管栅极电压补偿输出电压的波动。为了实现上述目的，本发明的技术方案如下，所述线性稳压器包括线性稳压器主体电路以及负载极点补偿电路两部分，线性稳压器主体电路线包括误差放大器以及电压反馈网络，负责给出稳定的直流输出电压，并抑制输出电压的低频扰动；增强型电源纹波抑制电路通过在负载端引入自偏置电流复用共栅放大器以弥补中高频段的环路增益。相比于传统结构显著增强了在中高频段的纹波抑制比。
作为本发明的一种改进，第一P型金属氧化物晶体管(以下简称PMOS管)PM1的源极接电源，PM1的栅极和漏极接第一电流源ID1的正极；ID1的负极接地；第二PMOS管PM2的源极接电源，PM2的栅极接PM1的栅极，PM2的漏极接第三PMOS管PM3的源极；PM3的栅极接参考电压VREF，PM3的漏极接第一N型金属氧化物晶体管(以下简称NMOS管)NM1的漏极；第四PMOS管PM4的源极接PM2的漏极，PM4的栅极接第一电阻R1的负极，PM4的漏极接第二NMOS管NM2的漏极；NM1的栅极接第一偏置电压VB1，NM1的源极接地；NM2的栅极接VB1，NM2的源极接地；第三NMOS管NM3的源极接NM2的漏极，NM3的栅极接第二偏置电压VB2，NM3的漏极接第五PMOS管PM5的漏极；PM5的栅极接PM5的漏极，PM5的源极接电源；第四NMOS管NM4的源极接NM1的漏极，NM4的栅极接VB2，NM4的漏极接第六PMOS管PM6的漏极；PM6的栅极接PM5的漏极，PM6的源极接电源；第七PMOS管PM7的源极接电源，PM7的栅极接PM6的漏极，PM7的漏极接第一电阻R1的正极；第二电阻R2的正极接R1的负极，R2的负极接地；第三电阻R3的正极接PM7的栅极，R3的负极接第十PMOS管PM10的栅极；PM10的源极接电源，PM10的漏极接线性稳压器输出端VOUT；第一电容C1的正极接PM10的栅极，C1的负极接第八PMOS管PM8的漏极；PM8的源极接VOUT，PM8的栅极接第四电阻R4的正极，R4的负极接第九PMOS管PM9的漏极；PM9的源极接VOUT，PM9的栅极接R4的正极；第二电容C2的正极接R3的正极，C2的负极接地；第五NMOS管NM5的漏极接PM8的漏极，NM5的栅极接VB1，NM5的源极接地；第六NMOS管NM6的漏极接PM9的漏极，NM6的栅极接VB1，NM6的源极接地；负载电容CL的正极接VOUT，电容CL的负极接地.
相对于现有技术，本发明具有如下优点，本发明的自偏置电流复用共栅放大器监测输出电压的瞬时扰动，通过快速注入补偿电流的方式稳定输出电压。确保输出纹波被充分抑制。相比于传统线性稳压器，本发明显著加强了中高频段的环路增益，提供了对输出电压纹波的更强抑制效果。
附图说明
图1为本发明的低压差电源纹波抑制线性稳压器电路原理图；
图2为本发明线性稳压器的电源抑制比与传统结构的对比图。
具体实施方式：
为了加深对本发明的理解，下面结合附图对本实施例做详细的说明。
实施例1：参见图1、图2，一种低压差电源纹波抑制线性稳压器，所述稳压器包括线性稳压器主体电路以及电源纹波抑制电路两部分，线性稳压器主体电路线包括误差放大器以及电压反馈网络，负责给出稳定的直流输出电压，并抑制输出电压的低频扰动；增强型电源纹波抑制电路通过在负载端引入自偏置电流复用共栅放大器以弥补中高频段的环路增益。相比于传统结构显著增强了在中高频段的纹波抑制比。图1所示为本发明的线性稳压器电路结构图，电路的具体结构如下：电路的具体结构如下：第一P型金属氧化物晶体管(以下简称PMOS管)PM1的源极接电源，PM1的栅极和漏极接第一电流源ID1的正极；ID1的负极接地；第二PMOS管PM2的源极接电源，PM2的栅极接PM1的栅极，PM2的漏极接第三PMOS管PM3的源极；PM3的栅极接参考电压VREF，PM3的漏极接第一N型金属氧化物晶体管(以下简称NMOS管)NM1的漏极；第四PMOS管PM4的源极接PM2的漏极，PM4的栅极接第一电阻R1的负极，PM4的漏极接第二NMOS管NM2的漏极；NM1的栅极接第一偏置电压VB1，NM1的源极接地；NM2的栅极接VB1，NM2的源极接地；第三NMOS管NM3的源极接NM2的漏极，NM3的栅极接第二偏置电压VB2，NM3的漏极接第五PMOS管PM5的漏极；PM5的栅极接PM5的漏极，PM5的源极接电源；第四NMOS管NM4的源极接NM1的漏极，NM4的栅极接VB2，NM4的漏极接第六PMOS管PM6的漏极；PM6的栅极接PM5的漏极，PM6的源极接电源；第七PMOS管PM7的源极接电源，PM7的栅极接PM6的漏极，PM7的漏极接第一电阻R1的正极；第二电阻R2的正极接R1的负极，R2的负极接地；第十PMOS管PM10的源极接电源，PM10的栅极接PM7的栅极，PM10的漏极接线性稳压器输出电压VOUT；第一电容C1的正极接PM10的栅极，C1的负极接第八PMOS管PM8的漏极；PM8的源极接VOUT，PM8的栅极接第三电阻R3的正极；第七NMOS管NM7的漏极接PM8的漏极，NM7的栅极接第五电阻R5的正极，NM7的源极接第五NMOS管NM5的漏极；NM5的栅极接第一偏置电压VB1，NM5的源极接地；第三电容C3的正极接VOUT，C3的负极接NM7的源极；第二电容C2的正极接PM8的栅极，C2的负极接地；R3的负极接第九PMOS管PM9的栅极；PM9的源极接VOUT，PM9的漏极接第四电阻R4的正极；R4的负极接第八NMOS管NM8的漏极；NM8的栅极接第二偏置电压VB2，NM8的源极接第六NMOS管NM6的漏极；NM6的栅极接第一偏置电压VB1，NM6的源极接地；第五电阻R5的负极接第二偏置电压VB2；第四电容C4的正极接R5的正极，C4的负极接地；负载电容CL的正极接VOUT，CL的负极接地。
图2所示为本发明线性稳压器的电源抑制比与传统结构(无负载纹波抑制补偿电路)的对比曲线。从中可以看出，传统结构在5MHz～200MHz频率范围内无法充分抑制电源纹波，而上述频段恰是诸如中频频率，晶振频率，数字时钟等大幅干扰信号聚集的频段。而本发明的线性稳压器在上述频段内表现出更高的抑制效果。
该电路的工作原理分析如下：本发明的低压差线性稳压电路包括线性稳压器主体电路以及电源纹波抑制电路两部分。线性稳压器主体电路负责给出稳定的直流输出电压，并抑制输出电压的低频扰动。增强型电源纹波抑制电路通过在负载端引入自偏置电流复用共栅放大器以弥补中高频段的环路增益，相比于传统结构显著增强了在中高频段的纹波抑制比。
需要说明的是上述实施例，并非用来限定本发明的保护范围，在上述技术方案的基础上所作出的等同变换或替代均落入本发明权利要求所保护的范围。

Claims (1)

1.一种低压差电源纹波抑制线性稳压器，其特征在于，所述稳压器包括线性稳压器主体电路以及电源纹波抑制电路两部分，线性稳压器主体电路线包括误差放大器以及电压反馈网络，负责给出稳定的直流输出电压，并抑制输出电压的低频扰动；增强型电源纹波抑制电路通过在负载端引入自偏置电流复用共栅放大器以弥补中高频段的环路增益，第一P型金属氧化物晶体管即PMOS管PM1的源极接电源，PM1的栅极和漏极接第一电流源ID1的正极；ID1的负极接地；第二PMOS管PM2的源极接电源，PM2的栅极接PM1的栅极，PM2的漏极接第三PMOS管PM3的源极；PM3的栅极接参考电压VREF，PM3的漏极接第一N型金属氧化物晶体管即NMOS管NM1的漏极；第四PMOS管PM4的源极接PM2的漏极，PM4的栅极接第一电阻R1的负极，PM4的漏极接第二NMOS管NM2的漏极；NM1的栅极接第一偏置电压VB1， NM1的源极接地；NM2的栅极接VB1，NM2的源极接地；第三NMOS管NM3的源极接NM2的漏极，NM3的栅极接第二偏置电压VB2，NM3的漏极接第五PMOS管PM5的漏极；PM5的栅极接PM5的漏极，PM5的源极接电源；第四NMOS管NM4的源极接NM1的漏极，NM4的栅极接VB2，NM4的漏极接第六PMOS管PM6的漏极；PM6的栅极接PM5的漏极，PM6的源极接电源；第七PMOS管PM7的源极接电源，PM7的栅极接PM6的漏极，PM7的漏极接第一电阻R1的正极端；第二电阻R2的正极端接R1的负极，R2的负极端接地；PM10的源极接电源，PM10的漏极接线性稳压器输出端VOUT；第一电容C1的正极接PM10的栅极，C1的负极接第八PMOS管PM8的漏极；PM8的源极接VOUT， R4的负极端接第九PMOS管PM9的漏极；PM9的源极接VOUT，PM9的栅极接R4的正极；第二电容C2的正极接R3的正极，C2的负极接地，NM5的栅极接VB1，NM5的源极接地，NM6的栅极接VB1，NM6的源极接地；负载电容CL的正极接VOUT，电容CL的负极接地。
CN202010044886.5A 2020-01-16 2020-01-16 一种低压差电源纹波抑制线性稳压器 Active CN111221373B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010044886.5A CN111221373B (zh) 2020-01-16 2020-01-16 一种低压差电源纹波抑制线性稳压器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010044886.5A CN111221373B (zh) 2020-01-16 2020-01-16 一种低压差电源纹波抑制线性稳压器

Publications (2)

Publication Number Publication Date
CN111221373A CN111221373A (zh) 2020-06-02
CN111221373B true CN111221373B (zh) 2022-03-11

Family

ID=70828259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010044886.5A Active CN111221373B (zh) 2020-01-16 2020-01-16 一种低压差电源纹波抑制线性稳压器

Country Status (1)

Country Link
CN (1) CN111221373B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113315089B (zh) * 2021-05-27 2023-06-23 晶艺半导体有限公司 一种高电源抑制比负载开关电路及其控制方法
CN116719382B (zh) * 2023-08-09 2023-11-03 成都通量科技有限公司 一种高psr的无片外电容ldo电路

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246221B1 (en) * 2000-09-20 2001-06-12 Texas Instruments Incorporated PMOS low drop-out voltage regulator using non-inverting variable gain stage
US6304131B1 (en) * 2000-02-22 2001-10-16 Texas Instruments Incorporated High power supply ripple rejection internally compensated low drop-out voltage regulator using PMOS pass device
CN1873576A (zh) * 2006-05-11 2006-12-06 华润矽威科技（上海）有限公司 高电源纹波抑制比的低压差线性稳压器
CN102929319A (zh) * 2012-10-10 2013-02-13 清华大学 一种低压差线性稳压器
CN104317349A (zh) * 2014-11-07 2015-01-28 圣邦微电子（北京）股份有限公司 一种提高低压差线性稳压器电源抑制比的方法和电路
CN104391533A (zh) * 2014-11-12 2015-03-04 记忆科技(深圳)有限公司 一种高电源抑制比ldo电路
CN104950975A (zh) * 2015-06-30 2015-09-30 电子科技大学 一种低压差线性稳压器
CN105138064A (zh) * 2015-08-04 2015-12-09 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种高带宽高电源纹波抑制比的低压差线性稳压器电路
CN106094966A (zh) * 2016-08-25 2016-11-09 黄继颇 一种宽频高电源抑制比的线性稳压器
CN107305399A (zh) * 2016-04-21 2017-10-31 瑞昱半导体股份有限公司 Pmos功率电晶体线性降压稳压电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822514B1 (en) * 2002-09-16 2004-11-23 National Semiconductor Corporation Amplifier with miller-effect compensation for use in closed loop system such as low dropout voltage regulator
CN103218008A (zh) * 2013-04-03 2013-07-24 中国科学院微电子研究所 具有自动调整输出电压的全cmos带隙电压基准电路
CN104181972B (zh) * 2014-09-05 2015-12-30 电子科技大学 一种具有高电源抑制比特性的低压差线性稳压器
CN107505971A (zh) * 2017-09-13 2017-12-22 电子科技大学 一种驱动大电流负载的ldo调整器频率补偿方案

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6304131B1 (en) * 2000-02-22 2001-10-16 Texas Instruments Incorporated High power supply ripple rejection internally compensated low drop-out voltage regulator using PMOS pass device
US6246221B1 (en) * 2000-09-20 2001-06-12 Texas Instruments Incorporated PMOS low drop-out voltage regulator using non-inverting variable gain stage
CN1873576A (zh) * 2006-05-11 2006-12-06 华润矽威科技（上海）有限公司 高电源纹波抑制比的低压差线性稳压器
CN102929319A (zh) * 2012-10-10 2013-02-13 清华大学 一种低压差线性稳压器
CN104317349A (zh) * 2014-11-07 2015-01-28 圣邦微电子（北京）股份有限公司 一种提高低压差线性稳压器电源抑制比的方法和电路
CN104391533A (zh) * 2014-11-12 2015-03-04 记忆科技(深圳)有限公司 一种高电源抑制比ldo电路
CN104950975A (zh) * 2015-06-30 2015-09-30 电子科技大学 一种低压差线性稳压器
CN105138064A (zh) * 2015-08-04 2015-12-09 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种高带宽高电源纹波抑制比的低压差线性稳压器电路
CN107305399A (zh) * 2016-04-21 2017-10-31 瑞昱半导体股份有限公司 Pmos功率电晶体线性降压稳压电路
CN106094966A (zh) * 2016-08-25 2016-11-09 黄继颇 一种宽频高电源抑制比的线性稳压器

Also Published As

Publication number Publication date
CN111221373A (zh) 2020-06-02

Similar Documents

Publication Publication Date Title
CN103186157B (zh) 适用于逻辑系统的线性电压调节电路
CN202486643U (zh) 高带宽低压差线性稳压源及系统级芯片
CN108776506B (zh) 一种高稳定性的低压差线性稳压器
CN105242734B (zh) 一种无外置电容的大功率ldo电路
US11474551B1 (en) Low-dropout linear regulator and control system
CN102063146A (zh) 自适应频率补偿低压差线性稳压器
CN111221373B (zh) 一种低压差电源纹波抑制线性稳压器
CN115542996B (zh) 一种高电源抑制比的低压差线性稳压器及其控制方法
CN114115425B (zh) 一种基准和运放合二为一的线性稳压器
CN110568895A (zh) 一种用于ldo自适应漏电补偿的电路
CN208351364U (zh) 一种线性稳压电路
CN103631299B (zh) 一种恒定压差、可变输出电压低压差线性稳压器
CN113703510A (zh) 一种低功耗的带隙基准电路
CN114510112A (zh) 一种应用于低功耗全集成低压差线性稳压器的瞬态增强电路
CN110829830B (zh) 基于ldo的输出自适应电荷泵跟随电路
CN101106323A (zh) 一种低电压、高增益电荷泵电路
CN102075088A (zh) 一种开关电压转换器和线性稳压器级联的方法
CN116578152B (zh) 调零电阻与有源前馈双重补偿的无输出电容ldo电路
CN111190451B (zh) 一种低噪声低压差宽频纹波抑制线性稳压器
CN108268078B (zh) 一种低成本低功耗的低压差线性稳压器
CN110825153B (zh) 高psrr的低压差线性稳压器
CN212649430U (zh) 一种电压比较器电路
CN114115414B (zh) 一种独立的无运算放大器结构的线性稳压电路
CN115840483A (zh) 一种具有瞬态增强特性的低压差线性稳压器
US20240014783A1 (en) Bandwidth Adjustment Circuit and Bandwidth Adjustment Method of Operational Amplifier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant