CN111290466B - 低压差稳压装置 - Google Patents

Abstract

本公开涉及一种低压差稳压装置。该装置包括：误差放大器、缓冲电路、第一MOS管、第一电阻、第二电阻、第一电容、电流采样电路。误差放大器对基准电压和反馈电压进行比较生成控制第一MOS管的控制信号；缓冲电路加快驱动第一MOS管的速度；第一电阻和第二电阻串联后连接到第一MOS管的源极，提供反馈电压；第一电容的一端连接到第一MOS管的源极，第一电容的另一端接地；电流采样电路采集第一MOS管的栅极的电流，以使装置根据电流进行跟随零点环路补偿；第一MOS管的源极的输出电压为输出电压。本公开实施例所提供的装置，尺寸面积小，且电源抑制比高，负载、电源跳变瞬态响应速度快，输出输入电压差小，重载效率高。

Description

低压差稳压装置

技术领域

本公开涉及电子技术领域，尤其涉及一种低压差稳压装置。

背景技术

低压差稳压器(Low-dropout regulator，简称LDO)，又称低压差线性稳压器、低压降稳压器，是线性直流稳压器的一种，用于提供稳定的直流电压电源。相比于一般线性直流稳压器，低压差稳压器能于更小输出输入电压差的情况下工作。相关技术中，所提供的低压差稳压器的电源抑制比、负载跳变瞬态响应、电源跳变瞬态响应等性能与低压差稳压器的尺寸面积之间难以达到平衡，为得到性能较好的低压差稳压器其尺寸面积一般较大。

发明内容

有鉴于此，本公开提出了一种低压差稳压装置，以解决相关技术中所提供的低压差稳压装置电源抑制比、负载跳变瞬态响应、电源跳变瞬态响应等性能与其尺寸面积难以平衡的问题。

根据本公开的一方面，提供了一种低压差稳压装置，所述装置包括：误差放大器A1、缓冲电路、第一MOS管M1、第一电阻R1、第二电阻R2、第一电容C1、电流采样电路，

所述误差放大器A1的正向输入端用于接收基准电压VREF，所述误差放大器A1的反向输入端用于接收反馈电压，所述误差放大器A1的输出端连接到所述缓冲电路，所述误差放大器A1对所述基准电压VREF和所述反馈电压进行比较，生成控制所述第一MOS管M1的控制信号；

所述缓冲电路与电源电压VBAT、第一MOS管M1的栅极连接，所述第一MOS管M1的漏极与栅极连接，所述第一MOS管M1的漏极接收输入电压VIN，所述缓冲电路用于加快驱动所述第一MOS管M1的速度；

所述第一电阻R1的一端连接到所述第一MOS管M1的源极、所述第一电阻R1的另一端与所述第二电阻R2的一端连接，所述第一电阻R1的另一端的电压为所述反馈电压；

所述第一电容C1的一端连接到所述第一MOS管M1的源极，所述第一电容C1的另一端、所述第二电阻R2的另一端、所述缓冲电路、所述电流采样电路接地或连接到所述装置的电源负极；

所述电流采样电路用于接收所述输入电压VIN和所述电源电压VBAT，所述电流采样电路用于采集所述第一MOS管M1的栅极的电流，以使所述装置根据所述电流进行跟随零点环路补偿；

所述第一MOS管M1的源极的输出电压为所述装置的输出电压OUT。

对于上述装置，在一种可能的实现方式中，所述电流采样电路包括：第一电流源In1、第二电流源In2、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第二电容C2、第一放大器EA，

所述第三MOS管M3的栅极、源极分别连接到所述第一MOS管M1的栅极、源极，所述第三MOS管M3的漏极连接到所述第四MOS管M4的漏极、所述第一放大器EA的反向输入端；

所述第一放大器EA的正向输入端接收输入电压VIN，所述第一放大器EA的输出端连接到所述第四MOS管M4的栅极连接，所述第一放大器EA的输出端还通过所述第二电容C2连接到所述第六MOS管M6的源极；

所述第四MOS管M4是源极连接到所述第五MOS管M5的漏极，所述第五MOS管M5的源极与所述第六MOS管M6的源极连接后接所述电源电压VBAT，所述第五MOS管M5的栅极与所述第六MOS管M6的栅极连接，所述第五MOS管M5的栅极、漏极之间连接；

所述第二MOS管M2的漏极连接到所述第六MOS管M6的漏极，所述第二MOS管M2的源极接地或连接到所述装置的电源负极，所述第二MOS管M2的栅极、漏极之间连接；

所述第一电流源In1的一端与所述电源电压VBAT连接，所述第一电流源In1的另一端与所述第四MOS管M4的源极连接，所述第二电流源In2的一端与所述第三MOS管M3的源极连接，所述第二电流源In2的另一端接地或连接到所述装置的电源负极。

对于上述装置，在一种可能的实现方式中，所述缓冲电路包括：第七MOS管M7、第八MOS管M8、第九MOS管M9和第三电容C3，

所述第七MOS管M7的栅极连接到所述误差放大器A1的输出端，所述第七MOS管M7的漏极连接到所述电源电压VBAT，所述第七MOS管M7的源极连接到所述第一MOS管M1的栅极、所述第九MOS管M9的漏极；

所述第三电容C3的一端连接到所述第七MOS管M7的栅极，所述第三电容C3的另一端连接到所述第八MOS管M8的漏极；

所述第八MOS管M8的栅极连接到所述第九MOS管M9的栅极，所述第九MOS管M9的栅极连接到所述第二MOS管M2的栅极，所述第八MOS管M8的源极、所述第九MOS管M9的源极接地或连接到所述装置的电源负极。

对于上述装置，在一种可能的实现方式中，所述第二MOS管M2、所述第八MOS管M8和所述第九MOS管M9共同作用，进行跟随零点环路补偿。

对于上述装置，在一种可能的实现方式中，所述缓冲电路包括：第十MOS管M10、第十一MOS管M11、第十二MOS管M12和第四电容C4，

所述第十MOS管M10的源极连接到所述第一MOS管M1的源极，所述第十MOS管M10的漏极连接到所述第一MOS管M1的栅极，所述第十MOS管M10的漏极与源极连接；

所述第十一MOS管M11的漏极连接到所述第十MOS管M10的漏极，所述第十一MOS管M11的栅极连接到所述误差放大器A1的输出端，所述十一MOS管M11的源极连接到所述电源电压VBAT；

所述第四电容C4的一端连接到所述第十一MOS管M11的栅极，所述第四电容C4的另一端连接到所述第十二MOS管M12的漏极；

所述第十二MOS管M12的源极连接到所述电源电压VBAT，所述第十二MOS管M12的栅极连接到所述第五MOS管M5的漏极。

对于上述装置，在一种可能的实现方式中，所述第一放大器EA自带失调电压offset结构，以使得所述第一放大器EA两个输入端之间存在第一电压差。

对于上述装置，在一种可能的实现方式中，所述第一电流源In1和所述第二电流源In2所提供的电流值相等，且所述第一电流源In1和所述第二电流源In2所提供的电流值处于电流阈值范围内。

对于上述装置，在一种可能的实现方式中，所述第二MOS管M2用于进行跟随零点环路补偿。

对于上述装置，在一种可能的实现方式中，所述第一MOS管M1包括功率MOS管。

对于上述装置，在一种可能的实现方式中，所述电源电压VBAT大于所述输入电压VIN。

本公开实施例所提供的低压差稳压装置，包括误差放大器A1、缓冲电路、第一MOS管M1、第一电阻R1、第二电阻R2、第一电容C1、电流采样电路。该装置的电源抑制比高、负载跳变瞬态响应和电源跳变瞬态响应的速度快，输出电压与输入电压的差值小，提高了装置在重载下的效率，装置的尺寸面积小。

根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。

附图说明

包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面，并且用于解释本公开的原理。

图1示出根据本公开一实施例的低压差稳压装置的电路结构示意图。

图2示出根据本公开一实施例的低压差稳压装置的电路结构示意图。

图3示出根据本公开一实施例的低压差稳压装置的电路结构示意图。

图4示出根据本公开一实施例的低压差稳压装置的电路结构示意图。

具体实施方式

以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。

在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。

另外，为了更好的说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。

图1示出根据本公开一实施例的低压差稳压装置的电路结构示意图。如图1所示，该装置包括：误差放大器A1、缓冲电路10、第一MOS管M1、第一电阻R1、第二电阻R2、第一电容C1、电流采样电路20。

误差放大器A1的正向输入端用于接收基准电压VREF，误差放大器A1的反向输入端用于接收反馈电压，误差放大器A1的输出端连接到缓冲电路10，误差放大器A1对基准电压VREF和反馈电压进行比较，生成控制第一MOS管M1的控制信号。第一MOS管M1可以在控制信号的控制下导通或关断。误差放大器A1与电源电压VBAT连接，将电源电压VBAT作为自身的电源。

缓冲电路10与电源电压VBAT、第一MOS管M1的栅极连接，第一MOS管M1的漏极与栅极连接，第一MOS管M1的漏极接收输入电压VIN，缓冲电路10用于加快驱动第一MOS管M1的速度。

第一电阻R1的一端连接到第一MOS管M1的源极、第一电阻R1的另一端与第二电阻R2的一端连接，第一电阻R1的另一端的电压为反馈电压。也即第一电阻R1与第二电阻R2之间的电压为反馈电压。

第一电容C1的一端连接到第一MOS管M1的源极，第一电容C1的另一端、第二电阻R2的另一端、缓冲电路10、电流采样电路20接地或连接到装置的电源负极。

电流采样电路20用于接收输入电压VIN和电源电压VBAT，电流采样电路20用于采集第一MOS管M1的栅极的电流，以使装置根据电流进行跟随零点环路补偿。

第一MOS管M1的源极的输出电压为装置的输出电压OUT。

在本实施例中，输入电压VIN和电源电压VBAT可以是装置自带，还可以是安装该低压差稳压装置的设备、系统等提供的。可以通过boost升压电路(boost converter orstep-up converter)、电荷泵(charge pump)等来产生输入电压VIN和电源电压VBAT。

本公开实施例所提供的低压差稳压装置，电源抑制比高、负载跳变瞬态响应和电源跳变瞬态响应的速度快，输出电压与输入电压的差值小，提高了装置在重载下的效率，装置的尺寸面积小。

图2示出根据本公开一实施例的低压差稳压装置的电路结构示意图。在一种可能的实现方式中，如图2所示，电流采样电路20可以包括：第一电流源In1、第二电流源In2、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第二电容C2、第一放大器EA。

第三MOS管M3的栅极、源极分别连接到第一MOS管M1的栅极、源极，第三MOS管M3的漏极连接到第四MOS管M4的漏极、第一放大器EA的反向输入端。

第一放大器EA的正向输入端接收输入电压VIN，第一放大器EA的输出端连接到第四MOS管M4的栅极连接，第一放大器EA的输出端还通过第二电容C2连接到第六MOS管M6的源极。

第四MOS管M4是源极连接到第五MOS管M5的漏极，第五MOS管M5的源极与第六MOS管M6的源极连接后接电源电压VBAT，第五MOS管M5的栅极与第六MOS管M6的栅极连接，第五MOS管M5的栅极、漏极之间连接。

第二MOS管M2的漏极连接到第六MOS管M6的漏极，第二MOS管M2的源极接地或连接到装置的电源负极，第二MOS管M2的栅极、漏极之间连接。

第一电流源In1的一端与电源电压VBAT连接，第一电流源In1的另一端与第四MOS管M4的源极连接，第二电流源In2的一端与第三MOS管M3的源极连接，第二电流源In2的另一端接地或连接到装置的电源负极。

在该实现方式中，第一放大器EA可以抑制输入电压VIN过低时所造成的第三MOS管M3所在通路的短路问题，保证了装置的低功耗工作状态。

在一种可能的实现方式中，第一放大器EA可以自带失调电压offset结构，以使得第一放大器EA两个输入端之间存在第一电压差。

其中，第一放大器EA的offset结构可以使输入第一放大器EA的反向输入端的电压(也即第三MOS管M3的漏极的电压)与正向输入端的电压(也即输入电压VIN)之间存在第一电压差。第一电压差可以是3mV～5mV。这样，可以抑制电源电压VBAT和/或输入电压VIN偏低或消失时装置可能出现的漏电情况的发生。本领域技术人员可以根据实际需要对失调电压offset结构和第一电压差进行设置，本公开对此不作限制。

在一种可能的实现方式中，第一电流源In1和第二电流源In2所提供的电流值相等，且第一电流源In1和第二电流源In2所提供的电流值处于电流阈值范围内。

其中，电流阈值范围可以是从100nA～1000nA之间所选取的任意范围。例如，第一电流源In1和第二电流源In2所提供的电流值可以均为300nA、400nA等。这样，可以保证电流采样电路的采样精度，同时可以提高电流采样电路的响应速度。

需要说明的是，电流采集电路用于采集第一MOS管M1的栅极的电流。上述电流采集电路仅是本公开实施例提供的一个示例，还可以通过其他方式实现上述电流采集电路，只要能够满足电流采集电路的电流采集需求即可，本公开对此不作限制。

图3示出根据本公开一实施例的低压差稳压装置的电路结构示意图。在一种可能的实现方式中，如图3所示，缓冲电路10可以包括：第七MOS管M7、第八MOS管M8、第九MOS管M9和第三电容C3。

第七MOS管M7的栅极连接到误差放大器A1的输出端，第七MOS管M7的漏极连接到电源电压VBAT，第七MOS管M7的源极连接到第一MOS管M1的栅极、第九MOS管M9的漏极。

第三电容C3的一端连接到第七MOS管M7的栅极，第三电容C3的另一端连接到第八MOS管M8的漏极。

第八MOS管M8的栅极连接到第九MOS管M9的栅极，第九MOS管M9的栅极连接到第二MOS管M2的栅极，第八MOS管M8的源极、第九MOS管M9的源极接地或连接到装置的电源负极。

在一种可能的实现方式中，第二MOS管M2、第八MOS管M8和第九MOS管M9共同作用，进行跟随零点环路补偿。其中，第二MOS管M2、第八MOS管M8和第九MOS管M9之间相互匹配，第八MOS管M8用于产生跟随零点进行环路补偿。第九MOS管M9用于降低第一MOS管M1的栅极的阻抗。

在一种可能的实现方式中，该装置还可以包括native MOS管，也即耗尽型MOS管，连接在误差放大器A1的输出端和缓冲电路之间，用于保证电压裕度。

图4示出根据本公开一实施例的低压差稳压装置的电路结构示意图。在一种可能的实现方式中，如图4所示，缓冲电路10可以包括：第十MOS管M10、第十一MOS管M11、第十二MOS管M12和第四电容C4。

第十MOS管M10的源极连接到第一MOS管M1的源极，第十MOS管M10的漏极连接到第一MOS管M1的栅极，第十MOS管M10的漏极与源极连接。

第十一MOS管M11的漏极连接到第十MOS管M10的漏极，第十一MOS管M11的栅极连接到误差放大器A1的输出端，十一MOS管M11的源极连接到电源电压VBAT。

第四电容C4的一端连接到第十一MOS管M11的栅极，第四电容C4的另一端连接到第十二MOS管M12的漏极。

第十二MOS管M12的源极连接到电源电压VBAT，第十二MOS管M12的栅极连接到第五MOS管M5的漏极。

其中，第十一MOS管M11、第十二MOS管M12保证了电压裕度。

在一种可能的实现方式中，第二MOS管M2用于进行跟随零点环路补偿。

在一种可能的实现方式中，第一MOS管M1可以包括功率MOS管。这样，可以提供较大的电流。

在一种可能的实现方式中，电源电压VBAT大于输入电压VIN。例如，电源电压VBAT可以是输入电压VIN的两倍。这样，装置双电源供电的稳定运行，降低装置的功耗。

在一种可能的实现方式中，第一放大器EA的运放结构可以包括PMOS输入型结构。

其中，PMOS输入型结构可以是在第一放大器EA中以PMOS管作为输入级，可以降低装置的噪声，保证装置的性能。第一放大器EA的运放结构还可以是NMOS输入型结构(也即在第一放大器EA中以NMOS管作为输入级)，本公开对此不作限制。

需要说明的是，缓冲电路用于加快驱动第一MOS管M1的速度。上述缓冲电路仅是本公开实施例提供的示例，还可以通过其他方式实现上述缓冲电路，只要能够达到缓冲电路的缓冲作用即可，本公开对此不作限制。

需要说明的是，尽管以上述实施例作为示例介绍了低压差稳压装置如上，但本领域技术人员能够理解，本公开应不限于此。事实上，用户完全可根据个人喜好和/或实际应用场景灵活设定各部分，只要符合本公开的技术方案即可。

以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (9)

1.一种低压差稳压装置，其特征在于，所述装置包括：误差放大器A1、缓冲电路、第一MOS管M1、第一电阻R1、第二电阻R2、第一电容C1、电流采样电路，

所述误差放大器A1的正向输入端用于接收基准电压VREF，所述误差放大器A1的反向输入端用于接收反馈电压，所述误差放大器A1的输出端连接到所述缓冲电路，所述误差放大器A1对所述基准电压VREF和所述反馈电压进行比较，生成控制所述第一MOS管M1的控制信号；

所述缓冲电路与电源电压VBAT、第一MOS管M1的栅极连接，所述第一MOS管M1的漏极接收输入电压VIN，所述缓冲电路用于加快驱动所述第一MOS管M1的速度；

所述第一电阻R1的一端连接到所述第一MOS管M1的源极、所述第一电阻R1的另一端与所述第二电阻R2的一端连接，所述第一电阻R1的另一端的电压为所述反馈电压；

所述第一电容C1的一端连接到所述第一MOS管M1的源极，所述第一电容C1的另一端、所述第二电阻R2的另一端、所述缓冲电路、所述电流采样电路接地或连接到所述装置的电源负极；

所述电流采样电路用于接收所述输入电压VIN和所述电源电压VBAT，所述电流采样电路用于采集所述第一MOS管M1的栅极的电流，以使所述装置根据所述电流进行跟随零点环路补偿；

所述第一MOS管M1的源极的输出电压为所述装置的输出电压OUT，

其中，所述电流采样电路包括：第一电流源In1、第二电流源In2、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第二电容C2、第一放大器EA，

所述第三MOS管M3的栅极、源极分别连接到所述第一MOS管M1的栅极、源极，所述第三MOS管M3的漏极连接到所述第四MOS管M4的漏极、所述第一放大器EA的反向输入端；

所述第一放大器EA的正向输入端接收输入电压VIN，所述第一放大器EA的输出端连接到所述第四MOS管M4的栅极，所述第一放大器EA的输出端还通过所述第二电容C2连接到所述第六MOS管M6的源极；

所述第四MOS管M4的源极连接到所述第五MOS管M5的漏极，所述第五MOS管M5的源极与所述第六MOS管M6的源极连接后接所述电源电压VBAT，所述第五MOS管M5的栅极与所述第六MOS管M6的栅极连接，所述第五MOS管M5的栅极、漏极之间连接；

所述第二MOS管M2的漏极连接到所述第六MOS管M6的漏极，所述第二MOS管M2的源极接地或连接到所述装置的电源负极，所述第二MOS管M2的栅极、漏极之间连接；

所述第一电流源In1的一端与所述电源电压VBAT连接，所述第一电流源In1的另一端与所述第四MOS管M4的源极连接，所述第二电流源In2的一端与所述第三MOS管M3的源极连接，所述第二电流源In2的另一端接地或连接到所述装置的电源负极。

2.根据权利要求1所述的装置，其特征在于，所述缓冲电路包括：第七MOS管M7、第八MOS管M8、第九MOS管M9和第三电容C3，

所述第七MOS管M7的栅极连接到所述误差放大器A1的输出端，所述第七MOS管M7的漏极连接到所述电源电压VBAT，所述第七MOS管M7的源极连接到所述第一MOS管M1的栅极、所述第九MOS管M9的漏极；

所述第三电容C3的一端连接到所述第七MOS管M7的栅极，所述第三电容C3的另一端连接到所述第八MOS管M8的漏极；

所述第八MOS管M8的栅极连接到所述第九MOS管M9的栅极，所述第九MOS管M9的栅极连接到所述第二MOS管M2的栅极，所述第八MOS管M8的源极、所述第九MOS管M9的源极接地或连接到所述装置的电源负极。

3.根据权利要求2所述的装置，其特征在于，所述第二MOS管M2、所述第八MOS管M8和所述第九MOS管M9共同作用，进行跟随零点环路补偿。

4.根据权利要求1所述的装置，其特征在于，所述缓冲电路包括：第十MOS管M10、第十一MOS管M11、第十二MOS管M12和第四电容C4，

所述第十MOS管M10的源极连接到所述第一MOS管M1的源极，所述第十MOS管M10的漏极连接到所述第一MOS管M1的栅极，所述第十MOS管M10的漏极与源极连接；

所述第十一MOS管M11的漏极连接到所述第十MOS管M10的漏极，所述第十一MOS管M11的栅极连接到所述误差放大器A1的输出端，所述十一MOS管M11的源极连接到所述电源电压VBAT；

所述第四电容C4的一端连接到所述第十一MOS管M11的栅极，所述第四电容C4的另一端连接到所述第十二MOS管M12的漏极；

所述第十二MOS管M12的源极连接到所述电源电压VBAT，所述第十二MOS管M12的栅极连接到所述第五MOS管M5的漏极。

5.根据权利要求1-4任一项所述的装置，其特征在于，所述第一放大器EA自带失调电压offset结构，以使得所述第一放大器EA两个输入端之间存在第一电压差。

6.根据权利要求1-4任一项所述的装置，其特征在于，所述第一电流源In1和所述第二电流源In2所提供的电流值相等，且所述第一电流源In1和所述第二电流源In2所提供的电流值处于电流阈值范围内。

7.根据权利要求1或4所述的装置，其特征在于，所述第二MOS管M2用于进行跟随零点环路补偿。

8.根据权利要求1-4任一项所述的装置，其特征在于，所述第一MOS管M1包括功率MOS管。

9.根据权利要求1-4任一项所述的装置，其特征在于，所述电源电压VBAT大于所述输入电压VIN。

Images