CN117543972B - 快速动态响应开关变换器电路、开关电源以及电子设备 - Google Patents

快速动态响应开关变换器电路、开关电源以及电子设备 Download PDF

Info

Publication number
CN117543972B
CN117543972B CN202410034828.2A CN202410034828A CN117543972B CN 117543972 B CN117543972 B CN 117543972B CN 202410034828 A CN202410034828 A CN 202410034828A CN 117543972 B CN117543972 B CN 117543972B
Authority
CN
China
Prior art keywords
tube
output
resistor
circuit
pmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410034828.2A
Other languages
English (en)
Other versions
CN117543972A (zh
Inventor
李海波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Weiyuan Semiconductor Co ltd
Original Assignee
Shenzhen Weiyuan Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Weiyuan Semiconductor Co ltd filed Critical Shenzhen Weiyuan Semiconductor Co ltd
Priority to CN202410034828.2A priority Critical patent/CN117543972B/zh
Publication of CN117543972A publication Critical patent/CN117543972A/zh
Application granted granted Critical
Publication of CN117543972B publication Critical patent/CN117543972B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/34—Conversion of dc power input into dc power output with intermediate conversion into ac by dynamic converters
    • H02M3/38—Conversion of dc power input into dc power output with intermediate conversion into ac by dynamic converters using mechanical contact-making and -breaking parts to interrupt a single potential
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

本申请属于开关电源技术领域，提供了一种快速动态响应开关变换器电路、开关电源以及电子设备，由开关变换电路根据开关驱动信号将输入电源转换为直流输出信号，输出检测电路基于开关变换电路输出的直流输出信号以及预设参考电压信号生成输出失调检测信号。逻辑处理电路根据开关变换电路的输入电流以及输出失调检测信号生成逻辑控制信号，驱动电路根据逻辑控制信号对开关驱动信号进行调节，采用环路补偿网络对输出失调检测信号进行环路补偿，并通过瞬态加速电路对输出失调检测信号进行放大处理，以提升环路补偿网络中的电容的充放电速度，从而使得开关电源能够突破环路带宽的限制，实现快速动态响应特性。

Description

快速动态响应开关变换器电路、开关电源以及电子设备
技术领域
本申请属于开关电源技术领域，尤其涉及一种快速动态响应开关变换器电路、开关电源以及电子设备。
背景技术
动态响应特性是衡量开关电源性能的重要指标之一，当电源负载发生突变时，输出电压下冲/过充电压越小且恢复至正常输出电压时间越短，说明此开关电源性能越好。峰值电流模和谷值电流模开关变换器是比较常见的开关电源控制模式。
然而，目前的峰值电流模和谷值电流模由于其自身拓扑结构的限制，其环路带宽不能做的太高，从而使其动态响应特性往往不能做到太好。
发明内容
为了解决上述技术问题，本申请实施例提供了一种快速动态响应开关变换器电路、开关电源以及电子设备，旨在解决目前的峰值电流模和谷值电流模存在环路带宽较低、动态响应不佳的问题。
本申请实施例第一方面提供了一种快速动态响应开关变换器电路，所述快速动态响应开关变换器电路包括：
开关变换电路，与输入电源连接，用于根据接收的开关驱动信号将所述输入电源转换为直流输出信号；
输出检测电路，与所述开关变换电路连接，用于对所述开关变换电路输出的所述直流输出信号采样得到输出采样信号，将所述输出采样信号与预设参考电压信号进行比较，并根据比较结果生成输出失调检测信号；
环路补偿网络，与所述输出检测电路连接，用于对所述输出失调检测信号进行环路补偿；
瞬态加速电路，与所述输出检测电路和所述环路补偿网络连接，用于对所述输出失调检测信号进行放大处理，以提升所述环路补偿网络中的补偿电容的充放电速度；
逻辑处理电路，与所述开关变换电路和所述输出检测电路连接，用于对所述开关变换电路的输入电流采样得到输入采样信号，并根据所述输入采样信号和所述输出失调检测信号生成逻辑控制信号；
驱动电路，与所述逻辑处理电路连接，用于接收所述逻辑控制信号，并根据所述逻辑控制信号对所述开关驱动信号进行调节。
在一个实施例中，所述输出检测电路包括：
采样模块，与所述开关变换电路连接，用于对所述开关变换电路输出的所述直流输出信号采样得到输出采样信号；
运算放大模块，与所述采样模块连接，用于将所述输出采样信号与预设参考电压信号进行比较，并根据比较结果生成输出失调检测信号。
在一个实施例中，所述采样模块包括：第一采样电阻、第二采样电阻，所述第一采样电阻的第一端连接所述开关变换电路的输出端，所述第一采样电阻的第二端与所述第二采样电阻的第一端共接于所述运算放大模块，所述第二采样电阻的第二端接地。
在一个实施例中，所述运算放大模块包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一电阻、第二电阻；
所述第五PMOS管的源极、所述第四PMOS管的源极以及所述第三PMOS管的源极共接于电源端，所述第五PMOS管的栅极用于接收电流源信号，所述第五PMOS管的漏极、所述第一电阻的第一端以及所述第二电阻的第一端共接，所述第三PMOS管的栅极、所述第四PMOS管的栅极、所述第三PMOS管的漏极以及所述第二NMOS管的漏极共接，所述第二NMOS管的栅极、所述第一NMOS管的栅极、所述第一NMOS管的漏极以及所述第一PMOS管的漏极共接，所述第一PMOS管的源极连接所述第二电阻的第二端，所述第一PMOS管的栅极作为所述运算放大模块的第一输入端连接所述采样模块，所述第二PMOS管的源极连接所述第一电阻的第二端，所述第二PMOS管的漏极、所述第三NMOS管的漏极、所述第三NMOS管的栅极以及所述第四NMOS管的栅极共接，所述第二PMOS管的栅极作为所述运算放大模块的第二输入端用于接入所述预设参考电压信号，所述第二NMOS管的源极、所述第一NMOS管的源极、所述第三NMOS管的源极以及所述第四NMOS管的源极共接于地，所述第四PMOS管的漏极与所述第四NMOS管的漏极共接作为所述运算放大模块的输出端。
在一个实施例中，所述瞬态加速电路包括：第五NMOS管、第六PMOS管以及第三电阻；
所述第五NMOS管的栅极、所述第六PMOS管的栅极以及所述第三电阻的第一端共接于所述运算放大模块的输出端，所述第五NMOS管的漏极连接电源端，所述第五NMOS管的源极与所述第六PMOS管的源极共接于所述环路补偿网络，所述第六PMOS管的漏极接地。
在一个实施例中，所述瞬态加速电路包括：第七NMOS管、第七PMOS管、第四电阻、第八NMOS管、第八PMOS管、第四电阻；
所述第八NMOS管的栅极、所述第八PMOS管的栅极、所述第四电阻的第一端、所述第七PMOS管的漏极，所述第七NMOS管的漏极共接，所述第七NMOS管的栅极连接所述第四NMOS管的栅极，所述第七PMOS管的栅极连接所述第四PMOS管的栅极，所述第四电阻的第二端、所述第八NMOS管的源极、所述第八PMOS管的源极共接于所述环路补偿网络，所述第八PMOS管的漏极接地，所述第八NMOS管的漏极连接电源端；
所述运算放大模块的输出端连接所述环路补偿网络，所述第七PMOS管的漏极连接电源端，所述第七PMOS管的源极连接所述电源端，所述第七NMOS管的源极接地。
在一个实施例中，所述环路补偿网络包括补偿电阻、补偿电容；
所述补偿电阻的第一端连接所述运算放大模块的输出端，所述补偿电阻的第二端与所述补偿电容的第一端共接于所述瞬态加速电路，所述补偿电容的第二端接地。
在一个实施例中，所述开关变换电路包括：第一开关管、第二开关管、输出电容、第一电感；
所述第一电感的第一端连接电源端，所述第一电感的第二端、所述第一开关管的第一端以及所述第二开关管的第一端共接，所述第一开关管的控制端连接所述驱动电路的第一驱动端，所述第二开关管的控制端连接所述驱动电路的第二驱动端，所述第一开关管的第二端与所述输出电容的第一端共接，所述输出电容的第二端接地，所述第二开关管的第二端与所述逻辑处理电路连接。
本申请实施例第二方面还提供了一种开关电源，包括如上述任一项所述的快速动态响应开关变换器电路。
本申请实施例第三方面还提供了一种电子设备，包括如上述任一项所述的快速动态响应开关变换器电路。
本申请实施例的有益效果：由开关变换电路根据开关驱动信号将输入电源转换为直流输出信号，输出检测电路基于开关变换电路输出的直流输出信号以及预设参考电压信号生成输出失调检测信号。逻辑处理电路根据开关变换电路的输入电流以及输出失调检测信号生成逻辑控制信号，驱动电路根据逻辑控制信号对开关驱动信号进行调节，采用环路补偿网络对输出失调检测信号进行环路补偿，并通过瞬态加速电路对输出失调检测信号进行放大处理，以提升环路补偿网络中的补偿电容的充放电速度，从而使得开关电源能够突破环路带宽的限制，实现快速动态响应特性，解决了目前的峰值电流模和谷值电流模存在环路带宽较低、动态响应不佳的问题。
附图说明
图1是本申请实施例提供的快速动态响应开关变换器电路的示意图一；
图2是本申请实施例提供的快速动态响应开关变换器电路的示意图二；
图3是本申请实施例提供的快速动态响应开关变换器电路的示意图三；
图4是本申请实施例提供的快速动态响应开关变换器电路的示意图四。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是一个或一个以上，除非另有明确具体的限定。
当电源负载发生突变时，输出电压下冲/过充电压越小且恢复至正常输出电压时间越短，说明此开关电源性能越好。然而，目前的峰值电流模和谷值电流模由于其自身拓扑结构的限制，存在环路带宽较低、动态响应不佳的问题。
为了解决上述技术问题，本申请实施例提供了一种快速动态响应开关变换器电路，快速动态响应开关变换器电路包括：开关变换电路100、输出检测电路200、环路补偿网络400、瞬态加速电路300、逻辑处理电路500、驱动电路600，其中，开关变换电路100与输入电源连接，输出检测电路200与开关变换电路100连接，环路补偿网络400与输出检测电路200连接，瞬态加速电路300与输出检测电路200和环路补偿网络400连接，逻辑处理电路500与开关变换电路100和输出检测电路200连接，驱动电路600与逻辑处理电路500连接。
在本实施例中，开关变换电路100、输出检测电路200、逻辑处理电路500、驱动电路600，开关变换电路100组成峰值电流模升压变换器，其中，开关变换电路100用于根据驱动电路600提供的开关驱动信号将输入电源转换为直流输出信号；输出检测电路200用于对开关变换电路100输出的直流输出信号采样得到输出采样信号，将输出采样信号与预设参考电压信号进行比较，并根据比较结果生成输出失调检测信号；逻辑处理电路500用于对开关变换电路100的输入电流采样得到输入采样信号，并根据输入采样信号和输出失调检测信号生成逻辑控制信号；驱动电路600用于接收逻辑控制信号，并根据逻辑控制信号对开关驱动信号进行调节。环路补偿网络400用于对输出失调检测信号进行环路补偿；瞬态加速电路300用于对输出失调检测信号进行放大处理，以提升环路补偿网络400中的电容的充放电速度。
在一个实施例中，参见图2，输出检测电路200包括：采样模块210和运算放大模块220，采样模块210与开关变换电路100连接，采样模块210用于对开关变换电路100输出的直流输出信号采样得到输出采样信号；运算放大模块220与采样模块210连接，运算放大模块220用于将输出采样信号与预设参考电压信号进行比较，并根据比较结果生成输出失调检测信号。
在本实施例中，采样模块210对开关变换电路100的输出端的电压进行采样，并生成对应的输出采样信号，运算放大模块220用于将输出采样信号与预设参考电压信号进行比较，并根据比较结果生成输出失调检测信号，在此基础上引入了瞬态加速电路300，瞬态加速电路300的输入接至运算放大模块220的输出端，瞬态加速电路300的输出端连接至环路补偿网络400中的电容节点上。当开关变换电路100的输出端所连接的负载发生变化或者系统输入电压（即电源端VDD的电压）发生变化引起输出电压VOUT发生变化时，运算放大模块220的两输入电压（输出采样信号FB和预设参考电压信号VREF）将产生一失调电压Vos，该失调电压Vos将产生一Vos*Gm的控制电流，Gm为运算放大模块220中的运算放大器的跨导，该电流调节节点COMP的电压的值从而调节环路的占空比稳定输出电压VOUT。该控制电流同时输入到瞬态加速电路300中，瞬态加速电路300将该控制电流进行放大，加速补偿电容C0的充放电速度，从而使环路的瞬态响应速度得到极大提高。
在一个实施例中，参见图2所示，采样模块210包括：第一采样电阻Rs1、第二采样电阻Rs2，第一采样电阻Rs1的第一端连接开关变换电路100的输出端，第一采样电阻Rs1的第二端与第二采样电阻Rs2的第一端共接于运算放大模块220，第二采样电阻Rs2的第二端接地。
在本实施例中，第一采样电阻Rs1和第二采样电阻Rs2组成分压电路，对开关变换电路100的输出端的电压进行分压处理得到分压后的输出采样信号FB输出至运算放大模块220的其中一输入端。
在一个实施例中，参见图2所示，开关变换电路100包括：第一开关管Q1、第二开关管Q2、输出电容Cout、第一电感L。
第一电感L的第一端连接电源端VDD，第一电感L的第二端、第一开关管Q1的第一端以及第二开关管Q2的第一端共接，第一开关管Q1的控制端于第二开关管Q2的控制端分别连接驱动电路600的第一驱动端和第二驱动端，第一开关管Q1的第二端与输出电容Cout的第一端共接，输出电容Cout的第二端接地，第二开关管Q2的第二端与逻辑处理电路500连接。
在本实施例中，第一开关管Q1和第二开关管Q2受控于驱动电路600，根据驱动电路600发送的开关驱动信号进行导通和关断，从而将电源端VDD的电压进行转换得到输出电压VOUT对后级的负载进行供电，输出电容Cout对开关变换电路100的输出端的电压进行缓冲。
在一个实施例中，参见图2所示，逻辑处理电路500包括电流采样模块210、斜率补偿模块、比较模块以及逻辑运算模块，其中，电流采样模块210可以用于感应电流第二开关管Q2的电流，并生成电流采样信号，斜率补偿模块将电流采样与预设斜波信号进行叠加生成叠加补偿信号SUM，然后由比较模块将节点COMP的失调检测信号与叠加补偿信号SUM进行比较处理，并根据比较结果生成矩形波形式的比较信号PWM，最后由逻辑运算模块基于时钟信号CLK对比较信号进行逻辑运算，从而得到逻辑控制信号输出至驱动电路600。
在本实施例中，驱动电路600根据逻辑控制信号生成两路开关驱动信号以分别驱动第一开关管Q1和第二开关管Q2，其中，在一种应用情况下，驱动电路600根据逻辑控制信号生成第一开关驱动信号和第二开关驱动信号，比较信号PWM为高电平的时候，第一开关驱动信号输出至第一开关管Q1的控制端，以驱动第一开关管Q1导通，第二开关驱动信号输出至第二开关管Q2的控制端，以驱动第二开关管Q2关断，比较信号PWM为低电平的时候，第一开关驱动信号输出至第一开关管Q1的控制端，以驱动第一开关管Q1关断，第二开关驱动信号输出至第二开关管Q2的控制端，以驱动第二开关管Q2导通。
在一个实施例中，第一开关管Q1可以为P型FET器件，第二开关管Q2可以为N型FET器件。
在一个实施例中，参见图3所示，运算放大模块220包括：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第一电阻R1、第二电阻R2。
第五PMOS管P5的源极、第四PMOS管P4的源极以及第三PMOS管P3的源极共接于电源端VDD，第五PMOS管P5的栅极用于接收电流源信号，第五PMOS管P5的漏极、第一电阻R1的第一端以及第二电阻R2的第一端共接，第三PMOS管P3的栅极、第四PMOS管P4的栅极、第三PMOS管P3的漏极以及第二NMOS管N2的漏极共接，第二NMOS管N2的栅极、第一NMOS管N1的栅极、第一NMOS管N1的漏极以及第一PMOS管P1的漏极共接，第一PMOS管P1的源极连接第二电阻R2的第二端，第一PMOS管P1的栅极作为运算放大模块220的第一输入端连接采样模块210，第二PMOS管P2的源极连接第一电阻R1的第二端，第二PMOS管P2的漏极、第三NMOS管N3的漏极、第三NMOS管N3的栅极以及第四NMOS管N4的栅极共接，第二PMOS管P2的栅极作为运算放大模块220的第二输入端用于接入预设参考电压信号VREF，第二NMOS管N2的源极、第一NMOS管N1的源极、第三NMOS管N3的源极以及第四NMOS管N4的源极共接于地，第四PMOS管P4的漏极与第四NMOS管N4的漏极共接作为运算放大模块220的输出端。
在一个实施例中，参见图4所示，环路补偿网络400包括补偿电阻R0、补偿电容C0。
在本实施例中，补偿电阻R0的第一端连接运算放大模块220的输出端，补偿电阻R0的第二端与补偿电容C0的第一端共接于瞬态加速电路300，补偿电容C0的第二端接地。
在本实施例中，第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第一电阻R1、第二电阻R2构成峰值电流模开关变化器中的运算放大模块220，补偿电阻R0、补偿电容C0构成峰值电流模开关变化器中的环路补偿网络400。
在一个实施例中，运算放大模块220可以为运算放大器。
在一个实施例中，参见图3所示，瞬态加速电路300包括：第五NMOS管N5、第六PMOS管P6以及第三电阻R3。
第五NMOS管N5的栅极、第六PMOS管P6的栅极以及第三电阻R3的第一端共接于运算放大模块220的输出端，第三电阻R3的第二端连接输出检测电路200，第五NMOS管N5的漏极连接电源端，第五NMOS管N5的源极与第六PMOS管P6的源极共接于环路补偿网络400，第六PMOS管P6的漏极接地。
在本实施例中，第五NMOS管N5、第六PMOS管P6以及第三电阻R3构成了瞬态加速电路300，当负载突然增大或者系统输入电压变小时，输出电压VOUT将会产生下冲，第一PMOS管P1的栅极INN将产生一个低于第二P型MOS管的栅极第二PMOS管P2的栅极INP的Vos电压，假设运算放大模块220中的运算放大器的跨导为Gm，则第三电阻R3上将会产生Vos*Gm从左往右方向的电流。该电流一方面流经补偿电阻R0和补偿电容C0，使运算放大模块220的输出节点COMP的电压升高，逻辑处理电路500基于节点COMP的电压输出对应的逻辑控制信号，从而使驱动电路600输出对应的开关驱动信号，使得系统的占空比增大，调节输出电压VOUT恢复至正常值。
本实施案例中的第三电阻R3与补偿网络串联连接，使得第三电阻R3的电阻值的设置受到电源端VDD的电压和节点COMP1的电压大小的限制。一方面在第三电阻R3上产生一控制电压VCTR，VCTR=Vos*Gm*（R3+R0）+Vcap；该控制电压将使第五NMOS管N5导通，第五NMOS管N5导通后产生跟的电流为：
Id5=μ*Cox*W/（2L）*（VCTR-VCAP-VTHN）2
=μ*Cox*W/（2L）*（Vos*Gm*（R3+R0）-VTHN）2；
第五NMOS管N5导通后产生跟的电流提供了额外对补偿电容C0的充电电流，从而加快节点COMP电压的上升速度，减小输出电压VOUT的下冲电压并缩短输出电压的恢复时间。通过设置合理的第三电阻R3的阻值，可以调节第五NMOS管N5的导通电流与控制电流Vos*Gm倍数关系，并且输出电压下冲越大，电压越大，第五NMOS管N5的电流越大，加速作用越明显。随着输出电压逐渐恢复，Vos逐渐减小，第五NMOS管N5的电流也逐渐减小，当输出电压趋近于正常电压时，Vos*Gm*（R3+R0）＜VTHN，第五NMOS管N5截止，瞬态加速电路300将不对环路产生影响，所以该瞬态加速电路300仅在发生动态响应时工作，在系统稳定状态下，该瞬态加速电路300停止工作，而不会对环路产生任何影响。
当负载突然减小或者系统输入电压变大时，输出电压将会产生上冲，第一PMOS管P1的栅极INN将产生一高于第二PMOS管P2的栅极INP的Vos电压，假设运算放大器的跨导为Gm，则第三电阻R3电阻上将会产生Vos*Gm从右往左方向的电流。该电流一方面流经补偿电阻R0和补偿电容C0，使节点COMP电压降低，从而使系统占空比减小，调节输出电压恢复至正常值。
在本实施例中，一方面在第三电阻R3上产生一控制电压VCTR，VCTR=-Vos*Gm*（R3+R0）+Vcap，该控制电压VCTR将使第六PMOS管P6导通，其第六PMOS管P6导通后产生的电流为：
Id6=μ*Cox*W/（2L）*（VCTR-VCAP-VTHP）2
=μ*Cox*W/（2L）*（Vos*Gm*（R3+R0）-VTHP）2；
在本实施例中，第五NMOS管N5导通后的电流提供了额外对补偿电容C0的放电电流，从而加快节点COMP电压的下降速度，减小输出电压的上冲电压并缩短输出电压的恢复时间。通过设置合理的第三电阻R3的阻值，可以调节第六PMOS管P6的导通电流与控制电流Vos*Gm倍数关系，并且输出电压上冲越大，Vos电压越大，第六PMOS管P6的电流越大，加速作用越明显。随着输出电压逐渐恢复，Vos逐渐减小，第六PMOS管P6的电流也逐渐减小，当输出电压趋近于正常电压时，Vos*Gm*（R3+R0）＜VTHP，第六PMOS管P6截止，瞬态加速电路300将不对环路产生影响，所以该瞬态加速电路300仅在发生动态响应时工作，在系统稳定状态下，该瞬态加速电路300停止工作，而不会对环路产生任何影响。
在一个实施例中，参见图4所示，瞬态加速电路300包括：第七NMOS管N7、第七PMOS管P7、第四电阻R4、第八NMOS管N8、第八PMOS管P8。
第八NMOS管N8的栅极、第八PMOS管P8的栅极、第四电阻R4的第一端、第七PMOS管P7的漏极，第七NMOS管N7的漏极共接，第七NMOS管N7的栅极连接第四NMOS管N4的栅极，第七PMOS管P7的栅极连接第四PMOS管P4的栅极，第四电阻R4的第二端、第八NMOS管N8的源极、所述第八PMOS管P8的源极共接于环路补偿网络400，第八PMOS管P8的漏极接地，第八NMOS管N8的漏极连接电源端VDDD。运算放大模块220的输出端连接环路补偿网络400，第七PMOS管P7的漏极连接电源端VDD，第七PMOS管P7的源极连接电源端，第七NMOS管N7的源极接地。
第三电阻R3、第五NMOS管N5、第六PMOS管P6、第七PMOS管P7、第七NMOS管N7构成了本申请实施例中的瞬态加速电路300。本申请实施案例中的第四电阻R4不再与节点COMP2串联，而是与补偿电容C0的上极板相连，采样其电压，使控制电压在节点VCAP2电压的基础上叠加一Vos*Gm*第四电阻R4的电压，因此该架构中，第四电阻R4的设置不再受电源端VDD的电压和节点COMP2电压大小的限制。
在本实施例中，当负载突然增大或者系统输入电压变小时，输出电压将会产生下冲，第一PMOS管P1的栅极INN将产生一低于第二PMOS管P2的栅极INP的Vos电压，假设运算放大器的跨导为Gm，则运算放大器的输出极第四PMOS管P4、第四NMOS管N4将产生一Vos*Gm的电流并流入补偿电阻R0、补偿电容C0，从而使节点COMP4的电压升高，从而使系统占空比增大，调节输出电压恢复至正常值；假设第七PMOS管P7和第四PMOS管P4, 第七NMOS管N7和第四NMOS管N4的尺寸相同，由于第七PMOS管P7和第四PMOS管P4，第七NMOS管N7和第四NMOS管N4并联连接，所以第七PMOS管P7和第七NMOS管N7也将产生一Vos*Gm的电流并流入第三电阻R3，使控制电压VCTR升高，且VCTR=Vos*Gm*R4+Vcap，该控制电压将使第五NMOS管N5导通，第五NMOS管N5导通后的电流为：
Id7=μ*Cox*W/（2L）*（VCTR-VCAP-VTHN）2
=μ*Cox*W/（2L）*（Vos*Gm*R4-VTHN）2；
在本实施例中，第五NMOS管N5导通后的电流提供了额外对补偿电容C0的充电电流，从而加快节点COMP2电压的上升速度，减小输出电压的下冲电压并缩短输出电压的恢复时间。通过设置合理的第三电阻R3的阻值，可以调节第五NMOS管N5的导通电流与控制电流Vos*Gm倍数关系，并且输出电压下冲越大，Vos电压越大，第五NMOS管N5的电流越大，加速作用越明显。随着输出电压逐渐恢复，Vos逐渐减小，第五NMOS管N5的电流也逐渐减小，当输出电压趋近于正常电压时，Vos*Gm*R4＜VTHN，第五NMOS管N5截止，瞬态加速电路300将不对环路产生影响，所以该瞬态加速电路300仅在发生动态响应时工作，在系统稳定状态下，该瞬态加速电路300停止工作，而不会对环路产生任何影响。
当负载突然减小或者系统输入电压变大时，输出电压将会产生上冲，第一PMOS管P1的栅极INN将产生一高于第二PMOS管P2的栅极INP的Vos电压，假设运算放大器的跨导为Gm，则运算放大器的输出极第四PMOS管P4、第四NMOS管N4将产生一个Vos*Gm的电流并流出补偿电阻R0、补偿电容C0，从而使节点COMP电压降低，从而使系统占空比减小，调节输出电压恢复至正常值；假设第七PMOS管P7和第四PMOS管P4， 第七NMOS管N7和第四NMOS管N4的尺寸相同，由于第七PMOS管P7和第四PMOS管P4，第七NMOS管N7和第四NMOS管N4并联连接，所以第七PMOS管P7和第七NMOS管N7也将产生一Vos*Gm的电流并流出第三电阻R3，使控制电压VCTR降低，且VCTR=-Vos*Gm*R4+Vcap，该控制电压将使第六PMOS管P6导通，第六PMOS管P6导通后产生的电流为：
Id8=μ*Cox*W/（2L）*（VCTR-VCAP-VTHP）2
=μ*Cox*W/（2L）*（Vos*Gm*R4-VTHP）2；
在本实施例中，第五NMOS管N5导通后的电流提供了额外对补偿电容C0的放电电流，从而加快节点COMP电压的下降速度，减小输出电压的上冲电压并缩短输出电压的恢复时间。通过设置合理的第三电阻R3的阻值，可以调节第六PMOS管P6的导通电流与控制电流Vos*Gm倍数关系，并且输出电压上冲越大，Vos电压越大，第六PMOS管P6的电流越大，加速作用越明显。随着输出电压逐渐恢复，Vos逐渐减小，第六PMOS管P6的电流也逐渐减小，当输出电压趋近于正常电压时，Vos*Gm*R4＜VTHP，第六PMOS管P6截止，瞬态加速电路300将不对环路产生影响，所以该瞬态加速电路300仅在发生动态响应时工作，在系统稳定状态下，该瞬态加速电路300停止工作，而不会对环路产生任何影响。
本申请实施例还提供了一种开关电源，包括如上述任一项实施例所述的快速动态响应开关变换器电路。
在本实施例中，通过在开关电源内设置上述任一项实施例所述的快速动态响应开关变换器电路，可以提升开关电源内环路补偿网络中的补偿电容的充放电速度，从而使得开关电源能够突破环路带宽的限制，实现快速动态响应特性，解决了目前的峰值电流模和谷值电流模存在环路带宽较低、动态响应不佳的问题。
本申请实施例还提供了一种电子设备，包括如上述任一项所述的快速动态响应开关变换器电路。
本申请实施例的有益效果：由开关变换电路根据开关驱动信号将输入电源转换为直流输出信号，输出检测电路基于开关变换电路输出的直流输出信号以及预设参考电压信号生成输出失调检测信号。逻辑处理电路根据开关变换电路的输入电流以及输出失调检测信号生成逻辑控制信号，驱动电路根据逻辑控制信号对开关驱动信号进行调节，采用环路补偿网络对输出失调检测信号进行环路补偿，并通过瞬态加速电路对输出失调检测信号进行放大处理，以提升环路补偿网络中的补偿电容的充放电速度，从而使得开关电源能够突破环路带宽的限制，实现快速动态响应特性，解决了目前的峰值电流模和谷值电流模存在环路带宽较低、动态响应不佳的问题。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (8)

1.一种快速动态响应开关变换器电路，其特征在于，所述快速动态响应开关变换器电路包括：
开关变换电路，与输入电源连接，用于根据接收的开关驱动信号将所述输入电源转换为直流输出信号；
输出检测电路，与所述开关变换电路连接，用于对所述开关变换电路输出的所述直流输出信号采样得到输出采样信号，将所述输出采样信号与预设参考电压信号进行比较，并根据比较结果生成输出失调检测信号；
环路补偿网络，与所述输出检测电路连接，用于对所述输出失调检测信号进行环路补偿；
瞬态加速电路，与所述输出检测电路和所述环路补偿网络连接，用于对所述输出失调检测信号进行放大处理，以提升所述环路补偿网络中的补偿电容的充放电速度；
逻辑处理电路，与所述开关变换电路和所述输出检测电路连接，用于对所述开关变换电路的输入电流采样得到输入采样信号，并根据所述输入采样信号和所述输出失调检测信号生成逻辑控制信号；
驱动电路，与所述逻辑处理电路连接，用于接收所述逻辑控制信号，并根据所述逻辑控制信号对所述开关驱动信号进行调节；所述输出检测电路包括：
采样模块，与所述开关变换电路连接，用于对所述开关变换电路输出的所述直流输出信号采样得到输出采样信号；
运算放大模块，与所述采样模块连接，用于将所述输出采样信号与预设参考电压信号进行比较，并根据比较结果生成输出失调检测信号；
所述运算放大模块包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一电阻、第二电阻；
所述第五PMOS管的源极、所述第四PMOS管的源极以及所述第三PMOS管的源极共接于电源端，所述第五PMOS管的栅极用于接收电流源信号，所述第五PMOS管的漏极、所述第一电阻的第一端以及所述第二电阻的第一端共接，所述第三PMOS管的栅极、所述第四PMOS管的栅极、所述第三PMOS管的漏极以及所述第二NMOS管的漏极共接，所述第二NMOS管的栅极、所述第一NMOS管的栅极、所述第一NMOS管的漏极以及所述第一PMOS管的漏极共接，所述第一PMOS管的源极连接所述第二电阻的第二端，所述第一PMOS管的栅极作为所述运算放大模块的第一输入端连接所述采样模块，所述第二PMOS管的源极连接所述第一电阻的第二端，所述第二PMOS管的漏极、所述第三NMOS管的漏极、所述第三NMOS管的栅极以及所述第四NMOS管的栅极共接，所述第二PMOS管的栅极作为所述运算放大模块的第二输入端用于接入所述预设参考电压信号，所述第二NMOS管的源极、所述第一NMOS管的源极、所述第三NMOS管的源极以及所述第四NMOS管的源极共接于地，所述第四PMOS管的漏极与所述第四NMOS管的漏极共接作为所述运算放大模块的输出端。
2.如权利要求1所述的快速动态响应开关变换器电路，其特征在于，所述采样模块包括：第一采样电阻、第二采样电阻，所述第一采样电阻的第一端连接所述开关变换电路的输出端，所述第一采样电阻的第二端与所述第二采样电阻的第一端共接于所述运算放大模块，所述第二采样电阻的第二端接地。
3.如权利要求1-2任一项所述的快速动态响应开关变换器电路，其特征在于，所述瞬态加速电路包括：第五NMOS管、第六PMOS管以及第三电阻；
所述第五NMOS管的栅极、所述第六PMOS管的栅极以及所述第三电阻的第一端共接于所述运算放大模块的输出端，所述第三电阻的第二端连接所述输出检测电路，所述第五NMOS管的漏极连接电源端，所述第五NMOS管的源极与所述第六PMOS管的源极共接于所述环路补偿网络，所述第六PMOS管的漏极接地。
4.如权利要求1所述的快速动态响应开关变换器电路，其特征在于，所述瞬态加速电路包括：第七NMOS管、第七PMOS管、第四电阻、第八NMOS管、第八PMOS管、第四电阻；
所述第八NMOS管的栅极、所述第八PMOS管的栅极、所述第四电阻的第一端、所述第七PMOS管的漏极、所述第七NMOS管的漏极共接，所述第七NMOS管的栅极连接所述第四NMOS管的栅极，所述第七PMOS管的栅极连接所述第四PMOS管的栅极，所述第四电阻的第二端、所述第八NMOS管的源极、所述第八PMOS管的源极共接于所述环路补偿网络，所述第八PMOS管的漏极接地，所述第八NMOS管的漏极连接电源端；
所述运算放大模块的输出端连接所述环路补偿网络，所述第七PMOS管的源极连接所述电源端，所述第七NMOS管的源极接地。
5.如权利要求1-2任一项所述的快速动态响应开关变换器电路，其特征在于，所述环路补偿网络包括补偿电阻、补偿电容；
所述补偿电阻的第一端连接所述运算放大模块的输出端，所述补偿电阻的第二端与所述补偿电容的第一端共接于所述瞬态加速电路，所述补偿电容的第二端接地。
6.如权利要求1-2任一项所述的快速动态响应开关变换器电路，其特征在于，所述开关变换电路包括：第一开关管、第二开关管、输出电容、第一电感；
所述第一电感的第一端连接电源端，所述第一电感的第二端、所述第一开关管的第一端以及所述第二开关管的第一端共接，所述第一开关管的控制端连接所述驱动电路的第一驱动端，所述第二开关管的控制端连接所述驱动电路的第二驱动端，所述第一开关管的第二端与所述输出电容的第一端共接，所述输出电容的第二端接地，所述第二开关管的第二端与所述逻辑处理电路连接。
7.一种开关电源，其特征在于，包括如权利要求1-6任一项所述的快速动态响应开关变换器电路。
8.一种电子设备，其特征在于，包括如权利要求1-6任一项所述的快速动态响应开关变换器电路。
CN202410034828.2A 2024-01-10 2024-01-10 快速动态响应开关变换器电路、开关电源以及电子设备 Active CN117543972B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410034828.2A CN117543972B (zh) 2024-01-10 2024-01-10 快速动态响应开关变换器电路、开关电源以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410034828.2A CN117543972B (zh) 2024-01-10 2024-01-10 快速动态响应开关变换器电路、开关电源以及电子设备

Publications (2)

Publication Number Publication Date
CN117543972A CN117543972A (zh) 2024-02-09
CN117543972B true CN117543972B (zh) 2024-03-26

Family

ID=89796226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410034828.2A Active CN117543972B (zh) 2024-01-10 2024-01-10 快速动态响应开关变换器电路、开关电源以及电子设备

Country Status (1)

Country Link
CN (1) CN117543972B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100301827A1 (en) * 2009-05-26 2010-12-02 Silergy Technology Control for regulator fast transient response and low EMI noise
CN203632550U (zh) * 2013-12-03 2014-06-04 成都芯源系统有限公司 一种开关模式电源及其控制电路
US20140176107A1 (en) * 2012-12-20 2014-06-26 Silergy Semiconductor Technology (Hanghou) LTD Fast response control circuit and control method thereof
CN105406713A (zh) * 2015-12-23 2016-03-16 无锡硅动力微电子股份有限公司 高精度快速瞬态响应控制电路
CN107104595A (zh) * 2017-05-16 2017-08-29 电子科技大学 适用于峰值电流模控制降压变换器的自适应斜坡补偿电路
CN112383224A (zh) * 2020-11-19 2021-02-19 深圳英集芯科技有限公司 一种提高瞬态响应的boost电路及其应用方法
CN215117303U (zh) * 2021-07-16 2021-12-10 迈科微电子(深圳)有限公司 一种电压产生电路
CN115242089A (zh) * 2022-07-15 2022-10-25 圣邦微电子（北京）股份有限公司 开关变换器及其控制电路和控制方法
CN117200552A (zh) * 2023-09-15 2023-12-08 骏盈半导体(上海)有限公司 开关变换器及其控制电路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100301827A1 (en) * 2009-05-26 2010-12-02 Silergy Technology Control for regulator fast transient response and low EMI noise
US20140176107A1 (en) * 2012-12-20 2014-06-26 Silergy Semiconductor Technology (Hanghou) LTD Fast response control circuit and control method thereof
CN203632550U (zh) * 2013-12-03 2014-06-04 成都芯源系统有限公司 一种开关模式电源及其控制电路
CN105406713A (zh) * 2015-12-23 2016-03-16 无锡硅动力微电子股份有限公司 高精度快速瞬态响应控制电路
CN107104595A (zh) * 2017-05-16 2017-08-29 电子科技大学 适用于峰值电流模控制降压变换器的自适应斜坡补偿电路
CN112383224A (zh) * 2020-11-19 2021-02-19 深圳英集芯科技有限公司 一种提高瞬态响应的boost电路及其应用方法
CN215117303U (zh) * 2021-07-16 2021-12-10 迈科微电子(深圳)有限公司 一种电压产生电路
CN115242089A (zh) * 2022-07-15 2022-10-25 圣邦微电子（北京）股份有限公司 开关变换器及其控制电路和控制方法
CN117200552A (zh) * 2023-09-15 2023-12-08 骏盈半导体(上海)有限公司 开关变换器及其控制电路

Also Published As

Publication number Publication date
CN117543972A (zh) 2024-02-09

Similar Documents

Publication Publication Date Title
CN111355373B (zh) 电源供应系统、切换谐振转换器以及电源供应方法
WO2016029489A1 (zh) 单电感正负电压输出装置
US20090153114A1 (en) DC-DC converters with transient response control
CN107656124B (zh) 无需外部采样电阻的Boost负载电流检测电路及方法
KR20170037516A (ko) 전력 증폭기를 위한 서플라이 모듈레이터 장치 및 그것의 동작 방법
CN116317996B (zh) 一种误差放大器和电源转换装置
CN108536206A (zh) 一种电压调节器及电压调节方法
CN112290796A (zh) 一种混合架构单电感多输出升降压型dc-dc电源管理电路
CN110109501B (zh) 负载跳变快速响应电路及快速响应方法
CN116317551A (zh) 斜坡补偿电路及相关控制电路和方法
CN113078817B (zh) 适用于迟滞控制高频双相Buck变换器的相间电流均衡控制系统
CN116388567B (zh) 相位补偿电路、相位补偿装置及降压芯片
CN117543972B (zh) 快速动态响应开关变换器电路、开关电源以及电子设备
US20230344328A1 (en) Current sampling circuit and multi-level converter
WO2023280328A1 (zh) 开关变换器及其控制电路
CN108445959B (zh) 一种可选接片外电容的低压差线性稳压器
CN101213460B (zh) 峰值电流或零电流比较器
CN114421756A (zh) 用于消除斜坡补偿对带载能力影响的电路
CN112865533A (zh) 一种三电平降压dc-dc转换器的飞行电容电压平衡电路
CN101379688B (zh) 用于调节电压的方法及其电路
CN117118206B (zh) 电流产生电路、开关变换器及开关电源
CN116388522B (zh) 误差放大电路、误差放大器及降压芯片
CN114884319B (zh) 电压变换器的控制电路、集成电路芯片和电压变换电路
CN116742951B (zh) 开关电源电路及电子设备
CN218124554U (zh) 应用于降压型dc-dc转换器的频率补偿电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant