CN208190608U - 低噪声低纹波型斩波稳定仪表放大器电路 - Google Patents

低噪声低纹波型斩波稳定仪表放大器电路 Download PDF

Info

Publication number
CN208190608U
CN208190608U CN201820830037.0U CN201820830037U CN208190608U CN 208190608 U CN208190608 U CN 208190608U CN 201820830037 U CN201820830037 U CN 201820830037U CN 208190608 U CN208190608 U CN 208190608U
Authority
CN
China
Prior art keywords
output end
input terminal
capacitor
switching tube
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201820830037.0U
Other languages
English (en)
Inventor
魏榕山
张小燕
王景玺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuzhou University
Original Assignee
Fuzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou University filed Critical Fuzhou University
Priority to CN201820830037.0U priority Critical patent/CN208190608U/zh
Application granted granted Critical
Publication of CN208190608U publication Critical patent/CN208190608U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Amplifiers (AREA)

Abstract

本实用新型涉及一种低噪声低纹波型斩波稳定仪表放大器电路。包括低增益高频通路、高增益低频通路和残余纹波消除环路，所述低增益高频通路由运放Gm3和运放Gm4组成，所述高增益低频通路由斩波器CH1、运放Gm1、斩波器CH2、运放Gm2、开关电容陷波滤波器NOTCH和运放Gm4组成，所述残余纹波消除环路由感应电容C41和C42、共源共栅缓冲器Cascode Buffer1、斩波器CH3、共源共栅缓冲器Casccode Buffer2、积分电容Cint、运放Gm5组成。

Description

低噪声低纹波型斩波稳定仪表放大器电路
技术领域
本实用新型涉及一种低噪声低纹波型斩波稳定仪表放大器电路。
背景技术
随着近年来物联网的飞速发展，越来越多的现实应用需要低频信号测量装置，如电眼(EOG)，脑电图(EEG)，心电图(ECG)和肌电图(EMG)等生物信号，都需要通过传感器将这些生物信号转化为电信号进行检测。这些生物信号都十分的微弱，小到几十μV到几十mV的数量级，并且提供的频率范围只有从直流到几百Hz，在如此低的频率下，通常会受到闪烁噪声(1/f噪声)和失调电压等非理想因素的影响，这种非理想因素已经被证明对信号的采集是相当的不利，因此有必要采取相应的技术来消除这些非理想因素，同时又能处理该微弱的生物信号。仪表放大器作为一种精密放大器，被广泛地应用于放大弱小的差分信号。相较于传统的运算放大器，高精密仪表放大器呈现出高输入阻抗，低噪声，低失调电压和高共模抑制比等优点，而且实现低噪声、低纹波性能的高精密仪表放大器对于处理这些微弱的生物信号来说尤为重要。
降低系统失调和噪声所采用的动态失调消除技术，通常有自调零技术和斩波技术，但是自调零技术会引入过采样宽带噪声，同时开关电荷的注入会带来残余失调，所以自调零技术不适合用于低噪声领域，所以通常采用斩波技术来消除失调和噪声，但是采用斩波技术又会限制系统的带宽。因此本设计提出一种斩波-稳定仪表放大器，相比以往的斩波放大器，采用两条通路结构对信号进行处理，一条是低频高增益通路，通过较高的直流增益来减小高频通路运放的残余失调，同时为了消除主运放的残余失调及1/f噪声，采用斩波技术，再引入开关电容形式的陷波滤波器滤除。另外一条是高频低增益通路，虽然高频通路的直流增益较小，但是在高频段它弥补了低频通路不稳定的特性，以保证整体电路在带宽内都是稳定的，而且大幅度地扩展了系统的带宽。由于传统的斩波稳定结构存在残余失调与残余纹波幅度的折中，为了解决该问题，引入纹波消除环路RRL(Ripplereduction loop)来实现较低的残余失调的性能同时还能降低输出纹波幅度。
本实用新型提出了一种低噪声，低失调，低纹波型的斩波-稳定仪表放大器电路，采用两条信号通路，一条是低频高增益通路，一条是高频低增益通路，可以有效地消除电路的失调电压和1/f噪声，而且可以大幅度地增大电路的带宽。同时引入纹波消除环路RRL来有效地减小电路输出纹波幅度，优化整体电路噪声，实现低噪声输出，从而提高电路精度。
发明内容
本实用新型的目的在于提供一种低噪声低纹波型斩波稳定仪表放大器电路，通过低增益高频通路、高增益低频通路可以有效地消除电路的失调电压及1/f噪声，而且可以大幅度的提高电路的带宽，且在此基础上引入了纹波消除环路RRL来有效地减小电路输出纹波幅度，优化整体电路噪声，实现低噪声输出，从而提高电路精度。
为实现上述目的，本实用新型的技术方案是：一种低噪声低纹波型斩波稳定仪表放大器电路，包括低增益高频通路、高增益低频通路和残余纹波消除环路，所述低增益高频通路由运放Gm3和运放Gm4组成，所述高增益低频通路由斩波器CH1、运放Gm1、斩波器CH2、运放Gm2、开关电容陷波滤波器NOTCH和运放Gm4组成，所述残余纹波消除环路由感应电容C41和C42、共源共栅缓冲器Cascode Buffer1、斩波器CH3、共源共栅缓冲器Casccode Buffer2、积分电容Cint、运放Gm5组成。
在本实用新型一实施例中，该电路的输入采用并联的方式连接两条通道，第一条输入与Gm3的输入端相连，Gm3的输出端与Gm4的输入端相连；第二条输入与CH1的输入端相连，CH1的输出端与Gm1的输入端相连，Gm1的输出端与CH2的输入端相连，CH2的输出端与NOTCH的输入端相连，NOTCH的输出端与Gm2的输入端相连，Gm2的输出端与Gm4的输入端相连，同时，CH2的输出端一端还经一电容C41连接Cascode Buffer1的输入端一端，CH2的输出端另一端还经一电容C42连接Cascode Buffer1的输入端另一端，Cascode Buffer1的输出端与CH3的输入端相连，CH3的输出端与Cascode Buffer2的输入端相连，Cascode Buffer2的输出端接Cint，同时Cascode Buffer2的输出端还与Gm5的输入端连接，Gm5的输出端接入CH2的输入端；CH2的输出端另一端还经一电容C31连接至Gm4的输出端，CH2的输出端一端还经一电容C32连接至GND，NOTCH输出端一端还经一电容C21连接至Gm4的输出端，NOTCH输出端另一端还经一电容C22连接至GND，Gm4的输入端一端还经一电容C11连接至Gm4的输出端，Gm4的输入端另一端还经一电容C12连接至GND，Gm4的输出端作为低噪声低纹波型斩波稳定仪表放大器电路的输出端。
在本实用新型一实施例中，所述NOTCH包括第一至第八开关管组、第一电容、第二电容，所述第一至第八开关管组均包括两个MOS管，其一MOS管的源极与另一MOS管的漏极连接作为所述开关管组的第一端，其一MOS管的漏极与另一MOS管的源极连接作为所述开关管组的第二端，其一MOS管的栅极与另一MOS管的栅极由完全反向的时钟提供控制信号；第一开关管组的第一端与第五MOS管组的第二端相连接作为所述NOTCH的第一输入端，第一开关管组的第二端与第二开关管组的第二端相连接，并经第一电容与第三开关管组的第二端、第六开关管组的第二端连接，第二开关管组的第一端与第四开关管组的第二端相连接作为所述NOTCH的第一输出端，第三开关管组的第一端与第七开关管组的第二端相连接作为所述NOTCH的第二输入端，第四开关管组的第一端与第五开关管组的第一端相连接，并经第二电容与第七开关管组的第一端、第八开关管组的第一端连接，第六开关管组的第一端与第八开关管组的第二端相连接作为所述NOTCH的第二输出端。
在本实用新型一实施例中，所述Cascode Buffer1由MOS管NM3和NM4组成，CascodeBuffer2由MOS管NM5和NM6组成。
相较于现有技术，本实用新型具有以下有益效果：本实用新型通过低增益高频通路、高增益低频通路可以有效地消除电路的失调电压及1/f噪声，而且可以大幅度的提高电路的带宽，且在此基础上引入了纹波消除环路RRL来有效地减小电路输出纹波幅度，优化整体电路噪声，实现低噪声输出，从而提高电路精度。
附图说明
图1为整体系统电路结构图。
图2为斩波技术原理图。
图3为开关电容陷波滤波器结构图。
图4为开关电容陷波滤波器工作原理图。
图5为纹波消除环路电路结构图。
图6为纹波消除环路简化结构示意图。
图7为纹波消除环路开始工作简化示意图。
图8为纹波消除环路稳定状态简化示意图。
图9为开环增益曲线图。
具体实施方式
下面结合附图，对本实用新型的技术方案进行具体说明。
本实用新型提供了一种低噪声低纹波型斩波稳定仪表放大器电路，包括低增益高频通路、高增益低频通路和残余纹波消除环路，所述低增益高频通路由运放Gm3和运放Gm4组成，所述高增益低频通路由斩波器CH1、运放Gm1、斩波器CH2、运放Gm2、开关电容陷波滤波器NOTCH和运放Gm4组成，所述残余纹波消除环路由感应电容C41和C42、共源共栅缓冲器CascodeBuffer1、斩波器CH3、共源共栅缓冲器Casccode Buffer2、积分电容Cint、运放Gm5组成。
该电路的输入采用并联的方式连接两条通道，第一条输入与Gm3的输入端相连，Gm3的输出端与Gm4的输入端相连；第二条输入与CH1的输入端相连，CH1的输出端与Gm1的输入端相连，Gm1的输出端与CH2的输入端相连，CH2的输出端与NOTCH的输入端相连，NOTCH的输出端与Gm2的输入端相连，Gm2的输出端与Gm4的输入端相连，同时，CH2的输出端一端还经一电容C41连接Cascode Buffer1的输入端一端，CH2的输出端另一端还经一电容C42连接CascodeBuffer1的输入端另一端，Cascode Buffer1的输出端与CH3的输入端相连，CH3的输出端与Cascode Buffer2的输入端相连，Cascode Buffer2的输出端接Cint，同时Cascode Buffer2的输出端还与Gm5的输入端连接，Gm5的输出端接入CH2的输入端；CH2的输出端另一端还经一电容C31连接至Gm4的输出端，CH2的输出端一端还经一电容C32连接至GND，NOTCH输出端一端还经一电容C21连接至Gm4的输出端，NOTCH输出端另一端还经一电容C22连接至GND，Gm4的输入端一端还经一电容C11连接至Gm4的输出端，Gm4的输入端另一端还经一电容C12连接至GND，Gm4的输出端作为低噪声低纹波型斩波稳定仪表放大器电路的输出端。
所述NOTCH包括第一至第八开关管组、第一电容、第二电容，所述第一至第八开关管组均包括两个MOS管，其一MOS管的源极与另一MOS管的漏极连接作为所述开关管组的第一端，其一MOS管的漏极与另一MOS管的源极连接作为所述开关管组的第二端，其一MOS管的栅极与另一MOS管的栅极由完全反向的时钟提供控制信号；第一开关管组的第一端与第五MOS管组的第二端相连接作为所述NOTCH的第一输入端，第一开关管组的第二端与第二开关管组的第二端相连接，并经第一电容与第三开关管组的第二端、第六开关管组的第二端连接，第二开关管组的第一端与第四开关管组的第二端相连接作为所述NOTCH的第一输出端，第三开关管组的第一端与第七开关管组的第二端相连接作为所述NOTCH的第二输入端，第四开关管组的第一端与第五开关管组的第一端相连接，并经第二电容与第七开关管组的第一端、第八开关管组的第一端连接，第六开关管组的第一端与第八开关管组的第二端相连接作为所述NOTCH的第二输出端。
所述Cascode Buffer1由MOS管NM3和NM4组成，Cascode Buffer2由MOS管NM5和NM6组成。
以下为本实用新型的具体实现过程。
本实用新型设计由两条通路组成，一条由运放Gm3和运放Gm4组成的低增益高频通路，另一条由斩波器CH1、运放Gm1、斩波器CH2、运放Gm2、开关电容陷波滤波器NOTCH和运放Gm4组成的高增益低频通路，同时引入由感应电容C41和C42、共源共栅缓冲器Cascode Buffer1、斩波器CH3、共源共栅缓冲器Casccode Buffer2、积分电容Cint、运放Gm5组成的残余纹波消除环路RRL。通过这两条通路结构，可以有效地消除运放的失调电压和1/f噪声，同时能较大幅度地提高电路的整体带宽。引入的纹波消除环路RRL，可以大大地提高纹波抑制比，减小了输出纹波幅度的同时对电路整体噪声进行优化，以实现低噪声输出。本实用新型设计采用SMIC0.18μm CMOS工艺实现，电源电压为1.6V，通过Spectre仿真，整体电路可以获得600kHz的增益带宽积，1.5μV的输入参考残余失调，最大37dB的纹波抑制比，20nV/√Hz噪声谱密度以及100mHz的1/f转角频率，电路低频时的共模抑制比CMRR最小值为-126dB，低频时的电源抑制比PSRR最小值为-118dB。整体设计的仿真结果符合低噪声、低纹波和低失调电压电路的要求。
整体系统的结构图如图1所示。输入连接两条通道，采用并联的方式，第一条输入与运放Gm3相连，运放Gm3输出端与运放Gm4相连。第二条输入与斩波器CH1相连，斩波器CH1输出端直接与运放Gm1相连，运放Gm1输出端直接与斩波器CH2相连，斩波器CH2输出端直接与陷波滤波器NOTCH相连，陷波滤波器NOTCH输出端直接与运放Gm2相连，运放Gm2输出端直接与运放Gm4相连，同时，斩波器CH2的输出端一端接C41，另一端接C42，输出再接入到CascodeBuffer1，Cascode Buffer1的输出端与斩波器CH3相连，CH3输出端直接与Cascode Buffer2相连，Cascode Buffer2的输出接Cint，同时也接入Gm5的输入端，Gm5的输出端接入CH2的输入端。C31的一端接斩波器CH2的输出，C31的另一端接VOUT。C32的一端接斩波器CH2的另一端输出，C32的另一端接地。C21的一端接陷波滤波器NOTCH输出端，C21的另一端接VOUT。C22的一端接陷波滤波器NOTCH的另一端输出，C22的另一端接地，C11的一端接运放Gm4的负端输入，C11的另一端接VOUT。C12的一端接运放Gm4的正端输入，C12的另一端接地。
整体电路的残余失调电压主要包含两部分：由Gm3的有限增益造成的残余失调电压以及由Gm1输出端寄生电容Cp1造成的残余失调电压。Gm3的有限增益造成的残余失调电压由高增益低频环路进行补偿，运放Gm1会在Gm2的输入端产生一个电压，该电压经过Gm2转化为电流，该电流就是用来补偿失调电压Vos通过Gm3所产生的电流。同时由于运放增益有限，该结构会引入一定的残余失调，其值可以表示为：
其中Am1，Am2和Am3分别表示运放Gm1，Gm2和Gm3的直流电压增益。式(1-1)说明当Gm1和Gm2增益的积远大于Gm3的增益可以确保残余失调在μV级别。运放Gm1作为主运放，Gm2作为辅助运放，为了使该残余失调在μV级别，运放Gm1的增益至少要达到60dB。由运放Gm1引入的残余失调及1/f噪声通过斩波技术来消除，它的工作原理如图2所示，输入电压Vin首先经过第一个斩波器，斩波器的时钟控制频率为fchop，经过斩波器的调制，输入信号转化为一个频率为fchop的方波信号。被调制的输入信号和运放的低频失调电压及1/f噪声共同经过运放并被放大A倍。之后第二个斩波器又将输入信号解调到原频率处，而运放的失调电压及1/f噪声则被调制到频率fchop处并被最后一级的频率为fnotch的开关电容陷波滤波器NOTCH滤除。为了保证完全地滤除失调电压及1/f噪声，fnotch与fchop设置成相同频率。
开关电容陷波滤波器NOTCH电路如图3所示，其中CH和CHB是一组完全反向时钟。为了实现连续时间信号的采样，使用了两个采样电容C2和C3，两者交替进入采样、保持阶段：当C2采样输入端信号时，C3保持上一个阶段采样得到的信号；之后C3进入采样周期，而C2进入保持周期。陷波滤波器的工作原理如图4所示，陷波滤波器的开关频率与斩波频率相同，但是相位延迟了90°，这样陷波滤波器里的采样电容就可以采样到斩波器CH2输出电压的中间值，也就是整体电路的输入电压。陷波滤波器的纹波抑制的倍数与时钟的准确度直接相关，需要确保陷波滤波器的时钟与斩波时钟要有准确的90°的相位延迟。
由Gm1输出端寄生电容寄生电容Cp1造成的输入等效残余失调可以表示为：
其中G1，G2和G3分别为Gm1，Gm2和Gm3的跨导，fchop为斩波频率。被调制的失调电压在电路中会引入纹波，可以表示为：
其中，C3代表C31或者C32。为了减小该纹波幅度，需要减小跨导G1，G2的值，同时增大G3，但是从式(1-2)中可以发现，这样做又会增大整体电路的残余失调，因此在电路设计中需要对残余失调和残余纹波进行折中，为了解决该问题，通过引入纹波消除环路RRL来减小输出纹波幅度的同时对电路整体噪声进行优化，以实现低噪声输出。纹波消除环路RRL具体电路如图5所示，其中MOS管NM3和NM4组成共源共栅缓冲器Cascode Buffer1，缓冲器1的作用是将感测电容C4(C41和C42)与斩波器CH3做隔离，其在两管的漏端会引入寄生电容Cpar1和Cpar2，该寄生电容的值远小于感应电容C41和C42的值，因此由共源共栅缓冲器CascodeBuffer2的失调经斩波器调制产生的纹波能够有效被滤除。MOS管NM5和NM6组成共源共栅缓冲器Cascode Buffer2，可以提高整体纹波消除环路RRL的增益以提高纹波抑制比。其电路简化结构示意图如图6所示，缓冲器Cascode Buffer1和缓冲器Cascode Buffer2等效成Gm6。工作原理如图7和图8所示：感应电容C4感应斩波器CH2输出端的纹波电压并将其转化为电流，该电流经过斩波器CH3后被解调回低频段，再经过积分电容的积分作用，Gm5输入端会产生一个补偿电压，该补偿电压就是用来补偿Gm1的失调电压以减小由该失调电压引入的纹波的幅度。图7和图8分别显示纹波消除环路RRL在开始作用以及稳定后电路内部的信号情况，由于在纹波消除环路开始工作时，CH2输出端的纹波幅度较大，产生的积分电压也较大，当达到稳定状态后，积分电压趋于一个定值，从而实现低纹波，低噪声输出。
因为低频高增益通路采用了斩波技术，限制了电路的带宽，同时由于开关电容陷波滤波器NOTCH引入了额外的极点，导致低频通路不稳定。而高频通路所包含的两级运放，通过密勒补偿可以很容易确保其在闭环系统中是稳定的，因此在高频段，高频通路提供了足够的相位裕度以保证整个系统的稳定性。而电路整体单位增益带宽等高频参数也将会由高频通路决定。图9分别显示了两条独立通路的开环增益以及总体开环增益。由图可以看到，电路的总体的增益提高了，并且整体的带宽被扩展了。
以上是本实用新型的较佳实施例，凡依本实用新型技术方案所作的改变，所产生的功能作用未超出本实用新型技术方案的范围时，均属于本实用新型的保护范围。

Claims (4)

1.一种低噪声低纹波型斩波稳定仪表放大器电路，其特征在于，包括低增益高频通路、高增益低频通路和残余纹波消除环路，所述低增益高频通路由运放Gm3和运放Gm4组成，所述高增益低频通路由斩波器CH1、运放Gm1、斩波器CH2、运放Gm2、开关电容陷波滤波器NOTCH和运放Gm4组成，所述残余纹波消除环路由感应电容C41和C42、共源共栅缓冲器CascodeBuffer1、斩波器CH3、共源共栅缓冲器Casccode Buffer2、积分电容Cint、运放Gm5组成。
2.根据权利要求1所述的低噪声低纹波型斩波稳定仪表放大器电路，其特征在于，该电路的输入采用并联的方式连接两条通道，第一条输入与Gm3的输入端相连，Gm3的输出端与Gm4的输入端相连；第二条输入与CH1的输入端相连，CH1的输出端与Gm1的输入端相连，Gm1的输出端与CH2的输入端相连，CH2的输出端与NOTCH的输入端相连， NOTCH的输出端与Gm2的输入端相连，Gm2的输出端与Gm4的输入端相连，同时，CH2的输出端一端还经一电容C41连接Cascode Buffer1的输入端一端，CH2的输出端另一端还经一电容C42连接Cascode Buffer1的输入端另一端，Cascode Buffer1的输出端与CH3的输入端相连，CH3的输出端与CascodeBuffer2的输入端相连，Cascode Buffer2的输出端接Cint，同时Cascode Buffer2的输出端还与Gm5的输入端连接，Gm5的输出端接入CH2的输入端；CH2的输出端另一端还经一电容C31连接至Gm4的输出端，CH2的输出端一端还经一电容C32连接至GND，NOTCH输出端一端还经一电容C21连接至Gm4的输出端，NOTCH输出端另一端还经一电容C22连接至GND，Gm4的输入端一端还经一电容C11连接至Gm4的输出端，Gm4的输入端另一端还经一电容C12连接至GND，Gm4的输出端作为低噪声低纹波型斩波稳定仪表放大器电路的输出端。
3.根据权利要求1或2所述的低噪声低纹波型斩波稳定仪表放大器电路，其特征在于，所述NOTCH包括第一至第八开关管组、第一电容、第二电容，所述第一至第八开关管组均包括两个MOS管，其一MOS管的源极与另一MOS管的漏极连接作为所述开关管组的第一端，其一MOS管的漏极与另一MOS管的源极连接作为所述开关管组的第二端，其一MOS管的栅极与另一MOS管的栅极由完全反向的时钟提供控制信号；第一开关管组的第一端与第五MOS管组的第二端相连接作为所述NOTCH的第一输入端，第一开关管组的第二端与第二开关管组的第二端相连接，并经第一电容与第三开关管组的第二端、第六开关管组的第二端连接，第二开关管组的第一端与第四开关管组的第二端相连接作为所述NOTCH的第一输出端，第三开关管组的第一端与第七开关管组的第二端相连接作为所述NOTCH的第二输入端，第四开关管组的第一端与第五开关管组的第一端相连接，并经第二电容与第七开关管组的第一端、第八开关管组的第一端连接，第六开关管组的第一端与第八开关管组的第二端相连接作为所述NOTCH的第二输出端。
4.根据权利要求1或2所述的低噪声低纹波型斩波稳定仪表放大器电路，其特征在于，所述Cascode Buffer1由MOS管NM3和NM4组成，Cascode Buffer2由MOS管NM5和NM6组成。
CN201820830037.0U 2018-05-31 2018-05-31 低噪声低纹波型斩波稳定仪表放大器电路 Expired - Fee Related CN208190608U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201820830037.0U CN208190608U (zh) 2018-05-31 2018-05-31 低噪声低纹波型斩波稳定仪表放大器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201820830037.0U CN208190608U (zh) 2018-05-31 2018-05-31 低噪声低纹波型斩波稳定仪表放大器电路

Publications (1)

Publication Number Publication Date
CN208190608U true CN208190608U (zh) 2018-12-04

Family

ID=64427815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201820830037.0U Expired - Fee Related CN208190608U (zh) 2018-05-31 2018-05-31 低噪声低纹波型斩波稳定仪表放大器电路

Country Status (1)

Country Link
CN (1) CN208190608U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078817A (zh) * 2021-03-29 2021-07-06 浙江大学 适用于迟滞控制高频双相Buck变换器的相间电流均衡控制系统
WO2024011740A1 (zh) * 2022-07-11 2024-01-18 杭州万高科技股份有限公司 带失调电压消除电路的斩波调制仪表放大器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078817A (zh) * 2021-03-29 2021-07-06 浙江大学 适用于迟滞控制高频双相Buck变换器的相间电流均衡控制系统
WO2024011740A1 (zh) * 2022-07-11 2024-01-18 杭州万高科技股份有限公司 带失调电压消除电路的斩波调制仪表放大器

Similar Documents

Publication Publication Date Title
CN108494370A (zh) 斩波稳定仪表放大器
CN107294501B (zh) 一种斩波放大电路装置及其实现方法
US9294048B2 (en) Instrumentation amplifier and signal amplification method
CN208190608U (zh) 低噪声低纹波型斩波稳定仪表放大器电路
CN107204747B (zh) 前端放大器电路
Xu et al. A 0.6 V 3.8 μW ECG/bio-impedance monitoring IC for disposable health patch in 40nm CMOS
CN110048683A (zh) 一种低噪声的斩波电流反馈仪表放大电路
Kim et al. Chopper-stabilized low-noise multipath operational amplifier with dual ripple rejection loops
Zhou et al. A low-power low-noise biomedical instrumentation amplifier using novel ripple-reduction technique
Zhang et al. High input impedance low-noise CMOS analog frontend IC for wearable electrocardiogram monitoring
CN203000929U (zh) 无耦合电容心电信号前置放大电路
Tian et al. A low-noise and low-power multi-channel ECG AFE based on orthogonal current-reuse amplifier
Huang et al. Design of a low electrode offset and high CMRR instrumentation amplifier for ECG acquisition systems
Pereira et al. Transitory recovery time of bio-potential amplifiers that include CMOS pseudo-resistors
Liu et al. A bio-IA with fast recovery and constant bandwidth for wearable bio-sensors
Huang et al. A ECG offset cancelling readout circuit using a current mode feedback loop technique
CN105305971B (zh) 一种减小输入电容的低噪前置放大器电路
CN106452381A (zh) 一种无耦合电容具有直流失调抑制功能的仪表放大器及其实现方法
Liu et al. A Low-power and Constant-bandwidth Analog Front End Based on Current-Reused DDA for Multi-Biosignal Acquisition
CN110338783A (zh) 一种超低功耗的ecg信号采集电路
TWI682626B (zh) 神經訊號放大器及多通道神經訊號放大系統
Zheng et al. A low-power chopper bandpass amplifier for biopotential sensors
Han et al. A 300kHz Bandwidth 1.66 nV/√ Hz Chopper Instrumentation Amplifier with Ripple Reduction Loop Using Multi-Rate Duty-Cycled Resistors
Khatavkar et al. Ultra low power ECG acquisition front-end with enhanced common mode rejection
CN114978053A (zh) 一种低噪声高输入阻抗放大器

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181204

CF01 Termination of patent right due to non-payment of annual fee