KR20210153240A - 온도 센서 및 이의 제어 방법 - Google Patents

온도 센서 및 이의 제어 방법 Download PDF

Info

Publication number
KR20210153240A
KR20210153240A KR1020200070071A KR20200070071A KR20210153240A KR 20210153240 A KR20210153240 A KR 20210153240A KR 1020200070071 A KR1020200070071 A KR 1020200070071A KR 20200070071 A KR20200070071 A KR 20200070071A KR 20210153240 A KR20210153240 A KR 20210153240A
Authority
KR
South Korea
Prior art keywords
code
temperature
voltage
correction
temperature sensor
Prior art date
Application number
KR1020200070071A
Other languages
English (en)
Inventor
최석환
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200070071A priority Critical patent/KR20210153240A/ko
Priority to US17/094,446 priority patent/US11815409B2/en
Priority to CN202110188656.0A priority patent/CN113782085A/zh
Publication of KR20210153240A publication Critical patent/KR20210153240A/ko
Priority to US18/495,542 priority patent/US20240053207A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K15/00—Testing or calibrating of thermometers
    • G01K15/005—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/02—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using thermoelectric elements, e.g. thermocouples
    • G01K7/021—Particular circuit arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술은 온도 센서 및 이의 제어 방법에 관한 것으로, 온도 센서는 온도에 따라 결정되는 전압 레벨을 갖는 온도 전압 및 온도 변화에도 일정한 전압 레벨을 갖는 기준 전압을 생성하는 전압 생성부, 온도 전압 및 기준 전압을 기초로 제1 코드를 생성하는 코드 생성부 및 제1 코드 및 보정 파라미터를 기초로 제2 코드를 생성하는 코드 보정부를 포함한다.

Description

온도 센서 및 이의 제어 방법{TEMPERATURE SENSOR AND METHOD FOR CONTROLLING THE THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로는 온도 센서를 구비한 전자 장치 및 이의 제어 방법에 관한 것이다.
메모리 장치는 데이터를 저장하는 장치로, 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리 장치(Nonvolatile memory device)로 구분된다. 휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치에는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등이 있다.
불휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리 장치이다. 불휘발성 메모리 장치에는 플래시 메모리, ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등이 있다. 플래시 메모리는 크게 노어 타입과 낸드(NAND) 타입으로 구분된다.
메모리 장치에는 퍼포먼스의 최적화를 위하여 온도 정보를 제공하는 DTS (Digital Temperature Sensor)를 포함할 수 있다. DTS가 제공하는 온도 정보는 메모리 장치의 최적화를 위하여 제공되는 정보이므로, 매우 높은 정확도로 제공되어야 한다.
다만, DTS에서 온도에 따른 전압을 생성해내는 아날로그 회로, 생성된 전압을 디지털로 변환시켜주는 ADC (Analog to Digital Converter) 및 주변 회로 등에서 발생하는 변수로 인하여 동일한 온도에 대하여 칩마다 동일한 코드가 출력되지 않는 오류가 존재할 수 있다. 이러한 오류는 크게 오프셋 에러(Offset Error) 및 게인 에러(Gain Error)로 두가지로 발생할 수 있으며, 주로 두가지 오류가 동시에 발생할 수 있다.
본 발명의 실시 예는 온도 정보를 생성하는 과정에서 발생한 오류를 보정할 수 있는 온도 센서 및 이의 제어 방법을 제공한다.
본 발명의 실시 예에 따른 온도 센서는 온도에 따라 결정되는 전압 레벨을 갖는 온도 전압 및 온도 변화에도 일정한 전압 레벨을 갖는 기준 전압을 생성하는 전압 생성부, 상기 온도 전압 및 상기 기준 전압을 기초로 제1 코드를 생성하는 코드 생성부 및 상기 제1 코드 및 보정 파라미터를 기초로 제2 코드를 생성하는 코드 보정부를 포함할 수 있다.
본 발명의 실시 예에 따른 온도 센서의 제어 방법은 온도에 따라 결정되는 전압 레벨을 갖는 온도 전압 및 온도 변화에도 일정한 전압 레벨을 갖는 기준 전압을 생성하는 단계, 상기 온도 전압 및 상기 기준 전압을 기초로 제1 코드를 생성하는 단계 및 상기 제1 코드 및 보정 파라미터를 기초로 제2 코드를 생성하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 온도 센서의 제어 방법은 제1 온도에서 센싱한 전압 레벨을 기초로 제1 테스트 코드를 생성하는 단계, 상기 제1 온도보다 낮은 제2 온도에서 센싱한 전압 레벨을 기초로 제2 테스트 코드를 생성하는 단계, 상기 제1 테스트 코드 및 상기 제2 테스트 코드의 레인지(range)를 산출하고, 상기 산출된 레인지를 기초로 게인 트림(gain trim)량을 산출하는 단계 및 상기 제1 테스트 코드를 상기 제1 온도에 따라 기설정된 제1 타겟 코드와 비교하여 오프셋 트림(offset trim)량을 산출하는 단계를 포함할 수 있다.
본 기술의 실시 예에 따르면, 온도에 따라 코드를 생성하는 과정에서 발생한 오류를 보정할 수 있는 온도 센서 및 이의 제어 방법이 제공된다.
도 1은 본 발명의 일 실시 예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시 예에 따른 메모리 장치를 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시 예에 따른 온도 센서를 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시 예에 따른 코드의 보정 방법을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시 예에 따른 온도 센서의 작동 타이밍을 설명하기 위한 타이밍 다이어그램이다.
도 6은 본 발명의 일 실시 예에 따른 온도 센서의 제어 방법을 설명하기 위한 흐름도이다.
도 7은 본 발명의 일 실시 예에 따른 온도 센서의 동작 순서를 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시 예에 따른 온도 센서의 테스트 모드를 설명하기 위한 흐름도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
명세서 전체에서, 어떤 부분이 다른 부분과 “연결”되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시 예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 1을 참조하면, 메모리 시스템(10000)은 메모리 장치(1000) 및 메모리 컨트롤러(2000)을 포함할 수 있다.
메모리 시스템(10000)은 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같이 호스트(3000)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
메모리 시스템(10000)은 호스트(3000)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장 장치 중 어느 하나로 제조될 수 있다. 예를 들면, 메모리 시스템(10000)은 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
메모리 시스템(10000)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 메모리 시스템(10000)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(waferlevel stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(1000)는 데이터를 저장할 수 있다. 메모리 장치(1000)는 메모리 컨트롤러(2000)의 제어에 응답하여 동작할 수 있다. 또한, 메모리 장치(1000)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다. 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC, 이하 MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC, 이하 TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있고, 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 또한, 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 실시 예에서, 페이지는 메모리 장치(1000)에 데이터를 저장하거나, 메모리 장치(1000)에 저장된 데이터를 리드하는 단위일 수 있고, 메모리 블록은 데이터를 지우는 단위일 수 있다.
실시 예에서, 메모리 장치(1000)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등으로 구현될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(1000)가 낸드 플래시 메모리인 경우를 가정하여 설명하였으나, 이에 국한되지 않고 다양한 메모리 장치(1000)로 구현될 수 있다.
메모리 장치(1000)는 낸드 플래시 메모리일 수 있다. 메모리 장치(1000)는 메모리 컨트롤러(2000)로부터 커맨드 및 어드레스를 수신할 수 있다. 메모리 장치(1000)는 메모리 셀 어레이 중 수신된 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 선택된 영역을 액세스한다는 것은 선택된 영역에 대해서 수신된 커맨드에 해당하는 동작을 수행함을 의미할 수 있다. 예를 들면, 메모리 장치(1000)는 쓰기 동작(프로그램 동작), 리드 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 메모리 장치(1000)는 어드레스에 의해 선택된 영역에 데이터를 프로그램할 수 있다. 리드 동작 시에, 메모리 장치(1000)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 수 있다. 소거 동작 시에, 메모리 장치(1000)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 수 있다.
다른 실시 예에서, 메모리 장치(1000)는 다이나믹 랜덤 액세스 메모리(Dynamic RAM)일 수 있다. 메모리 장치(1000)는 메모리 컨트롤러(2000)로부터 커맨드 및 어드레스를 수신할 수 있다. 메모리 장치(1000)는 메모리 셀 어레이 중 수신된 어드레스에 의해 선택된 영역을 액세스하도록 구성될 수 있다. 선택된 영역을 액세스한다는 것은 선택된 영역에 대해서 수신된 커맨드에 해당하는 동작을 수행함을 의미할 수 있다. 예를 들면, 메모리 장치(1000)는 데이터 입출력 동작 또는 리프레시(refresh) 동작을 수행할 수 있다. 데이터 입출력 동작은 메모리 장치(1000)는 어드레스에 의해 선택된 영역에 데이터를 저장하기 위해 데이터를 입력받거나, 저장된 데이터를 출력하여 읽는 동작일 수 있다. 리프레시(refresh) 동작은 메모리 장치(1000)는 저장된 데이터를 보존하기 위한 동작일 수 있다.
메모리 장치(1000)는 메모리 셀을 포함할 수 있다. 메모리 컨트롤러(2000)의 제어에 응답하여 메모리 장치(1000)는 메모리 셀에 대한 내부 동작을 수행할 수 있다. 메모리 셀에 대한 내부 동작은 프로그램 동작, 리드 동작 또는 소거 동작 중에 적어도 하나를 포함할 수 있다. 다른 실시 예에서, 메모리 셀에 대한 내부 동작은 데이터 입출력 동작 또는 리프레시(refresh) 동작 중에 적어도 하나를 포함할 수 있다.
메모리 컨트롤러(2000)는 메모리 시스템(10000)의 전반적인 동작을 제어할 수 있다. 메모리 시스템(10000)에 전원이 인가되면, 메모리 컨트롤러(2000)는 펌웨어(firmware, FW)를 실행할 수 있다. 펌웨어(FW)는 호스트(3000)로부터 입력된 요청을 수신하거나 호스트(3000)로 응답을 출력하는 호스트 인터페이스 레이어(Host Interface Layer, HIL), 호스트(3000)의 인터페이스와 메모리 장치(1000)의 인터페이스 사이의 동작의 관리하는 플래시 변환 레이어(Flash Translation Layer, FTL) 및 메모리 장치(1000)에 커맨드를 제공하거나, 메모리 장치(1000)로부터 응답을 수신하는 플래시 인터페이스 레이어(Flash Interface Layer, FIL)를 포함할 수 있다.
메모리 컨트롤러(2000)는 호스트(3000)로부터 데이터와 논리 어드레스(Logical Address, LA)를 입력 받고, 논리 블록 어드레스를 메모리 장치(1000)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 어드레스(Physical Address, PA)로 변환할 수 있다. 논리 어드레스는 논리 블록 어드레스(Logical Block Address, LBA)일 수 있고, 물리 어드레스는 물리 블록 어드레스(Physical Block Address, PBA)일 수 있다.
메모리 컨트롤러(2000)는 호스트(3000)의 요청에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(1000)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(2000)는 프로그램 커맨드, 물리 블록 어드레스 및 데이터를 메모리 장치(1000)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(2000)는 리드 커맨드 및 물리 블록 어드레스를 메모리 장치(1000)에 제공할 수 있다. 소거 동작 시, 메모리 컨트롤러(2000)는 소거 커맨드 및 물리 블록 어드레스를 메모리 장치(1000)에 제공할 수 있다.
또는, 메모리 컨트롤러(2000)는 호스트(3000)로부터의 요청과 무관하게 자체적으로 프로그램 동작, 리드 동작 또는 소거 동작을 수행하도록 메모리 장치(1000)를 제어할 수 있다. 예를 들면, 메모리 컨트롤러(2000)는 웨어 레벨링(wear leveling), 가비지 컬렉션(garbage collection), 리드 리클레임(read reclaim) 등의 배경 동작(background operation)을 수행하기 위해 사용되는 프로그램 동작, 리드 동작 또는 소거 동작을 수행하도록 메모리 장치(1000)를 제어할 수 있다.
실시 예에서, 메모리 컨트롤러(2000)는 메모리 장치(1000)에 포함된 온도 센서(100)를 제어할 수 있다. 구체적으로, 메모리 컨트롤러(2000)는 온도 측정 커맨드를 생성할 수 있고, 생성된 온도 측정 커맨드를 이용하여 메모리 장치(1000)에 포함된 온도 센서(100)가 메모리 장치(1000)의 온도를 감지하도록 온도 센서(100)를 제어할 수 있다.
실시 예에서, 메모리 장치(1000)가 내부 동작을 수행함에 따라, 메모리 장치(1000)의 내부 온도가 변할 수 있다. 내부 온도는 메모리 장치(1000)의 온도에 대응되거나, 또는 메모리 셀 어레이의 온도에 대응될 수 있다. 메모리 장치(1000)가 내부 동작을 많이 수행할 수록 메모리 장치(1000)의 내부 온도가 증가할 수 있다. 메모리 장치(1000)의 내부 온도가 지나치게 높아지면 메모리 장치(1000)가 열화될 가능성이 높아질 수 있다. 즉, 메모리 장치(1000)의 내부 동작이 페일(fail)될 확률이 증가하므로, 메모리 장치(1000)의 성능이 열화될 수 있다. 따라서, 메모리 컨트롤러(2000)는 메모리 장치(1000)의 내부 동작이 수행될 때마다 온도를 측정하도록 온도 센서(100)를 제어할 수 있다. 그리고, 내부 온도가 지나치게 높아지는 경우, 메모리 컨트롤러(2000)는 메모리 장치(1000)의 내부 온도가 감소되도록 메모리 장치(1000)의 내부 동작을 제한할 수 있다. 메모리 컨트롤러(2000)는 메모리 장치(1000)의 내부 동작을 제한함으로써, 메모리 장치(1000)의 내부 온도가 낮아지도록 메모리 장치(1000)를 제어할 수 있다.
온도 센서(100)는 디지털 온도 센싱 회로(Digital Temperature Sensing Circuit)로 구현되어 온도를 디지털 신호인 코드(CODE)로 변환하여 출력할 수 있다. 구체적으로, 온도 센서(100)는 온도에 대응되는 코드를 출력할 수 있고, 출력된 코드를 메모리 장치(1000) 또는 메모리 컨트롤러(2000) 로 전송할 수 있다.
그리고, 온도 센서(100)는 메모리 장치(1000) 또는 메모리 컨트롤러(2000)로부터 송신되는 명령어(예컨대, 온도 측정 커맨드)에 응답하여 메모리 장치(1000) 또는 메모리 시스템(10000)의 온도를 감지하고 감지된 온도에 대응되는 코드를 출력할 수 있다. 또는, 온도 센서(100)는 메모리 장치(1000) 또는 메모리 컨트롤러(2000)로부터 송신되는 명령어와 상관없이 일정한 시간에 따라 메모리 장치(1000) 또는 메모리 시스템(10000)의 온도를 감지하고 코드를 출력하는 동작을 수행할 수 있다. 구체적으로, 온도 센서(100)는 일정한 주기에 따라 온도를 감지하고 코드를 출력하는 동작을 수행할 수 있다. 메모리 장치(1000) 또는 메모리 컨트롤러(2000)는 온도 센서(100)로부터 출력된 코드에 기초하여 메모리 장치(1000) 또는 메모리 컨트롤러(2000) 온도를 식별할 수 있다.
호스트(3000)는 USB(Universal Serial Bus), SATA(Serial AT Attachment), SAS(Serial Attached SCSI), HSIC(High Speed Interchip), SCSI(Small Computer System Interface), PCI(Peripheral Component Interconnection), PCIe(PCI express), NVMe(NonVolatile Memory express), UFS(Universal Flash Storage), SD(Secure Digital), MMC(MultiMedia Card), eMMC(embedded MMC), DIMM(Dual In-line Memory Module), RDIMM(Registered DIMM), LRDIMM(Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 메모리 시스템(10000)와 통신할 수 있다.
한편, 도 1에서는 온도 센서(100)가 메모리 장치(1000)에 포함되는 형태로 도시하였으나, 이는 일 실시 예에 불과하고, 구현시에는 온도 센서(100)가 메모리 장치(1000)에 부착되거나 하나의 온도 센서(100)에 복수의 메모리 장치(1000)가 연결되는 형태로 구현될 수 있으며, 온도 센서(100)는 별개의 전자 장치로 구현될 수도 있다.
도 2는 본 발명의 일 실시 예에 따른 메모리 장치를 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(1000)는 메모리 셀 어레이(1100), 주변 회로(1200), 제어 로직(1300) 및 온도 센서(100)를 포함할 수 있다. 도 2는 설명의 편의를 위하여 메모리 장치(1000)가 낸드 플래시 메모리인 경우를 가정하여 설명하였으나, 이에 국한되지 않고 다양한 메모리 장치(1000)로 구현될 수 있다.
메모리 셀 어레이(1100)는 복수의 메모리 블록들(BLK1~BLKz)을 포함할 수 있다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 로우 디코더(1210)에 연결될 수 있다. 그리고, 복수의 메모리 블록들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLn)을 통해 페이지 버퍼 그룹(1230)에 연결될 수 있다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함할 수 있다. 실시 예로서, 복수의 메모리 셀들은 비휘발성 메모리 셀들일 수 있다. 같은 워드라인에 연결된 메모리 셀들은 하나의 페이지로 정의될 수 있다. 즉, 메모리 셀 어레이(1100)는 다수의 물리 페이지들로 구성될 수 있다. 따라서, 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다.
메모리 셀 어레이(1100)에 포함된 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
주변 회로(1200)는 제어 로직(1300)의 제어에 따라 메모리 셀 어레이(1100)의 선택된 영역에 프로그램 동작, 리드 동작 또는 소거 동작을 수행하도록 구성될 수 있다. 주변 회로(1200)는 메모리 셀 어레이(1100)를 구동할 수 있다. 예를 들어, 주변 회로(1200)는 제어 로직(1300)의 제어에 따라 행 라인들(RL) 및 비트 라인들(BL1~BLn)에 다양한 동작 전압들을 인가하거나, 인가된 전압들을 디스차지 할 수 있다.
주변 회로(1200)는 로우 디코더(1210), 메인 전압 생성부(1220), 페이지 버퍼 그룹(1230), 컬럼 디코더(1240), 입출력 회로(1250) 및 센싱 회로(1260)를 포함할 수 있다.
주변 회로(1200)는 메모리 셀 어레이(1100)를 구동할 수 있다. 예를 들어, 주변 회로(1200)는 프로그램 동작, 리드 동작 및 소거 동작을 수행하도록 메모리 셀 어레이(1100)를 구동할 수 있다.
로우 디코더(1210)는 행 라인들(RL)을 통해 메모리 셀 어레이(1100)에 연결될 수 있다. 행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다. 실시 예에서, 워드라인들은 노멀 워드라인들과 더미 워드라인들을 포함할 수 있다. 행 라인 들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
로우 디코더(1210)는 제어 로직(1300)의 제어에 응답하여 동작하도록 구성될 수 있다. 로우 디코더(1210)는 제어 로직(1300)으로부터 로우 어드레스(RADD)를 수신할 수 있다. 그리고, 로우 디코더(1210)는 로우 어드레스(RADD)를 디코딩하도록 구성될 수 있다. 로우 디코더(1210)는 디코딩된 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택할 수 있다. 또한, 로우 디코더(1210)는 디코딩된 어드레스에 따라 메인 전압 생성부(1220)가 생성한 전압들을 적어도 하나의 워드라인(WL)에 인가하도록 선택된 메모리 블록의 적어도 하나의 워드라인을 선택할 수 있다.
예를 들어, 프로그램 동작 시에, 로우 디코더(1210)는 선택된 워드라인에 프로그램 전압을 인가하고 비선택된 워드라인들에 프로그램 전압보다 낮은 레벨의 프로그램 패스 전압을 인가할 수 있다. 프로그램 검증 동작 시에, 로우 디코더(1210)는 선택된 워드라인에 검증 전압을 인가하고 비선택된 워드라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 수 있다. 리드 동작 시에, 로우 디코더(121)는 선택된 워드라인에 리드 전압을 인가하고, 비선택된 워드라인들에 리드 전압보다 높은 리드 패스 전압을 인가할 수 있다.
실시 예에서, 메모리 장치(1000)의 소거 동작은 메모리 블록 단위로 수행될 수 있다. 소거 동작 시에 로우 디코더(1210)는 디코딩된 어드레스에 따라 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 로우 디코더(1210)는 선택된 메모리 블록에 연결되는 워드라인들에 접지 전압을 인가할 수 있다.
메인 전압 생성부(1220)는 제어 로직(1300)의 제어에 응답하여 동작할 수 있다. 메인 전압 생성부(1220)는 메모리 장치(1000)에 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 발생하도록 구성될 수 있다. 구체적으로, 메인 전압 생성부(1220)는 동작 신호(OPSIG)에 응답하여 프로그램, 리드 및 소거 동작들에 사용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 예를 들어, 메인 전압 생성부(1220)는 제어 로직(1300)의 제어에 응답하여 프로그램 전압, 검증 전압, 패스 전압, 리드 전압 및 소거 전압 등을 생성할 수 있다.
실시 예로서, 메인 전압 생성부(1220)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 메인 전압 생성부(1220)에서 생성된 내부 전원 전압은 메모리 장치(1000)의 동작 전압으로서 사용될 수 있다. 즉, 메인 전압 생성부(1220)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다.
예를 들면, 메인 전압 생성부(1220)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(1300)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 수 있다. 생성된 복수의 전압들은 로우 디코더(1210)에 의해 메모리 셀 어레이(1100)에 공급될 수 있다.
또한, 메인 전압 생성부(1220)는 밴드갭 레퍼런스(Bandgap Reference)를 포함할 수 있고, 메인 전압 생성부(1220)는 온도에 독립적이고 회로 부하에 관계 없이 일정한 고정 전압을 온도 센서(100)에 제공할 수 있다. 즉, 메인 전압 생성부(1220)는 온도 센서(100)가 온도에 따른 코드를 생성할 수 있도록 고정 전압을 온도 센서(100)에 제공할 수 있다.
한편, 도 2 및 도 3에는 메인 전압 생성부(1220)와 전압 생성부(110)를 별개의 형태로 도시하였으나, 이는 일 실시 예에 불과하며 구현시에는 메인 전압 생성부(1220)가 후술하는 도 3의 전압 생성부(110)를 포함하는 형태로도 구현될 수 있다.
페이지 버퍼 그룹(1230)은 제1 내지 제n 페이지 버퍼들(PB1~PBn)을 포함할 수 있다. 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 각각 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 메모리 셀 어레이(1100)에 연결될 수 있다. 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 제어 로직(1300)의 제어에 응답하여 동작할 수 있다. 구체적으로, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들면, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 수신된 데이터를 임시로 저장하거나, 리드 또는 검증 동작 시, 비트 라인들(BL1~BLn)의 전압 또는 전류를 센싱(sensing)할 수 있다.
구체적으로, 프로그램 동작 시, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 선택된 워드라인에 프로그램 펄스가 인가될 때, 데이터 입출력 회로(1250)를 통해 수신한 데이터(DATA)를 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 선택된 메모리 셀들에 전달할 수 있다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램 될 수 있다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트 라인과 연결된 메모리 셀은 상승된 문턱전압을 가질 수 있다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트 라인과 연결된 메모리 셀의 문턱전압은 유지될 수 있다. 프로그램 검증 동작 시에, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 메모리 셀들로부터 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 페이지 데이터를 읽을 수 있다.
리드 동작 시, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 선택된 페이지의 메모리 셀들로부터 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 컬럼 디코더(1240)의 제어에 따라 데이터 입출력 회로(1250)로 출력할 수 있다.
소거 동작 시에, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 제1 내지 제n 비트 라인들(BL1~BLn)을 플로팅(floating) 시킬 수 있다.
컬럼 디코더(1240)는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(1250)와 페이지 버퍼 그룹(1230) 사이에서 데이터를 전달할 수 있다. 예를 들면, 컬럼 디코더(1240)는 데이터 라인들(DL)을 통해 제1 내지 제n 페이지 버퍼들(PB1~PBn)과 데이터를 주고받거나, 컬럼 라인들(CL)을 통해 입출력 회로(1250)와 데이터를 주고받을 수 있다.
입출력 회로(1250)는 메모리 컨트롤러(2000)로부터 전달받은 커맨드(CMD) 및 어드레스(ADDR)를 제어 로직(1300)에 전달하거나, 데이터(DATA)를 컬럼 디코더(1240)와 주고받을 수 있다. 실시 예에서, 입출력 회로(1250)를 통해 온도에 대한 코드가 메모리 컨트롤러(2000)에 전달될 수 있다. 코드는 온도 센서(100)가 측정한 메모리 장치(1000)의 내부 온도를 측정한 값을 의미할 수 있다.
센싱 회로(1260)는 리드 동작(read operation) 또는 검증 동작(verify operation)시, 허용 비트 신호(VRYBIT)에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(1230)으로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
제어 로직(1300)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS), 허용 비트(VRYBIT) 및 온도 센서 제어 신호(DTS_CMD)를 출력하여 주변 회로(1200) 및 온도 센서(100)를 제어할 수 있다. 또한, 제어 로직(1300)은 패스 또는 페일 신호(PASS 또는 FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있고, 온도 센서(100)로부터 출력되는 코드에 기초하여 메모리 장치(1000)의 온도 정보를 식별할 수 있다.
여기서, 코드(CODE)는 비트 수가 높을수록 고해상도(high resolution)로 구현될 수 있다. 해상도는 실제적인 온도와 생성된 코드가 나타내는 온도의 차이를 의미할 수 있다. 예를 들어, 해상도가 낮은 경우에, 실제적인 내부 온도가 5℃인 경우에 코드는 0으로 표현되고, 실제적인 내부 온도가 10℃인 경우에 코드는 1로 표현될 수 있다. 반면에 해상도가 높은 경우에, 실제적인 내부 온도가 5℃인 경우에 코드는 0으로 표현되고, 실제적인 내부 온도가 10℃인 경우에 5로 표현될 수 있다. 즉, 해상도가 높을수록 동일한 온도 차이에서의 출력되는 코드의 차이가 크므로, 실제적인 온도와 생성된 코드가 나타내는 온도의 차이는 작아지고, 코드에 대응되는 실제적인 내부 온도가 정확하게 표현될 수 있다.
온도 센서(100)는 온도 센서 제어 신호(DTS_CMD)에 응답하여 온도에 대응되는 코드를 생성할 수 있다. 온도 센서 제어 신호(DTS_CMD)는 기설정된 주기로 일정하게 생성될 수 있고, 메모리 장치(1000)의 내부 동작이 수행됨에 따라 온도 센서 제어 신호(DTS_CMD)가 생성될 수 있다.
한편, 도 2에서는 온도 센서(100)가 메모리 장치(1000)의 내부에 위치하는 것으로 도시되었으나, 온도 센서(100)는 메모리 장치(1000)의 외부에 위치하는 형태로 구현될 수 있다. 온도 센서(100)의 구체적인 구성 및 동작은 도 3을 참고하여 자세하게 설명하도록 한다.
도 3은 본 발명의 일 실시 예에 따른 온도 센서를 설명하기 위한 도면이다.
도 3을 참조하면, 온도 센서(100)는 전압 생성부(110), 코드 생성부(120) 및 코드 보정부(130)를 포함할 수 있다. 온도 센서(100)의 각 구성의 동작을 구체적으로 설명하면 다음과 같다.
온도 센서(100)는 온도 센서 제어 신호(DTS_CMD)에 응답하여 온도에 따른 코드를 생성할 수 있다. 여기서, 온도 센서 제어 신호(DTS_CMD)는 기설정된 주기로 생성될 수 있고, 온도 센서(100)는 일정한 주기에 따라 온도 센서 제어 신호(DTS_CMD)를 수신할 수 있다. 또는, 온도 센서 제어 신호(DTS_CMD)는 메모리 장치(1000)의 내부 동작이 수행됨에 따라 온도 센서(100)로 입력될 수 있다.
전압 생성부(110)는 수신한 온도 센서 제어 신호(DTS_CMD)에 응답하여 온도 전압 및 기준 전압을 생성할 수 있다. 구체적으로, 전압 생성부(110)는 메인 전압 생성부(1220)로부터 수신한 전압을 이용하여, 온도에 따라 결정되는 전압 레벨을 갖는 온도 전압(VCTAT) 및 온도 변화에도 일정한 전압 레벨을 갖는 기준 전압(VREF)을 생성할 수 있다.
전압 생성부(110)에서 생성되는 온도 전압(VCTAT)은 온도에 대응되는 전압으로, 온도 변화에 따라 전압 레벨이 상승하거나 감소하는 전압으로 설정될 수 있다. 전압 생성부(110)는 온도 변화에 따라 threshold 전압이 변하는 transistor 또는 온도 변화에 따라 저항 값이 변하는 저항을 포함할 수 있고, 전압 생성부(110)는 온도 변화에 따라 threshold 전압이 변하는 transistor 또는 온도 변화에 따라 저항 값이 변하는 저항을 이용하여 온도 전압(VCTAT)을 생성할 수 있다.
한편, 전압 생성부(110)에서 생성되는 기준 전압(VREF)는 온도 변화에 무관하게 일정한 전압 레벨을 갖는 전압으로 설정될 수 있다. 구체적으로, 기준 전압(VREF)는 상대적으로 고전압인 VREF+와 상대적으로 저전압인 VREF-를 포함할 수 있다. 그리고, 전압 생성부(110)는 온도 변화에 무관하게 일정한 전위를 갖도록 하는 밴드갭(Band gap) 전압 생성 회로 또는 위들러(widlar) 전압 생성 회로를 포함하는 형태로 구현될 수 있다.
코드 생성부(120)는 전압 생성부(110)로부터 수신한 온도 전압(VCTAT) 및 기준 전압(VREF)를 기초로 제1 코드를 생성할 수 있다. 여기서, 온도 전압(VCTAT) 및 기준 전압(VREF)은 메모리 장치(1000)의 내부 온도 정보를 포함하는 아날로그 값일 수 있고, 제1 코드는 온도에 대응되는 디지털 값일 수 있다. 따라서, 코드 생성부(120)는 아날로그 신호인 온도 전압(VCTAT) 및 기준 전압(VREF)을 디지털 신호인 코드로 변경하는 ADC(Analog to Digital Converter)로 구현될 수 있다.
한편, 코드 생성부(120)에서 생성된 제1 코드는, 메인 전압 생성부(1220)에서 전압 생성부(110)로 전압을 제공하는 과정, 전압 생성부(110)에서 온도를 센싱하여 온도 전압(VCTAT)을 생성하거나 일정한 기준 전압(VREF)을 생성하는 과정, 또는 코드 생성부(120)에서 코드를 생성하는 과정 등에서 차이가 발생할 수 있고, 이러한 차이는 동일한 온도에 대하여 메모리 장치(1000)마다 동일한 코드가 출력되지 않는 오류를 발생시킬 수 있다. 오류는 오프셋 에러(Offset Error) 및 게인 에러(Gain Error)의 2가지 형태로 발생할 수 있으며, 메모리 장치(1000)에서는 2가지 오류가 동시에 발생할 수 있다. 오류에 대한 상세한 설명은 도 4를 참조하여 후술하기로 한다.
코드 보정부(130)는 제1 코드를 생성하는 과정에서 발생한 오류에 대하여 보정을 수행하여 보정된 제2 코드를 생성할 수 있다. 구체적으로, 코드 보정부(130)는 코드 생성부(120)로부터 수신한 제1 코드 및 메모리 장치(1000)에 대한 보정 파라미터를 기초로 제2 코드를 생성할 수 있다.
본 개시의 일 실시 예에 따르면, 메모리 장치(1000)에 대한 보정 파라미터는 테스트 모드 또는 테스트 단계에서 산출될 수 있다. 여기서, 테스트 모드 또는 테스트 단계는 코드 생성부(120)에서 출력되는 코드를 기초로 보정 파라미터를 산출하고, 온도 센서(100)가 유저 모드로 동작하기 위해 수행되는 예비적인 동작 모드 또는 단계일 수 있다.
그리고, 유저 모드는 보정 파라미터가 산출된 후, 온도 센서(100)가 보정된 코드를 생성하는 일반적인 모드일 수 있다. 그리고, 테스트 모드에서 메모리 컨트롤러(2000)는 보정 파라미터를 산출하기 위한 연산을 수행할 수 있다.
보정 파라미터는 게인 보정을 수행하기 위한 게인 트림(Gain Trim)량과 오프셋 보정을 수행하기 위한 오프셋 트림(Offset Trim)량을 포함할 수 있다.
게인 트림량은 게인 에러를 보정하기 위한 보정 파라미터일 수 있다. 게인 트림량은 테스트 단계에서 제1 온도에서 생성되는 제1 테스트 코드 및 제2 온도에서 생성되는 제2 테스트 코드 간의 차이를 기준 값과 비교하여 결정될 수 있다. 여기서, 제1 테스트 코드 및 제2 테스트 코드는 테스트 모드에서 코드 생성부(120)에서 생성된 제1 코드일 수 있다.
게인 트림량은 제1 온도 및 제2 온도에 따른 기준 값에 기초하여 결정될 수 있다. 구체적으로, 게인 트림량은 제1 온도에 따라 기설정된 제1 타겟 코드 및 제2 온도에 따라 기설정된 제2 타켓 코드 간의 차이와 제1 테스트 코드 및 제2 테스트 코드 간의 차이를 비교하여 결정될 수 있다. 예를 들어, 제1 온도에 따라 기설정된 제1 타겟 코드가 “CH”이고, 제2 온도에 따라 기설정된 제2 타켓 코드가 “CC”일 때, 타겟 코드 간의 차이는 “CC-CH”이고, 제1 온도에서 생성되는 제1 테스트 코드가 “DH”이고, 제2 온도에서 생성되는 제2 테스트 코드가 “DC”일 때, 테스트 코드 간의 차이는 “DC-DH”일 수 있다. 여기서, 게인 트림량(a)은 (CC-CH)/(DC-DH)일 수 있다.
여기서, 타겟 코드는 온도에 따라 기설정된 코드로, 온도에 설정되는 바람직한 값 또는 목표 값일 수 있다. 그리고, 타겟 코드는 룩업 테이블 형태로 메모리 장치(1000) 또는 메모리 컨트롤러(2000)에 저장될 수 있다.
온도 타겟 코드
-40℃ 511
-39.6875℃ 510
-39.375 509
-30℃ 479
86.875℃ 105
119.6875℃ 0
표 1을 참조하면, 본 발명에 따른 룩업 테이블의 일 실시 예가 도시되어 있다. 온도 센서(100)를 포함하는 전자 장치(예컨대, 메모리 장치(1000))는 -40℃ 내지 120℃의 온도 레인지(temperature range)에서 동작할 수 있고, 온도 센서(100)는 -40℃ 내지 120℃의 온도 레인지에서 온도를 감지할 수 있다. 또는, 온도 센서(100)의 사양(specification) 또는 전자 장치(예컨대, 메모리 장치(1000))의 쓰로틀링 온도(throttling temperature)에 따라 온도 레인지가 결정될 수도 있다.
그리고, 타겟 코드는 9 bit(512 코드)에 대응되는 해상도(resolution)로 설정될 수 있다. 동일한 온도 레인지에 높은 비트 수의 코드를 매핑(mapping)할 경우, 코드 차이에 따른 온도 차가 작아질 수 있다. 그리고, 동일한 온도 레인지에 높은 비트 수를 매핑하여 고해상도로 구현될 수 있다. 예를 들어, 온도 레인지가 160℃이고 9bit에 대응되는 512 코드가 매핑되면, 코드 차이에 따른 온도 차이는 0.3125(℃/Code)일 수 있다.
그리고, 온도에 대응되는 타겟 코드는 역순으로 매핑될 수 있다. 예를 들어, 온도 -40℃에 타겟 코드 511이 매핑되고, 온도 120℃에 타겟 코드 0이 매핑될 수 있다.그리고, 코드 보정부(130)는 테스트 모드에서 결정된 게인 트림량을 기초로, 유저 모드에서 제2 코드의 생성 범위가 기설정된 온도 범위에 대응되도록 제1 코드에 게인 보정을 수행하여 제2 코드를 생성할 수 있다. 여기서, 게인 보정은 제1 코드에 게인 트림량을 곱하는 보정일 수 있다.
오프셋 트림량은 오프셋 에러를 보정하기 위한 보정 파라미터일 수 있다. 오프셋 트림량은 테스트 모드에서 제1 온도에서 생성되는 제1 테스트 코드 및 제1 온도에 따라 기설정된 제1 타겟 코드에 기초하여 결정될 수 있다. 예를 들어, 제1 온도에 따라 기설정된 제1 타겟 코드가 “CH”이고, 제1 테스트 코드가 “DH”일 때, 오프셋 트림량은 “CH-DH”일 수 있다.
그리고, 코드 보정부(130)는 테스트 모드에서 결정된 오프셋 트림량을 기초로, 유저 모드에서 제1 온도에서 생성되는 제2 코드가 제1 온도에 따라 기설정된 제1 타겟 코드에 대응되도록 제1 코드에 오프셋 보정을 수행하여 제2 코드를 생성할 수 있다. 여기서, 오프셋 보정은 제1 코드에 오프셋 트림량을 가산하는 보정일 수 있다.
코드 보정부(130)는 제1 코드에 게인 보정 및 오프셋 보정을 모두 수행하여 제2 코드를 생성할 수 있다. 구체적으로, 코드 보정부(130)는 하기의 수학식 1에 기초하여 제2 코드를 생성할 수 있다.
[수학식 1]
Y=(X-DH)*a+CH이고,
a=(CC-CH)/(DC-DH)이며,
여기서, X는 제1 코드이고, Y는 제2 코드일 수 있다. 그리고, DH는 제1 온도에서 생성되는 제1 테스트 코드이고, DC는 제2 온도에서 생성되는 제2 테스트 코드이고, CH는 제1 온도에 대응되는 타겟 코드이며, CC는 제2 온도에 대응되는 타겟 코드일 수 있다.
도 4는 본 발명의 일 실시 예에 따른 코드의 보정 방법을 설명하기 위한 도면이다. 설명의 편의를 위하여, 도 4에 도시된 코드는 비트 수가 9 bit인 경우의 해상도로 구현된 것을 가정하여 설명한다.
도 4를 참조하면, 제1 그래프(41) 내지 제4 그래프(44)가 도시되어 있다.
제1 그래프(41)는 제1 온도 내지 제2 온도에서 생성되는 제1 코드가 도식화된 그래프일 수 있다. 구체적으로, 제1 그래프(41)는 제1 온도에서 생성된 제1 테스트 코드(DH) 및 제2 온도에 생성된 제2 테스트 코드(DC)를 기초로 도식화된 그래프일 수 있다. 여기서, 제1 테스트 코드(DH) 및 제2 테스트 코드(DC)는 테스트 모드에서 생성된 제1 코드일 수 있다.
그리고, 제1 코드는 오프셋 에러(Offset Error) 및 게인 에러(Gain Error)를 포함할 수 있다.
여기서, 오프셋 에러는 특정 온도에서 목표로 하는 타겟 코드에서 일정 수치만큼 평행 이동되어 발생하는 에러일 수 있다. 예를 들어, 제1 온도에 대응되는 타겟 코드가 105임에도 불구하고, 실제로 제1 온도에서 생성되는 제1 코드가 125이므로, 오프셋 에러가 발생한 경우일 수 있다. 그리고, 게인 에러는 특정 온도 범위에서 형성되는 코드의 길이 또는 범위가 목표로 하는 타겟 코드의 길이 또는 범위보다 짧거나 길게 형성되어 발생하는 에러일 수 있다. 예를 들어, 제1 온도 내지 제2 온도에서 목표로 하는 타겟 코드의 길이가 479-105임에도 불구하고, 실제로 제1 온도 내지 제2 온도에서 생성되는 제1 코드의 길이는 430-125이므로, 게인 에러가 발생한 경우일 수 있다.
제2 그래프(42)는 제1 그래프(41)에 제1 오프셋 보정이 수행된 그래프일 수 있다. 여기서, 제1 오프셋 보정은 제1 온도 내지 제2 온도에서 생성되는 제1 코드에서 제1 테스트 코드(DH)를 감산하여 제1 그래프(41)를 평행 이동시키는 보정일 수 있다. 예를 들어, 온도에 따라 출력되는 제1 코드가 X인 경우, 제1 오프셋 보정이 수행된 제2 그래프(42)는 X-DH에 대응될 수 있다.
제3 그래프(43)는 제2 그래프(42)에 게인 보정이 수행된 그래프일 수 있다. 여기서, 게인 보정은 제1 타겟 코드(CH) 및 제2 타겟 코드(CC)의 길이를 제1 온도 및 제2 온도에서 생성되는 제1 테스트 코드(DH) 및 제2 테스트 코드(DC)의 길이로 나눠 산출된 게인 트림량(a)을 제1 그래프(41)에 곱하여 코드의 길이를 변경하는 보정일 수 있다. 제2 그래프(42)에 게인 보정이 수행된 제3 그래프(43)는 (X-DH)*a에 대응될 수 있다. 여기서, 제1 타겟 코드(CH)는 제1 온도에 대응되고, 제2 타겟 코드(CC)는 제2 온도에 대응되도록 매핑된 목표 코드일 수 있다.
제4 그래프(44)는 제3 그래프(43)에 제2 오프셋 보정이 수행된 그래프일 수 있다. 여기서, 제2 오프셋 보정은 제3 그래프(43)에 제1 온도에 대응되는 제1 타겟 코드(CH)를 가산하여 제3 그래프(43)를 평행 이동시키는 보정일 수 있다. 제3 그래프(43)에 제2 오프셋 보정이 수행된 제4 그래프(44)는 (X-DH)*a+CH에 대응될 수 있다.
도 5는 본 발명의 일 실시 예에 따른 온도 센서의 작동 타이밍을 설명하기 위한 타이밍 다이어그램이다.
도 5를 참조하면, 온도 센서(100)는 제1 시점(t1)에 온도 제어 신호(DTS_CMD)를 수신하고, 온도 제어 신호(DTS_CMD)에 응답하여 온도를 감지하여 코드를 생성하는 동작을 수행할 수 있다. 구체적으로, 전압 생성부(110)는 제1 시점(t1)부터 동작하기 시작하여 온도 전압 및 기준 전압을 생성하고, 코드 생성부(120)는 제2 시점(t2)에서 제1 코드를 생성할 수 있다.
그리고, 코드 생성부(120)로부터 생성된 제1 코드는 코드 보정부(130)에서 보정되어 제2 코드가 생성될 수 있다. 구체적으로, 코드 보정부(130)는 제2 시점(t2) 이후에 코드 생성부(120)로부터 생성된 제1 코드를 수신하고, 수신된 제1 코드를 보정하는 동작을 수행할 수 있다. 코드 보정부(130)는 제3 시점(t3)에 보정 파라미터에 기초하여 제2 코드를 생성할 수 있다.
이후, 보정된 제2 코드는 제4 시점(t4)에 메모리 장치(1000)에 저장되거나, 메모리 컨트롤러(2000)로 전송될 수 있다.
도 6은 본 발명의 일 실시 예에 따른 온도 센서의 제어 방법을 설명하기 위한 흐름도이다.
온도 센서(100)는 온도 제어 신호(DTS_CMD)에 응답하여 온도에 따른 코드를 생성할 수 있다.
S610단계에서, 온도 센서(100)는 온도 전압 및 기준 전압을 생성할 수 있다. 구체적으로, 온도 센서(100)는 온도에 따라 결정되는 전압 레벨을 갖는 온도 전압 및 온도 변화에도 일정한 전압 레벨을 갖는 기준 전압을 생성할 수 있다. 여기서, 온도 전압은 온도에 대응되는 전압으로, 온도 변화에 따라 전압 레벨이 상승하거나 감소하는 전압으로 설정될 수 있다. 기준 전압는 온도 변화에 무관하게 일정한 전압 레벨을 갖는 전압으로 상대적으로 고전압인 VREF+와 상대적으로 저전압인 VREF-를 포함할 수 있다.
S620단계에서, 온도 센서(100)는 온도 전압 및 기준 전압을 기초로 제1 코드를 생성할 수 있다. 구체적으로, 온도 전압 및 기준 전압은 메모리 장치(1000)의 내부 온도 정보를 포함하는 아날로그 값일 수 있고, 제1 코드는 온도에 대응되는 디지털 값일 수 있다. 즉, 온도 센서(100)는 아날로그 신호인 온도 전압 및 기준 전압을 디지털 신호인 코드로 변경할 수 있다.
S630단계에서, 온도 센서(100)는 제1 코드 및 보정 파라미터를 기초로 제2 코드를 생성할 수 있다. 구체적으로, 온도 센서(100)는 제1 코드를 생성하는 과정에서 발생한 오류를 보정 파라미터를 이용하여 보정하여 제2 코드를 생성할 수 있다.
예를 들어, 온도 센서(100)는 제1 온도에서 생성되는 제1 테스트 코드 및 제2 온도에서 생성되는 제2 테스트 코드 간의 차이를 기준 값과 비교하여 결정된 게인 트림량를 기초로, 제2 코드의 생성 범위가 기설정된 온도 범위에 대응되도록 제1 코드에 게인 보정을 수행하여 제2 코드를 생성할 수 있다. 또는, 온도 센서(100)는 제1 온도에서 생성되는 제2 코드가 제1 온도에 따라 기설정된 제1 타겟 코드에 대응되도록 제1 코드에 오프셋 보정을 수행하여 제2 코드를 생성할 수 있다.
도 7은 본 발명의 일 실시 예에 따른 온도 센서의 동작 순서를 설명하기 위한 도면이다.
도 7을 참고하면, 온도 센서의 동작 순서는 테스트 모드(S710) 및 유저 모드(S720)를 포함할 수 있다.
테스트 모드(S710)는 온도 센서(100)에서 생성되는 제1 코드를 기초로 보정 파라미터를 산출하고, 온도 센서(100)가 유저 모드(S720)로 동작하기 위해 수행되는 예비적인 동작 모드일 수 있다. 즉, 테스트 모드(S710)에서는 보정 파라미터를 산출하기 위한 동작 및 연산이 수행될 수 있다.
S711단계에서, 온도 센서(100)는 제1 온도에서 제1 테스트 코드(DH)를 생성할 수 있다. 여기서, 테스트 코드는 테스트 모드에서 출력되는 코드로 보정되기 전의 코드인 제1 코드를 의미할 수 있다. 구체적으로, 보정 파라미터를 산출하기 위해 메모리 컨트롤러(2000)는 온도 센서 제어 신호(DTS_CMD)를 온도 센서(100)로 전송할 수 있고, 온도 센서(100)는 수신된 온도 센서 제어 신호(DTS_CMD)에 응답하여 제1 온도에서 제1 테스트 코드를 생성할 수 있다. 여기서, 제1 온도는 메모리 장치(1000) 및 메모리 시스템(10000)의 온도 중 비교적 높은 온도로 판단되는 하나의 온도가 선택될 수 있고, 선택된 온도를 테스트 온도로 이용할 수 있다. 예컨대, 메모리 장치(1000) 및 메모리 시스템(10000)이 일반적인 동작을 수행할 때 -40도에서 120도의 온도 범위를 형성할 수 있고, 87도가 제1 온도로 선택될 수 있다. 그리고, 메모리 장치(1000) 및 메모리 컨트롤러(2000)는 생성된 제1 테스트 코드(DH)를 저장할 수 있다.
S712단계에서, 온도 센서(100)는 제2 온도에서 제2 테스트 코드를 생성할 수 있다. 구체적으로, 보정 파라미터를 산출하기 위해 메모리 컨트롤러(2000)는 온도 센서 제어 신호(DTS_CMD)를 온도 센서(100)로 전송할 수 있고, 온도 센서(100)는 수신된 온도 센서 제어 신호(DTS_CMD)에 응답하여 제2 온도에서 제2 테스트 코드를 생성할 수 있다. 여기서, 제2 온도는 메모리 장치(1000) 및 메모리 시스템(10000)의 온도 중 비교적 낮은 온도로 판단되는 하나의 온도가 선택될 수 있고, 선택된 온도를 테스트 온도로 이용할 수 있다. 예컨대, 메모리 장치(1000) 및 메모리 시스템(10000)이 일반적인 동작을 수행할 때 -40도에서 120도의 온도 범위를 형성할 수 있고, -30도가 제2 온도로 선택될 수 있다. 그리고, 메모리 장치(1000) 및 메모리 컨트롤러(2000)는 생성된 제2 테스트 코드(DC)를 저장할 수 있다.
한편, S711단계 및 S712단계에서, 메모리 컨트롤러(2000)는 메모리 장치(1000) 또는 메모리 시스템(10000)의 온도를 변경하기 위해 메모리 장치(1000) 또는 메모리 시스템(10000)의 동작을 제어할 수 있다.
S713단계에서, 메모리 컨트롤러(2000)는 제1 테스트 코드 및 제2 테스트 코드에 기초하여 보정 파라미터를 계산할 수 있다. 여기서, 보정 파라미터는 오프셋 에러를 보정하기 위한 오프셋 트림량 및 게인 에러를 보정하기 위한 게인 트림량을 모두 포함할 수 있다. 구체적으로, 메모리 컨트롤러(2000)는 온도에 따라 매핑(mapping)된 코드를 제1 테스트 코드 및 제2 테스트 코드와 비교하여 산출할 수 있다. 예를 들어, 메모리 장치(1000) 또는 메모리 시스템(10000)의 일반적인 동작시 온도 범위가 -40도에서 120도로 형성되는 경우, -40도에 코드 값 511을 매핑하고 120도에 코드 값 0을 매핑할 수 있다. 여기서, 온도에 대응되도록 매핑된 코드는 온도 센서(100)가 출력 목표가 되는 코드로, 타겟 코드일 수 있다. 한편, 타겟 코드는 온도에 따라 순차적으로 매핑될 수도 있다. 예를 들어, -40도에 코드 값 0이 매핑되고, 120도에서 코드 값 511이 매핑될 수도 있다.
유저 모드(S720)는 보정 파라미터가 산출된 후, 온도 센서(100)가 보정된 코드를 생성하는 일반적인 모드일 수 있다. 한편, 유저 모드(S720)에 대하여는 도 6을 참조하여 상세히 설명하였는 바, 중복된 설명을 피하기 위하여 생략한다.
도 8은 본 발명의 일 실시 예에 따른 온도 센서의 테스트 모드를 설명하기 위한 흐름도이다.
S810단계에서, 온도 센서(100)는 제1 온도에서 센싱한 전압 레벨을 기초로 제1 테스트 코드를 생성할 수 있다.
S820단계에서, 온도 센서(100)는 제1 온도보다 낮은 제2 온도에서 센싱한 전압 레벨을 기초로 제2 테스트 코드를 생성할 수 있다.
S830단계에서, 온도 센서(100)는 제1 테스트 코드 및 제2 테스트 코드의 레인지(range)를 산출하고, 산출된 레인지를 기초로 게인 트림(gain trim)량을 산출할 수 있다. 구체적으로, 온도 센서(100)는 제1 온도에 따라 기설정된 제1 타겟 코드 및 제2 온도에 따라 기설정된 제2 타겟 코드의 차이를 기초로, 산출된 레인지를 비교하여 게인 트림량을 산출할 수 있다.
S840단계에서, 온도 센서(100)는 제1 테스트 코드를 제1 온도에 따라 기설정된 제1 타겟 코드와 비교하여 오프셋 트림(offset trim)량을 산출할 수 있다. 구체적으로, 온도 센서(100)는 제1 온도에 따라 기설정된 제1 타겟 코드를 제1 테스트 코드와 비교하여 오프셋 트림량을 산출할 수 있다.
한편, S840단계 이후에, 온도 센서(100)는 게인 트림량 및 오프셋 트림량을 기초로 보정된 코드를 생성하는 단계를 더 포함할 수 있다.
100: 온도 센서
110: 전압 생성부
120: 코드 생성부
130: 코드 보정부

Claims (20)

  1. 온도에 따라 결정되는 전압 레벨을 갖는 온도 전압 및 온도 변화에도 일정한 전압 레벨을 갖는 기준 전압을 생성하는 전압 생성부;
    상기 온도 전압 및 상기 기준 전압을 기초로 제1 코드를 생성하는 코드 생성부; 및
    상기 제1 코드 및 보정 파라미터를 기초로 제2 코드를 생성하는 코드 보정부;를 포함하는 온도 센서.
  2. 제1항에 있어서,
    상기 코드 보정부는,
    제1 온도에서 생성되는 제1 테스트 코드 및 제2 온도에서 생성되는 제2 테스트 코드 간의 차이를 기준 값과 비교하여 결정된 상기 보정 파라미터를 기초로, 상기 제2 코드의 생성 범위가 기설정된 온도 범위에 대응되도록 상기 제1 코드에 게인 보정을 수행하여 상기 제2 코드를 생성하는 온도 센서.
  3. 제2항에 있어서,
    상기 기준 값은,
    상기 제1 온도에 따라 기설정된 제1 타겟 코드 및 상기 제2 온도에 따라 기설정된 제2 타겟 코드 간의 차이인 온도 센서.
  4. 제2항에 있어서,
    상기 게인 보정은,
    상기 제2 코드의 생성 범위가 기설정된 온도 범위에 대응되도록 상기 제1 코드에 상기 보정 파라미터를 곱하는 보정인 온도 센서.
  5. 제1항에 있어서,
    상기 코드 보정부는,
    제1 온도에서 생성되는 제2 코드가 상기 제1 온도에 따라 기설정된 제1 타겟 코드에 대응되도록 상기 제1 코드에 오프셋 보정을 수행하여 상기 제2 코드를 생성하는 온도 센서.
  6. 제5항에 있어서,
    상기 오프셋 보정은,
    상기 제1 테스트 코드 및 상기 제1 타겟 코드를 비교하여 결정된 상기 보정 파라미터를 상기 제1 코드에 가산하는 보정인 온도 센서.
  7. 제1항에 있어서,
    상기 코드 보정부는,
    하기의 수학식 1에 기초하여 상기 제2 코드를 생성하는 온도 센서.
    [수학식 1]
    Y=(X-DH)*a+CH이고,
    a=(CC-CH)/(DC-DH)이며,
    X는 제1 코드, Y는 제2 코드, DH는 제1 온도에서 생성되는 제1 테스트 코드, DC는 제2 온도에서 생성되는 제2 테스트 코드, CH는 제1 온도에 대응되는 제1 타겟 코드, CC는 제2 온도에 대응되는 제2 타겟 코드
  8. 온도에 따라 결정되는 전압 레벨을 갖는 온도 전압 및 온도 변화에도 일정한 전압 레벨을 갖는 기준 전압을 생성하는 단계;
    상기 온도 전압 및 상기 기준 전압을 기초로 제1 코드를 생성하는 단계; 및
    상기 제1 코드 및 보정 파라미터를 기초로 제2 코드를 생성하는 단계;를 포함하는 온도 센서의 제어 방법.
  9. 제8항에 있어서,
    상기 제2 코드를 생성하는 단계는,
    제1 온도에서 생성되는 제1 테스트 코드 및 제2 온도에서 생성되는 제2 테스트 코드 간의 차이를 기준 값과 비교하여 결정된 상기 보정 파라미터를 기초로, 상기 제2 코드의 생성 범위가 기설정된 온도 범위에 대응되도록 상기 제1 코드에 게인 보정을 수행하여 상기 제2 코드를 생성하는 온도 센서의 제어 방법.
  10. 제9항에 있어서,
    상기 제2 코드를 생성하는 단계는,
    상기 제2 코드의 생성 범위가 기설정된 온도 범위에 대응되도록 상기 제1 코드에 상기 보정 파라미터를 곱하여 상기 제2 코드를 생성하는 온도 센서의 제어 방법.
  11. 제8항에 있어서,
    상기 제2 코드를 생성하는 단계는,
    제1 온도에서 생성되는 제2 코드가 상기 제1 온도에 따라 기설정된 제1 타겟 코드에 대응되도록 상기 제1 코드에 오프셋 보정을 수행하여 상기 제2 코드를 생성하는 온도 센서의 제어 방법.
  12. 제11항에 있어서,
    상기 제2 코드를 생성하는 단계는,
    상기 제1 온도에서 생성되는 제1 테스트 코드 및 상기 제1 타겟 코드를 비교하여 결정된 상기 보정 파라미터를 상기 제1 코드에 가산하여 상기 제2 코드를 생성하는 온도 센서의 제어 방법.
  13. 제8항에 있어서,
    상기 제2 코드를 생성하는 단계는,
    하기의 수학식 2에 기초하여 상기 제2 코드를 생성하는 온도 센서의 제어 방법.
    [수학식 2]
    Y=(X-DH)*a+CH이고,
    a=(CC-CH)/(DC-DH)이며,
    X는 제1 코드, Y는 제2 코드, DH는 제1 온도에서 생성되는 제1 코드, DC는 제2 온도에서 생성되는 제1 코드, CH는 제1 온도에 대응되는 타겟 코드, CC는 제2 온도에 대응되는 타겟 코드
  14. 제1 온도에서 센싱한 전압 레벨을 기초로 제1 테스트 코드를 생성하는 단계;
    상기 제1 온도보다 낮은 제2 온도에서 센싱한 전압 레벨을 기초로 제2 테스트 코드를 생성하는 단계;
    상기 제1 테스트 코드 및 상기 제2 테스트 코드의 레인지(range)를 산출하고, 상기 산출된 레인지를 기초로 게인 트림(gain trim)량을 산출하는 단계; 및
    상기 제1 테스트 코드를 상기 제1 온도에 따라 기설정된 제1 타겟 코드와 비교하여 오프셋 트림(offset trim)량을 산출하는 단계;를 포함하는 온도 센서의 제어 방법.
  15. 제14항에 있어서,
    상기 게인 트림량 및 상기 오프셋 트림량을 기초로 보정된 코드를 생성하는 단계;를 더 포함하는 온도 센서의 제어 방법.
  16. 제14항에 있어서,
    상기 게인 트림량을 산출하는 단계는,
    상기 제1 온도에 따라 기설정된 제1 타겟 코드 및 상기 제2 온도에 따라 기설정된 제2 타겟 코드의 차이를 기초로, 상기 산출된 레인지를 비교하여 상기 게인 트림량을 산출하는 온도 센서의 제어 방법.
  17. 제14항에 있어서,
    상기 오프셋 트림량을 산출하는 단계는,
    상기 제1 온도에 따라 기설정된 제1 타겟 코드를 상기 제1 테스트 코드와 비교하여 상기 오프셋 트림량을 산출하는 온도 센서의 제어 방법.
  18. 데이터를 저장하는 메모리 셀을 포함하고, 상기 메모리 셀에 대한 내부 동작을 수행하는 메모리 장치에 있어서,
    상기 메모리 장치의 내부 온도를 측정하고, 상기 내부 온도에 따라 결정되는 전압 레벨을 갖는 온도 전압 및 온도 변화에도 일정한 전압 레벨을 갖는 기준 전압을 생성하는 전압 생성부;
    상기 온도 전압 및 상기 기준 전압을 기초로 제1 코드를 생성하는 코드 생성부; 및
    상기 제1 코드 및 보정 파라미터를 기초로 제2 코드를 생성하는 코드 보정부;를 포함하는 메모리 장치.
  19. 제18항에 있어서,
    상기 코드 보정부는,
    제1 온도에서 생성되는 제1 테스트 코드 및 제2 온도에서 생성되는 제2 테스트 코드 간의 차이를 기준 값과 비교하여 결정된 상기 보정 파라미터를 기초로, 상기 제2 코드의 생성 범위가 기설정된 온도 범위에 대응되도록 상기 제1 코드에 게인 보정을 수행하여 상기 제2 코드를 생성하고,
    상기 기준 값은,
    상기 제1 온도에 따라 기설정된 제1 타겟 코드 및 상기 제2 온도에 따라 기설정된 제2 타겟 코드 간의 차이인 메모리 장치.
  20. 제18항에 있어서,
    상기 코드 보정부는,
    제1 온도에서 생성되는 제2 코드가 상기 제1 온도에 따라 기설정된 제1 타겟 코드에 대응되도록 상기 제1 코드에 오프셋 보정을 수행하여 상기 제2 코드를 생성하고,
    상기 오프셋 보정은,
    상기 제1 테스트 코드 및 상기 제1 타겟 코드를 비교하여 결정된 상기 보정 파라미터를 상기 제1 코드에 가산하는 보정인 메모리 장치.
KR1020200070071A 2020-06-10 2020-06-10 온도 센서 및 이의 제어 방법 KR20210153240A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200070071A KR20210153240A (ko) 2020-06-10 2020-06-10 온도 센서 및 이의 제어 방법
US17/094,446 US11815409B2 (en) 2020-06-10 2020-11-10 Temperature sensor, memory device and method for controlling the temperature sensor
CN202110188656.0A CN113782085A (zh) 2020-06-10 2021-02-19 温度传感器、存储器装置和用于控制该温度传感器的方法
US18/495,542 US20240053207A1 (en) 2020-06-10 2023-10-26 Temperature sensor and method for controlling the temperature sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200070071A KR20210153240A (ko) 2020-06-10 2020-06-10 온도 센서 및 이의 제어 방법

Publications (1)

Publication Number Publication Date
KR20210153240A true KR20210153240A (ko) 2021-12-17

Family

ID=78825321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200070071A KR20210153240A (ko) 2020-06-10 2020-06-10 온도 센서 및 이의 제어 방법

Country Status (3)

Country Link
US (2) US11815409B2 (ko)
KR (1) KR20210153240A (ko)
CN (1) CN113782085A (ko)

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608347A (en) * 1995-04-14 1997-03-04 Delco Electronics Corp. Apparatus and method for dual slope calibration of a digitally calibrated transducer amplifier over temperature
JP3732884B2 (ja) * 1996-04-22 2006-01-11 株式会社ルネサステクノロジ 内部電源電圧発生回路、内部電圧発生回路および半導体装置
US5811808A (en) * 1996-09-12 1998-09-22 Amber Engineering, Inc. Infrared imaging system employing on-focal plane nonuniformity correction
US6952130B2 (en) * 2002-12-31 2005-10-04 Texas Instruments Incorporated Compensation of offset drift with temperature for operational amplifiers
KR100720643B1 (ko) * 2005-10-20 2007-05-21 삼성전자주식회사 2차 혼변조 왜곡 보정 회로
KR100691374B1 (ko) 2006-01-20 2007-03-12 삼성전자주식회사 오프셋 데이터의 제어가 용이한 반도체 장치의 디지털 온도검출회로
US7373266B2 (en) * 2006-07-28 2008-05-13 On Semiconductor Sensor calibration using selectively disconnected temperature
KR100851989B1 (ko) * 2006-10-12 2008-08-13 주식회사 하이닉스반도체 반도체 메모리 장치의 온도정보 출력회로 및 방법
US7378999B1 (en) * 2007-03-06 2008-05-27 Xilinx, Inc. Method and apparatus for digital calibration of an analog-to-digital converter
US20090063081A1 (en) * 2007-09-05 2009-03-05 Accel Semiconductor (Shanghai) Limited Bridge sensor calibration
US8170506B2 (en) * 2008-07-29 2012-05-01 Qualcomm Incorporated Direct current (DC) offset correction using analog-to-digital conversion
KR101015049B1 (ko) * 2008-08-12 2011-02-16 한국전기연구원 공정 드리프트에 대한 보정 기능을 가지는 온도 센서 회로 및 그 방법
KR101504340B1 (ko) * 2008-11-04 2015-03-20 삼성전자주식회사 온도 보상 기능을 가지는 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
RU2399156C1 (ru) * 2009-09-18 2010-09-10 Александр Николаевич Беляев Способ коррекции погрешностей аналого-цифрового преобразования и устройство для его осуществления
CN102545911B (zh) * 2011-11-15 2014-11-19 北京空间机电研究所 一种ccd信号处理电路通道偏差消减方法及偏差消减器
KR20130064991A (ko) * 2011-12-09 2013-06-19 에스케이하이닉스 주식회사 기준전압생성회로 및 이를 이용한 내부전압생성회로
KR20130064990A (ko) * 2011-12-09 2013-06-19 에스케이하이닉스 주식회사 기준전압생성회로 및 이를 이용한 내부전압생성회로
KR20130076584A (ko) * 2011-12-28 2013-07-08 에스케이하이닉스 주식회사 내부전압 생성회로
KR101900378B1 (ko) * 2012-05-25 2018-11-02 에스케이하이닉스 주식회사 리프레쉬회로
US8692599B2 (en) * 2012-08-22 2014-04-08 Silicon Laboratories Inc. Interpolative divider linearity enhancement techniques
US20140275890A1 (en) * 2013-03-15 2014-09-18 Covidien Lp Systems and methods for sensor calibration in photoplethsymography
KR20140146690A (ko) * 2013-06-17 2014-12-29 에스케이하이닉스 주식회사 지연 조정 회로
KR102048230B1 (ko) * 2014-01-28 2019-11-25 에스케이하이닉스 주식회사 온도센서
CN104166421B (zh) * 2014-08-13 2016-01-27 中航（重庆）微电子有限公司 带隙基准源调整电路
US9715913B1 (en) * 2015-07-30 2017-07-25 Sandisk Technologies Llc Temperature code circuit with single ramp for calibration and determination
KR102373545B1 (ko) * 2015-11-23 2022-03-11 삼성전자주식회사 온도 계수에 기초하여 기준 전압을 생성하는 회로 및 방법
KR102511229B1 (ko) * 2016-07-14 2023-03-20 삼성전자주식회사 표시 패널 및 표시 패널의 구동 모듈
US9928890B2 (en) * 2016-08-29 2018-03-27 Apple Inc. System and method for calibrating memory using credit-based segmentation control
US9843337B1 (en) * 2017-03-16 2017-12-12 Analog Devices Global Background flash offset calibration in continuous-time delta-sigma ADCS
KR20190064893A (ko) * 2017-12-01 2019-06-11 에스케이하이닉스 주식회사 디지털 온도 센싱 회로
KR102526624B1 (ko) * 2018-05-08 2023-04-28 에스케이하이닉스 주식회사 반도체 장치
US11359979B2 (en) * 2018-06-01 2022-06-14 Analog Devices International Unlimited Company Hybrid temperature sensor
KR102657125B1 (ko) * 2018-06-01 2024-04-15 에스케이하이닉스 주식회사 데이터 출력 회로
CN109084931B (zh) * 2018-07-19 2020-05-01 电子科技大学 一种传感器失调校准方法
US10983546B1 (en) * 2019-12-19 2021-04-20 Qualcomm Incorporated Circuits and methods providing bandgap calibration
CN110954248B (zh) * 2019-12-26 2021-05-07 上海贝岭股份有限公司 具有自动校准功能的温度传感器及校准方法
US11112811B2 (en) * 2020-01-21 2021-09-07 Marvell Asia Pte, Ltd. On-chip parameter generation system with an integrated calibration circuit
KR20210158223A (ko) * 2020-06-23 2021-12-30 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
CN114603060A (zh) * 2022-02-17 2022-06-10 四川国腾设备制造有限公司 一种飞机发动机机罩的生产方法

Also Published As

Publication number Publication date
US11815409B2 (en) 2023-11-14
US20240053207A1 (en) 2024-02-15
US20210389189A1 (en) 2021-12-16
CN113782085A (zh) 2021-12-10

Similar Documents

Publication Publication Date Title
US10007465B2 (en) Remapping in a memory device
US11360886B2 (en) Storage device and operating method thereof
KR20220028300A (ko) 메모리 시스템 및 그 동작 방법
US11367505B2 (en) Storage device, memory device and method of operating the memory device
US11776657B2 (en) Page buffer, memory device including the page buffer and operating method thereof
CN115588451A (zh) 存储装置及其操作方法
US20230161493A1 (en) Extended super memory blocks in memory systems
CN112783431A (zh) 存储装置及其操作方法
US11442655B2 (en) Semiconductor device and method of operating the same
US11550375B2 (en) Storage system and operating method thereof
US11657882B2 (en) Memory device and method of operating the memory device
US11449277B2 (en) Memory controller and method of operating the same
US20240053207A1 (en) Temperature sensor and method for controlling the temperature sensor
US20230386594A1 (en) Memory controller and operating method thereof
US20230384970A1 (en) Storage device and operating method thereof
US11923014B2 (en) Memory system compensating for performance deterioration of a memory device
US11694728B2 (en) Storage device and operating method thereof
US11782644B2 (en) Memory system and method of operating the same
US11482291B2 (en) Memory device and method of operating the same
KR20220059272A (ko) 저장 장치 및 그 동작 방법
KR20230153181A (ko) 메모리 장치 및 그 프로그래밍 속도 조절 방법