CN104166421B - 带隙基准源调整电路 - Google Patents

Abstract

本发明主要涉及带隙基准电压源，更确切地说，是设计一种在同一晶片上集成有带隙基准源和自对准微调电路，自对准微调电路可在带隙基准电压值在与目标电压值具有偏差时对基准电压值进行修正和微调。利用单独一个成品测试阶段校准的方式，取代了现有技术中先在晶圆级别测试后再实施成品测试阶段校准的多重校正手段，并且取代了熔丝校正的方式使得集成度搞而可以提供面积更小的晶片。

Description

带隙基准源调整电路

技术领域

本发明主要涉及带隙基准电压源，更确切地说，是设计一种在同一晶片上集成有带隙基准源和自对准微调电路，自对准微调电路可在带隙基准电压值在与目标电压值具有偏差时对基准电压值进行修正和微调。

背景技术

对于校准带隙基准源电压而言，在IC内部常常产生一个基准参考电压用以提供整个电路系统电压的比较基准。带隙电压基准电路在技术上广为人知，通常需要提供在宽广的操作温度范围内与温度无关的稳压电源的场合实现，把双极晶体管的发射极-基极电压(亦即理解为CTAT电压或与绝对温度互补的电压)的负温度系数与两个晶体管的发射极-基极电压电压差(亦即理解为PTAT电压或与绝对温度成比例的电压)的正温度系数结合，产生实质上温度系数大抵为零的基准电压。

在很多情况下，会因为半导体业界的制程、工艺条件在非预知状况下负面的诱使基准电压发生未知的漂移现象，又如后道封装造成的应力、压力等会让此电压值与仿真模拟值的有所偏差，基于该等情况，一般需要利用被动式的调整流程以修正偏差值，在晶圆级别譬如采用单晶测试(Chipprobing，简称CP测试)而在封装级可采用成品测试(Finaltest，简称FT测试)，无论这两种其中哪一种被采用，被动式调整流程皆需下列组件与电路而方可得以实现：输入参考电位(Inputreferencevoltage)，烧录组件(OTPdevice中如熔丝fusedevice或者存储器memorydevice)，晶片上预置的烧录用接触垫(Trimpad)，以及附加的烧录控制电路(Trimcontrolcircuit)等等。现有技术的校准作法是将外部标准参考电压信号送入测试接面，如接触垫，将基准参考电压信号送出与外部标准参考电压信号相比较，来获得误差值后，再经外部计算后决定烧录编码，将编码结果送入烧录的接触垫，进行烧录作业，最后经由烧录控制电路将结果输出控制基准电路改变基准参考电压，将原本存有误差的基准电压调整至标准的目标参考电压。

如此一来，便能在单晶CP测试阶段侦测到此基准电压，然后改变基准参考电压至标准参考电压以对抗该制程、工艺的负面漂移。若欲对抗封装压力漂移则需于成品测试阶段加入测试模式(testmode)并且需要与单晶CP测试阶段相同的模式而采用被动式调整流程。可以发现，先前技术中如果试图得到一个安全且符合预期标准的基准参考电压往往耗费不少晶片面积与测试时间。作为现有技术的一般测试校正方式，可参见公开的美国专利申请US7463012、US7898320等。鉴于现有技术面临如此困境，本发明将基于摒弃占用较大面积的接触垫，而直接采用自对准微调电路集成至含基准带隙源电路的晶片中，而无需在裸晶片阶段测试，直接在晶片完成封装的成品终测段FinalTest阶完成。

发明内容

本发明揭示一种带隙基准源调整电路，以具有的一个自对准微调电路对带隙基准源电路中运算放大器输出的基准电压进行校准，该带隙基准源电路中设有可调电阻器，可调电阻器与以二极管方式连接的双极晶体管串接在运算放大器的反向输入端和接地端GND之间，其中自对准微调电路包括：第一比较器、第二比较器，并且基准电压同时输出至第一比较器的正向输入端和第二比较器的反向输入端，而第一比较器的反向输入端和第二比较器的正向输入端则连接到一个预设的目标电压上。

首先，自对准微调电路还应当包括一个自对准控制模块，该自对准控制模块具有一个电位方向调整单元，在OTP(OneTimeProgrammable)器件的非冻结态，电位方向调整单元利用第一比较器输出的结果逐步上调可调电阻器的电阻值，而利用第二比较器输出的结果相应逐步下调可调电阻器的电阻值，使基准电压基本等于目标电压，以将基准电压维持在目标电压水准。

其次，自对准微调电路还包括至少具有冻结态和非冻结态的OTP器件，OTP器件在非冻结态可接收电位方向调整单元输出的用于调整可调电阻器电阻值的校准码，该校准码实质仅仅是暂存在OTP器件中但未作为OTP器件最终烧录的信息和数据。OTP器件在冻结态将锁存电位方向调整单元检测和输出的用于钳制可调电阻器电阻值的烧录字码信息，使基准电压基本等于目标电压，注意这里烧录字码信息是OTP器件最终保存和烧录的字码信息和数据，OTP器件在冻结后续的时间维度上将永久保持该数据。

再者，自对准微调电路还包括有开关器件，当OTP器件处于非冻结态，该开关器件便受OTP器件寄存的校准码的控制来操作调整可调电阻器的电阻值，而在OTP器件处于冻结态，该开关器件则受OTP器件持久锁存的烧录字码信息的控制来操作调整可调电阻器的电阻值。在前期非冻结态阶段，烧录字码信息暂未写入，仅仅校准码有效；在后期冻结态，一旦OTP器件写入烧录字码信息的数据，OTP器件将被冻结而无法再次被烧录编程，仅仅烧录字码信息有效，此阶段电位方向调整单元是否输出校准码至OTP已经不再重要，因为OTP器件存储的烧录字码信息有效后，再编码功能被禁用，电位方向调整单元在冻结阶段对OTP而言失效。

上述带隙基准源调整电路，自对准微调电路和带隙基准源电路两者集成于同一硅晶片中，以便调节可调电阻器的电阻值来校准基准电压在该晶片封装级的终测段实现，而不在该晶片的晶圆级别的裸片测试段实施。

上述带隙基准源调整电路，自对准微调电路包含一个分压器，连接在一个输入电压与接地端之间，在分压器的两个电阻之间的公共节点处提供所需的目标电压。

上述带隙基准源调整电路，在自对准控制模块中，当基准电压高于目标电压时，第一比较器触发电位方向调整单元趋于逐步上调可调电阻器的电阻值，直至基准电压接近目标电压；而当基准电压低于目标电压时，第二比较器触发电位方向调整单元趋于逐步下调可调电阻器的电阻值，直至基准电压接近目标电压。

上述带隙基准源调整电路，其中，电位方向调整单元具有接收第一比较器输出结果的相应第一ADC(AnalogtoDigitalConverter)转换器，和具有接收第二比较器输出结果的相应第二ADC转换器。第一ADC转换器撷取表征基准电压高出目标电压正向偏移量的字码，电位方向调整单元藉由检测的正向偏移量而输出校准码至OTP器件来操作开关器件，以逐步上调可调电阻器的电阻值直至第一ADC转换器每个输出端口输出的字码皆为0码；第二ADC转换器撷取表征基准电压低于目标电压负向偏移量的字码，电位方向调整单元藉由检测的负向偏移量而输出校准码至OTP器件来操作开关器件，以逐步下调可调电阻器的电阻值直至第二ADC转换器每个输出端口输出的字码皆为0码。

上述带隙基准源调整电路，该两个ADC的输出端口数量总和与自对准控制模块中一个与非门的输入端口的数量一致，定义第一ADC转换器的输出端口和第二ADC转换器的输出端口汇聚成一个集合，该集合的数个端口与自对准控制模块中与非门的数个输入端口一对一地连接。当第一ADC转换器的每个输出端口皆输出为0码的字码，第二ADC转换器的每个输出端口皆输出为0码的字码，将会触发与非门产生一个响应信号并输出到自对准控制模块中一个与门的一个输入端，诱发与门输出一个校准完成信号，并输送给OTP器件，所述OTP器件收到校准完成信号这个指令后，立即写入所述烧录字码信息并停止再接收校准码。

上述带隙基准源调整电路，所述响应信号还输送给电位方向调整单元寄存，电位方向调整单元同时编码该响应信号作为冻结信号烧录写入至OTP器件，OTP器件存储的冻结信号数据耦合到自对准控制模块中与门的另一个输入端，通过与门的输出使OTP器件永久性冻结，迫使OTP器件从非冻结态转换为冻结态，仅记忆保存烧录字码信息。

上述带隙基准源调整电路，开关器件包括多个独立的开关单元，每个开关单元皆相对应与可调电阻器中一个微调电阻并联连接，OTP器件选择性驱动开关器件中每个开关单元单独开或关，控制可调电阻器电阻值的上调或下调。作为可选项，与微调电阻并联的开关单元为替代熔丝的MOSFET开关、或BJT开关、JFET型开关，但不限于此。

上述带隙基准源调整电路，写入至OTP器件的烧录字码信息为电位方向调整单元所检测的表征基准电压高出目标电压原始正向偏移量或表征基准电压低于目标电压原始负向偏移量的初始字码。在动态调整电阻值之前的首次检测基准电压的正负偏移量时，电位方向调整单元可检测和暂存初始字码，例如基准电压高出目标电压的原始正向偏移量被带有表征正向偏移量的一套初始字码记载，而基准电压低于目标电压的原始负向偏移量被带有表征负向偏移量的另一套初始字码记载。

附图说明

阅读以下详细说明并参照以下附图之后，本发明的特征和优势将显而易见：

图1是现有技术涉及的带有熔丝接触垫的示意图。

图2是本发明提供的对基准电压进行修正的自对准微调电路。

图3是可控制操作开关器件的OTP器件。

图4是开关器件上调或下调微调电阻的示意图。

图5是自对准微调电路的可选实施例的示意图。

具体实施方式

在图1中，展示了一组串接的微调电阻Rt1、Rt2…Rtn，它们相互串联后再与一个固定电阻R0串联连接，每个微调电阻Rtn(n为非0的自然数)皆并联连接有一个熔丝10c，当电阻R0无法满足电阻值要求时，可将与微调电阻Rtn并联的熔丝10c熔断。微调电阻Rtn原本被熔丝10c短路未显现出阻值特性，一旦熔丝10c不复存在，微调电阻Rtn便被引入电路而有效。电阻R0加上若干个微调电阻Rtn之阻值便可提供符合要求的阻值需求。在内置熔丝的晶片上，每个熔丝10c的两端分别电性连接至设于晶片正面的两个焊接垫10a、10b，焊接垫10a、10b用于承载抵接在其上的可施加电压的探针，由实际需求可在一对焊接垫10a、10b之间施加足以使熔丝10c产生过流熔断的压差。

微调电阻Rtn被应用在带隙Band-gap基准电压源校正电路中，作为可调电阻来调整输出基准电压V_bg。在限定微调电阻数量有限的前提下，焊接垫10a、10b还未显现出较大的劣势，当一旦要求较高的微调精度，微调电阻通常被分割得更精细，则图1的熔丝烧断校正方式便显露出来诸多不便，譬如过多的焊接垫10a、10b无疑会占用大量的晶片面积。再者，具本领域通常知识者最无法容忍的是，探针接触和抵压在焊接垫10a、10b上的步骤必须在晶圆级别的裸露晶片上执行，而先行在晶圆级别实施的校正并不能消弭或影响到封装级别完成芯片封装后的基准电压偏差，单独再在封装级别额外执行的基准电压修正无疑会使得校正步骤变得繁杂和付出更高的成本代价。

在图2中，带隙基准源调整电路包括了一个本发明引入的自对准微调电路100B和一个基本的带隙基准源电路100A，自对准微调电路100B取缔和替代了现有技术中采用的包括了烧录控制电路的额外组件与设备。事实上自对准微调电路100B与带隙基准源电路100A集成和铸造在单独的一个硅芯片上。为了使阅读者和技术人员更详细的了解本发明的发明精神，有必要进一步阐释带隙基准源电路100A，在左侧的带隙基准源电路100A中，节点M与接地端GND之间设有两条并联的支路，在一个支路中，节点M与接地端之间串联连接有一个固定电阻R1和一个双极晶体管Q1，其中电阻R1和双极晶体管Q1间有一个公共节点A。而在另一条支路中，节点M与接地端之间串联连接有一个固定电阻R2、一个电阻值为R_b的可调电阻器109和一个双极晶体管Q2，其中电阻R2连接在节点M和一个节点B之间，电阻R2与可调电阻器109间设有公共节点B，而可调电阻器109和双极晶体管Q2连接在节点B与接地端之间。双极晶体管Q1、Q2各自皆为二极管连接方式设置，其基极连接到集电极，而发射极接地，除了图式的NPN晶体管之外，还可以利用图中未示意出的PNP晶体管实现。一个运算放大器102的同相输入端连接到节点A、反相输入端则连接到节点B，运算放大器102的输出端连接到节点M，背景技术中提及的工艺非预期的偏移以及其他负面因素，可能会诱引运算放大器102的输出端输出的基准电压V_bg与预定的目标电压间产生偏差。

在带隙基准源电路100A中，如果设定电阻R1＝R2，在不太严格和理想计算条件下，可认为节点A、B两者间的电压值大致相同，我们亦可设置双极晶体管Q2的发射极面积是双极晶体管Q1的发射极面积的N倍，基于流经电阻R1的电流I1与流经电阻R2的相应电流I2之间满足I1＝I2，因此，双极晶体管Q1的基极-发射极电压V_be1与双极晶体管Q2的基极-发射极电压V_be2可以满足下列函数关系：

在函数关系式中，选定发射极面积之比N∶1，暂不考虑热电压V_T的影响，依基准电压V_bg与可调电阻器109的电阻值R_b的关系，可获悉可调电阻器109的阻值R_b变化或者微调是判断调节基准电压V_bg变化趋势的一个重要因子。

图4示意性展示了可调电阻器109的电阻值R_b如何实现微调，可调电阻器109连接在电阻R2与晶体管Q2间。可调电阻器109可以由该一组微调电阻Rt1、Rt2…Rtn与一个固定的基准电阻R3串联组成，也可单独包含一组相互串联连接的微调电阻Rt1、Rt2…Rtn而不含电阻R3，可摒弃的基准电阻R3并非是必要条件。一组微调电阻Rt1、Rt2…Rtn中任意一个电阻Rtn皆与一组开关单元S1、S2…Sn中的和该电阻Rtn唯一对应的一个开关单元Sn并联，例如微调电阻Rt1与开关S1并联，微调电阻Rt2与开关S2并联，依次类推，每个独立的微调电阻Rtn皆并联有一个单独的开关单元Sn。

在配置有开关单元Sn的开关器件107中，每个开关单元的关断或接通状态都受控于OTP器件存储的信息。如果任意一个微调电阻Rtn被与其并联的处于接通状态的开关单元SN短路，则微调电阻Rtn失效，而引起阻值R_b变小，反之亦然，如果与微调电阻Rtn并联的开关单元SN断开，则微调电阻Rtn有效而导致阻值R_b变大。

本发明利用自对准微调电路100B对带隙基准源电路100A中运算放大器102输出的基准电压V_bg进行校准，首先需要提供一个预期的目标电压值，将与目标电压存有偏差的待校准基准电压V_bg修正至与目标电压相等。对于如何获取目标电压，有诸多方式实现，自对准微调电路100B会接收来自封装级测试机台提供的一个稳定的输入电压V_in，作为示范但非限制，可设置一个目标电压产生器108产生目标电压，典型的如分压器，分压器连接在输入电压V_in与接地端之间，在分压器具有如两个未示意出的电阻间的公共节点处，产生和提供一个稳定的目标电压。

可调电阻器109与以二极管方式连接的双极晶体管Q2串接在运算放大器102的反向输入端和接地端之间，将基准电压V_bg校准至目标电压，以调节可调电阻器109的电阻值R_b的方式实现。自对准微调电路100B包括一个采集基准电压V_bg正向漂移量的第一比较器103和一个采集基准电压V_bg负向漂移量第二比较器104。从图示可以获悉，基准电压V_bg输出至第一比较器103的正向输入端和输出给第二比较器104的反向输入端，由目标电压产生器108提供的一个标准目标电压则连接和输入到第一比较器103的反向输入端，以及目标电压还被连接和输入到第二比较器104的正向输入端。

在图5中，自对准控制模块105具有虚线表示的电位方向调整单元105A，电位方向调整单元105A包括第一ADC转换器1053、第二ADC转换器1054和暂存器1055，其中第一ADC转换器1053接收第一比较器103输出结果，第二ADC转换器1054接收第二比较器104输出结果。当基准电压V_bg高于目标电压时，第一比较器103或曰第一放大器触发电位方向调整单元105A趋于逐步上调可调电阻器109的电阻值R_b，具体步骤体现在，第一比较器103放大输出基准电压V_bg高出目标电压的正向差值，第一ADC转换器1053则将接收的该模拟量转换成表征基准电压V_bg高出目标电压正向偏移量的二进制字码，作为编码出来的校准码，校准码被输送和寄存于暂存器1055，同时电位方向调整单元105A还将寄存的校准码输出给耦合到开关器件107的OTP器件106，开关器件107依据OTP器件106暂存的校准码指令信息，至少关断开关器件107中若干开关单元以增加电阻值R_b，只有当基准电压V_bg逼近目标电压，迫使第一ADC转换器1053每个输出端口譬如PD0～PD3输出的字码皆为0码，电阻值R_b的动态微调步骤才算结束，以达到将基准电压V_bg维持在目标电压水准的目的。从而实现了电位方向调整单元105A藉由检测的正向偏移量而输出校准码至OTP器件106来控制操作开关器件107，以逐步上调可调电阻器109的电阻值R_b，使基准电压V_bg基本等于目标电压。

作为示范而非限制，开关器件107上调电阻的操作范例体现为，图4中与微调电阻Rtn并联的开关单元SN为MOS晶体管，一个开关单元SN的两端分别连接到一个MOS晶体管的源极和漏极。参考图3～4，设置OTP器件106其寄存器的一组输出端口S'1、S'2…S'N分别与开关器件107中一组开关单元S1、S2…Sn各自的控制端一一对应连接，一组开关单元中每个开关单元SN的控制端都耦合到OTP器件的一组输出端口中与开关单元SN唯一对应的一个输出端口S'N上。OTP器件106寄存的校准码包含了控制原本接通的MOS晶体管开关SN断开的标识信息，含高和/或低电平信号的校准码数据输入耦合到原本接通的MOS开关单元SN的控制端(如栅极)。设置一组开关单元S1、S2……Sn中有第一套开关单元的初始状态是接通的而第二套开关单元的初始状态是断开的，OTP器件106暂存的校准码数据选择性的指示并控制将原本接通的一部分第一套开关单元断开，操作结果是上调电阻值R_b。

与之相反的是，当基准电压V_bg低于目标电压时，第二比较器104触发电位方向调整单元105A趋于逐步下调可调电阻器109的电阻值R_b，具体步骤体现在，第二比较器104或曰第二放大器放大输出基准电压V_bg低于目标电压的负向差值，而第二ADC转换器1054则将接收的该模拟量转换成表征基准电压V_bg低于目标电压负向偏移量的二进制字码，作为编码出来的校准码，校准码被输送和寄存于暂存器1055，同时电位方向调整单元105A还将寄存的校准码输出给耦合到开关器件107的OTP器件106，开关器件107依据OTP器件106暂存的校准码指令信息，至少接通开关器件107中若干开关单元以降低电阻值R_b，只有当基准电压V_bg逼近目标电压，迫使第二ADC转换器1054每个输出端口譬如ND0～ND3输出的字码皆为0码，电阻值R_b的动态微调步骤才算结束，以达到将基准电压V_bg维持在目标电压水准的目的。从而实现了电位方向调整单元105A藉由检测的负向偏移量而输出校准码至OTP器件106来控制操作开关器件107，以逐步下调可调电阻器109的电阻值R_b，使基准电压V_bg基本等于目标电压。

作为示范而非限制，开关器件107下调电阻的操作范例体现为，图4中与微调电阻Rtn并联的开关单元SN为MOS晶体管，一个开关单元SN的一端连接到一个MOS晶体管的源极而开关单元SN另一端连接到MOS管的漏极。校准码包含了控制原本断开的MOS晶体管开关SN接通的标识信息，含高和/或低电平信号的校准码数据输入耦合到原本断开的MOS开关单元SN的控制端(如栅极)。设定一组开关单元S1、S2……Sn中有第一套开关单元的初始状态是接通的而第二套开关单元的初始状态是断开的，OTP器件106暂存的校准码数据选择性的指示并控制将一部分原本断开的第二套开关单元接通，操作结果是下调电阻值R_b。

作为范例而非限制，第一ADC转换器1053的四个输出端口PD0～PD3和第二ADC转换器1054的四个输出端口ND0～ND3的总输入端口数量和与非门1051的输入端口数量一致，输出端口PD0～PD3一对一地耦合到与非门1051的一部分输入端口，输出端口ND0～ND3一对一地耦合到与非门1051余下的另一部分输入端口。可认为PD0～PD3和ND0～ND3汇总成含有多个输出端口的集合，该集合中的数个端口和与非门1051的数个输入端口一对一地连接。当输出端口ND0～ND3中的每一个端口皆输出为0码的字码时，和/或输出端口PD0～PD3中的每一个端口皆输出为0码的字码时，触发与非门1051产生并输出一个逻辑高电平的逻辑响应信号，例如由原本输出逻辑低电平到输出逻辑高电平的翻转，响应信号输入到自对准控制模块105中一个与门1052的一个输入端，诱发与门1052输出一个校准完成信号给OTP器件106。

起初，在自对准控制模块105运行的初期，会检测基准电压的正负偏移量，并执行动态上调或下调电阻值R_b，此阶段OTP器件106被设置在暂未烧录写入永久数据而处于可暂存数据的非冻结态。在非冻结态，OTP器件106可接收电位方向调整单元105A输出的用于调整可调电阻器的校准码，校准码会暂存在OTP器件106中但未作为OTP器件106最终的烧录数据，OTP器件106依校准码标识的信息同步控制开关器件107中开关单元的关断或接通。后来，一旦电阻值R_b符合要求结束动态调节，也即基准电压V_bg基本等于目标电压时，与非门1051产生的响应信号输送给与门1052，与门1052输出一个由逻辑电平标示的校准完成信号给OTP器件106，OTP器件106籍由校准完成信号这个指令，写入烧录字码信息并停止再接收电位方向调整单元105A的校准码，从初期的非冻结态转换为最终的冻结态。在OTP器件106接收校准完成信号时，电位方向调整单元105A首次所检测的表征基准电压V_bg高出目标电压原始正向偏移量或表征基准电压V_bg低于目标电压原始负向偏移量的初始字码，被写入OTP器件106中，保存为永久性的烧录字码信息，并立即冻结OTP器件106。

在OTP器件106最终的冻结态，代表基准电压V_bg正、负向偏移量的初始字码，被永久性烧录于OTP器件106中，用于钳制可调电阻器109电阻值R_b，维持V_bg等于目标电压。在烧录的时间节点之后，OTP器件106的编码功能被禁用，也不再接收电位方向调整单元105A输出的校准字码，相当于电位方向调整单元105A后续的输出无法再对该组开关单元S1、S2……Sn施加影响。

此外，自对准控制模块105中与非门1051的输出端口还耦合到电位方向调整单元105A的暂存器1055。从而与非门1051触发产生的响应信号可输送给电位方向调整单元105A的暂存器1055寄存，电位方向调整单元105A同时编码该响应信号作为一个冻结信号而烧录写入至OTP器件106。冻结信号写入OTP的时机与前述表征基准电压V_bg正负向偏移量的初始字码写入OTP的时机一致，写入可在OTP接收校准完成信号指令时实施。OTP器件106存储的冻结信号数据还被耦合连接到自对准控制模块105中与门1052的另一个输入端，可以获悉，譬如冻结信号数据代表逻辑高电平可使与门1052的输出逻辑状态被钳制住，所以可以通过与门1052的输出结果使OTP器件106永久性冻结而无法再写入数据，并长久记忆保存烧录字码信息。

提供电压源给输入电压V_in发生在晶片封装级Assemblylevelstep的终测段(Finaltest)，延伸到用于塑封晶片的塑封体外部的某个金属引脚将电性连接输入电压V_in，此阶段成品芯片已经完成利用塑封体包覆裸晶片。在测试步骤完成之后，譬如结束测试的芯片从测试机台上移走，准备入库储存或流向客户端，后续即便未提供电压源给输入电压V_in，开关单元依然受到OTP器件106的控制而被断开或接通，OTP器件106自身的烧录字码信息将持续控制开关单元S1、S2……Sn的开关状态，电阻值R_b仍然被微调到预定值，籍此以自对准调整的方式实现基准电压V_bg与目标电压相等。体现在，OTP器件106永久保存的烧录字码信息选择性的控制将原本接通的一部分第一套开关单元断开，操作结果是上调电阻值R_b，或者，OTP器件106永久保存的烧录字码信息选择性的控制将一部分原本断开的第二套开关单元接通，操作结果是下调电阻值R_b。

调节电阻值R_b校准基准电压V_bg发生在晶片封装级的终测段实现，并非在晶圆级别Waferlevelstep的裸片测试段(Chipprobing)实施，毫无疑虑，现有技术中带有探针的烧录组件在本发明中不再是必要条件，因为熔丝被摒弃。背景技术所言的各不利因素可完全由本发明精神而予以克服，这是业界技术人员所乐见其成的。

依本发明精神，与微调电阻Rtn并联连接的开关单元SN完全取代了熔丝，也无须额外地在晶片上设置过多的接触垫pad，该实施方式与现有技术中所言的熔丝配置方式截然相反，因此本发明的优势是显而易见的。此外，开关单元SN的选择亦可是多样，虽然常规的P型或N型增强型或耗尽型金属-氧化物-半导体场效晶体管，或双极结型晶体管BJT开关，或结型场效应晶体管JFET型开关等都适用，还应当理解，其它任何具有相同功能之开关组件/元件亦可达成此目的。

以上，通过说明和附图，给出了具体实施方式的特定结构的典型实施例，上述发明提出了现有的较佳实施例，但这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (10)

1.一种带隙基准源调整电路，其特征在于，以自对准微调电路对带隙基准源电路中运算放大器输出的基准电压进行校准，带隙基准源电路中可调电阻器与以二极管方式连接的双极晶体管串接在运算放大器的反向输入端和接地端之间，自对准微调电路包括：

第一、第二比较器，基准电压输出至第一比较器的正向输入端、第二比较器的反向输入端，第一比较器的反向输入端、第二比较器的正向输入端连接到目标电压；

自对准控制模块，其具有的电位方向调整单元利用第一或第二比较器输出的结果判断出逐步上调或下调可调电阻器的电阻值，以将基准电压维持在目标电压水准；

至少具有冻结态和非冻结态的OTP器件，其在非冻结态接收电位方向调整单元输出的用于调整可调电阻器电阻值的校准码，和在冻结态锁存电位方向调整单元检测和输出的用于钳制可调电阻器电阻值的烧录字码信息；

开关器件，在OTP器件非冻结态该开关器件受OTP器件寄存的校准码的控制来调整可调电阻器电阻值，在OTP器件冻结态该开关器件受OTP器件锁存的烧录字码信息的控制来调整可调电阻器电阻值。

2.权利要求1所述的带隙基准源调整电路，其特征在于，自对准微调电路和带隙基准源电路集成于同一晶片中，以便调节可调电阻器的电阻值来校准基准电压在该晶片封装级的终测段实现，而不在该晶片的晶圆级别的裸片测试段实施。

3.权利要求1所述的带隙基准源调整电路，其特征在于，自对准微调电路包含一个分压器，连接在一个输入电压与接地端之间，在分压器的两个电阻之间的公共节点处提供所需的目标电压。

4.权利要求1所述的带隙基准源调整电路，其特征在于，在自对准控制模块中，当基准电压高于目标电压时，第一比较器触发电位方向调整单元趋于逐步上调可调电阻器的电阻值，当基准电压低于目标电压时，第二比较器触发电位方向调整单元趋于逐步下调可调电阻器的电阻值，直至基准电压接近目标电压。

5.权利要求1所述的带隙基准源调整电路，其特征在于，电位方向调整单元具有分别接收第一、第二比较器各自输出结果的相应第一、第二ADC转换器：

第一ADC转换器撷取表征基准电压高出目标电压正向偏移量的字码，电位方向调整单元藉由检测的正向偏移量而输出校准码至OTP器件来操作开关器件，以逐步上调可调电阻器的电阻值直至第一ADC转换器每个输出端口输出的字码皆为0码；

第二ADC转换器撷取表征基准电压低于目标电压负向偏移量的字码，电位方向调整单元藉由检测的负向偏移量而输出校准码至OTP器件来操作开关器件，以逐步下调可调电阻器的电阻值直至第二ADC转换器每个输出端口输出的字码皆为0码。

6.权利要求5所述的带隙基准源调整电路，其特征在于，第一、第二ADC转换器两者合计的数个输出端口与自对准控制模块中一个与非门的数个输入端口一对一地耦合，当第一、第二ADC转换器各自的每个输出端口皆输出0码，触发与非门产生一个响应信号并输出到自对准控制模块中一个与门的一个输入端，诱发与门发出一个校准完成信号给OTP器件，OTP器件籍由校准完成信号指令写入所述烧录字码信息并停止再接收校准码。

7.权利要求6所述的带隙基准源调整电路，其特征在于，所述响应信号还输送给电位方向调整单元寄存，电位方向调整单元同时编码该响应信号作为冻结信号烧录写入至OTP器件，OTP器件存储的冻结信号数据耦合到自对准控制模块中所述与门的另一个输入端，与门响应该冻结信号且与门的输出结果使OTP器件永久性冻结。

8.权利要求1所述的带隙基准源调整电路，其特征在于，开关器件包括多个独立的开关单元，每个开关单元皆相对应与可调电阻器中一个微调电阻并联连接，OTP器件选择性驱动开关器件中每个开关单元单独开或关，以控制可调电阻器电阻值的上调或下调。

9.权利要求8所述的带隙基准源调整电路，其特征在于，与微调电阻并联连接的所述开关单元为取代熔丝的MOSFET开关或BJT开关或JFET型开关。

10.权利要求1所述的带隙基准源调整电路，其特征在于，写入至OTP器件的烧录字码信息为电位方向调整单元所检测的表征基准电压高出目标电压原始正向偏移量或表征基准电压低于目标电压原始负向偏移量的初始字码。