CN111522386B

CN111522386B - 基准电压源、芯片、电源及电子设备

Info

Publication number: CN111522386B
Application number: CN202010396600.XA
Authority: CN
Inventors: 周号
Original assignee: Zhuhai Maiju Microelectronics Co Ltd
Current assignee: Zhuhai Maiju Microelectronics Co Ltd
Priority date: 2020-05-12
Filing date: 2020-05-12
Publication date: 2021-03-30
Anticipated expiration: 2040-05-12
Also published as: CN111522386A

Abstract

本公开还提供了一种基准电压源，包括：V_BE电压生成单元，用于生成负温度系数的V_BE电压；PTAT电压生成单元，用于生成正温度系数的PTAT电压；调整单元，用于调整PTAT电压和/或V_BE电压以生成调整后PTAT电压和/或调整后V_BE电压；加法单元，用于将V_BE电压与调整后PTAT电压、或者PTAT电压与调整后V_BE电压、或者调整后PTAT电压与调整后V_BE电压相加得到相加电压；以及判断单元，判断第一时刻的相加电压与第二时刻的相加电压之间的差异且输出判断结果，其中第二时刻为第一时刻经过预定时间后的时刻，其中，调整单元根据判断单元的判断结果来调整调整PTAT电压和/或V_BE电压以得到不同的调整后PTAT电压和/或调整后V_BE电压，使得第二时刻的相加电压接近或等于第一时刻的相加电压。本公开还提供了芯片、电源及电子设备。

Description

基准电压源、芯片、电源及电子设备

技术领域

本公开涉及一种基准电压源、芯片、电源及电子设备。

背景技术

在通过V_BE电压(三极管基极-发射极电压)和PTAT电压电路来形成基准电压生成电路的情况下，在通过负温度系数的V_BE电压和正温度系数的PTAT电压V_T通过相互抵消后，仅能抵消V_BE与温度相关的一阶项。但是除了与温度变化的一阶项之外，还有其他的因素影响基准电压。例如，V_BE中与温度有关的高阶非线形项、与应力相关的V_BE变化量、以及电源干扰等。

图1中示出了V_BE与温度相关的一阶项、以及PTAT电压V_T随温度变化的关系。从图4中可以看出，由于V_BE与温度相关的一阶项成线性变化，因此与同样线性变化的PTAT电压V_T可以相互抵消，这样可以消除V_BE与温度相关的一阶项的影响。

图2示出了V_BE与温度相关的高阶项的通常变化情况，从图5中可以明显看出，V_BE与温度的关系为非线性的，因此不可能通过PTAT电压 V_T来抵消掉该高阶项的变化。

图3示出了V_BE随应力的变化而进行变化的情况，其中该变化也为非线性的，因此其也不可能通过PTAT电压V_T抵消掉。

由于这些变化影响不能被消除，因此不可避免地将对基准电压源的精度产生影响。因此为了生成精度更高的基准电压源，需要消除这些因素的影响。

发明内容

为了解决上述技术问题中的至少之一，本公开提供了一种基准电压源、芯片、电源及电子设备。本公开提供了新颖的自校准办法消除基准电压在长时间范围随温度、应力及电源的变化。

根据本公开的一个方面，一种基准电压源，包括：

V_BE电压生成单元，用于生成负温度系数的V_BE电压；

PTAT电压生成单元，用于生成正温度系数的PTAT电压；

调整单元，用于调整所述PTAT电压和/或V_BE电压以生成调整后 PTAT电压和/或调整后V_BE电压；

加法单元，用于将所述V_BE电压与调整后PTAT电压、或者所述 PTAT电压与调整后V_BE电压、或者调整后PTAT电压与调整后V_BE电压相加得到相加电压；以及

判断单元，判断第一时刻的相加电压与第二时刻的相加电压之间的差异且输出判断结果，其中所述第二时刻为所述第一时刻经过预定时间后的时刻，

其中，所述调整单元根据所述判断单元的判断结果来调整所述 PTAT电压和/或V_BE电压以得到不同的调整后PTAT电压和/或调整后 V_BE电压，使得所述第二时刻的相加电压接近或等于所述第一时刻的相加电压。

根据本公开的至少一个实施方式，所述调整单元包括倍数单元，将所述PTAT电压和/或V_BE电压乘以放大倍数来生成调整后PTAT电压和/或调整后V_BE电压，其中，根据所述判断单元的判断结果来增加或减小所述倍数单元的所述放大倍数。

根据本公开的至少一个实施方式，所述调整单元还包括倍数增加单元及倍数减小单元，所述倍数增加单元根据所述判断单元的判断结果来步进递增所述倍数单元的放大倍数，所述倍数减小单元根据所述判断单元的判断结果来步进递减所述倍数单元的放大倍数。

根据本公开的至少一个实施方式，还包括逻辑控制单元，所述逻辑控制单元根据所述判断单元的判断结果来控制所述倍数增加单元或者所述倍数减小单元，步进递增或步进递减所述倍数单元的放大倍数。

根据本公开的至少一个实施方式，还包括采样单元，所述采样单元用于采集第一时刻的相加电压和第二时刻的相加电压，并且将采集的第一时刻的相加电压和第二时刻的相加电压提供至所述判断单元。

根据本公开的至少一个实施方式，所述采样单元在一个或多个采样周期的每个采样周期中，采集每个采样周期中的第一时刻和第二时刻的相加电压，其中所述第一时刻为每个采样周期中的初始时刻，所述第二时刻为每个采样周期中从初始时刻经过预定时间后的校准时间段中的第二时刻，其中在所述校准时间段中，所述第二时刻的数量为多个，并且在所述校准时间段中，所述判断单元判断所述第一时刻的相加电压与第二时刻的相加电压之间的差异。

根据本公开的至少一个实施方式，在采样单元的一个或多个采样周期的每个采样周期中的校准时间段中，

当判断所述第二时刻的相加电压小于所述第一时刻的相加电压后，所述倍数增加单元步进递增所述倍数单元的放大倍数，使得所述第二时刻的相加电压接近或等于所述第一时刻的相加电压，或者

当判断所述第二时刻的相加电压大于所述第一时刻的相加电压后，所述倍数减小单元步进递减所述倍数单元的放大倍数，使得所述第二时刻的相加电压接近或等于所述第一时刻的相加电压。

根据本公开的至少一个实施方式，还包括低通滤波单元，所述低通滤波单元对于所述第一时刻的相加电压和第二时刻的相加电压进行滤波，并且滤波后的电压提供至判断单元。

根据本公开的至少一个实施方式，所述倍数增加单元步进递增所述倍数单元的放大倍数的情况下，在所述校准时间段中，当所述第二时刻的相加电压不再小于第一时刻的相加电压时，所述采样单元停止所述第二时刻的相加电压的采集并且所述判断单元停止判断；

所述倍数减小单元步进递减所述倍数单元的放大倍数的情况下，在所述校准时间段中，当所述第二时刻的相加电压不再大于第一时刻的相加电压时，所述采样单元停止所述第二时刻的相加电压的采集并且所述判断单元停止判断。

根据本公开的至少一个实施方式，在一个采样周期的校准时间段，对所述倍数单元的放大倍数进行递增或递减之后，通过递增或递减后的放大倍数，对所述倍数增加单元和所述倍数减小单元中的放大倍数进行同步，以便在之后的采样周期中的校准时间段中使用同步后的放大倍数。

根据本公开的另一方面，一种芯片，包括如上所述的基准电压源。

根据本公开的另一方面，一种电源，包括如上所述的芯片。

根据本公开的另一方面，一种电子设备，包括如上所述的电源。

附图说明

附图示出了本公开的示例性实施方式，并与其说明一起用于解释本公开的原理，其中包括了这些附图以提供对本公开的进一步理解，并且附图包括在本说明书中并构成本说明书的一部分。

图1示出了V_BE与温度相关的一阶项的变化示意图。

图2示出了V_BE与温度相关的高阶项的变化示意图。

图3示出了V_BE随应力的变化而进行变化示意图。

图4示出了根据本公开的一个实施方式的基准电压源的示意图。

图5示出了根据本公开的一个实施方式的V_BE电压生成电路的示意图。

图6示出了根据本公开的一个实施方式的PTAT电压生成电路的示意图。

图7示出了根据本公开的一个实施方式的基准电压源的示意图。

图8示出了根据本公开的一个实施方式的基准电压源的示意图。

图9示出了根据本公开的一个实施方式的基准电压源的示意图。

图10示出了图9的波形的示意图。

图11示出了根据本公开的一个实施方式的基准电压源的示意图。

图12示出了图11的波形的示意图。

具体实施方式

下面结合附图和实施方式对本公开作进一步的详细说明。可以理解的是，此处所描述的具体实施方式仅用于解释相关内容，而非对本公开的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本公开相关的部分。

需要说明的是，在不冲突的情况下，本公开中的实施方式及实施方式中的特征可以相互组合。下面将参考附图并结合实施方式来详细说明本公开的技术方案。

除非另有说明，否则示出的示例性实施方式/实施例将被理解为提供可以在实践中实施本公开的技术构思的一些方式的各种细节的示例性特征。因此，除非另有说明，否则在不脱离本公开的技术构思的情况下，各种实施方式/实施例的特征可以另外地组合、分离、互换和/或重新布置。

在附图中使用交叉影线和/或阴影通常用于使相邻部件之间的边界变得清晰。如此，除非说明，否则交叉影线或阴影的存在与否均不传达或表示对部件的具体材料、材料性质、尺寸、比例、示出的部件之间的共性和/或部件的任何其它特性、属性、性质等的任何偏好或者要求。此外，在附图中，为了清楚和/或描述性的目的，可以夸大部件的尺寸和相对尺寸。当可以不同地实施示例性实施例时，可以以不同于所描述的顺序来执行具体的工艺顺序。例如，可以基本同时执行或者以与所描述的顺序相反的顺序执行两个连续描述的工艺。此外，同样的附图标记表示同样的部件。

当一个部件被称作“在”另一部件“上”或“之上”、“连接到”或“结合到”另一部件时，该部件可以直接在所述另一部件上、直接连接到或直接结合到所述另一部件，或者可以存在中间部件。然而，当部件被称作“直接在”另一部件“上”、“直接连接到”或“直接结合到”另一部件时，不存在中间部件。为此，术语“连接”可以指物理连接、电气连接等，并且具有或不具有中间部件。

这里使用的术语是为了描述具体实施例的目的，而不意图是限制性的。如这里所使用的，除非上下文另外清楚地指出，否则单数形式“一个 (种、者)”和“所述(该)”也意图包括复数形式。此外，当在本说明书中使用术语“包含”和/或“包括”以及它们的变型时，说明存在所陈述的特征、整体、步骤、操作、部件、组件和/或它们的组，但不排除存在或附加一个或更多个其它特征、整体、步骤、操作、部件、组件和/或它们的组。还要注意的是，如这里使用的，术语“基本上”、“大约”和其它类似的术语被用作近似术语而不用作程度术语，如此，它们被用来解释本领域普通技术人员将认识到的测量值、计算值和/或提供的值的固有偏差。

根据本公开的一个实施方式，提供了一种基准电压源。

首先，需要说明的是，在下面的方式中仅提供给出了调整V_BE电压的示例。但是根据本公开，也可以对PTAT电压进行调整，还可以对PTAT电压和V_BE电压均进行调整。这样调整PTAT电压和/或V_BE电压以生成调整后PTAT电压和/或调整后V_BE电压，进而将V_BE电压与调整后PTAT电压、或者PTAT电压与调整后V_BE电压、或者调整后 PTAT电压与调整后V_BE电压相加得到相加电压；以及根据判断结果来调整PTAT电压和/或V_BE电压以得到不同的调整后PTAT电压和/或调整后V_BE电压。也就是说，之后描述的调整单元/倍数单元可以对PTAT 电压和/或V_BE电压进行调整。

图4示出了根据本公开的一个实施方式的基准电压源10。

图4所示的基准电压源10包括Vbe电压生成单元100、PTAT电压生成单元200、调整单元300、加法单元400和判断单元500。

V_BE电压生成单元100用于生成具有负温度系数的电压。

图5示出了V_BE电压生成单元100的三种示例。在此示例仅用于举例。

在图5(a)中，通过NPN三极管110a的基极-发射极电压V_BE来得到具有负温度系数的电压V_BE，其中NPN三极管110a的集电极连接电流源120a。在该NPN三极管110a中，V_BE电压值随随着温度的升高而降低。体现温度变化量的V_BE电压值输入至加法单元400中。

在图5(b)中，通过PNP三极管110b的基极-发射极电压V_BE来得到具有负温度系数的电压V_BE，其中PNP三极管110b的集电极连接电流源120b。在该PNP三极管110b中，V_BE电压值随随着温度的升高而降低。体现温度变化量的V_BE电压值输入至加法单元400中。

在图5(c)中，通过二极管110c的PN结电压V_BE来得到具有负温度系数的电压V_BE，其中二极管110c连接电流源120c与地之间。在该二极管110c中，V_BE电压值随随着温度的升高而降低。体现温度变化量的V_BE电压值输入至加法单元400中。

PTAT电压生成单元200，用于生成正温度系数的 PTAT(Proportional ToAbsolute Temperature)电压。图6中示出了该 PTAT电压生成单元200的示例，其中PTAT电压随温度升高而升高。

PTAT电压V_T＝k_B*T/q，其中，k_B为玻尔兹曼常数，T为温度，q 为电子电量，V_T与温度成一阶正比关系。

在图6(a)与图6(b)中，电阻R₃两端的电压为正温度系数的 PTAT电压，即随温度升高而升高，其中V_R3＝(k_B*T/q)*InN，其中N 为三极管Q1和Q2的基射结面积比，N通常为8。

调整单元300用于调整PTAT电压以生成调整电压。

如图7所示，调整单元300包括倍数单元310，将PTAT电压乘以放大倍数来生成调整电压，其中，根据判断单元500的判断结果来增加或减小倍数单元310的放大倍数。

调整单元300还包括倍数增加单元320及倍数减小单元330，倍数增加单元320根据判断单元500的判断结果来步进递增倍数单元 310的放大倍数，倍数减小单元330根据判断单元500的判断结果来步进递减倍数单元310的放大倍数。

加法单元400用于将V_BE电压及调整电压相加得到相加电压。这样可以将负温度系数的V_BE电压及正温度系数的PTAT电压中随温度变化所产生的电压变化相抵消。

判断单元500判断第一时刻的相加电压与第二时刻的相加电压之间的差异且输出判断结果，其中第二时刻为第一时刻经过预定时间后的时刻，其中，调整单元300根据判断单元500的判断结果来调整PTAT 电压以得到不同的调整电压，使得第二时刻的相加电压接近或等于第一时刻的相加电压。

根据进一步的实施例，基准电压源10还包括逻辑控制单元600，逻辑控制单元600根据判断单元500的判断结果来控制倍数增加单元 320或者倍数减小单元330，步进递增或步进递减倍数单元310的放大倍数。

根据进一步的实施例，基准电压源10还包括采样单元700，采样单元700用于采集第一时刻的相加电压和第二时刻的相加电压，并且将采集的第一时刻的相加电压和第二时刻的相加电压提供至判断单元。

采样单元700在一个或多个采样周期的每个采样周期中，采集每个采样周期中的第一时刻和第二时刻的相加电压，其中第一时刻为每个采样周期中的初始时刻，第二时刻为每个采样周期中从初始时刻经过预定时间后的校准时间段中的第二时刻，其中在校准时间段中，第二时刻的数量为多个，并且在校准时间段中，判断单元500判断第一时刻的相加电压与第二时刻的相加电压之间的差异。

其中，采样单元700可以包括两路采样电路，其中第一路采样电路可以包括开关与电容，通过开关控制，该第一路采样电路的电容可以用于存储第一时刻的相加电压，并且还可以将该电容存储的电压提供给判断单元500。第二路采样电路可以包括开关与电容，并且通过开关电路，第二路采样电路的电容可以用于存储第二时刻的相加电压并且再将其提供至判断单元500。

例如可以在第一路采样电路的电容的输入端的两端分别连接有输入控制开关，并且在电容的输出端的两端也可分别连接有输出控制开关，当第一路采样电路需要对第一时刻的相加电压进行采集时，可以在第一时刻导通输入控制开关而断开输出控制开关，使得相加电压为该电容充电，并且充电完成后(电容充电电压等于第一时刻的相加电压)，可以使得输入控制开关断开而输出控制开关导通，这样电容所存储的电压可以提供给判断单元500。

输入控制开关和输出控制开关的开关控制信号可以为一对非交叠控制信号，其可以根据采样电路的采样时钟信号，通过同频非交叠时钟产生器来生成。在采样单元的一个采样周期中，第一路采样电路用于采集第一时刻的电压，并且在该采样周期中，采集完第一时刻的电压后不再对其它时刻的电压进行采集。因此，其可以理解为提供初始时刻的一个电压，并且之后以该电压为基准，在该采样周期中判断后期时刻的电压相对于该初始时刻的电压是否发生改变。

在采集第二时刻的相加电压的第二路采样电路中，电容的输入端的两端也分别连接有输入控制开关，并且在电容的输出端的两端也可分别连接有输出控制开关，当第二路采样电路需要对第二时刻的相加电压进行采集时，可以在第二时刻导通输入控制开关而断开输出控制开关，使得相加电压为该电容充电，并且充电完成后(电容充电电压等于第二时刻的相加电压)，可以使得输入控制开关断开而输出控制开关导通，这样电容所存储的电压可以提供给判断单元500。输入控制开关和输出控制开关的开关控制信号可以为一对非交叠控制信号，其可以根据判断单元的使能信号的生成时间，通过同频非交叠时钟产生器来生成。

采集第二时刻电压的目的在于判断第二时刻的电压是否等于或大体等于第一时刻的电压，其用于进行校准的目的，以便通过对第二时刻后续时刻的电压进行校准。

在此，第二时刻为在需要校准的采样周期中的每个采样周期中，从初始时刻经过预定时间后的校准时间段中的第二时刻，其中在校准时间段中，第二时刻的数量为多个。其中，该校准时间段位于每个需要校准的采样周期中，其中在该校准时间段中可以对应N个(N大于 1)周期的脉冲控制信号，并且该N个脉冲控制信号可以用于控制上述的第二路采样电路，在脉冲控制信号的N个周期中的每个周期均可以对加法器的相加电压进行采集，这样，在该校准时间段中可以对相加电压采集N次，这样每次开始进行采集的时刻均称为上述的第二时刻。

采样单元700的一个或多个采样周期的每个采样周期中的校准时间段中，当判断第二时刻的相加电压小于第一时刻的相加电压后，倍数增加单元320步进递增倍数单元310的放大倍数，使得第二时刻的相加电压接近或等于第一时刻的相加电压，或者当判断第二时刻的相加电压大于第一时刻的相加电压后，倍数减小单元330步进递减倍数单元310的放大倍数，使得第二时刻的相加电压接近或等于第一时刻的相加电压。

倍数增加单元320步进递增倍数单元310的放大倍数的情况下，在校准时间段中，当第二时刻的相加电压不再小于第一时刻的相加电压时，采样单元700停止第二时刻的相加电压的采集并且判断单元500 停止判断；倍数减小单元330步进递减倍数单元310的放大倍数的情况下，在校准时间段中，当第二时刻的相加电压不再大于第一时刻的相加电压时，采样单元700停止第二时刻的相加电压的采集并且判断单元500停止判断。

在一个采样周期的校准时间段，对倍数单元310的放大倍数进行递增或递减之后，通过递增或递减后的放大倍数，对倍数增加单元320 和倍数减小单元330中的放大倍数进行同步，以便在之后的采样周期中的校准时间段中使用同步后的放大倍数。

根据进一步的实施例，基准电压源10还包括低通滤波单元800，低通滤波单元800对于采集到的第一时刻的相加电压和第二时刻的相加电压进行滤波，并且滤波后的电压提供至判断单元500。其中，低通滤波单元的目的在于消除电路中的高频干扰等。

需要注意的是，虽然在图8中将低通滤波单元800设置在采样单元700与判断单元500之间，但是低通滤波单元也可以设置在加法单元400与采样单元700之间，以便对加法单元400输出的相加电压进行低通滤波来实现相同的目的。

其中，在本公开中，作为两个示例，判断单元500可以为电压比较器的形式或者模数转换器(ADC)的形式。

下面，将参照这两种形式来对本公开的具体实施例进行详细地说明。

图9示出了采用电压比较器的基准电压源10。

V_BE电压生成单元100生成的V_BE电压和PTAT电压生成单元200 生成PTAT电压被调整后的电压输入至加法单元400，其中加法单元 400的输出等于V_BE(T)+V_T(T)。括号中的T是表示时间。

采样单元700根据采样时钟信号f_s对V(T_N)进行采样，其中V(T_N) 为T_N时刻加法单元400输出的相加电压(V_BE(T_N)+V_T(T_N))，采样时钟信号f_s输入至同频非交叠时钟产生器中，并且同频非交叠时钟产生器根据采样时钟信号f_s生成V(T_N)采样电路的控制信号Φ_S和Φ_SB。

采样时钟信号f_s的周期T＝T_on+T_off，T_on为每个周期的高电平持续时间，T_off为每个周期的低电平持续时间，T_on/T<<1/2。Φ_S与Φ_SB是一对非交叠控制信号,由采样时钟信号f_s产生，与采样时钟信号f_s同频。Φ_S的高电平持续时间为T_on，低电平持续时间为T_off，T_on+T_off＝T。Φ_SB的低电平时间为T_on+2*T_non-overlap，高电平持续时间为T-(T_on+2*t_non-overlap)。

V(T_N)采样电路可以包括电容C_R、串联至电容C_R的两个输入端的开关SW1P和SW1N、以及串联至电容C_R的两个输出端的开关SW2P 和SW2N。

当Φ_S为高电平且为Φ_SB低电平时，开关SW1P和SW1N导通而开关SW2P和SW2N断开，此时电容C_R进行充电直至其两端电压等于 V(T_N)。当Φ_S为低电平且为Φ_SB高电平时，开关SW2P和SW2N导通而开关SW1P和SW1N断开，此时电容C_R进行放电，这样将电压V(T_N) 提供至低通滤波单元800直至提供至电压比较单元510。

下面将电压V(T_N)表示为参考电压V_REF(T_N)，假设在t＝T_X时刻， V_REF(T_N)变化了ΔV_REF。其中，T_N+T_on<T_x<T_N+T_dly,即在电容C_R对T_N时刻的参考电压V_REF(T_N)采集完成后，电压比较单元510的使能信号EN为高电平之前，可能是由于系统的温度变化、应力影响或电源噪声干扰，引起V_BE或V_T电压的变化，并且V_REF＝V_BE+M*V_T，最终导致V_REF(T_N)变化ΔV_REF，V_REF(T_X)＝V_REF(T_N)+ΔV_REF，V_REF(T_N)＝V_BE(T_N)+M(T_N-1)*V_T(T_N)， V_REF(T_N)＝V_BE(T_X)+M(T_N-1)*V_T(T_X)。

在t＝T_N+T_dly时，使能信号EN从低电平变为高电平，对电压比较单元510、低通滤波单元800、逻辑控制单元600、倍数增加单元320及倍数减小单元330进行使能，系统进入自校准工作状态。

使能信号EN的高电平持续时间可以进行预设，其需要处于一个周期 T中，也就是说使能信号EN的每个周期的高电平持续时间为系统预设的固定时间段。

在使能信号EN为高电平的情况下，逻辑控制单元600输出校准时钟信号f_comp，其中，校准时钟信号f_comp为n个频率为f_comp的连续脉冲，其持续时间为n/f_comp。也可以将EN的每个周期的高电平持续时间比校准时钟信号f_comp的持续时间长一个校准时钟周期T_comp。

逻辑控制单元600将校准时钟信号f_comp提供至同频非交叠时钟产生器。并且同频非交叠时钟产生器根据校准时钟信号f_comp生成 V(T_N+T_dly+n*T_comp)采样电路的控制信号Φ_comp和Φ_compB。

控制信号Φ_comp和Φ_compB是一对非交叠控制信号,由校准时钟信号f_comp产生，与校准时钟信号f_comp同频。Φ_comp的高电平持续时间为T_on，低电平持续时间为T_off，T_on+T_off＝T。Φ_compB的低电平时间为T_on+2*T_non-overlap，高电平持续时间为T-(T_on+2*t_non-overlap)。

V(T_N+T_dly+n*T_comp)采样电路可以包括电容C_F、串联至电容C_F的两个输入端的开关SW3P和SW3N、以及串联至电容C_F的两个输出端的开关SW4P和SW4N。

当Φ_comp为高电平且为Φ_compB低电平时，开关SW3P和SW3N导通而开关SW4P和SW4N断开，此时电容C_F进行充电直至其两端电压等于V(T_N+T_dly+n*T_comp)。当Φ_comp为低电平且为Φ_compB高电平时，开关 SW4P和SW4N导通而开关SW3P和SW3N断开，此时电容C_F进行放电，这样将电压V(T_N+T_dly+n*T_comp)提供至低通滤波单元800直至提供至电压比较单元510。

控制信号Φ_comp和Φ_compB包括n个周期，因此可以采集n个时刻 (第二时刻)的V(T_N+T_dly+n*T_comp)。

当C_R的电压V_R和C_F的电压V_F都被接入到电压比较单元510时，电压比较单元510比较两个电压的大小。

为了便于说明，这里假设在V_R＜V_F的情况下电压比较单元510的输出 V_comp为低电平，在V_R＞V_F的情况下电压比较单元510的输出V_comp为高电平。

由于在开始要进行校准(校准时钟信号从低电平变成高电平)时， V_F＝V(T_N+T_dly)＝V(T_N)+ΔV_REF。因此当ΔV_REF＜0时， V_F＝V(T_N+T_dly)＝V(T_N)+ΔV_REF＜V(T_N)＝V_R。这样V_R＞V_F，电压比较单元 510的输出V_comp为高电平。

当V_comp为高电平时，逻辑控制单元600输出的EN_Add为高电平，则使能倍数增加单元320，而逻辑控制单元600输出的EN_Sub为低电平，则关闭倍数减小单元330。

倍数增加单元320接收到高电平的EN_Add后，倍数增加单元320 以校准时钟信号f_comp频率，步进ΔM来递增放大倍数M，ΔM>0。

当EN为高电平时，逻辑控制单元600输出连续的校准时钟信号f_comp，因为V_comp为高电平，逻辑控制单元600因此输出的EN_Add为高电平，这样使能倍数增加单元320。

在校准时钟信号f_comp的第1个周期的高电平时，控制信号φ_comp为高电平，控制信号φ_compB为低电平时，倍数增加单元320调节M＝M(T_N-1)+ΔM，控制信号φ_comp为高电平，开关SW3P和SW3N导通而开关SW4P和SW4N断开，因此采集单元700中的电容C_F采集到的电压为V_F＝V(T_N+T_dly)＝V_BE(T_x)+[M(T_N-1)+ΔM]*V_T(T_x)。

在校准时钟信号f_comp的第1个周期的低电平时，控制信号φ_comp为低电平，控制信号φ_compB为高电平时，电压比较单元510比较V_F＝V(T_N+T_dly) 和V_R＝V(T_N)的大小。也就是说开关SW4P和SW4N导通而开关SW3P和 SW3N断开，电压V_F提供至电压比较单元510。

若V_F＝V(T_N+T_dly)<V_R＝(T_N),电压比较单元510的输出V_comp为高电平。如果V_F＝V(T_N+T_dly)＞V_R＝V(T_N),电压比较单元510的输出V_comp为低电平。在电压比较单元510的输出V_comp为低电平的情况下，倍数增加单元320 则停止倍数的递增。

在电压比较单元510的输出V_comp为高电平的情况下，在校准时钟信号f_comp第2个周期的高电平时，控制信号φ_comp为高电平，控制信号φ_compB为低电平时，倍数增加单元320继续增加M，调节M＝M(T_N-1)+2*ΔM， C_F采集到的V_F＝V(T_N+T_dly+T_comp)＝V_BE(T_x)+[M(T_N-1)+2*ΔM]*V_T(T_x),此时的电压相比T_x时刻的电压增加了2*ΔM*V_T(T_x)，在校准时钟信号f_comp第 2个周期的低电平时，控制信号φ_comp为低电平，控制信号φ_compB为高电平时，电压比较单元510比较V_F＝V(T_N+T_dly+T_comp)和V_R＝V(T_N)的大小。

若V_F＝V(T_N+T_dly+T_comp)＝V_BE(T_x)+[M(T_N-1)+2*ΔM]*V_T(T_x)<V_R＝V(T_N), 电压比较单元510的输出V_comp为高电平。如果V_F＝V(T_N+T_dly+T_comp)＞ V_R＝V(T_N),电压比较单元510的输出V_comp为低电平。在电压比较单元510 的输出V_comp为低电平的情况下，倍数增加单元320则停止倍数的递增。

在电压比较单元510的输出V_comp为高电平的情况下，在校准时钟信号f_comp第3个周期的高电平时，控制信号φ_comp为高电平，控制信号φ_compB为低电平时，倍数增加单元320继续增加M，调节M＝M(T_N-1)+3*ΔM， C_F采集到的电压V(T_N-1+T_dly+2*T_comp)＝V_BE(T_x)+[M(T_N-1)+3ΔM]*V_T(T_x), 此时的电压相比T_x时刻的电压增加了3*ΔM*V_T(T_x)。

在校准时钟信号f_comp的第3个周期的低电平时，控制信号φ_comp为低电平，控制信号φ_compB为高电平时，电压比较单元510比较 V_F＝V(T_N+T_dly+2*T_comp)和V_R＝V(T_N)的大小。

如果V(T_N+T_dly+2*T_comp)＝V_BE(T_x)+[M(T_N-1)+3*ΔM]*V_T(T_x)<V(T_N),电压比较模块的输出V_comp仍然为高电平，如果V(T_N+T_dly+2*T_comp)＞V(T_N)，电压比较单元510的输出V_comp为低电平。在电压比较单元510的输出V_comp为低电平的情况下，倍数增加单元320则停止倍数的递增。

在电压比较单元510的输出V_comp为高电平的情况下，在校准时钟信号f_comp的第4个周期的高电平时，控制信号φ_comp为高电平，控制信号φ_compB为低电平时，倍数增加单元320继续增加M，调节M＝M(T_N-1)+4*ΔM。

通过上述方式，反复采样、比较、增加M，直到电压比较单元510 的输出V_comp从高电平变为低电平。如果经历了校准时间段，V_comp未从高电平变为低电平，则倍数M的调整也停止。

在校准时钟信号f_comp、控制信号φ_comp和φ_compB全部变成低电平后，停止采样和比较、以及停止增加M。

假设校准时钟信号f_comp在EN从低电平变成高电平后的经历了n个周期后，V_comp从高电平变为低电平，也就是说，在校准时钟信号f_comp的第n个周期的高电平时，控制信号φ_comp为高电平，φ_compB为低电平，倍数增加单元320继续增加M，调节M＝M(T_N)+n*ΔM，C_F采集到的电压 V(T_N+T_dly+(n-1)*T_comp)＝V_BE(T_x)+[M(T_N-1)+n*ΔM]*V_T(T_x),当 V(T_N+T_dly+(n-1)*T_comp)＝V_BE(T_x)+[M(T_N-1)+n*ΔM]*V_T(T_x)≥V_R＝V(T_N)，电压比较单元510的输出V_comp从高电平变为低电平,此时的电压相比T_x时刻的电压增加了n*ΔM*V_T(T_x)。

因为在校准时钟信号f_comp的第n-1个周期为低电平时，控制信号φ_comp为低电平，φ_compB为高电平时，电压比较模块的输出V_comp仍然为高电平。 V(T_N+T_dly+(n-2)*T_comp)＝V_BE(T_x)+[M(T_N-1)+(n-1)*ΔM]*V_T(T_x)<V(T_N)<V(T_N +T_dly+(n-1)*T_comp)＝V_BE(T_x)+[M(T_N-1)+n*ΔM]*V_T(T_x)。

通过不断地采样和比较、以及增加M,使得因外界温度、或者应力、或电源干扰引起V_REF的变化量ΔV_REF<0得到了补偿，补偿值为 n*ΔM*V_T(T_x)，校准后的放大系数M＝M(T_N-1)+n*ΔM，补偿误差为 n*ΔM*V_T(T_x)，显然可以通过减小倍数增加单元320的步进ΔM或者多次校准平均，减小补偿误差，理论上补偿后，可以无限逼近V(T_N)，将各种干扰引起的ΔV_REF抵消掉。

在以上描述中，假定在T＝T_X时刻，T_N+T_on<T_x<T_N+T_dly,因为外界因素导致V_BE或者V_T在T_x发生了变化，最终导致V_REF发生了变化ΔV_REF， V_REF(T_X)＝V_REF(T_[N-1])+ΔV_REF。

因此本公开的校准方法显然不仅适用于补偿上述的一个时间点(静态)外界环境的变化，也适用于动态的持续的外界环境的变化而引起的 V_REF的变化。

本公开的校准方法不仅适用于V_BE、V_T的变化而引起的V_REF的变化，也适用于倍数单元本身因环境温度、应力、电源干扰等而引起的变化而引起V_REF的变化。最终，通过采样和比较，增加或者减小放大倍数M，反复这个过程，直到电压比较单元510输出出现高低电平的转变，则停止校准，最终达到补偿V_REF变化的目的。

上面给出了在ΔV_REF＜0的情况下，通过控制倍数增加单元320来步进递增放大倍数M的情况。

下面将参照图9和7来详细说明在ΔV_REF＞0的情况下，通过控制倍数减小单元330来步进递减放大倍数M的情况。下面的详细描述可以参照图10中T_N+1时刻之后的倍数M减小的示意波形来进行理解。

假设在t＝T_X时刻，V_REF(T_N+1)变化了ΔV_REF。其中， T_N+1+T_on<T_x<T_N+1+T_dly,即在电容C_R对T_N+1时刻的参考电压V_REF(T_N+1)采集完成后，电压比较单元510的使能信号EN为高电平之前，可能是由于系统的温度变化、应力影响或电源噪声干扰，引起V_BE或V_T电压的变化，并且V_REF＝V_BE+M*V_T，最终导致V_REF(T_N+1)变化ΔV_REF， V_REF(T_X)＝V_REF(T_N+1)+ΔV_REF，其中V_REF(T_N+1)＝V_BE(T_N+1)+M(T_N)*V_T(T_N+1)， V_REF(T_N+1)＝V_BE(T_X)+M(T_N)*V_T(T_X)。其中，ΔV_REF＞0。

开始要进行校准(校准时钟信号f_comp从低电平变成高电平)时， V_F＝V(T_N+1+T_dly)＝V(T_N+1)+ΔV_REF。因此当ΔV_REF＞0时， V_F＝V(T_N+1+T_dly)＝V(T_N+1)+ΔV_REF＞V(T_N+1)＝V_R。这样V_R＜V_F，电压比较单元510的输出V_comp为低电平。

当使能信号EN为高电平时，逻辑控制单元600输出校准时钟信号f_comp，其中校准时钟信号f_comp为n个频率为f_comp的连续脉冲，电压比较单元510 的输出V_comp为低电平的情况下，逻辑控制单元600输出的EN_Add为低电平，则关闭倍数增加单元320，而逻辑控制单元600输出的EN_Sub为高电平，则使能倍数减小单元330。

倍数减小单元330接收到高电平的EN_Sub后，倍数减小单元330 以校准时钟信号f_comp频率，步进ΔM来递减放大倍数M，ΔM>0。

当EN为高电平时，逻辑控制单元600输出连续的校准时钟信号f_comp，因为V_comp为低电平，逻辑控制单元600因此输出的EN_Sub为高电平，这样使能倍数减小单元330。

在校准时钟信号f_comp的第1个周期的高电平时，控制信号φ_comp为高电平，控制信号φ_compB为低电平时，倍数减小单元330调节M＝M(T_N)-ΔM，控制信号φ_comp为高电平，开关SW3P和SW3N导通而开关SW4P和SW4N 断开，因此采集单元700中的电容C_F采集到的电压为 V_F＝V(T_N+1+T_dly)＝V_BE(T_x)+[M(T_N)-ΔM]*V_T(T_x)。

在校准时钟信号f_comp的第1个周期的低电平时，控制信号φ_comp为低电平，控制信号φ_compB为高电平时，电压比较单元510比较V_F＝V(T_N+1+T_dly) 和V_R＝V(T_N+1)的大小。也就是说开关SW4P和SW4N导通而开关SW3P 和SW3N断开，电压V_F提供至电压比较单元510。

若V_F＝V(T_N+1+T_dly)＞V_R＝V(T_N+1),电压比较单元510的输出V_comp为低电平。如果V_F＝V(T_N+1+T_dly)＜V_R＝V(T_N+1),电压比较单元510的输出V_comp为高电平。在电压比较单元510的输出V_comp为高电平的情况下，倍数减小单元330则停止倍数的递减。

在电压比较单元510的输出V_comp为低电平的情况下，在校准时钟信号f_comp第2个周期的高电平时，控制信号φ_comp为高电平，控制信号φ_compB为低电平时，倍数减小单元330继续递减M，调节M＝M(T_N)-2*ΔM，C_F采集到的V_F＝V(T_N+1+T_dly+T_comp)＝V_BE(T_x)+[M(T_N)-2*ΔM]*V_T(T_x),此时的电压相比T_x时刻的电压减小了2*ΔM*V_T(T_x)，在校准时钟信号f_comp第2个周期的低电平时，控制信号φ_comp为低电平，控制信号φ_compB为高电平时，电压比较单元510比较V_F＝V(T_N+1+T_dly+T_comp)和V_R＝V(T_N+1)的大小。

若V_F＝V(T_N+1+T_dly+T_comp)＝V_BE(T_x)+[M(T_N)-2*ΔM]*V_T(T_x)＞V_R＝(T_N+1), 电压比较单元510的输出V_comp为低电平。如果V_F＝V(T_N+1+T_dly+T_comp)＞ V_R＝V(T_N+1),电压比较单元510的输出V_comp为高电平。在电压比较单元 510的输出V_comp为高电平的情况下，倍数减小单元330则停止倍数的递减。

在电压比较单元510的输出V_comp为低电平的情况下，在校准时钟信号f_comp第3个周期的高电平时，控制信号φ_comp为高电平，控制信号φ_compB为低电平时，倍数减小单元330继续减小M，调节M＝M(T_N)-3*ΔM，

C_F采集到的电压V(T_N+1+T_dly+2*T_comp)＝V_BE(T_x)+[M(T_N)-3ΔM]*V_T(T_x),

此时的电压相比T_x时刻的电压减小了3*ΔM*V_T(T_x)。

在校准时钟信号f_comp的第3个周期的低电平时，控制信号φ_comp为低电平，控制信号φ_compB为高电平时，电压比较单元510比较 V_F＝V(T_N+1+T_dly+2*T_comp)和V_R＝V(T_N+1)的大小。

如果V(T_N+1+T_dly+2*T_comp)＝V_BE(T_x)+[M(T_N)-3*ΔM]*V_T(T_x)＞V(T_N+1), 电压比较模块的输出V_comp仍然为低电平，如果V(T_N+1+T_dly+2*T_comp)＜V(T_N+1)，电压比较单元510的输出V_comp为高电平。在电压比较单元510 的输出V_comp为高电平的情况下，倍数减小单元330则停止倍数的递减。

在电压比较单元510的输出V_comp为低电平的情况下，在校准时钟信号f_comp的第4个周期的高电平时，控制信号φ_comp为高电平，控制信号φ_compB为低电平时，倍数减小单元320继续减小M，调节M＝M(T_N)-4*ΔM。

通过上述方式，反复采样、比较、减小M，直到电压比较单元510 的输出V_comp从低电平变为高电平。如果经历校准时间段后，V_comp未从低电平变为高电平，则倍数M的调整也停止。

在校准时钟信号f_comp、控制信号φ_comp和φ_compB全部变成低电平后，停止采样和比较、以及停止减小M。

假设校准时钟信号f_comp在使能信号EN从低电平变成高电平后的经历了n个周期后，V_comp从低电平变为高电平，也就是说，在校准时钟信号f_comp的第n个周期的高电平时，控制信号φ_comp为高电平，φ_compB为低电平，倍数减小单元330继续减小M，调节M＝M(T_N)-n*ΔM，C_F采集到的电压V(T_N+1+T_dly+(n-1)*T_comp)＝V_BE(T_x)+[M(T_N)-n*ΔM]*V_T(T_x),当 V(T_N+1+T_dly+(n-1)*T_comp)＝V_BE(T_x)+[M(T_N)-nj*ΔM]*V_T(T_x)≤V_R＝V(T_N+1)，电压比较单元510的输出V_comp从低电平变为高电平,此时的电压相比T_x时刻的电压减小了n*ΔM*V_T(T_x)。

因为在校准时钟信号f_comp的第n-1个周期为低电平时，控制信号φ_comp为低电平，φ_compB为高电平时，电压比较模块的输出V_comp仍然为低电平。 V(T_N+1+T_dly+(n-2)*T_comp)＝V_BE(T_x)+[M(T_N)-(n-1)*ΔM]*V_T(T_x)＞V(T_N+1)＞ V(T_N+1+T_dly+(n-1)*T_comp)＝V_BE(T_x)+[M(T_N)-n*ΔM]*V_T(T_x)。

通过不断地采样和比较、以及减小M，使得因外界温度、或者应力、或电源干扰引起V_REF的变化量ΔV_REF＞0得到了补偿，补偿值为 n*ΔM*V_T(T_x)，校准后的放大系数M＝M(T_N)-n*ΔM，补偿误差为 n*ΔM*V_T(T_x)，显然可以通过减小倍数减小单元330的步进ΔM或者多次校准平均，减小补偿误差，理论上补偿后，可以无限逼近V(T_N+1)，将各种干扰引起的ΔV_REF抵消掉。

需要说明的是，为了便于说明，图10所示的周期T中均存在校准时间段(进行校准)，但是需要理解的是，该校准时间段可以存在于一个周期中、几个连续的周期中或分散的周期中等等。

在本公开中，在每个校准时间段完成之后，得到的放大倍数M可以在倍数增加单元320和倍数减小单元310之间进行同步，这样在后续的校准时间段进行校准时，使用同步后的放大倍数。

上面描述了通过步进递增和步进递减的方式来调整放大倍数M的方式，但是在本公开中，也可以采用其他方式来得到系统的放大倍数M。

下面继续以T_N至T_N+1之间的周期为起始来进行说明。

在T_N时刻，采样时钟信号f_s从低电平变成高电平，对V(T_N)进行采样。采样时钟信号f_s为低电平，使能信号EN从低电平变成高电平后，通过校准时钟信号f_comp经过n1个周期的采样、比较、增加放大倍数M，电压比较单元510的输出V_comp从高电平变为低电平之后，使能信号EN 从高电平也变成低电平，此时M1＝M(T_N)+n₁*ΔM，这时经过了第1个完整的校准周期。

具体地，在T＝T_N时，采样时钟信号f_s从低电平变成高电平，采样时钟信号f_s为高电平，控制φ_S为高电平，φ_SB为低电平，开关SW1P和SW1N 接通到V_REF(加法单元的输出)，开关SW2P和SW2N关断。

电容C_R采集到T_N时刻的电压V_REF(T_N)，电容C_R的两端电压V_R＝ V_REF(T_N)，基于校准时钟信号f_comp，电容C_F采集校准时间段中的多个电压，并且进行采样、比较、增加放大倍数M，电压比较单元510的输出V_comp从高电平变为低电平之后，使能信号EN从高电平也变成低电平，此时M1＝M(T_N)+n1*ΔM。可以将M1表示为M(T_N)+j1*ΔM，其中j1＝n1。

在下一个校准周期中，例如在T_N+1至T_N+2之间的周期，基于上面相同的方式，假设校准时钟信号f_comp在使能信号EN从低电平变成高电平后的经历了n2个周期后，V_comp从高电平变为低电平。此时，M2＝M1 +n2*ΔM，可以将M2表示为M(T_N)+j2*ΔM。

其中，n1和n2的绝对值为校准持续的周期数，当倍数增加时为正值，当倍数减小时为负值，相应地，j1和j2根据情况也可以为正值或负值。

通过多次校准，记录M1、M2、……Mn。M1＝M(T_N)+j1*ΔM，M2＝ M(T_N)+j2*ΔM，……，Mn＝M(T_N)+jn*ΔM。

最后，可以通过多种方法对M1、M2、……Mn进行计算以得到校准后的M_cal。例如可以通过求取算术平均值的方法：M_cal＝M(T_N)+ [(j1+j2…+jn)/n]*ΔM，也可以采用均方根的方式、去除两个极值求取算术平均值等方法。

另外，也可以采用经过低通滤波或非线性滤波后作为校准后的M_cal M_cal＝g(j1，j2，…，jn)，g(x)为低通滤波器或者非线性滤波器函数。

另外，求取的校准后的M_cal可以作为校准倍数，也可以在倍数增加单元与倍数减小单元之间同步。

在上面的实施方式及实施例中，采用比较器进行说明。在本公开中，也可以使用模拟数字转换器来实现上述功能。

下面参照图11及图12，将对采用模数转换单元(ADC)520的实施方式进行详细地说明。

图11示出了采用ADC的基准电压源10。

当Φ_S为高电平且为Φ_SB低电平时，开关SW1P和SW1N导通而开关SW2P和SW2N断开，此时电容C_R进行充电直至其两端电压等于 V(T_N)。当Φ_S为低电平且为Φ_SB高电平时，开关SW2P和SW2N导通而开关SW1P和SW1N断开，此时电容C_R进行放电，这样将电压V(T_N) 提供至低通滤波单元800直至提供至ADC520。

下面将电压V(T_N)表示为参考电压V_REF(T_N)，假设在t＝T_X时刻， V_REF(T_N)变化了ΔV_REF。其中，T_N+T_on<T_x<T_N+T_dly,即在电容C_R对T_N时刻的参考电压V_REF(T_N)采集完成后，ADC520的使能信号EN为高电平之前，可能是由于系统的温度变化、应力影响或电源噪声干扰，引起V_BE或V_T电压的变化，并且V_REF＝V_BE+M*V_T，最终导致V_REF(T_N)变化ΔV_REF， V_REF(T_X)＝V_REF(T_N)+ΔV_REF，V_REF(T_N)＝V_BE(T_N)+M(T_N-1)*V_T(T_N)， V_REF(T_N)＝V_BE(T_X)+M(T_N-1)*V_T(T_X)。

在t＝T_N+T_dly时，使能信号EN从低电平变为高电平，对ADC520、低通滤波单元800、逻辑控制单元600、倍数增加单元320及倍数减小单元330进行使能，系统进入自校准工作状态。

逻辑控制单元600将校准时钟信号f_comp提供至同频非交叠时钟产生器。并且同频非交叠时钟产生器根据校准时钟信号f_comp生成控制信号Φ_comp和Φ_compB。

控制信号Φ_comp和Φ_compB用于控制ADC520对电压V_F进行采样。当Φ_comp为高电平且为Φ_compB低电平时，ADC520对电压V_F进行采样。当Φ_comp为低电平且为Φ_compB高电平时，ADC520不对电压V_F进行采样。

当电压V_R和电压V_F都被接入到ADC520时，ADC520以电压V_F为标准，对电压V_R进行量化。

假定ADC的精度(分辨率)为N bits(比特)，ADC量化时的参考电压(满量程)设定为V_F，V_R作为被量化的模拟输入电压信号，经过 ADC量化转换后的输出信号为D_comp。

当V_R>V_F，ADC输出的N bit全部为1，即D_comp＝2^N-1。

当V_R<V_F，ADC输出的N bit部分为1，部分为0，即D_comp＝(2^N-1) *V_R/V_F。

在开始要进行校准(校准时钟信号从低电平变成高电平)时， V_F＝V(T_N+T_dly)＝V(T_N)+ΔV_REF。因此当ΔV_REF＜0时， V_F＝V(T_N+T_dly)＝V(T_N)+ΔV_REF＜V(T_N)＝V_R。这样V_R＞V_F，ADC输出的N bit全部为1。

当ADC输出的N bit全部为1时，逻辑控制单元600输出的EN_Add 为高电平，则使能倍数增加单元320，而逻辑控制单元600输出的EN_Sub 为低电平，则关闭倍数减小单元330。

当EN为高电平时，逻辑控制单元600输出连续的校准时钟信号f_comp，因为D_comp全部为1，逻辑控制单元600因此输出的EN_Add为高电平，这样使能倍数增加单元320。

在T＝T_N时，采样时钟信号f_s高电平，控制信号φ_S为高电平，φ_SB为低电平，开关SW1P和SW1N接通到V(T_N)，开关SW2P和SW2N关断，电容C_R采集到T_N时刻的电压V(T_N)，其两端电压V_R＝V(T_N)。

在采样时钟信号f_s低电平，控制信号φ_S为低电平，φ_SB为高电平时，开关SW1P和SW1N关断，开关SW2P和SW2N接通，电容C_R的电压 V_R被接通到ADC输入端。

其中，开关控制信号φ_S，φ_SB为一对交叠时钟信号，由采样时钟信号 f_s通过非交叠时钟信号产生器产生。

假设在T＝T_X时刻，V_REF(V(T_n))发生了变化ΔV_REF。

T_N+T_on<T_x<T_N+T_dly,即在电容C_R对T_N时刻的参考电压V_REF(T_N)采集完成后，使能信号EN为高电平之前。

可能是由于系统温度的变化、应力的影响，或电源噪声的干扰，引起V_BE或者V_T电压的变化，又由于V_REF＝V_BE+M*V_T，最终导致V_REF变化ΔV_REF，V_REF(T_X)＝V_REF(T_N)+ΔV_REF。V_REF(T_N)＝V_BE(T_N)+M(T_N-1)*V_T(T_N)， V_REF(T_N)＝V_BE(T_X)+M(T_N-1)*V_T(T_X)。

在T＝T_[N-1]+T_dly时，EN从低电平变为高电平，使能ADC、逻辑控制单元、倍数增加单元、倍数减小单元，系统进入自校准工作状态，校准逻辑输出校准时钟f_comp,EN的每个周期的高电平持续时间为系统预设的固定时间段，也可以将EN的每个周期的高电平持续时间比校准时间长一个校准时钟的周期T_comp。

校准时钟信号f_comp为高电平，控制信号φ_comp为高电平，φ_compB为低电平期间，ADC采集输入信号V_R＝V_REF(T_N)，

校准时钟信号f_comp为低电平，控制信号φ_comp为低电平，φ_compB为高电平期间，ADC对采集的输入信号V_R＝V_REF(T_N)进行量化并输出D_comp，量化时的参考电压源(满量程)为V_F＝V_REF(T_X)＝V_REF(T_N)+ΔV_REF。

当V_R>V_F,即ΔV_REF<0,ADC输出的N bit全部为1，即D_comp＝2^N-1。

当V_R<V_F，即ΔV_REF>0,ADC输出的N bit部分为1，部分为0，即 D_comp＝(2^N-1)*V_R/V_F。

假设ΔV_REF<0，即V_REF因为外界环境温度、应力、电源干扰在T_x时刻变小，即V_F＝V_REF(T_N+T_dly)＝V_REF(T_N)+ΔV_REF<V_R＝V_REF(T_N)。

当EN高电平，使能ADC、逻辑控制单元、倍数增加单元、倍数减小单元，系统进入自校准工作状态，逻辑控制单元输出校准时钟信号 f_comp。

在校准时钟信号f_comp的第1个周期的高电平时，也就是φ_comp为高电平，φ_compB为低电平时，ADC采集输入信号V_R＝V_REF(T_N)。

在校准时钟信号f_comp的第1个周期的低电平时，φ_comp为低电平，φ_compB为高电平时，ADC对采集的输入信号V_R＝V_REF(T_N)进行量化并输出 D_comp，量化时的参考电压源(满量程)为V_F＝V_REF(T_X)＝V_REF(T_N)+ΔV_REF。

因为ΔV_REF<0，所以V_R>V_F，ADC输出的N bit全部为1，即 D_comp＝2^N-1。

当EN为高电平，当D_comp＝2^N-1，校准逻辑输出连续校准时钟信号 f_comp，输出EN_Add为高电平，倍数增加单元接收到EN_Add为高电平后，加法器以f_comp频率，以步进ΔM增加放大倍数M,ΔM>0。

在校准时钟信号f_comp的第2个周期的高电平时，也就是φ_comp为高电平，φ_compB为低电平时，ADC采集输入信号V_R＝V_REF(T_N)。

在校准时钟信号f_comp的第2个周期的低电平时，φ_comp为低电平，φ_compB为高电平时，ADC对采集的输入信号V_R＝V_REF(T_N)进行量化并输出 D_comp，量化时的参考电压源(满量程)为：

V_F＝V_F(T_N+T_dly+2*T_comp)＝V_REF(T_X)+ΔM*V_T(T_x)＝V_REF(T_N)+ ΔV_REF+ΔM*V_T(T_x)＝V_BE(T_x)+[M(T_N-1)+ΔM]*V_T(T_x),

若V_R>V_F,ADC输出的N bit仍然全部为1，即D_comp＝2^N-1。

当EN为高电平，当D_comp＝2^N-1，校准逻辑输出连续校准时钟f_comp，输出EN_Add为高电平。倍数增加单元接收到EN_Add为高电平后，加法器以f_comp频率，以步进ΔM增加放大倍数M,ΔM>0。

在校准时钟信号f_comp的第3个周期的高电平时，也就是φ_comp为高电平，φ_compB为低电平时，ADC采集输入信号V_R＝V_REF(T_N)，倍数增加单元继续增加M，调节M＝M(T_N-1)+2*ΔM，V_F＝V_F(T_N+T_dly+3*T_comp)＝V_BE(T_x)+[M(T_N-1)+2*ΔM]*V_T(T_x),此时的电压相比T_x时刻的电压增加了2*ΔM*V_T(T_x)，

在校准时钟信号f_comp的第3个周期的低电平时，φ_comp为低电平，φ_compB为高电平时，ADC对采集的输入信号V_R＝V_REF(T_N)进行量化并输出 D_comp，量化时的参考电压源(满量程)为V_F＝V_F(T_N+T_dly+3*T_comp)＝ V_REF(T_X)+2*ΔM*V_T(T_x)＝V_BE(T_x)+[M(T_N-1)+2*ΔM]*V_T(T_x)。

如此反复采样，ADC量化，增加M，直到ADC输出D_comp从2^N-1 变为小于2^N-1。

校准时钟信号f_comp、控制信号φ_comp和φ_compB全部变成低电平，停止采样、停止ADC量化、停止增加M。

假设校准时钟信号f_comp在使能信号EN从低电平变成高电平后的经历了j个周期后，D_comp从2^N-1变为小于2^N-1，也就是说，在校准时钟信号f_comp的第j个周期的高电平时，也就是φ_comp为高电平，φ_compB为低电平时，倍数增加单元继续增加M，调节M＝M(T_N-1)+(j-1)*ΔM。

V_F(T_N+T_dly+j*T_comp)＝V_BE(T_x)+[M(T_N-1)+(j-1)*ΔM]*V_T(T_x), V_F(T_N+T_dly+j*T_comp)＝V_BE(T_x)+[M(T_N-1)+(j-1)*ΔM]*V_T(T_x)>V_R＝V_REF(T_N)， D_comp从2^N-1变为小于2^N-1，D_comp＝(2^N-1)*V_R/V_F。此时的电压相比T_x时刻的电压增加了(j-1)*ΔM*V_T(T_x)，补偿了ΔV_REF<0的变化。

上面通过放大倍数的递增来进行了说明，当放大倍数减小时的情况在下面详细说明。

假设ΔV_REF>0，即V_REF因为外界环境温度、应力、电源干扰在T_x时刻变小，即V_F＝V_REF(T_N+T_dly)＝V_REF(T_N)+ΔV_REF>V_R＝V_REF(T_N)。

因为ΔV_REF>0，所以V_R<V_F，ADC输出的N bit不全部为1，即D_comp小于2^N-1。

当EN为高电平，当D_comp小于2^N-1，逻辑控制单元输出连续校准时钟信号f_comp，输出EN_Sub为高电平，倍数减小单元接收到EN_Sub为高电平后，加法器以f_comp频率，以步进ΔM减小放大倍数M,ΔM>0。

V_F＝V_F(T_N+T_dly+2*T_comp)＝V_REF(T_X)-ΔM*V_T(T_x)＝V_REF(T_N)+ΔV_REF-ΔM* V_T(T_x)＝V_BE(T_x)+[M(T_N-1)-ΔM]*V_T(T_x),

若V_R小于V_F,ADC输出的N bit仍然不全部为1，即D_comp小于2^N-1。

当EN为高电平，当D_comp小于2^N-1，校准逻辑输出连续校准时钟 f_comp，输出EN_Sub为高电平。倍数减小单元接收到EN_Sub为高电平后，加法器以f_comp频率，以步进ΔM减小放大倍数M，ΔM>0。

在校准时钟信号f_comp的第3个周期的高电平时，也就是φ_comp为高电平，φ_compB为低电平时，ADC采集输入信号V_R＝V_REF(T_N)，倍数增加单元继续增加M，调节M＝M(T_N-1)-2*ΔM，V_F＝V_F(T_N+T_dly+3*T_comp)＝V_BE(T_x)+[M(T_N-1)-2*ΔM]*V_T(T_x),此时的电压相比T_x时刻的电压减小了2*ΔM*V_T(T_x)。

在校准时钟信号f_comp的第3个周期的低电平时，φ_comp为低电平，φ_compB为高电平时，ADC对采集的输入信号V_R＝V_REF(T_N)进行量化并输出 D_comp，量化时的参考电压源(满量程)为V_F＝V_F(T_N+T_dly+3*T_comp)＝ V_REF(T_X)-2*ΔM*V_T(T_x)＝V_BE(T_x)+[M(T_N-1)-2*ΔM]*V_T(T_x)。

如此反复采样，ADC量化，增加M，直到ADC输出D_comp从小于2^N-1 变为等于2^N-1。

校准时钟信号f_comp、控制信号φ_comp和φ_compB全部变成低电平，停止采样、停止ADC量化、停止减小放大倍数M。

假设校准时钟信号f_comp在使能信号EN从低电平变成高电平后的经历了j个周期后，D_comp从小于2^N-1变为等于2^N-1，也就是说，在校准时钟信号f_comp的第j个周期的高电平时，也就是φ_comp为高电平，φ_compB为低电平时，倍数减小单元继续减小M，调节M＝M(T_N-1)-(j-1)*ΔM。

V_F(T_N+T_dly+j*T_comp)＝V_BE(T_x)+[M(T_N-1)-(j-1)*ΔM]*V_T(T_x), V_F(T_N+T_dly+j*T_comp)＝V_BE(T_x)+[M(T_N-1)-(j-1)*ΔM]*V_T(T_x)<V_R＝V_REF(T_N)， D_comp从小于2^N-1变为等于2^N-1。此时的电压相比T_x时刻的电压减小了(j-1)*ΔM*V_T(T_x)，补偿了ΔV_REF>0的变化。

本公开的校准方法不仅适用于V_BE、V_T的变化而引起的V_REF的变化，也适用于倍数单元本身因环境温度、应力、电源干扰等而引起的变化而引起V_REF的变化。最终，通过采样和比较，增加或者减小放大倍数M，反复这个过程，直到ADC输出出现的转变，则停止校准，最终达到补偿 V_REF变化的目的。

此外，在采用ADC的实施方式中，上面参照电压比较单元所描述的实施例中得到系统放大倍数M的方式同样适用在ADC的实施方式中，在此不再赘述。例外，与包括电压比较单元的实施例相同，ADC相关实施例中同样也可以包括低通滤波单元，以消除电源的高频噪声。

此外，根据本公开还提供了一种芯片，包括如上所述的基准电压源。一种电源，包括该芯片。一种电子设备，包括该电源。

在本说明书的描述中，参考术语“一个实施例/方式”、“一些实施例/ 方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例/ 方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例/方式或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例/方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例/方式或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例/方式或示例以及不同实施例/方式或示例的特征进行结合和组合。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

本领域的技术人员应当理解，上述实施方式仅仅是为了清楚地说明本公开，而并非是对本公开的范围进行限定。对于所属领域的技术人员而言，在上述公开的基础上还可以做出其它变化或变型，并且这些变化或变型仍处于本公开的范围内。

Claims

1.一种基准电压源，其特征在于，包括：

V_BE电压生成单元，用于生成负温度系数的V_BE电压；

PTAT电压生成单元，用于生成正温度系数的PTAT电压；

调整单元，用于调整所述PTAT电压和/或V_BE电压以生成调整后PTAT电压和/或调整后V_BE电压；

加法单元，用于将所述V_BE电压与调整后PTAT电压、或者所述PTAT电压与调整后V_BE电压、或者调整后PTAT电压与调整后V_BE电压相加得到相加电压；以及

判断单元，判断第一时刻的相加电压与第二时刻的相加电压之间的差异且输出判断结果，其中所述第二时刻为在需要校准的采样周期中的每个采样周期中从所述第一时刻经过预定时间后的校准时间段中的时刻，

其中，所述调整单元根据所述判断单元的判断结果来调整所述PTAT电压和/或V_BE电压以得到不同的调整后PTAT电压和/或调整后V_BE电压，使得所述第二时刻的相加电压接近或等于所述第一时刻的相加电压，从而使得在所述第一时刻至所述第二时刻，所述负温度系数的V_BE电压及正温度系数的PTAT电压中所产生的电压变化相抵消。

2.如权利要求1所述的基准电压源，其特征在于，所述调整单元包括倍数单元，将所述PTAT电压和/或V_BE电压乘以放大倍数来生成调整后PTAT电压和/或调整后V_BE电压，其中，根据所述判断单元的判断结果来增加或减小所述倍数单元的所述放大倍数。

3.如权利要求2所述的基准电压源，其特征在于，所述调整单元还包括倍数增加单元及倍数减小单元，所述倍数增加单元根据所述判断单元的判断结果来步进递增所述倍数单元的放大倍数，所述倍数减小单元根据所述判断单元的判断结果来步进递减所述倍数单元的放大倍数。

4.如权利要求3所述的基准电压源，其特征在于，还包括逻辑控制单元，所述逻辑控制单元根据所述判断单元的判断结果来控制所述倍数增加单元或者所述倍数减小单元，步进递增或步进递减所述倍数单元的放大倍数。

5.如权利要求4所述的基准电压源，其特征在于，还包括采样单元，所述采样单元用于采集第一时刻的相加电压和第二时刻的相加电压，并且将采集的第一时刻的相加电压和第二时刻的相加电压提供至所述判断单元。

6.如权利要求5所述的基准电压源，其特征在于，所述采样单元在一个或多个采样周期的每个采样周期中，采集每个采样周期中的第一时刻和第二时刻的相加电压，其中所述第一时刻为每个采样周期中的初始时刻，所述第二时刻为每个采样周期中从初始时刻经过预定时间后的校准时间段中的第二时刻，其中在所述校准时间段中，所述第二时刻的数量为多个，并且在所述校准时间段中，所述判断单元判断所述第一时刻的相加电压与第二时刻的相加电压之间的差异。

7.如权利要求6所述的基准电压源，其特征在于，在采样单元的一个或多个采样周期的每个采样周期中的校准时间段中，

8.如权利要求7所述的基准电压源，其特征在于，还包括低通滤波单元，所述低通滤波单元对于所述第一时刻的相加电压和第二时刻的相加电压进行滤波，并且滤波后的电压提供至判断单元。

9.如权利要求7或8所述的基准电压源，其特征在于，

所述倍数增加单元步进递增所述倍数单元的放大倍数的情况下，在所述校准时间段中，当所述第二时刻的相加电压不再小于第一时刻的相加电压时，所述采样单元停止所述第二时刻的相加电压的采集并且所述判断单元停止判断；

10.如权利要求6至8中任一项所述的基准电压源，其特征在于，在一个采样周期的校准时间段，对所述倍数单元的放大倍数进行递增或递减之后，通过递增或递减后的放大倍数，对所述倍数增加单元和所述倍数减小单元中的放大倍数进行同步，以便在之后的采样周期中的校准时间段中使用同步后的放大倍数。

11.如权利要求9所述的基准电压源，其特征在于，在一个采样周期的校准时间段，对所述倍数单元的放大倍数进行递增或递减之后，通过递增或递减后的放大倍数，对所述倍数增加单元和所述倍数减小单元中的放大倍数进行同步，以便在之后的采样周期中的校准时间段中使用同步后的放大倍数。

12.一种芯片，其特征在于，包括如权利要求1至11中任一项所述的基准电压源。

13.一种电源，其特征在于，包括如权利要求12所述的芯片。

14.一种电子设备，其特征在于，包括如权利要求13所述的电源。