KR0142956B1 - 저전원전압 동작용 내부전원전압 발생회로 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야.

본 발명은 내부회로의 동작전원전압을 공급하는 내부전원전압 발생회로에 관한 것이다.

2. 발명이 해결하려고 하는 기술적 과제.

종래의 내부전원전압 발생회로가 구동되기 위해서는 비교적 높은 전압이 공급되어야 하므로 데이타 리텐션 모드에서와 같이 동작전원전압이 낮은 경우에 제대로 동작을 수행할 수 없었다.

3. 발명의 해결방법의 요지.

본 발명에서는 전원공급전압레벨이 낮을 때 즉 저전원전압일 때 상기 저전원전압을 감지하여 직접적으로 출력전압을 제어하므로서 상기 저전원전압에 비례하는 내부전원전압레벨을 첩내부의 회로들 및 소자들에 공급하게 된다.

4. 발명의 중요한 용도.

저전원전압에서 구동가능한 내부전원전압 발생회로가 구현되므로 파워를 공급하는 초기의 시간동안 혹은 데이타 리텐션 모드와 같이 동작전원전압이 낮은 경우에 칩내부에 상기 저전원전압의 크기에 상응하는 내부전원전압을 공급하여 내부회로의 동작전원전압레벨을 낮추게 되어 점차 고집적화되는 반도체 메로리에서 저전원전압특성을 개선하게 된다.

Description

저전원전압 동작용 내부전원전압 발생회로

제1도는 종래에 사용된 내부전원전압 발생회로를 나타내는 회로도.

제2도는 제1도의 출력파형도.

제3도는 본 발명에 따른 저전원전압 동작용 내부전원전압 발생회로의 개략적 회로도.

제4도는 제3도에 사용된 저전원전압 감지기를 나태내는 회로도.

제5도는 제4도의 출력파형도.

제6도는 제3도의 출력파형도.

본 발명은 고집적 반도체 메모리의 내부전원전압 발생회로에 관한 것으로 특히 외부전원공급전압이 미리 설정된 레벨이하의 전압중 소정범위의 전압을 감지하여 구동하므로서 저전원전압 구동특성이 개선된 내부전원전압 발생회로에 관한 것이다.

MOSFET들과 같은 트랜지스터들을 집적하고 있는 반도체 집적회로 분야에서 집적 밀도는 매년증가되어 왔다. 예를 들어, 다이나믹 랜덤 액세스 메모리(DRAM) 및 스태틱 랜덤 액세스 메모리(SRAM)와 같은 반도체 메모리에서, 수십 내지 수백 메거비트의 메모리 장치가 개발되고 있다. 그러한 초고밀도 메모리 장치에서 사용되는 트랜지스터들 예를 들어 센스앰프, 프리차아지회로 및 제어회로와 같은 주변회로와 메모리 쎌들에서 사용되는 트랜지스터들의 크기는 서브 마이크론 정도로 극히 작게 축소되지 않으면 안된다. 따라서 상기 트랜지스터들의 채널길이 또한 서브마이크론 정도로 짧게 제조되지 않으면 안된다. 그러한 경우, 정상 레벨의 전원전압 예컨대 5볼트가 사용될 때 여러문제들 예를 들어 트랜지스터들의 소오스와 드레인간의 펀치드루와 트랜지스터들의 게이트 산화막의 열화등과 같은 문제들이 발생한다.

그러한 문제들을 해결하기 위하여, 외부전원전압 예컨데 5볼트의 외부전원전압을 내부전원전압 에컨데 3~4볼트 전형적으로 약 3.3볼트의 내부전원전압으로 변환하는 내부전원전압 발생회로가 동일칩의 반도체 집적회로 장치에 사용되어 왔다. 이 종래의 기술들은 A New On-Chip Voltage Converter for Submicrometer High-Density DRAM's, IEEE Journal of Solid-State Circuits, VOL. SC-22, NO. 3. 페이지 437~440, 1987과 Dual-Operating-Voltage Scheme for a Single 5-V 16-Mbit DRAM IEEE Journal of Solid-State Circuits, VOL. SC-23, NO. 5. 페이지 1128~1132, 1988에 개시되어 왔다.

제1도에 도시된 내부전원전압 발생회로는 전술된 논문에 개시되어 있는 종래기술에 의한 내부전원전압 발생회로를 나타내는 회로도이다. 또 제2도는 상기 제1도의 내부전원전압 발생회로에서 공급되는 내부전원전압을 보여주는 파형도이다.

제1도를 참조하면, 내부전원전압 발생회로는 피채널 트랜지스터들(10,12)과 엔채널 트랜지스터들(14)~(18)로 구성된 전류미러형의 싱글엔디드(Single ended) 차동증폭기 예컨데 비교기(20)와, 피채널 트랜지스터 예컨데 제어트랜지스터(22)로 구성되어 있다. 상기 비교기(20)를 구성하는 피채널 트랜지스터들(10)과 (12)의 소오스들은 동일 칩상의 외부 전원전압 단자(32)가 되는 VCC패드와 접속되어 있고 상기 비교기(20)를 구성하는 엔채널 트랜지스터(18)의 소오스는 접지전원단자(34)가 되는 Vss패드와 접속되어 있다. 피채널 트랜지스터들(10)과 (12)의 게이트들은 공통으로 접속되어 있고 피채널 트랜지스터(12)의 드레인과 접속되어 있다. 엔채널 트랜지스터들(14)와 (16)의 드레인들은 상기 피채널 트랜지스터들(10)과 (12)의 드레인들과 각각 접속되어 있고 상기 트랜지스터들(14)와 (16)의 소오스들은 상기 엔채널 트랜지스터(18)의 드레인과 공통으로 접속되어 있다. 상기 피채널 트랜지스터(10)와 엔채널 트랜지스터(14)의 드레인 접속점(24)은 도전성의 라인(26)을 통해 제어 트랜지스터(22)의 제어 전극과 접속된다. 제어트랜지스터(22)의 소오스와 드레인은 외부전원공급단자(32)와 내부전원전압 출력라인(28)과 각각 접속되어 있다. 내부전원전압 출력라인(28)은 엔채널 트랜지스터(16)의 제어전극과 접속되어 있다. 엔채널 트랜지스터들(14)와 (18)의 게이트 전극들은 도시하지 아니한 기준전압 발생회로로부터의 기준전압 Vref 예컨데 3.3볼트와 접속되어 있다. 상기 비교기를 구성하는 각 트랜지스터들은 포화영역에서 동작히도록 충분한 전압이 인가되지 않으면 안된다.

이하 제1도로 도시한 내부전원전압 발생회로의 동작이 설명된다.

지금, 외부전원전압 VCC은 5볼트이고 기준전압 Vref는 3.3볼트라고 가정한다. 출력라인(28)과 접속된 내부회로의 활성화시 상기 출력라인(28)을 통하여 피크 전류 즉 순간적인 대전류가 내부회로를 구성하는 다수의 라인들을 충전하기 위하여 흐른다. 그러면 외부전원공급단자(32)와 연결된 도시하지 아니한 도선 및 리드 프레임의 인덕턴스에 의해 상기 외부전원전압 VCC는 급격하게 내려간다(즉 언더슈팅된다). 따라서 출력라인(28)상의 내부전원전압 IVC 또한 동시에 내려간다. 감소된 내부전원전압 IVC에 의해 엔채널 트랜지스터(14)는 엔채널 트랜지스터(16) 보다 강하게 도통이 되고 접속점(24)의 낮은 전압을 제어전압으로 입력하는 제어트랜지스터(22)는 강하게 도통되어 대전류를 상기 출력라인(28)으로 공급하게 된다. 따라서 상기 출력라인(28)에 접속된 주변회로의 부하 캐패시터를 충전하고 그 결과 출력라인(28)상의 전압은 증가한다. 상기 출력라인(28)상의 전압이 일정한 기준전압 Vref 예컨데 3.3볼트에 도달하면 비교기(20)는 제어트랜지스터(22)의 제어동작을 중단한다. 그러므로 내부전원전압 IVC는 일정한 기준전압 Vref와 동일하게 된다.

한편 출력라인(28)가 접속된 내부회로의 비활성화시 상기 내부회로의 부하 캐패시터에 충전된 전압은 접지전원단자(34)와 접속된 도시하지 아니한 도선 및 리드 프레임의 인덕턴스를 통하여 급격히 방전을 한다. 그러므로 상기 접지전원단자(34)의 전압은 급격히 증가하고 이에 의해 외부전원공급단자(32)상의 외부전원전압 VCC는 순간적으로 급격히 상승한다.(즉 오버슈팅된다.) 그러면 출력라인(28)상의 전압도 상승하고 엔채널 트랜지스터(14)는 엔채널 트랜지스터(16)보다 덜 도통된다. 결국 접속점(24)의 전압을 제어전압으로 입력하는 제어트랜지스터(22)는 약하게 도통되어 출력라인(28)상의 내부전원전압 IVC는 기준전압 Vref와 같게 안정된다.

그런데 제1도에 도시된 내부전원전압 발생회로는 하기의 문제점들을 갖는다. 상술한 비교기(20)의 비교감지동작에 있어 상기 비교기(20)를 구성하는 각 트랜지스터들(10)~(18)은 소정전압레벨 이상에서 포화상태로 활성화되어 내부전원전압 IVC를 내부회로로 공급하게 된다. 즉, 상기 비교기(20)를 구성하는 각 트랜지스터들은 포화영역에서 동작되도록 충분한 전압이 인가되지 않으면 안된다. 제2도에 나타난 것처럼 소정전압레벨 즉 V1전압이상에서는 포화상태가 되어 내부전원전압 IVC의 공급이 가능하지만 V1전압 이하에서는 상기 내부전원전압 발생회로를 구성하는 각 트랜지스터들은 불포화상태가 되고 이에 따라 상기 내부전원전압 발생회로는 동작 불능상태로 플로팅(floating)된다. 이와 같이 외부전원공급전압의 전압레벨이 저전원전압에서 동작불능상태로 플로팅되면 데이타리텐션 모드(data retention mode)등과 같이 동작전원전압이 낮은 경우에 있어 원하는 회로동작을 수행할 수 없게 된다.

따라서 본 발명의 목적은 공급전원전압이 저전원일 때 상기 저전원전압에 비례하는 내부전원전압을 출력하는 내부전원전압 발생회로를 구현하는데 있다.

본 발명의 다른 목적은 저전원전압 구동이 가능한 반도체 메모리 집적회로를 구현하는데 있다.

상기 본 발명의 목적들을 달성하기 위하여 본 발명에 의한 내부전원전압 발생회로는,

외부전원전압단자와 접지전원단자사이에 접속되고 소정전압레벨의 기준전압과 내부전원전압 출력라인상의 내부전원전압을 비교하기 위한 비교기와,

외부전원공급전압이 소정전압레벨 이상일 때 상기 비교기의 출력에 응답하는 제어전극을 가지고 상기 외부전원공급전압레벨에 비례하는 내부전원전압을 출력하는 제1제어 트랜지스터와,

외부전원전압단자와 접지전원단자 사이에 접속되어 상기 비교기의 동작전압이하의 전압레벨에서 상기 전압레벨을 감지하여 정형화된 논리레벨을 출력하는 저전원전압 감지기와,

외부전원공급전압이 소정전압레벨이하의 소정전압범위에서 상기 저전원전압 감지기의 출력에 응답하는 제어전극을 가지고 상기 소정전압레벨이하의 전압에 비례하는 저전압레벨의 내부전원전압을 출력하는 제2제어트랜지스터를 구비함을 특징으로 한다.

이하 본 발명의 바람직한 실시예를 첨부된 도면을 이용하여 상세히 설명한다. 본 발명의 실시예에 나타낸 회로들 및 소자들의 구성 및 동작이 종래의 내부전원전압 발생회로에 나타낸 회로들 및 소자들의 구성 및 동작과 동일한 경우 동일한 참조부호 및 참조번호를 사용할 것이다.

제3도는 본 발명의 실시예에 따른 저전원전압 동작용 내부전원전압 발생회로의 개략적 회로도이다. 제4도는 제3도에서 블럭처리된 저전원전압 감지기의 회로도이다.

본 발명의 실시예에 따른 내부전원전압 발생회로는 저전원전압 감지기와 제2제어 트랜지스터를 제외하면 제1도에 나타난 종래기술에 의한 내부전원전압 발생회로의 구성과 동일하다. 또 제1도에 서술된 제어 트랜지스터(22)는 제1제어트랜지스터로 서술될 것이다. 제4도를 참조하면 본 발명에 따른 저전원전압 감지기(38)에서 저항(40)은 일단이 외부전원전압단자와 접속되고 타단이 엔채널 트랜지스터(42)의 드레인과 접속된다. 엔채널 트랜지스터(42)의 게이트는 그 엔채널 트랜지스터(42)의 드레인과 다이오드접속된다. 외부전원전압단자와 접지전원단자 사이에는 인버터(48)가 접속되고 상기 저항(40)과 엔채널 트랜지스터(42) 사이의 접속노드 A는 인버터(48)의 입력단에 접속되며 상기 인버터(48)를 구성하는 피채널 트랜지스터(44)와 엔채널 트랜지스터(46) 사이의 노드 C에 접속된 출력라인으로 저전원전압 PIVC가 출력된다.

제5도는 제4도의 출력파형도이고 제6도는 제3도에서 출력되는 내부전원전압 IVC의 파형도이다. 이하 제3도~제6도를 참고하여 제3도로 도시한 본 발명의 실시예에 따른 내부전원전압 발생회로의 동작이 설명된다. 설명의 편의를 위하여 전원전압레벨을 3가지 경우로 나누어 설명하겠다. 제4도에 나타낸 저전원전압 감지기를 구성하는 엔채널 트랜지스터(42)와 엔채널 트랜지스터(46)의 드레시홀드전압은 동일한 전압레벨이라고 가정한다.

[제1상태]:VCCV_thn

외부전원전압레벨이 엔채널 트랜지스터(42)의 드레시홀드전압보다 낮을 경우, 상기 저전원전압 감지기(38)를 구성하는 각 트랜지스터들은 모두 비도통되어 회로내부에 흐르는 전류가 없으므로 상기 저전원전압 감지기는 동작불능상태로 플로팅된다. 즉, 제5도와 제6도의 V2전압이하일 때가 이에 해당된다.

[제2상태]:V_thnVCCV_thn+｜V_thp｜

외부전원전압 레벨이 엔채널 트랜지스터(42)의 드레시홀드전압보다 크고 엔채널 트랜지스터(42)가 피채널 트랜지스터(44)의 드레시홀드전압의 합보다 작은 경우 즉, 제5도와 제6도에서 V2전압이상이고 V3전압이하일 때 저전원전압 감지기의 동작은 다음과 같다. 노드 A의 전압은 V_thn레벨이 된다. 여기서 상기 노드 A의 전압을 게이트전원으로 입력하는 엔채널 트랜지스터는 약하게 도통된다. 한편 피채널 트랜지스터(44)의 게이트와 소오스간의 전압차가 ｜V_thp｜이하이므로 상기 피채널 트랜지스터(44)는 비도통된다. 따라서 출력라인으로 출력되는 전압은 '로우' 상태의 전압 PIVC가 출력된다. 따라서 '로우'상태의 전압 PIVC는 제3도에 있는 제2제어트랜지스터(36)를 도통시키고 도통된 제2제어 트랜지스터(36)의 채널을 경유하여 출력라인(28)을 통해 칩내부로 내부전원전압 IVC가 출력된다. 이 때 내부전원전압 발생회로를 구성하는 각 트랜지스터들은 불포화상태이므로 동작불능의 상태를 유지한다.

[제3상태]:VCCV_thp+｜V_thp｜

외부전원전압레벨이 엔채널 트랜지스터(42)와 피채널 트랜지스터(44)의 드레시홀드전압의 합보다 큰 경우 즉, 제5도에서 V3전압이상일 경우 노드 A의 전압은 V_thn가 되고 피채널 트랜지스터(44)의 게이트와 소오스간의 전압차는 ｜V_thp｜이상이 되어 상기 피채널 트랜지스터(44)는 도통된다. 한편 엔채널 트랜지스터(46)는 드레시홀드전압크기의 V_thn전압을 게이트전압을 입력하므로 약하게 도통된다. 따라서 출력라인으로 '하이' 상태의 전압 PIVC레벨의 전압이 출력된다. '하이' 상태의 전압 PIVC가 제3도에 있는 제2제어트랜지스터(36)로 공급되면 상기 제2제어트랜지스터(36)는 비도통되고 이에 따라 출력라인(28)으로 내부전원전압 IVC의 공급은 차단된다. 그러나 내부전원전압 발생회로가 활성화상태이므로 내부전원전압 발생회로의 동작에 의한 내부전원전압이 칩내부로 공급된다.

여기서 제6도에 나타난 것처럼 외부전원공급전압의 레벨이 V1에서 V3의 구간동안은 상기 저전원전압 감지기의 동작에 따라 발생되는 내부전원전압 IVC와 활성화상태가 된 내부전원전압 발생회로에서 발생되는 내부전원전압 IVC가 동시에 출력된다.

참고로 회로설계시 사용되는 전압레벨은 V1, V2, V3, V0가 각각 1.2~1.3볼트, 0.7볼트, 1.3볼트, 및 3.3볼트레벨이다. 그러나 필요에 따라 각 전압레벨을 변화시킬 수 있고 특히 V3전압은 저전원전압 감지기를 구성하는 트랜지스터들에 다이오드접속을 이루는 트랜지스터들을 직렬접속함으로서 변화가능하다.

이상에서 설명한 바와 같이 상기 외부전원전압레벨이 상기 제6도에서 V2에서 V1의 구간동안 내부전원전압은 상기 내부전원전압 발생회로를 대신해서 저전원전압 감지기의 출력에 응답하고 제2제어트랜지스터의 채널을 통해 내부전원전압을 칩내부로 공급하게 된다. 이러한 저전압구동이 가능한 내부전원전압 발생회로를 사용하게 되면 동작전원전압이 낮은 데이타 리텐션 모드와 같이 동작전원전압이 낮은 상태에서 내부전원전압을 칩내부로 공급하게 되어 저전원전압 구동이 가능하게 된다. 여기서 저전원전압 감지기는 내부전원전압 발생회로에 적용하였으나 저전원전압구동이 필요한 다른 회로에 적용가능함은 쉽게 인지할 수 있다.

Claims (3)

1. 외부전원전압을 입력하여 내부회로의 동작전원전압을 공급하는 내부전원전압 발생회로에 있어서, 외부전원전압단자와 접지전원단자사이에 접속되고 소정전압레벨의 기준전압과 내부전원전압 출력라인상의 내부전원전압을 비교하기 위한 비교기와, 외부전원공급전압이 소정전압레벨 이상일 때 상기 비교기의 출력에 응답하는 제어전극을 가지고 상기 외부전원공급전압레벨에 비례하는 내부전원전압을 출력하는 제1제어 트랜지스터와, 외부전원전압단자와 접지전원단자 사이에 접속되어 상기 비교기의 동작전압이하의 전압레벨에서 상기 전압레벨을 감지하여 정형화된 논리레벨을 출력하는 저전원전압 감지기와, 외부전원공급전압이 소정전압레벨이하의 소정전압범위에서 상기 저전원전압 감지기의 출력에 응답하는 제어전극을 가지고 상기 소정전압레벨이하의 전압에 비레하는 저전압레벨의 내부전원전압을 출력하는 제2제어 트랜지스터를 구비함을 특징으로 한다.
2. 제1항에 있어서, 상기 저전원전압 감지회로가 외부전원전압과 접지전원단자 사이에 저항과 엔채널 트랜지스터가 직렬접속되어 소정전압레벨에서 일정한 전원전압을 공급하는 구동단과, 상기 구동단의 출력에 응답하여 정형화된 논리레벨을 출력하는 드라이버로 구성됨을 특징으로 하는 내부전원전압 발생회로.
3. 제2항에 있어서, 상기 드라이버가 씨모오스 트랜지스터로 구성된 인버터회로임을 특징으로 하는 내부전원전압 발생회로.