CN109155140A - 存储器单元板之间的电荷共享 - Google Patents

存储器单元板之间的电荷共享 Download PDF

Info

Publication number
CN109155140A
CN109155140A CN201780026023.1A CN201780026023A CN109155140A CN 109155140 A CN109155140 A CN 109155140A CN 201780026023 A CN201780026023 A CN 201780026023A CN 109155140 A CN109155140 A CN 109155140A
Authority
CN
China
Prior art keywords
plate
voltage
charge
storage unit
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780026023.1A
Other languages
English (en)
Other versions
CN109155140B (zh
Inventor
埃里克·S·卡门
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN109155140A publication Critical patent/CN109155140A/zh
Application granted granted Critical
Publication of CN109155140B publication Critical patent/CN109155140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225Auxiliary circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225Auxiliary circuits
    • G11C11/2253Address circuits or decoders
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225Auxiliary circuits
    • G11C11/2273Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225Auxiliary circuits
    • G11C11/2275Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225Auxiliary circuits
    • G11C11/2293Timing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/04Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam
    • G11C13/047Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam using electro-optical elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/08Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Abstract

本发明描述用于操作铁电存储器单元的方法、系统、技术及装置。第一铁电存储器单元可被用以通过将电荷从第一铁电存储器单元的板转移到第二铁电存储器单元的板而给所述第二铁电存储器单元充电。在一些实例中,在电荷的所述转移之前,可选择所述第一铁电存储器单元用于第一操作,其中所述第一铁电存储器单元从充电状态转变到放电状态,且可选择所述第二铁电存储器单元用于第二操作,在此期间,所述第二铁电存储器单元从放电状态转变到充电状态。所述第一铁电存储器单元的所述放电可被用以帮助给所述第二铁电存储器单元充电。

Description

存储器单元板之间的电荷共享
交叉参考
本专利申请案主张2016年4月28日申请的标题为“存储器单元板之间的电荷共享(Charge Sharing Between Memory Cell Plates)”的由卡曼(Carman)申请的第15/141,491号美国专利申请案的优先权;所述申请案转让给本案受让人。
背景技术
本发明大体上涉及存储器装置且更明确来说涉及在与不同存储器单元相关联的板之间的电荷共享。
存储器装置广泛用于在各种电子装置(例如计算机、无线通信装置、相机、数字显示器及类似者)中以存储信息。通过编程存储器装置的不同状态而存储信息。举例来说,二进制装置具有两个状态,通常通过逻辑“1”或逻辑“0”指示。在其它系统中,可存储两个以上状态。为存取所存储信息,电子装置可读取或感测存储器装置中的所存储状态。为存储信息,电子装置可写入或编程存储器装置中的状态。
存在各种类型的存储器装置,包含随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器及其它者。存储器装置可为易失性的或非易失性的。非易失性存储器(例如快闪存储器)甚至在缺乏外部电源的情况下还可存储数据达延长时间段。易失性存储器装置(例如DRAM)可随着时间丢失其所存储状态,除非其由外部电源周期性地刷新。二进制存储器装置可(例如)包含充电或放电电容器。充电电容器可随着时间通过泄漏电流放电,导致所存储信息的丢失。易失性存储器的某些方面可提供性能优点,例如更快读取或写入速度,而非易失性的方面(例如在无周期刷新的情况下存储数据的能力)可为有利的。
FeRAM可使用类似于易失性存储器的装置架构,但归因于铁电电容器作为存储装置的使用而可具有非易失性性质。FeRAM装置可因此相较于其它非易失性及易失性存储器装置具有经改进性能。当执行存取操作(例如读取及写入等)时,FeRAM中的存储器单元可经充电到某些电压。给存储器单元充电所花费的时间可使存储器操作减速且减小一或多个性能参数。同样地,因给存储器单元充电而消耗的电力可减小电池寿命且增加电力及其它操作要求。
附图说明
本文中揭示内容涉及以下图且包含以下图:
图1说明根据本发明的各种实施例的在存储器单元板之间支持电荷共享的实例存储器阵列;
图2A说明根据本发明的各种实施例的在存储器单元板之间支持电荷共享的存储器单元的实例电路;
图2B说明根据本发明的各种实施例的在存储器单元板之间支持电荷共享的存储器单元的实例电路;
图3说明根据本发明的各种实施例的用于操作在存储器单元板之间支持电荷共享的铁电存储器单元的实例迟滞曲线图;
图4说明根据本发明的各种实施例的在存储器单元板之间支持电荷共享的实例电路;
图5说明根据本发明的各种实施例的在存储器单元板之间支持电荷共享的时序图系统的实例;
图6说明根据本发明的各种实施例的在存储器单元板之间支持电荷共享的时序图系统的实例;
图7说明根据本发明的各种实施例的在存储器单元板之间支撑电荷共享的实例铁电存储器阵列的框图;
图8说明根据本发明的各种实施例的在存储器单元板之间支持电荷共享的包含存储器阵列的装置的框图;及
图9及10是说明根据本发明的各种实施例的操作在存储器单元板之间支持电荷共享的存储器阵列的方法的流程图。
具体实施方式
减少资源消耗(例如时间或电力消耗)的存储器单元充电方案可通过在存储器单元之间的电荷共享实施。举例来说,在一个存储器单元的板上或关于一个存储器单元的板的电荷可用以给另一存储器单元的板充电。此电荷共享可发生于正转变到相反电荷状态的单元之间。举例来说,正放电(例如,准备写入操作或在读取操作结束时)的存储器单元可用以给正充电(例如,准备读取操作或准备不同写入操作)的存储器单元充电。此电荷共享还可发生于除转变到相反电荷状态的单元外的单元之间。当在板之间建立导电路径时(例如,通过激活与所述板电子通信的一或多个切换组件),电荷共享可发生于所述板之间。
如下文进一步详细描述,在存储器阵列内的包含铁电存储器单元的存储器单元可由字线及数字线存取。存取包含写入到单元(例如存储逻辑状态)或读取单元(例如感测所存储逻辑状态)。每一单元可具有铁电电容器或其它存储组件,其用以存储所述单元的逻辑值。举例来说,每一单元可存储逻辑0或逻辑1。每一所存储逻辑值可对应于所述单元的相应状态且可在所述单元的数字线上产生信号。举例来说,所存储逻辑1可对应于第一数字线电压且所存储逻辑0可对应于第二数字线电压。所述数字线可连接多个存储器单元且可经连接到感测放大器,其当在读取操作期间经激活时用以确定存储器单元的所述所存储逻辑状态。举例来说,经激活感测放大器可比较从所述单元提取的所述信号(例如电压)与参考信号。
可通过跨所述存储器单元的电容器引入电压而写入或读取铁电存储器单元。举例来说,可通过跨所述电容器引入正电压而将逻辑0写入到存储器单元,且可通过跨所述电容器引入负电压而写入逻辑1。可无关所存储的所述逻辑状态如何而将存储器单元的所述板充电到高电压以执行读取操作,且可在所述读取操作结束时将所述存储器单元的所述板减小到低电压。因此,铁电存储器单元的所述操作可涉及所述存储器单元的重复充电及放电且在任一情况中可涉及施加电压到所述单元。
在一些存储器阵列中,可通过使用电源(例如电压供应)而唯一地给铁电存储器单元充电。如本文中所描述,在其它存储器阵列中,可仅使用放电存储器单元的电荷或除来自电源的电荷外的电荷而给存储器单元充电。可使所述放电存储器单元连接到所述充电存储器单元,使得使电荷从所述放电存储器单元的所述板转移到所述充电存储器单元的所述板。所述连接可为导电路径,其通过激活所述电荷共享中所涉及的与所述存储器单元电子通信的一或多个切换组件(例如晶体管)而建立。
在一些情况下,所述放电存储器单元可正准备执行写入操作(例如写入逻辑1)且所述充电存储器单元可正准备执行读取操作。在另一实例中,所述放电存储器单元可正结束读取操作且所述充电存储器单元可正准备写入逻辑0。一般来说,板之间的电荷共享可使用(除其它操作外)读取/写入操作的任何组合发生,其中所述板从第一电荷状态转变到第二电荷状态(例如从初始电荷状态到相反电荷状态)。可由任何数目个存储器单元实施本文中所描述的所述板电荷共享方案及技术。在一些情况下,所述板电荷共享方案用以给存储器阵列的两个不同区段中的存储器单元充电或使其放电。在其它情况下,所述板电荷共享方案用以给存储器阵列的一个区段中的存储器单元充电或使其放电。
如本文中所描述,使用来自第一存储器单元板的电荷来给第二存储器单元板充电可减小用以给所述第二存储器单元充电(例如部分充电、完全充电)的从电压供应汲取的电力量。举例来说,可在激活所述电压供应之前由所述第一板给所述第二板部分充电,这减小用以完成给所述第二存储器单元充电的从所述电压供应消耗的电力。在一些情况下,板电荷共享可减小所述第二存储器单元的充电时间。举例来说,可同时或以重叠方式使用所述第一板及所述电压供应给所述第二存储器单元充电。同时使用来自两个源的电荷可减小给所述第二存储器单元完全充电所花费的时间。
下文在存储器阵列的背景中进一步描述上文所引入的本发明的实施例。接着针对存储器单元板之间的电荷共享描述特定实例。进一步通过关于板电荷共享的设备图、系统图及流程图说明及参考关于板电荷共享的设备图、系统图及流程图描述本发明的这些及其它实施例。
图1说明根据本发明的各种实施例的在存储器单元板之间支持电荷共享的实例存储器阵列100。存储器阵列100还可称为电子存储器设备。存储器阵列100包含存储器单元105,其可编程以存储不同状态。每一存储器单元105可编程以存储两个状态,指示为逻辑0及逻辑1。在一些情况下,存储器单元105经配置以存储两个以上逻辑状态。存储器单元105可包含用以存储代表所述可编程状态的电荷的电容器;举例来说,带电电容器及不带电电容器可表示两个逻辑状态。DRAM架构可通常使用此设计,且所采用的电容器可包含具线性电极化性质的电介质材料。通过对比,铁电存储器单元可包含具有铁电物质作为所述电介质材料的电容器。铁电电容器的不同电荷电平可表示不同逻辑状态。铁电材料具有非线性极化性质,且下文论述铁电存储器单元105的一些细节及优点。
可通过激活或选择适当字线110及数字线115而对存储器单元105执行例如读取及写入的操作。字线110还可称为存取线。激活或选择字线110或数字线115可包含施加电压(例如,正电压、负电压)到所述相应线。在一些情况下,数字线115可称为位线。字线110及数字线115可由导电材料制成。在一些实例中,字线110及数字线115由金属(例如,铜、铝、金、钨等)制成。根据图1的实例,使存储器单元105的每一行连接到单个字线110,且使存储器单元105的每一列连接到单个数字线115。通过激活一个字线110及一个数字线115,可在它们的交叉处存取单个存储器单元105。字线110及数字线115的交叉可称为存储器单元的地址。
在一些架构中,可由选择装置而使单元的逻辑存储装置(例如电容器)与所述数字线电隔离。可使字线110连接到所述选择装置且可控制所述选择装置。举例来说,所述选择装置可为晶体管且可使字线110连接到所述晶体管的栅极。激活字线110导致存储器单元105的所述电容器与其对应数字线115之间的电连接。可接着存取所述数字线以读取或写入存储器单元105。
存取存储器单元105可通过行解码器120及列解码器130控制。举例来说,行解码器120可接收来自存储器控制器140的行地址且至少部分基于所述所接收行地址而激活适当字线110。类似地,列解码器130接收来自存储器控制器140的列地址且激活适当数字线115。因此,通过激活字线110及数字线115,可存取存储器单元105。
一经存取,可由感测组件125读取或感测存储器单元105。举例来说,感测组件125可比较有关数字线115的信号(例如电压)与参考信号(未展示)以确定存储器单元105的所存储状态。如果数字线115具有高于所述参考电压的电压,那么感测组件125可确定存储器单元105中的所述所存储状态是逻辑1且反之亦然。感测组件125可包含各种晶体管及放大器以检测或放大所述信号中的差,这可称为锁存。可接着通过列解码器130而输出存储器单元105的所述经检测逻辑状态为输出135。为读取存储器单元105,可将存储器单元105的板充电到某一电压。所述电压可至少部分为电荷从另一存储器单元105的板转移到所述板的结果。
可通过激活有关字线110及数字线115而设置或写入存储器单元105。如上文所论述,激活字线110使存储器单元105的所述对应行电连接到其相应数字线115。通过在激活字线110时控制有关数字线115,可写入存储器单元105-即,逻辑值可经存储于存储器单元105中。列解码器130可接受待写入到存储器单元105的数据(例如输入135)。在铁电电容器的情况下,通过跨所述铁电电容器施加电压而写入存储器单元105。跨所述电容器施加电压可涉及将所述电容器的板充电或放电到某一电压。在一些情况下,电容器的所述板可通过将电荷转移到另一电容器板(例如充电存储器单元105的电容器)而放电。因此,放电电容器板可用以给另一电容器板充电。贯穿本发明更加详细论述此过程。
在一些存储器架构中,存取存储器单元105可降级或破坏所述所存储逻辑状态且可执行重新写入或刷新操作以将所述原始逻辑状态返回到存储器单元105。在DRAM中,举例来说,可在感测操作期间使所述电容器部分或完全放电,从而破坏所述所存储逻辑状态。所以可在感测操作之后重新写入所述逻辑状态。额外地,激活单个字线110可导致所述行中的所有存储器单元的放电;因此,可需要重新写入所述行中的若干或所有存储器单元105。
一些存储器架构(包含DRAM)可随着时间丢失其所存储状态,除非其由外部电源周期地刷新。举例来说,经充电电容器可随着时间通过泄漏电流而放电,导致所述所存储信息的丢失。这些所谓易失性存储器装置的刷新速率可为相对较高的-例如,针对DRAM可采用每秒数十个刷新操作-其可导致显著电力消耗。随着存储器阵列越来越大,所增加电力消耗可抑制存储器阵列的部署或操作(例如,电力供应、热产生、材料限制等),尤其针对依赖于有限电源(例如电池)的移动装置。
然而,铁电存储器单元可具有有益性质,其可导致相对于其它存储器架构的经改进性能。举例来说,因为铁电存储器单元趋向于更不易受所存储电荷的降级的影响,所以采用铁电存储器单元105的存储器阵列100可需要较少或不需要刷新操作,且可因此需要更少电力用以操作。另外,如本文中所描述,铁电存储器单元可在板之间实施电荷共享,其可减少资源消耗。举例来说,所述电荷共享方案可减少用以针对存取操作(例如读取操作或写入操作)或一或多个其它操作给存储器单元充电所需的时间及电力。
存储器控制器140可通过各种组件(例如,行解码器120、列解码器130及感测组件125)来控制存储器单元105的操作(例如,读取、写入、重新写入、刷新等)。存储器控制器140可产生行地址信号及列地址信号以激活所要字线110及数字线115。存储器控制器140还可产生并控制在存储器阵列100的操作期间所使用的各种电压电势。举例来说,存储器控制器140可促进偏置电压到一或多个各种组件的施加,使得单元板之间的电荷共享发生。一般来说,本文中所论述的所施加电压的振幅、形状或持续时间可经调整或改变且可针对用于操作存储器阵列100的各种操作而不同。此外,可同时存取存储器阵列100内的一个、多个或所有存储器单元105;举例来说,可在其中所有存储器单元105或群组的存储器单元105经设置为单个逻辑状态的复位操作期间同时存取存储器阵列100的多个或所有单元。
图2A说明根据本发明的各种实施例的在存储器单元板之间支持电荷共享的实例电路200-a。电路200-a包含铁电存储器单元105-a、字线(WL)(或存取线)110-a、数字线115-a及感测组件125-a,其可各自分别为如参考图1所描述的存储器单元105、字线110、数字线115或感测组件125的实例。存储器单元105-a可包含逻辑存储组件(例如电容器205),其具有第一板及第二板,其是电容性地耦合或通信。所述第一板可称为单元板210,且所述第二板可称为单元底部(CB)215。单元板210还可称为板210。可经由板线(PL)230存取单元板210且可经由数字线(DL)115-a存取单元底部215。在图2的实例中,电容器205的端子可由绝缘铁电材料分离。如上文所描述,通过给电容器205充电或放电(即,使电容器205的所述铁电材料极化)而存储各种状态。
如上文所描述,通过给电容器205充电或放电(即,使电容器205的所述铁电材料极化)而存储(及读取)各种状态。用以极化电容器205所需的总电荷可称为剩余极化(PR)值,且电容器205的一半总电荷在其处达到的电容器205的电压可称为矫顽电压(VC)。在一些情况下(例如,当电容器205正准备读取或其它操作时),可使用来自另一电容器205的电荷或来自电压供应的电荷而给电容器205充电。在其它情况下(例如,当电容器205正准备写入操作或其它操作时),可通过转移电荷到另一电容器205而使电容器205放电。
可通过操作经表示于电路200-a中的各种元件而读取或感测电容器205的所述所存储状态。电容器205可为与数字线115-a电通信。电容器205可因此当撤销激活选择组件220时与数字线115-a隔离,且电容器205可当激活选择组件220以选择铁电存储器单元105-a时经由选择组件220而连接到数字线115-a。换句话说,可使用与铁电电容器205电子通信的选择组件220来选择铁电存储器单元105-a,其中铁电存储器单元105-a包含选择组件220及铁电电容器205。在一些情况下,选择组件220可为晶体管且其操作可通过施加电压到所述晶体管栅极而控制,其中所述电压量值使得超出所述晶体管的阈值电压量值。
字线110-a可激活选择组件220;举例来说,经施加到字线110-a的电压可经施加到所述晶体管栅极,使电容器205与数字线115-a连接。在替代实施例中,选择组件220及电容器205(除其它组件外)的所述位置可经切换使得(除其它各种配置及位置外)选择组件220是在板线230与单元板210之间且使得电容器205是在数字线115-a与选择组件220的另一端子之间。在此实施例中,选择组件220可通过电容器205而与数字线115-a保持电子通信。此配置可与交替时序相关联。
在图2A中所描绘的实例中,电容器205是铁电电容器。归因于电容器205的所述板之间的所述铁电材料,且如下文更加详细论述,电容器205可不在连接到数字线115-a之后放电。在一个实施例中,为在读取操作期间感测由铁电电容器205存储的状态,板210或字线110-a可由外部电压偏置。选择铁电存储器单元105-a可导致跨电容器205的电压差(例如板210电压减去数字线115-a电压)。所述所施加电压差可产生电容器205上的所存储电荷的改变,其可取决于电容器205的初始状态-例如,所述初始状态存储逻辑“1”还是逻辑“0”-且可基于经存储于电容器205上的所得电荷而在数字线115-a上引发电压。可接着由感测组件125-a而使数字线115-a上的所述所引发电压与参考(例如参考线225的电压)比较以确定存储器单元105-a中的所述所存储逻辑状态。
为偏置电容器205,可施加来自电源或电压供应的电压到板210(例如,(除其它想到方法之外)通过激活板210与所述电压供应之间的切换组件)。在一些情况下,板210上的所述所得电荷可用以给另一存储器单元的所述板充电。在其它情况下,来自所述电压供应的所述电荷可由从另一电容器的所述板转移的电荷补充。举例来说,可在板210与另一存储器单元(除其它组件外)的所述板之间产生导电路径,使得电荷在所述板之间转移。在一些实施例中,可通过激活与板210电子通信的一或多个切换组件而动态地建立所述导电路径。如本文中所描述,板210之间的电荷共享可减少给板210充电所花费的时间及/或电力。
特定感测技术或过程可呈许多形式。在一个实例中,数字线115-a可具有固有电容且当电容器205回应于经施加到板210的所述电压而充电或放电时产生非零电压。所述固有电容可取决于(除其它特性外)物理特性,包含数字线115-a的尺寸。在一些实施例中,数字线115-a可连接多个存储器单元105,所以数字线115-a可具有长度,其导致不可忽略电容(例如约pF)。数字线115-a的随后电压可取决于电容器205的初始逻辑状态,且感测组件125-a可比较此电压与由参考组件提供的参考线225上的电压。举例来说,可施加电压到板210且电容器底部215处的电压可关于所述所存储电荷而改变。电容器底部215处的所述电压可与感测组件125-a处的参考电压比较,且与所述参考电压的比较可指示由所述所施加电压所致的电容器205的所述电荷的改变且因此指示经存储于存储器单元105-a中的逻辑状态。进一步详细参考图3描述电容器205中的电荷与电压之间的关系。
为写入存储器单元105-a,可跨电容器205施加电压。可使用各种方法。在一个实例中,可通过字线110-a来激活选择组件220,以使电容器205电连接到数字线115-a。可(除其它方法外)通过使用板线230控制板210的电压或使用数字线115-a控制单元底部215的电压来跨电容器205施加电压。为写入逻辑0,可使板210呈高,即可施加正电压,且可使单元底部215呈低,即经连接到接地(几乎接地),或可施加负电压到板210。执行相反过程以写入逻辑1,即可使板210的电压呈低,且可使单元底部215的电压呈高。如本文中所描述,可将用以施加电压到板210的电荷的一些或全部转移到另一单元的板,或从另一单元的板转移。
图2B说明根据本发明的各种实施例的在存储器单元板之间支持电荷共享的实例电路200-b。电路200-b可为(除其它者外)如参考图2A所描述的电路200-a的实例,且可促进单元板210之间的电荷共享。电路200-b可包含第二存储器单元105-b。存储器单元105-b可包含选择组件220-a及电容器205-a。可通过字线110-b来激活选择组件220-a。当激活字线110-b时,数字线115-b上的电压可为单元底部215-a上的电压。在一些情况下,存储器单元105-a及存储器单元105-b可被包含于由相同字线110存取的一组单元中。在其它情况下,存储器单元105-a及存储器单元105-b可由两个不同字线(例如,分别字线110-a及字线110-b)存取。
电路200-b还可包含用以施加偏置电压到板210的电力供应线240,或用以施加电压到板210-a的电力供应线240-a。每一电力供应线240可能够施加具不同值的偏置电压(例如1.6V及1.8V)。电力供应线240可经配置使得可独立地施加电压到其相应板210。可(除其它技术外)通过激活切换组件235来连接(例如短接)板210及板210-a。即,切换组件235的激活可在板210与板210-a之间提供导电路径,其促进电荷从一个板210流动到另一者。
电力供应线240可施加电压到板210,使得读取操作及写入操作可发生。因此,可在电路200-a的操作期间,可在各个时间处给板210充电。在一些情况下,板210上的电荷的至少部分可被用以给板210-a至少部分充电。举例来说,切换组件235可经激活,使得电荷共享可发生于板210与板210-a之间。即,电荷可经由通过激活切换组件235而建立的导电路径或一或多个其它替代路径而从板210转移到板210-a。可在存储器单元105-a或存储器单元105-b从相应充电状态转变之前,激活切换组件235。举例来说,可选择存储器单元105-a(例如经由选择组件220的激活)用于操作,其要求存储器单元105-a从第一状态(例如充电状态)改变到第二状态(例如放电状态)。举例来说,存储器单元105-a可为在读取操作结束处,或正准备写入逻辑1操作。且可选择存储器单元105-b(例如经由选择组件220-a的激活)用于操作,其要求存储器单元105-b从放电状态改变到充电状态(例如存储器单元105-b可正准备读取操作或写入逻辑0)。
因此,板210或板210-a或两者可各自从一个电荷状态转变到相反的新的电荷状态(例如,板210可从充电状态转变到放电状态,且板210-a可从放电状态转变到充电状态)。在一些实施例中,板210及板210-a可彼此切换电荷状态。在图2A中所描绘的实例中,从板210-a转移的所述电荷可由来自另一源(例如电力供应线240-a)的电荷补偿,以使板210-a完全充电到预定阈值电荷量用于随后操作。在一个实例中,可使来自板210的电荷及来自电力供应线240-a的电荷同时转移到板210-a,这可减少给板210-a完全充电所需的时间。在另一实例中,可在重叠周期期间,使来自板210的电荷及来自电力供应线240-a的电荷转移到板210-a,这也可减少给板210-a完全充电所需的时间。在另一实例中,已使用来自板210的电荷给板210-a部分充电之后,可使来自电力供应线240-a的电荷转移到板210-a。此实施方案可减少给板210-a完全充电所需的电力。
电容器205的读取操作及写入操作可造成与铁电装置相关联的非线性性质。图3说明根据本发明的各种实施例的针对在存储器单元板之间支持电荷共享的铁电存储器单元的具滞后曲线300的此类非线性性质的实例。滞后曲线300-a及300-b分别说明实例铁电存储器单元写入及读取过程。滞后曲线300描绘依据电压V而变化的经存储于铁电电容器(例如图2A的电容器205)上的电荷Q。
铁电材料是由自发性电极化所表征,即,其在缺乏电场的情况下维持非零电极化。实例铁电材料包含钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、锆钛酸铅(PZT),及锶铋钽酸盐(SBT)。本文中所描述的铁电电容器可包含这些或其它铁电材料。铁电电容器内的电极化导致在所述铁电材料的表面处的净电荷,且通过所述电容器端子吸收相反电荷。因此,电荷是存储于所述铁电材料及所述电容器端子的界面处。因为所述电极化可在缺乏外部施加电场的情况下维持相对较长时间(甚至无期限地),所以相较于(例如)DRAM阵列中所采用的电容器可显著地减少电荷泄漏。这可减少用以执行如上文所描述的针对一些DRAM架构的刷新操作的需要。
可从电容器的单个端子的视角理解滞后曲线300。通过实例,如果所述铁电材料具有负极化,那么正电荷将在所述端子处积累。同样地,如果所述铁电材料具有正极化,那么负电荷将在所述端子处积累。另外,将理解,滞后曲线300中的电压表示跨所述电容器的电压差且是方向性的。举例来说,通过施加正电压到论述中的所述端子并维持所述第二端子于接地处而施加正电压。可通过维持论述中的所述端子于接地处并施加正电压到所述第二端子而施加负电压,即,正电压可经施加以负面地极化论述中的所述端子。类似地,两个正电压、两个负电压或正电压及负电压的任何组合可经施加到所述适当电容器端子以产生滞后曲线300中所展示的电压差。如本文中所描述,可通过转移来自第一电容器的电荷而施加电压到第二电容器。此电荷可补充由电压供应而经供应到所述第二电容器的电荷(例如来自电压供应的经由电力供应线转移的电荷)。
如滞后曲线300-a中所描绘,所述铁电材料可在零电压差的情况下维持正极化或负极化,导致两个可能充电状态:电荷状态305及电荷状态310。根据图3的实例,电荷状态305表示逻辑0且电荷状态310表示逻辑1。在一些实例中,所述相应电荷状态的所述逻辑值可经颠倒以适应用于操作存储器单元的其它方案。
可通过控制所述铁电材料的电极化及因此通过施加电压控制所述电容器端子上的电荷而写入逻辑0或1到所述存储器单元。举例来说,跨所述电容器施加净正电压315导致电荷积累,直到达到电荷状态305-a为止。一旦移除正电压315,电荷状态305-a遵循路径320,直到其在零电压电势处达到电荷状态305为止。类似地,通过施加净负电压325而写入电荷状态310,这导致电荷状态310-a。在移除负电压325之后,电荷状态310-a遵循路径330,直到其在零电压处达到电荷状态310为止。
为读取或感测所述铁电电容器的所述所存储状态,可跨所述电容器施加电压(例如,通过转移来自另一电容器的板的电荷)。作为响应,所述所存储电荷改变,且所述改变的程度取决于初始电荷状态-即,所述电容器的所述所存储电荷改变的程度取决于最初存储电荷状态305-b还是310-b而改变。举例来说,滞后曲线300-b说明两个可能所存储电荷状态305-b及310-b。可施加净电压335到所述电容器的板(例如参考图2的板210)。尽管描绘为正电压,但电压335可为负的。响应于电压335,电荷状态305-b可遵循路径340。同样地,如果电荷状态310-b经最初存储,那么其遵循路径345。电荷状态305-c及电荷状态310-c的最终位置取决于数个因素,包含特定感测操作及电路。
在一些情况下,所述最终电荷可取决于存储器单元的所述数字线的固有电容。举例来说,如果所述电容器经电连接到所述数字线且电压335经施加,那么所述数字线的所述电压可归因于其固有电容而上升且感测组件处测量的电压可取决于所述数字线的所得电压。滞后曲线300-b上的最终电荷状态305-c及310-c的位置可因此取决于所述数字线的电容且可通过负载线分析而确定,即,电荷状态305-c及310-c可相对于所述数字线电容而界定。因此,所述电容器的电压,即电压350或电压355可为不同的且可取决于所述电容器的初始状态。
通过比较经施加到所述单元板的电压(例如电压335)及跨所述电容器的电压(例如电压350或电压355)的差与参考电压(除其它值外),可确定所述电容器的初始状态。如可通过参考图2A理解,所述数字线的电压可表示为经施加到板210的电压与跨电容器205的所得电压的差。如上文所论述,所述数字线的电压可基于经存储于所述电容器处的电荷的改变,且电荷的改变可与跨所述电容器而施加的所述电压的量值相关联。在一些实例中,所述参考电压可为由电压350及355所致的所述数字线电压的平均,且基于比较,所述经感测数字线电压可经确定为比所述参考电压更高或更低。可接着基于所述比较而确定所述铁电单元的值(即逻辑“0”或“1”)。
如上文所论述,读取不使用铁电电容器的存储器单元可降级或破坏所述所存储逻辑状态。然而,铁电存储器单元可在读取操作之后维持所述初始逻辑状态。举例来说,如果电荷状态305-b经存储且所述读取操作经执行,那么所述电荷状态可遵循路径340到电荷状态305-c,且在移除电压335之后,所述电荷状态可(例如)通过在相对方向上遵循路径340而返回到初始电荷状态305-b。
图4说明根据本发明的各种实施例的在存储器单元板之间支持电荷共享的实例电路400。电路400可包含N个区段,(除其它者外)包含区段405-a及区段405-b。每一区段405可由两个或两个以上独立受控电压供应VCC 410及VBOOST 415供电。举例来说,区段405-a可由VCC 410-a及VBOOST 415-a供电且区段405-b可由VCC 410-b及VBOOST 415-b供电。每一VCC 410可供应第一电压(例如1.6V)到对应电力供应线420且每一VBOOST 415可供应第二电压(例如1.8V)到对应电力供应线420。在一些实施例中,VCC 410-a及VBOOST 415-a可用以施加电压到电力供应线420-a且VCC 410-b及VBOOST 415-b可用以施加电压到电力供应线420-b。在一些实施例中,VBOOST 415可供应大于VCC 410的电压额定值。在一些实施例中,VBOOST 415可供应小于VCC 410的电压额定值。电力供应线420可为(除其它者外)参考图2B所描述的电力供应线240的实例。可独立地存取电路400的区段405;例如可在相同于或不同于区段405-b的时间处操作区段405-a。
每一区段405可包含数个板线425,其中每一板线对应于存储器单元470的子阵列,所述单元可为(除其它者外)参考图1到3所描述的存储器单元105的实例。板线425可为板线230的实例且可用以施加电压到多个板(例如一组存储器单元的所述板)。存储器单元的子阵列可包含8组单元板(CP 0到CP7或CP 0:7)。一组单元板可包含多个存储器单元的单元板。一组单元板的(例如单个板线425)的所述存储器单元可包含多行存储器单元。经包含于板线425中的每一行存储器单元可由一或多个相应字线465-a存取。用以存取行存储器单元的字线可基于相对间隔或其它隔离技术而与其它字线隔离。为方便说明,单个板线425及字线465经展示;然而,任何数目个板线及字线可与本文中所描述的技术一起使用。可使用所述区段405指定的字线465而存取所述区段405的存储器单元470。举例来说,区段405-a中的存储器单元470-a可使用一或多个字线465-a存取且区段405-b中的存储器单元470-b可使用一或多个字线465-b存取。
两个不同区段的板线425可经由一或多个切换组件460或经由一或多个均衡线475而彼此电子通信。不同区段的板线425可称为第一板线及第二板线。均衡线可在不同电力供应线420之间且因此在不同区段405中的存储器单元的板之间提供导电路径。当激活切换组件460时,均衡线475可用作单元板之间的导电路径的部分。区段405中的每一板线425(及对应存储器单元470)可由相同电力供应线420供电。电力供应线420可通过激活切换组件430及切换组件435而供电。举例来说,电力供应线420-a可由VCC 410-a(例如,通过激活切换组件430-a)供电或由VBOOST 415-a(例如,通过激活切换组件435-a)供电。每一电压供应(VCC410)及(VBOOST 415)可与每一区段405的板线425电子通信。
可通过施加电压到驱动器CPIN 445而使存储器单元470的所述单元板连接到电力供应线420或接地440。举例来说,减小经施加到驱动器CPIN 445(例如CPIN 0)的电压可激活对应切换组件450或撤销激活对应切换组件455(或一些组合),其可允许电荷流动于电力供应线420与(除其它组件外)存储器单元470的对应组板(例如CP 0)之间。施加正电压到驱动器CPIN 445(例如CPIN 0)可激活对应切换组件455或撤销激活对应切换组件450(或一些组合),其可使存储器单元470的对应组单元板(例如CP 0)连接到接地440。
每一区段405可具有对应组切换组件460,其当经激活时在区段405之间(例如在电力供应线420之间)建立导电路径。举例来说,激活切换组件460-a及切换组件460-b可在板线425-a与板线425-b之间建立导电路径(例如,如果切换组件450-a及切换组件450-b经激活)。因此,在第一区段405中的单元板上的电荷可从不同区段中的单元板流动且用以给不同区段中的单元板充电。举例来说,来自存储器单元470-a的单元板的电荷可用以给存储器单元470-b的单元板充电。单元板之间的电荷共享可发生在不同间隔尺寸级别处,包含两个或两个以上个别单元之间、一或多组单元之间、子阵列的单元之间及/或单元的区段之间的电荷共享。如本文中所描述,单元板之间的电荷转移可发生于由不同或相同电力供应线420供电的单元板之间。在一些情况下,单元板之间的电荷转移可发生于由单个电力供应线420供电的单元之间。
切换组件460可为(除其它者外)参考图2A所描述的切换组件235的实例。尽管图4中的所述切换组件经描述为特定类型(例如p型或n型),但本文中所描述的技术可使用一或多个不同类型的切换组件实施。举例来说,图4中的至少一些或全部p型切换组件(例如切换组件430、435及450)可经修改为n型且至少一些或全部n型切换组件(例如切换组件460及455)可经修改为p型。切换组件类型中的改变可与替代激活电压及时序相关联。举例来说,可使用极性与本文中所描述相反的电压来激活组件。
区段405之间的电荷共享可在两个不同区段405经初始化为相反状态且接着经选择用于要求在针对每一区段405的电荷状态中的转变的操作时发生。举例来说,存储器单元470-a的单元板可经选择(例如经由字线465-a)以从充电状态转变到放电状态且存储器单元470-b的单元板可经选择(例如经由字线465-b)以从放电状态转变到充电状态。存储器单元可从放电状态转变到充电状态以执行一或多个读取操作或执行一或多个写入逻辑1操作。在一些实施例中,存储器单元可在读取操作结束时或执行写入逻辑0操作时从充电状态转变到放电状态。因此,存储器单元的充电状态中的改变可通过准备执行读取操作及写入操作或(除其它者外)执行读取操作及写入操作而起始。
图5说明根据本发明的各种实施例的用于操作在存储器单元板之间支持电荷共享的铁电存储器单元阵列的时序图系统500的实例。时序图系统500可包含时序图505(例如505-a到505-f),其每一者包含在轴501上的电压及在轴502上的时间。在一些实施例中,时序图505可具有共同时间轴501(即,所述时序图可覆盖相同时间周期且可经重叠)且可表示图4的电路400的组件的操作。所述操作可促进如参考电路400所描述的不同区段405的单元板之间的电荷共享。举例来说,在时序图505的操作之前,区段405-a中的单元板可经完全充电且区段405-b中的单元板可经放电。区段405-a中的单元板的电荷可用以促进区段405-b中的单元板的充电。
时序图505中所描绘的操作所致的电荷共享可(除其它要求外)减少从电压供应(VCC410)及(VBOOST 415)给区段405-b中的单元板充电所需的电力。在图5中所描绘的实例中,区段405-a中的单元板可正执行写入操作(例如通过减小如图3中所描述的单元板电压而写入逻辑1)且区段405-b中的单元板可正执行读取操作(例如通过增加所述单元板电压而读取所述单元的所存储状态)。因此,区段405-a中的单元(例如存储器单元470-a)可经选择(例如使用第一组字线465-a)用于写入操作且区段405-b中的单元(例如存储器单元470-b)可经选择(例如使用第二组字线465-b)用于读取操作。然而,本文中所描述的所述技术可在区段405-a中的单元板经选择以执行其它操作(包含,但不限于,要求从充电状态到放电状态的转变的操作)时实施。
电路400的各种组件的电压还经表示为依据时序图505上的时间而改变。举例来说,时序图505-a包含切换组件电压510,其表示经施加到区段405-a及区段405-b中的每一切换组件460的栅极的电压。经施加到区段405-a及区段405-b中的切换组件460的电压可不经施加到电路400的其它区段的切换组件。通过独立地控制经施加到每一区段405的切换组件460的电压,特定区段405可为板电荷共享的目标或与板电荷共享隔离。
时序图505-b可包含VBOOST电压515-a,其可表示经施加到切换组件435-a的所述栅极的电压(其当经激活时使VBOOST 415-a连接到电力供应线420-a)。时序图505-c可包含VBOOST电压515-b,其可表示经施加到切换组件435-b的所述栅极的电压,其当经激活时使VBOOST 415-b连接到电力供应线420-b。时序图505-d可包含VCC电压520-a,其可表示经施加到切换组件430-a的所述栅极的电压,切换组件430-a在经激活时使VCC 410-a连接到电力供应线420-a。时序图505-e可包含VCC电压520-b,其可表示经施加到切换组件430-b的所述栅极的电压,切换组件430-b在经激活时使VCC 410-b连接到电力供应线420-b。时序图505-f可包含单元板电压525。单元板电压525-a可表示在区段405-a中的存储器单元470-a的所述单元板处的电压且单元板电压525-b可表示在区段405-b中的存储器单元470-b的所述单元板处的电压。
在一些实施例中,在时序图505的所述操作之前,可使区段405-a中的存储器单元470-a的所述单元板连接到VCC 410-a(例如,可激活切换组件430-a及切换组件450-a-1)。同样地,可撤销激活切换组件460(例如,可使存储器单元470-a的单元板与470-b的单元板隔离)。根据时序图505-d,在530处,可通过撤销激活切换组件430-a(例如通过施加高VCC电压520-a到切换组件430-a的所述栅极)而使存储器单元470-a的所述单元板与VCC 410-a断开连接。同样地在530处,可增加VCC电压520-b(经描绘于时序图505-e中),其可撤销激活切换组件430-b。还可撤销激活切换组件435(例如,因此使VBOOST 415与电力供应线420断开连接)。因此,可在535之前使电压供应VCC 410及VBOOST 415与电力供应线420隔离。在535处,根据时序图505-a,可通过激活切换组件460(例如,通过施加高切换组件电压510到每一切换组件460的所述栅极,如时序图505-a中所描绘)而使存储器单元470-a的所述单元板连接到存储器单元470-b的所述单元板。因此,可在两个不同区段405的所述单元板之间建立导电路径。所述导电路径可促进区段405-a及区段405-b中的所述单元板之间的电荷的转移。
可维持所述导电路径达某个时间周期(例如持续时间540)。在此时间期间,区段405-a中的单元板上的电荷可用以给区段405-b中的所述单元板充电。即,区段405-a中的单元板可放电到区段405-b中的所述单元板上,如时序图505-f中所见。根据时序图505-f,在持续时间540期间,对应于存储器单元470-a的单元板的单元板电压525-a减小,而对应于存储器单元470-b的单元板的单元板电压525-b增加。因此,区段405-a中的单元板可给区段405-b中的单元板至少部分充电。此至少部分充电可减少给区段405-b中的单元板完全充电到预定阈值电压所需的电力(例如,来自电压供应VCC 410-b或VBOOST 415-b或两者的电压)。
在持续时间540届满时且在时序图505-a及505-f的545处,可通过撤销激活切换组件460(例如可使切换组件电压510减小到低值)而使区段405-a中的所述单元板与区段405-b中的所述单元板断开连接(例如隔离、停止通信或电荷流动)。在一些实施例中,持续时间540可为预定时间周期(例如5纳秒),其可关于一或多个因子或与一或多个因子有关,例如电荷速率、经过时间、电荷电平、一些组合或其它因子。因此,所述单元板的隔离可基于从所述导电路径的建立起阈值时间量已经过去的确定。替代地,持续时间540可为针对区段405-b中的单元板充电到阈值电压值所花费的时间。因此,区段405-a中的单元板与区段405-b中的单元板的隔离可基于区段405-b中的所述单元板的电压(例如单元板电压525-b)。在持续时间540期间,区段405-b中的单元板可在不使用来自电压供应VCC 410-b及VBOOST 415-b的电流的情况下充电,因此节省电力。
在持续时间540届满之后(例如在两个区段405的所述单元板已在545处彼此隔离之后)且在550之前,可(除其它方法外)通过撤销激活切换组件450-a且激活切换组件455-a而使区段405-a中的单元板连接到接地440(或另一电压参考)。因此,根据时序图505-f,可使单元板电压525-a减小到阈值(例如,在随后持续时间555期间,可使单元板电压525-a减小到0V或几乎0V)。在550处,可通过一或多个方法(例如,通过激活切换组件435-b(例如通过减小VBOOST电压515-b到阈值,如时序图505-c中所描绘))而使区段405-b中的单元板连接到VBOOST 415-b。因此,根据时序图505-f,区段405-b中的单元板可在随后持续时间555期间结束使用来自VBOOST 415-b的电荷充电到阈值(例如1.6V或1.8V)。即,单元板电压525-b可增加到阈值(例如读取电压值)。同样地在550处,可使VBOOST电压515-a减小,这可激活切换组件435-a。
在560处,根据时序图505-e,可使VCC电压520-b减小,这可激活切换组件430-b且使VCC 410-b连接到电力供应线420-b。同样地在560处,根据时序图505-c,可使VBOOST电压515-b增加,其可撤销激活切换组件435-b且使VBOOST 415-b与电力供应线420-b断开连接。在560处,根据时序图505-b,可使VBOOST电压515-a增加,其可撤销激活切换组件435-a且使VBOOST 415-a与电力供应线420-a断开连接。560处的所述操作可将电路400置于准备状态中用于随后存取操作(例如读取或写入操作)或随后电荷共享操作。
因此,时序图505的操作可导致来自区段405-a的单元板完全或几乎完全放电且来自区段405-b的单元板完全或几乎完全充电。归因于不同区段405的板之间的电荷共享,用来给来自405-b的单元板充电的电力可相较于其它操作方案而有所减小。时序图505的所述操作仅仅是示范性的且可基于本发明而改变或以其它方式修改。
图6说明根据本发明的各种实施例的用于操作在存储器单元板之间支持电荷共享的铁电存储器单元阵列的时序图系统600的实例。时序图系统600可包含时序图605(例如605-a到605-f),其每一者包含在轴601上的电压及在轴602上的时间。在一些实施例中,时序图605可具有共同时间轴602(即,所述时序图覆盖相同时间周期且可经重叠)且可表示图4的电路400的组件的操作。所述操作可促进(除其它者外)如参考电路400所描述的不同区段405的所述单元板之间的电荷共享。举例来说,在时序图605的操作之前,可使区段405-a的所述单元板完全充电且可使区段405-b的所述单元板放电。区段405-a中的单元板的电荷可用以促进区段405-b中的单元板的充电。
时序图605中所描绘的操作所致的电荷共享可减少给区段405-b中的单元板充电所需的时间。在图6中所描绘的实例中,除其它操作外,区段405-a中的存储器单元470-a的单元板可正执行写入操作且区段405-b中的存储器单元470-b的单元板可正执行读取操作。因此,区段405-a中的单元可经选择(例如使用第一字线)用于写入操作且区段405-b中的单元可经选择(例如使用第二字线)用于读取操作。
电路400的各种组件的电压还经表示为依据时序图605上的时间而改变。举例来说,时序图605-a包含切换组件电压610,其可表示经施加到区段405-a及区段405-b中的每一切换组件460的栅极的电压。经施加到区段405-a及区段405-b中的切换组件460的电压可不经施加到电路400的其它区段的切换组件。通过独立地控制经施加到每一区段405的切换组件460的电压,特定区段405可为板电荷共享的目标或与板电荷共享隔离。
时序图605-b可包含VBOOST电压615-a,其可表示经施加到切换组件435-a的所述栅极的电压,切换组件435-a使VBOOST 415-a连接到电力供应线420-a。时序图605-c可包含VBOOST电压615-b,其可表示经施加到切换组件435-b的所述栅极的电压,切换组件435-b在经激活时使VBOOST 415-b连接到电力供应线420-b。时序图605-d可包含VCC电压620-a,其可表示经施加到切换组件430-a的所述栅极的电压,切换组件430-a在经激活时使VCC 410-a连接到电力供应线420-a。时序图605-e可包含VCC电压620-b,其可表示经施加到切换组件430-b的所述栅极的电压,切换组件430-b在经激活时使VCC410-b连接到电力供应线420-b。时序图605-f可包含单元板电压625。单元板电压625-a可表示在区段405-a中的存储器单元470-a的所述单元板处的电压且单元板电压625-b可表示在区段405-b中的存储器单元470-b的所述单元板处的电压。
在一些实施例中,在635之前,可使VBOOST 415-a与电力供应线420-a断开连接(例如VBOOST电压615-a可为高的,使得切换组件435-a经撤销激活,如时序图605-b中所描绘)且可使VBOOST 415-b与电力供应线420-b断开连接(例如VBOOST电压615-b可为高的,使得切换组件435-b经撤销激活,如时序图605-c中所描绘)。同样地在635之前,可使VCC 410-a连接到电力供应线420-a(例如VCC电压620-a可为低的,使得切换组件430-a经激活,如时序图605-d中所描绘)且可使VCC 410-b从电力供应线420-b连接(例如VCC电压620-b可为低的,使得切换组件430-b经激活,如时序图605-e中所描绘)。因此,可使电力供应线420与其相应VBOOST 415断开连接且连接到其相应VCC 410。
在635处,根据时序图605-a,可通过激活切换组件460(例如通过施加增加的切换组件电压610到切换组件460的所述栅极)来使区段405-a中的单元板连接到区段405-a中的存储器单元的单元板。在一些实施例中,切换组件460的激活可在区段405-a中的所述单元板与区段405-b中的所述单元板之间建立导电路径。所述导电路径可促进(除其它单元板或组件外)区段405-a中的存储器单元470-a的所述单元板与区段405-b中的存储器单元470-b的所述单元板之间的电荷的转移。当所述导电路径是可用时,两个区段405的所述单元板可电荷共享;举例来说,当切换组件460在持续时间640期间被激活时,电荷共享可发生。持续时间640的长度可为预定时间周期,或基于区段405-b中的单元板的电压(例如单元板电压625-b)。同样地,在635处,可使区段405-b中的单元板与VCC 410-b断开连接(例如通过增加经施加到切换组件430-b的所述栅极的VCC电压620-b)。尽管未展示,但在435处,可通过激活切换组件450-b-1来使区段405-b中的单元板连接到电力供应线420-b。
在645处,可通过激活切换组件435-b(例如通过减小经施加到切换组件435-b的所述栅极的VBOOST电压615-a,如时序图605-b中所描绘)来使区段405-b中的单元板连接到VBOOST 415-b。因此,可从两个源-区段405-a中的单元板及VBOOST 415-b-同时给区段405-b中的单元板充电。此充电方案可减少区段405-b中的单元板充电到阈值(例如读取电压值)所花费的时间量。在650处,可通过撤销激活切换组件460(例如通过减少经施加到切换组件460的所述栅极的切换组件电压610,如时序图605-a中所描绘)来使区段405-a中的单元板与区段405-b中的单元板隔离。因此,在650之后,区段405-b中的存储器单元470-b的单元板可继续使用VBOOST 415-b来充电。
在655处,可使区段405-a中的所述单元板与VCC 410-a断开连接(例如通过增加经施加到切换组件430-a的所述栅极的VCC电压620-a,如时序图605-d中所描绘),且可使区段405-a中的所述单元板连接到VBOOST 415-a(例如通过减小经施加到切换组件435-a的所述栅极的VBOOST电压615-b,如时序图605-c中所描绘)。在区段405-b中的单元板已被充电到阈值(例如读取值)之后且在660处,可使区段405-b中的单元板与VBOOST 415-a断开连接(例如通过增加经施加到切换组件430-a的所述栅极的VBOOST电压615-a,如时序图605-b中所描绘),且可使区段405-b中的单元板连接到VCC 410-b(例如通过减小经施加到切换组件430-b的所述栅极的VCC电压620-b,如时序图605-e中所描绘)。在一些实施例中,在两个不同区段405中的所述单元板已经彼此隔离之后(例如在650之后),可使区段405-a中的单元板与电力供应线420-a断开连接,且连接到接地440(或其它电压参考)(例如通过施加高电压到切换组件455-a及切换组件450-a)。660处的所述操作可将电路400置于准备状态中,用于一或多个随后存取操作(例如读取或写入操作)或随后电荷共享操作。
如本文中所描述,板之间的电荷共享可减少针对操作(例如读取操作、写入操作、另一操作)给单元板充电所需的电力或时间。举例来说,参考图5所描述的方法可用以减少当给单元板充电时从电力供应线420汲取的电力。参考图6所描述的方法及技术可用以减少给单元板充电所需的时间。包含电路400的装置可选择在第一时间处(例如通电)使用哪种方法。举例来说,所述方法可为所述装置的预定配置。在一些情况下,所述装置可动态地改变方法。举例来说,所述装置可在不关闭的情况下,从一个方法切换到另一者。所述切换可基于触发器(例如用户输入、经检测或经确定值或条件)及/或周期地(例如基于经过时间、基于一或多个操作的执行或发生)而发生。在一些情况下,所述装置可基于电力供应(例如电池)参数或操作特性而动态地选择待使用的方法。举例来说,所述装置可在所述装置的所述电池是低的(例如低于指定电池百分比或额定值)或在所述电池不充电时,选择图5的电力节约方法。所述装置可在所述电池寿命是高的(例如高于指定电池比例或额定值)或在所述电池正充电时,选择图6的时间节约方法。额外地或替代地,所述装置可基于所述装置的速度要求而动态地选择待使用的方法。举例来说,所述装置可在所述装置对快速数据检索感兴趣时,选择图6的时间节约方法。装置可在某些应用或操作正运行或在由用户指定(例如经由用户输入)时,对快速数据检索感兴趣。
图7展示根据本发明的各种实施例的在存储器单元板之间支持电荷共享的存储器阵列100-a的框图700。存储器阵列100-a可含有存储器控制器140-a,其可为存储器控制器140的实例,及区段405-c,其可为参考图4所描述的区段405的实例。区段405-c可包含存储器单元105-c,其可为参考图1到4所描述的存储器单元105及470的实例。
存储器控制器140-a可包含偏置组件710及时序组件715,且可如图1到6中所描述来操作存储器阵列100-a。存储器控制器140-a可与字线110-c、数字线115-c、感测组件125-b及区段405-c电子通信,其可为(除其它者外)参考图1到4所描述的字线110或465、数字线115及感测组件125的实例。存储器阵列100-a还可包含参考组件720及锁存器725。存储器阵列100-a的所述组件可彼此电子通信,且可执行参考图1到6所描述的所述功能。在一些情况下,参考组件720、感测组件125-b及锁存器725可为存储器控制器140-a的组件。
存储器控制器140-a可经配置以通过施加电压(例如正电压或负电压)到所述各种组件来激活存储器阵列100-a的各种组件。举例来说,偏置组件710可经配置以施加电压以操作区段405-c,以读取或写入存储器单元105-c,如上文所描述。在一些情况下,存储器控制器140-a可包含行解码器、列解码器或两者,如参考图1所描述。这可使得存储器控制器140-a能够存取一或多个存储器单元105。偏置组件710还可供应电压到参考组件720,以产生参考信号用于感测组件125-b。另外,偏置组件710可供应电压以用于感测组件125-b的操作。
在一些情况下,存储器控制器140-a可使用时序组件715执行其操作。举例来说,时序组件715可控制电压施加到存储器阵列100-a的各种组件的时序以执行存储器功能,例如本文中所论述的读取及写入。在一些情况下,时序组件715可控制偏置组件710的操作。
在一些情况下,存储器控制器140-a可促进(例如经由偏置组件710及时序组件715)区段405-c中的存储器单元105-c的单元板之间的电荷共享。存储器控制器140-a可经由偏置组件710与时序组件715之间或关于偏置组件710与时序组件715的通信而控制存储器阵列100-a中的各种组件(包含区段405-c的组件)的偏置。举例来说,存储器控制器140-a可控制电压到区段405-c中的切换组件的施加(例如经由区段偏压线735)以执行参考图2A到6所描述的所述操作。
存储器控制器140-a可促进存储器单元105-c的第一铁电存储器单元(例如相对于图4的存储器单元470-a的存储器单元)的选择用于第一操作(例如读取操作或写入操作)。在一些实施例中,可使用第一字线(例如相对于图4的字线465-a)来选择所述第一铁电存储器单元。存储器控制器140-a还可促进存储器单元105-c的第二铁电存储器单元(例如相对于图4的存储器单元470-b的存储器单元)的选择用于第二操作(例如读取操作或写入操作)。在一些实施例中,可使用第一字线(例如相对于图4的字线465-b)来选择所述第二铁电存储器单元。因此,在一些实施例中,所述第一铁电存储器单元可执行所述第一操作且所述第二铁电存储器单元可执行所述第二操作。在一些实施例中,可由所述第二铁电存储器单元基于所述第一操作的时序执行所述第二操作。
存储器控制器140-a还可促进(除其它组件外)所述第一铁电存储器单元的第一板与第二铁电存储器单元的第二板之间的导电路径的建立。可通过激活与所述第一板及所述第二板电子通信的一或多个切换组件(例如相对于图4的切换组件460)建立所述导电路径。可由时序组件715确定所述建立的时序。电荷可基于所述第一切换组件的激活而从所述第一板转移到所述第二板。在一些情况下,所述导电路径的建立是在所述第二操作的部分期间且基于所述第一铁电存储器单元及所述第二铁电存储器单元的选择。时序组件715还可确定用以起始所述第二铁电存储器单元的所述第二操作的时间。所述确定可基于所述第一铁电存储器单元的所述第一操作的时序。所述导电路径的建立可基于用以起始所述第二操作的时间。
在一些情况下,存储器控制器140-a可起始所述第一板与电压供应的隔离。举例来说,可通过撤销激活使电压供应(例如图4的VCC 410-a)连接到相应电力供应线(例如图4的电力供应线420-a)的切换组件(例如图4的切换组件430-a)而使所述第一板与所述电压供应断开连接。在此类情况下,可在所述隔离之后建立所述导电路径(如由时序组件715确定)。在其它情况下,可在所述隔离之前或期间建立所述导电路径(如由时序组件715确定)。在一些情况下,存储器控制器140-a可促进所述第一板与所述第二板的隔离。可通过撤销激活与所述第一板及所述第二板电子通信的切换组件(例如图4的切换组件460)而实施所述隔离。偏置组件710可通过施加适当偏置电压到所述切换组件的所述栅极而撤销激活所述切换组件。时序组件715可基于从所述导电路径的建立起阈值时间量已经过去的确定而确定用于所述隔离的时序。时序组件715可基于从所述导电路径的建立起阈值电荷量已经转移的确定而确定用于所述隔离的时序。
在所述单元板的隔离之后,时序组件715可与偏置组件710通信以在所述第一板与电压参考(例如图4的接地440)之间建立导电路径,其可包含建立短接。所述短接可基于所述单元板的隔离。在一些情况下,可通过激活使所述第一板连接到所述电压参考的切换组件(例如图4的切换组件455-a)而使所述第一板短接到所述电压参考。在所述第一板已经短接到所述电压参考之后,时序组件715可与偏置组件710通信以施加供应电压(例如图4的VBOOST415-b)到所述第二板。可在所述板的隔离之后施加所述供应电压。
在一些情况下,时序组件715可与偏置组件710通信以在所述导电路径的建立之后施加供应电压(例如图4的VBOOST 415-b)到所述第二板。举例来说,可基于所述第一板与所述第二板之间的所述导电路径的建立而在所述第二板与所述电压供应之间建立导电路径。可在电荷从所述第一板转移到所述第二板时建立所述导电路径。可通过激活使所述供应电压连接到与所述第二板电子通信的电源线(例如图4的电力供应线420-b)的切换组件(例如图4的切换组件435-b)而施加所述供应电压。当将所述供应电压施加到所述第二板时,时序组件715可与偏置组件710通信以使所述第一板与所述第二板隔离。
参考组件720可包含各种组件以产生参考信号用于感测组件125-b。参考组件720可包含经特定地配置以产生参考信号的电路。在一些情况下,参考组件720可为其它铁电存储器单元105。在一些实例中,参考组件720可经配置以输出具有在所述两个感测电压之间的值的电压,如参考图3所描述。或参考组件720可经设计以输出虚拟接地电压(即近似0V)。
感测组件125-b可比较来自存储器单元105-c(通过数字线115-c)的信号与来自参考组件720的参考信号。一旦确定所述逻辑状态,所述感测组件可接着将所述输出存储于锁存器725中,其中其可根据使用存储器阵列100-a是其部分的所述存储器装置的电子装置的操作而使用。
图8说明根据本发明的各种实施例的在存储器单元板之间支持电荷共享的系统800。系统800包含装置805,其可为印刷电路板或包含印刷电路板以连接或物理地支撑各种组件。装置805包含存储器阵列100-b,其可为(除其它者外)参考图1及7所描述的存储器阵列100的实例。存储器阵列100-b可含有存储器控制器140-b及一或多个存储器单元105-d,其可为(除其它者外)参考图1及7所描述的存储器控制器140及参考图1到7所描述的存储器单元105或470的实例。装置805还可包含处理器810、BIOS组件815、一或多个外围组件820及输入/输出控制组件825。装置805的所述组件可通过总线830而彼此电子通信。
处理器810可经配置以通过存储器控制器140-b而操作存储器阵列100-b。在一些情况下,处理器810可执行参考图1及7所描述的存储器控制器140的所述功能。在其它情况下,存储器控制器140-b可集成到处理器810中。处理器810可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑设备、离散门或晶体管逻辑、离散硬件组件或其可为这些类型的组件的组合,且处理器810可执行本文中所描述的各种功能,包含促进单元板之间的电荷的转移。处理器810可(例如)经配置以执行经存储于存储器阵列100-a中的计算机可读指令以致使装置805执行各种功能或任务。
BIOS组件815可为软件组件,其包含经操作为固件的基本输入/输出系统(BIOS),其可初始化且运行系统800的各种硬件组件。BIOS组件815还可管理处理器810与所述各种组件(例如,外围组件820、输入/输出控制组件825等)之间的数据流动。BIOS组件815可包含经存储于只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
一或多个外围组件820中的每一者可为任何输入或输出装置或用于此类装置的集成到装置805中的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网络控制器、调制解调器、USB控制器、串行或并行端口或外围卡槽,例如外围组件互连件(PCI)或图形加速端口(AGP)槽。
输入/输出控制组件825可管理处理器810与外围组件820、输入设备835或输出装置840之间的数据通信。输入/输出控制组件825还可管理未集成到装置805中的外围装置。在一些情况下,输入/输出控制组件825可表示到所述外部外围装置的物理连接或端口。
输入835可表示装置805外部的装置或信号,其提供输入到装置805或其组件。此可包含用户接口或具其它装置或在其它装置之间的接口。在一些情况下,输入835可为外围装置,其与装置805经由外围组件820介接或可由输入/输出控制组件825管理。
输出装置840可表示装置805外部的经配置以接收来自装置805或其组件中的任何者的输出的装置或信号。输出装置840的实例可包含显示器、扬声器、打印装置、另一处理器或印刷电路板等。在一些情况下,输出装置840可为与装置805经由外围组件820介接或可由输入/输出控制组件825管理的外围装置。
存储器控制器140-b、装置805及存储器阵列100-b的所述组件可由经设计以执行其功能的电路组成。此可包含经配置以执行本文中所描述的所述功能的各种电路元件,例如导电线、晶体管、电容器、电感器、电阻器、放大器或其它作用或非作用元件。
图9展示说明根据本发明的各种实施例的用于在存储器单元板之间的电荷共享的方法900的流程图。方法900的所述操作可由(除其它者外)如参考图1、7及8所描述的存储器阵列100实施。举例来说,方法900的所述操作可由存储器控制器140执行,如(除其它者外)如参考图1、7及8所描述。在一些实例中,存储器控制器140可执行一组代码以控制存储器阵列100的功能元件以执行下文所描述的功能。另外或替代地,存储器控制器140可执行使用专用硬件的下文所描述的功能的方面。
在框905处,所述方法可包含选择第一铁电存储器单元用于第一操作(例如读取操作或写入操作)。所述第一铁电存储器单元可包含具第一板的第一铁电电容器且可使用第一字线选择。在一些实例中,框905的所述操作可由偏置组件710或时序组件715执行或促进,如参考图7所描述。
在框910处,所述方法可包含选择第二铁电存储器单元用于第二操作(例如读取操作或写入操作)。所述第二铁电存储器单元可包含具第二板的第二铁电电容器且可使用第二字线来选择。在一些实例中,所述方法可包含至少部分基于所述第一铁电存储器单元的所述第一操作的时序而确定用以起始所述第二铁电存储器单元的所述第二操作的时间。因此,所述导电路径的建立可至少部分基于用以起始所述第二操作的所述时间。在一些实例中,框910的所述操作可由偏置组件710或时序组件715执行或促进,如参考图7所描述。
在框915处,所述方法可包含在所述第二操作的部分期间或至少部分基于所述第一铁电存储器单元及所述第二铁电存储器单元的选择而在所述第一铁电电容器的所述第一板与所述第二铁电电容器的所述第二板之间建立导电路径。在一些情况下,所述方法可包含使所述第一板与电压供应隔离。因此,所述导电路径的所述建立可在所述隔离之后。在替代情况下,所述导电路径的所述建立可在所述隔离之前或在所述隔离期间。在一些实例中,所述方法可包含使所述第一板与所述第二板隔离及至少部分基于所述隔离而使所述第一板短接到电压参考。在这些实例中,所述方法还可包含在所述隔离之后施加供应电压到所述第二板。
在一些情况下,所述方法包含在所述导电路径的建立之后施加供应电压到所述第二板。在此类情况下,当施加所述供应电压到所述第二板时,可使所述第一板与所述第二板隔离。在一些实例中,所述方法包含确定从所述导电路径的所述建立起阈值时间量已经过去。因此,所述第一板与所述第二板的所述隔离可至少部分基于所述阈值时间量已经过去的所述确定。在其它实例中,所述方法包含确定从所述导电路径的所述建立起阈值电荷量已经转移。因此,所述第一板与所述第二板的隔离可至少部分基于所述阈值电荷量已经转移的所述确定。在一些实例中,框915的所述操作可由偏置组件710或时序组件715执行或促进,如参考图7所描述。
图10展示说明根据本发明的各种实施例的用于使用数字线隔离的存储器单元感测的方法1000的流程图。方法1000的所述操作可由(除其它者外)存储器阵列100实施,如参考图1、7及8所描述。举例来说,方法1000的所述操作可由如参考图1、7及8所描述的存储器控制器140执行。在一些实例中,存储器控制器140可执行一组代码以控制存储器阵列100的所述功能元件以执行下文所描述的所述功能。另外或替代地,存储器控制器140可执行使用专用硬件的下文所描述的功能的方面。
在框1005处,所述方法可包含执行第一铁电存储器单元的第一操作。可使用第一字线来选择所述第一铁电存储器单元。在一些实例中,框1005的所述操作可由偏置组件710或时序组件715执行或促进,如参考图7所描述。
在框1010处,所述方法可包含执行第二铁电存储器单元的第二操作。针对所述第二操作的所述时序可至少部分基于针对所述第一操作的所述时序。可使用第二字线来选择所述第一铁电单元。在一些实例中,框1010的所述操作可由偏置组件710或时序组件715执行或促进,如参考图7所描述。
在框1015处,所述方法可包含至少部分基于针对所述第二操作的所述时序而激活与所述第一铁电存储器单元的第一板及所述第二铁电存储器单元的第二板电子通信的第一切换组件。在一些实例中,框1015的所述操作可由偏置组件710或时序组件715执行或促进,如参考图7所描述。
在框1020处,所述方法可包含至少部分基于所述第一切换组件的所述激活而使电荷从所述第一板转移到所述第二板。在一些情况下,所述方法可包含激活与第一铁电单元的所述第一板及第二铁电单元的所述第二板电子通信的第二切换组件。转移所述电荷可至少部分基于所述第二切换组件的所述激活。在一些实例中,所述方法可包含使所述第一板与所述第二板隔离及至少部分基于所述隔离而在所述第一板与电压参考之间建立导电路径。所述隔离可至少部分基于所述第二板上的电压已达到阈值(例如用以执行读取操作的值(读取值)或用以执行写入操作的值(写入值))的所述确定。所述方法还可包含至少部分基于所述第一板与所述电压参考之间的所述导电路径的所述建立而在所述第二板与电压供应之间建立导电路径。在一些情况下,所述方法包含当转移所述电荷时在所述第二板与电压供应之间建立导电路径。在一些实例中,框1020的所述操作可由偏置组件710或时序组件715执行或促进,如参考图7所描述。
因此,方法900及1000及通过本发明所描述的那些方法可提供操作铁电存储器阵列用于在存储器单元板之间的电荷共享的方法。应注意,方法900及1000及通过本发明所描述的那些方法描述可能实施方案,且所述操作及步骤可经重新布置或以其它方式修改,使得其它实施方案是可能的且被预期。在一些实例中,可组合来自方法900及1000及通过本发明所描述的那些方法中的两者或两者以上的方面。
本文中的描述提供实例,且并非是权利要求书中所阐述的范围、适用性或实例的限制。可在不背离本发明的范围的情况下在所论述的元件的功能及布置中做改变。各种实例可根据需要省略、替换或添加各种程序或组件。同样地,可在其它实例中组合相对于一些实例所描述的特征。
本文中所阐述的结合附图的描述描述实例配置且不表示可经实施或在权利要求书的范围内的所有实例。如本文中所使用的术语“实施例”、“实例”及“示范性”意味着“用作实例、例子或说明”,且非“优选”或“优于其它实例”。详细描述包含为提供所描述技术的理解的目的的特定细节。然而,可在无这些特定细节的情况下实践这些技术。在一些例子中,众所周知结构及装置以框图形式展示以避免混淆所描述实例的概念。
在附图中,类似组件或特征可具有相同参考标记。此外,相同类型的各种组件可通过跟随由破折号的参考标记及在类似组件当中区分的第二标记区分。当在所述说明书中使用第一参考标记时,所述描述适用于具有相同第一参考标记而不管第二参考标记的类似组件中的任何者。
本文中所描述的信息及信号可使用各种不同技术及技巧中的任何者表示。举例来说,可贯穿上文描述参考的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或颗粒、光场或颗粒或其任何组合表示。一些图可说明信号为单个信号;然而,所属领域的一般技术人员将理解,所述信号可表示信号的总线,其中所述总线可具有各种位宽度。
如本文中所使用,术语“虚拟接地”是指经保持于近似零伏特(0V)的电压处但不与地面直接连接的电路的节点。据此,虚拟接地的电压可暂时波动且在稳定状态处返回到近似0V。可使用各种电子电路元件(例如由运算放大器及电阻器组成的分压器)实施虚拟接地。其它实施方案也是可能的。
术语“电子通信”是指在组件之间支持电子流动的在所述组件之间的关系。这可包含在组件之间的直接连接或可包含中间组件。电子通信中的组件可有源地交换电子或信号(例如在通电电路中)或可不有源地交换电子或信号(例如在断电电路中),但可经配置且可操作以在电路经通电之后交换电子或信号。通过实例,经由开关(例如晶体管)物理地连接的两个组件是电子通信而无关所述开关的状态(即断开或闭合)如何。
术语“隔离”是指其中电子目前不流动的组件之间的关系。举例来说,由开关物理地连接的两个组件可在所述开关断开时彼此隔离。
本文中所论述的包含存储器阵列100的装置可经形成于半导体衬底上,例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情况下,所述衬底是半导体晶片。在其它情况下,所述衬底可为绝缘体上覆硅(SOI)衬底,例如玻璃上覆硅(SOG)或蓝宝石上覆硅(SOP)或半导体材料在另一衬底上的外延层。可通过使用各种化学物种(包含,但不限于,磷、硼或砷)的掺杂而控制所述衬底或所述衬底的子区域的导电性。可在所述衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方式执行掺杂。
本文中所论述的晶体管可表示场效晶体管(FET)且包括三个端子装置,包含源极、漏极与栅极。可通过导电材料(例如金属)而使所述端子连接到其它电子元件。所述源极及漏极可为导电的且可包括重掺杂(例如退化)半导体区域。所述源极及漏极可由轻掺杂半导体区域或沟道分离。如果所述沟道是n型(即,大多数载流子是电子),那么所述FET可称为n型FET。如果所述沟道是p型(即,大多数载流子是空穴),那么所述FET可称为p型FET。所述沟道可由绝缘栅极氧化物封端。可通过施加电压到所述栅极而控制所述沟道导电性。举例来说,分别施加正电压或负电压到n型FET或p型FET可导致沟道变成导电。晶体管可在施加大于或等于所述晶体管的阈值电压的电压到所述晶体管栅极时“接通”或“激活”。所述晶体管可在施加小于所述晶体管的阈值电压的电压到所述晶体管栅极时“关断”或“撤销激活”。
可用经设计以执行本文中所描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑设备、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行结合本文中所揭示而描述的各种阐释性块、组件及模块。通用处理器可为微处理器,但作为替代,所述处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如,DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此配置)。
可在由处理器、固件或其任何组合执行的硬件、软件中实施本文中所描述的所述功能。如果经实施于由处理器执行的软件中,那么所述功能可作为一或多个指令或编码而经存储于或传输于计算机可读媒体上。其它实例及实施方案是在本揭示内容及所附权利要求书的范围内。举例来说,归因于软件的性质,可使用由处理器、硬件、固件、硬接线或这些中的任何者的组合执行的软件来实施上文所描述的功能。实施功能的构件还可经物理地定位于各个位置处,包含经分布使得在不同物理位置处实施功能的部分。同样地,如本文中所使用,包含在权利要求书中,如项目列表(例如由例如“至少一个”或“一或多者”的词组开始的项目列表)中所使用的“或”指示包含性列表,使得(例如)A、B或C中的至少一者的列表意味着A或B或C或AB或AC或BC或ABC(即A及B及C)。
计算机可读媒体包含非暂时性计算机存储媒体及通信媒体两者,包含促进计算机程序从一个位置到另一位置的传送的任何媒体。非暂时性存储媒体可为可通过通用计算机或专用计算机存取的任何可用媒体。通过实例(且非限制),非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储器、磁盘存储器或其它磁性存储装置或可用于载送或存储呈指令或数据结构的形式的所要程序代码构件且可通过通用计算机或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。
此外,任何连接可被适当地称为计算机可读媒体。举例来说,如果使用同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或无线技术(例如红外线、无线电及微波)从网站、服务器或其它远程源传输软件,那么同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或无线技术(例如红外线、无线电及微波)包含于媒体的定义中。如本文中使用,磁盘及光盘包含CD、激光光盘、光盘、数字多功能光盘(DVD)、软盘及蓝光光盘,其中磁盘通常磁性地重现数据而光盘用激光光学地重现数据。上述元件的组合还经包含于计算机可读媒体的范围内。
提供本文中的描述以使所属领域的技术人员能够制造或使用本发明。所属领域的技术人员在不脱离本发明的范围的情况下将容易明白对本发明的各种修改,且本文中定义的一般原理可适用于其它变型。因此,本发明不希望受限于本文中所描述的实例及设计,而是应被给予与本文中所揭示的原理及新颖特征一致的最广范围。

Claims (20)

1.一种操作铁电存储器阵列的方法,其包括:
选择第一铁电存储器单元用于第一操作,所述第一铁电存储器单元包括具第一板的第一铁电电容器;
选择第二铁电存储器单元用于第二操作,所述第二铁电存储器单元包括具第二板的第二铁电电容器;及
在所述第二操作的部分期间且至少部分基于所述第一铁电存储器单元及所述第二铁电存储器单元的所述选择,而在所述第一铁电电容器的所述第一板与所述第二铁电电容器的所述第二板之间建立导电路径。
2.根据权利要求1所述的方法,其中所述第一操作及所述第二操作各自包括写入操作或读取操作。
3.根据权利要求1所述的方法,其进一步包括:
至少部分基于所述第一铁电存储器单元的所述第一操作的时序来确定用以起始所述第二铁电存储器单元的所述第二操作的时间,其中所述导电路径的建立是至少部分基于用以起始所述第二操作的所述时间。
4.根据权利要求1所述的方法,其进一步包括:
使所述第一板与电压供应隔离,其中所述导电路径的建立是在所述隔离之后。
5.根据权利要求1所述的方法,其进一步包括:
使所述第一板与所述第二板隔离;及
至少部分基于所述隔离而使所述第一板短接到电压参考。
6.根据权利要求5所述的方法,其进一步包括:
在所述隔离之后,施加供应电压到所述第二板。
7.根据权利要求1所述的方法,其进一步包括:
在所述导电路径的建立之后,施加供应电压到所述第二板。
8.根据权利要求7所述的方法,其进一步包括:
当施加所述供应电压到所述第二板时,使所述第一板与所述第二板隔离。
9.根据权利要求1所述的方法,其进一步包括:
确定从所述导电路径的所述建立起,阈值时间量已经过去;及
至少部分基于所述阈值时间量已经过去的所述确定,而使所述第一板与所述第二板隔离。
10.根据权利要求1所述的方法,其进一步包括:
确定从所述导电路径的所述建立起,阈值电荷量已经转移;及
至少部分基于所述阈值电荷量已经转移的所述确定,而使所述第一板与所述第二板隔离。
11.一种操作铁电存储器阵列的方法,其包括:
执行第一铁电存储器单元的第一操作;
执行第二铁电存储器单元的第二操作,其中针对所述第二操作的时序是至少部分基于针对所述第一操作的时序;
至少部分基于针对所述第二操作的所述时序,而激活与所述第一铁电存储器单元的第一板及所述第二铁电存储器单元的第二板电子通信的第一切换组件;及
至少部分基于所述第一切换组件的所述激活,而将电荷从所述第一板转移到所述第二板。
12.根据权利要求11所述的方法,其进一步包括:
确定转移所述电荷所致的所述第二板上的电压已达到阈值;及
至少部分基于所述确定,而使所述第一板与所述第二板隔离。
13.根据权利要求11所述的方法,其进一步包括:
激活与第一铁电单元的所述第一板及第二铁电单元的所述第二板电子通信的第二切换组件,其中转移所述电荷是至少部分基于所述第二切换组件的所述激活。
14.根据权利要求11所述的方法,其进一步包括:
使用第一字线来选择所述第一铁电存储器单元;及
使用第二字线来选择所述第二铁电存储器单元。
15.根据权利要求11所述的方法,其进一步包括:
使所述第一板与所述第二板隔离;及
至少部分基于所述隔离,而在所述第一板与电压参考之间建立导电路径。
16.根据权利要求15所述的方法,其进一步包括:
至少部分基于所述第一板与所述电压参考之间的所述导电路径的所述建立,而在所述第二板与电压供应之间建立导电路径。
17.根据权利要求11所述的方法,其进一步包括:
当转移所述电荷时,在所述第二板与电压供应之间建立导电路径。
18.一种电子存储器设备,其包括:
第一组存储器单元的第一板线;
第二组存储器单元的第二板线,所述第二板线经由均衡线及一或多个切换组件来与所述第一板线电子通信;及
至少一个电压供应,其与所述第一板线及所述第二板线电子通信。
19.根据权利要求18所述的电子存储器设备,其中所述第一组存储器单元是与第一字线电子通信,且其中所述第二组存储器单元与和所述第一字线隔离的第二字线电子通信。
20.根据权利要求18所述的电子存储器设备,其中所述第一板线及所述第二板线各自与第一电压供应及具有大于所述第一电压供应的电压额定值的第二电压供应电子通信。
CN201780026023.1A 2016-04-28 2017-04-17 存储器单元板之间的电荷共享 Active CN109155140B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/141,491 US9799388B1 (en) 2016-04-28 2016-04-28 Charge sharing between memory cell plates using a conductive path
US15/141,491 2016-04-28
PCT/US2017/027952 WO2017189266A1 (en) 2016-04-28 2017-04-17 Charge sharing between memory cell plates

Publications (2)

Publication Number Publication Date
CN109155140A true CN109155140A (zh) 2019-01-04
CN109155140B CN109155140B (zh) 2020-06-16

Family

ID=60082239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780026023.1A Active CN109155140B (zh) 2016-04-28 2017-04-17 存储器单元板之间的电荷共享

Country Status (7)

Country Link
US (5) US9799388B1 (zh)
EP (1) EP3449484B1 (zh)
JP (1) JP6913109B2 (zh)
KR (1) KR102179255B1 (zh)
CN (1) CN109155140B (zh)
TW (1) TWI622050B (zh)
WO (1) WO2017189266A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190059A (zh) * 2018-02-23 2019-08-30 东芝存储器株式会社 半导体存储装置及半导体存储装置的控制方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799388B1 (en) * 2016-04-28 2017-10-24 Micron Technology, Inc. Charge sharing between memory cell plates using a conductive path
US9941021B2 (en) * 2016-06-16 2018-04-10 Micron Technology, Inc. Plate defect mitigation techniques
US10403389B2 (en) * 2016-06-16 2019-09-03 Micron Technology, Inc. Array plate short repair
JP2019169214A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 半導体記憶装置
US10867653B2 (en) 2018-04-20 2020-12-15 Micron Technology, Inc. Access schemes for protecting stored data in a memory device
US10622050B2 (en) * 2018-05-09 2020-04-14 Micron Technology, Inc. Ferroelectric memory plate power reduction
US10636469B2 (en) * 2018-05-09 2020-04-28 Micron Technology, Inc. Cell voltage accumulation discharge
US10600468B2 (en) * 2018-08-13 2020-03-24 Wuxi Petabyte Technologies Co, Ltd. Methods for operating ferroelectric memory cells each having multiple capacitors
US10748600B2 (en) * 2018-12-11 2020-08-18 Micron Technologies, Inc. Phase charge sharing reduction
US11114149B2 (en) * 2019-11-13 2021-09-07 Wuxi Petabyte Technologies Co, Ltd. Operation methods of ferroelectric memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1770317A (zh) * 2004-09-24 2006-05-10 三洋电机株式会社 存储器
CN1795509A (zh) * 2003-03-26 2006-06-28 薄膜电子有限公司 读出放大器系统和提供有读出放大器的矩阵可寻址存储器件
US20160111138A1 (en) * 2014-10-17 2016-04-21 Rohm Co., Ltd. Semiconductor memory device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256220B1 (en) * 1997-09-15 2001-07-03 Celis Semiconductor Corporation Ferroelectric memory with shunted isolated nodes
US5959878A (en) * 1997-09-15 1999-09-28 Celis Semiconductor Corporation Ferroelectric memory cell with shunted ferroelectric capacitor and method of making same
US5892728A (en) * 1997-11-14 1999-04-06 Ramtron International Corporation Column decoder configuration for a 1T/1C ferroelectric memory
US6028784A (en) 1998-05-01 2000-02-22 Texas Instruments Incorporated Ferroelectric memory device having compact memory cell array
US6147895A (en) * 1999-06-04 2000-11-14 Celis Semiconductor Corporation Ferroelectric memory with two ferroelectric capacitors in memory cell and method of operating same
JP2002269972A (ja) 2000-12-27 2002-09-20 Seiko Epson Corp 強誘電体メモリ装置および強誘電体キャパシタからなるメモリセルに対する動作方法
KR100447228B1 (ko) 2001-11-05 2004-09-04 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 셀 어레이 및 그 구동장치
US6587367B1 (en) * 2002-03-19 2003-07-01 Texas Instruments Incorporated Dummy cell structure for 1T1C FeRAM cell array
US6538914B1 (en) 2002-04-01 2003-03-25 Ramtron International Corporation Ferroelectric memory with bit-plate parallel architecture and operating method thereof
JP2006344289A (ja) * 2005-06-08 2006-12-21 Toshiba Corp 強誘電体記憶装置
JP2007149230A (ja) * 2005-11-28 2007-06-14 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置
JP5226432B2 (ja) 2008-08-27 2013-07-03 エイチジーエスティーネザーランドビーブイ 磁気ヘッド
US8050109B2 (en) 2009-08-10 2011-11-01 Sandisk 3D Llc Semiconductor memory with improved memory block switching
KR102396422B1 (ko) * 2015-02-11 2022-05-11 삼성전자주식회사 불휘발성 메모리 및 불휘발성 메모리를 포함하는 스토리지 장치
US9799388B1 (en) * 2016-04-28 2017-10-24 Micron Technology, Inc. Charge sharing between memory cell plates using a conductive path
US9721638B1 (en) * 2016-05-10 2017-08-01 Micron Technology, Inc. Boosting a digit line voltage for a write operation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1795509A (zh) * 2003-03-26 2006-06-28 薄膜电子有限公司 读出放大器系统和提供有读出放大器的矩阵可寻址存储器件
CN1770317A (zh) * 2004-09-24 2006-05-10 三洋电机株式会社 存储器
US20160111138A1 (en) * 2014-10-17 2016-04-21 Rohm Co., Ltd. Semiconductor memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190059A (zh) * 2018-02-23 2019-08-30 东芝存储器株式会社 半导体存储装置及半导体存储装置的控制方法
CN110190059B (zh) * 2018-02-23 2022-11-25 铠侠股份有限公司 半导体存储装置及半导体存储装置的控制方法

Also Published As

Publication number Publication date
JP6913109B2 (ja) 2021-08-04
US20200005849A1 (en) 2020-01-02
TWI622050B (zh) 2018-04-21
WO2017189266A1 (en) 2017-11-02
KR102179255B1 (ko) 2020-11-18
US10127963B2 (en) 2018-11-13
CN109155140B (zh) 2020-06-16
US20190108866A1 (en) 2019-04-11
US20170352396A1 (en) 2017-12-07
US20200395055A1 (en) 2020-12-17
KR20180126099A (ko) 2018-11-26
EP3449484B1 (en) 2020-12-30
US20170316815A1 (en) 2017-11-02
EP3449484A1 (en) 2019-03-06
US10395714B2 (en) 2019-08-27
US11361806B2 (en) 2022-06-14
JP2019518301A (ja) 2019-06-27
TW201740379A (zh) 2017-11-16
US10796742B2 (en) 2020-10-06
EP3449484A4 (en) 2019-12-04
US9799388B1 (en) 2017-10-24

Similar Documents

Publication Publication Date Title
CN109155140A (zh) 存储器单元板之间的电荷共享
JP6844823B2 (ja) 強誘電体メモリセルのセンシングのためのオフセット補償
JP6987850B2 (ja) メモリアレイのフルバイアスセンシング
CN109155142A (zh) 用于存储器单元的感测操作的功率降低
KR102031523B1 (ko) 메모리 셀 구성요소의 임계 전압 변동 보상
CN109074836A (zh) 从铁电存储器单元的电荷提取
CN109416922A (zh) 铁电存储器中的多层存储
CN109416921A (zh) 阵列数据位反转
CN109313919A (zh) 用于铁电存储器的基于电荷镜的感测
CN109390009A (zh) 存储器阵列中的单元底部节点复位
CN110462740A (zh) 用于多层存储器阵列的多板线架构
CN109313921A (zh) 存储器单元的印痕避免
CN109074839A (zh) 存储器区段内经由区段独立的并行存取技术
CN111052242A (zh) 外围填充和局部电容
CN109074840A (zh) 铁电存储器单元感测
CN109407816A (zh) 电子存储器设备及用于存取存储器单元的方法
CN109074837A (zh) 用于存储器单元的接地参考方案
CN109074838A (zh) 具有存储组件隔离的存储器单元感测
CN111512376B (zh) 用于给存储器单元预充电的技术
CN109690678A (zh) 用于存储器的冗余阵列列解码器
CN110301007A (zh) 预写入阵列的存储器单元
JP2021152984A (ja) デュアル・モード強誘電体メモリ・セル動作
CN110277118A (zh) 用于消除存储器单元变化的技术及装置
CN110301009A (zh) 用于铁电存储器的自我参考
CN108701479A (zh) 基于单元的参考电压生成

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant