CN109313919A - 用于铁电存储器的基于电荷镜的感测 - Google Patents

Abstract

本发明描述用于感测方案的方法、系统及装置，所述感测方案提取铁电存储器单元的两个逻辑状态之间的全或几乎全残余极化电荷差。所述方案采用电荷镜来提取经选择存储器单元的所述两个状态之间的所述全电荷差。所述电荷镜可将所述存储器单元极化电荷转移到放大电容器。接着，可比较所述放大电容器上的信号与参考电压以检测所述存储器单元的所述逻辑状态。

Description

用于铁电存储器的基于电荷镜的感测

交叉参考

本专利申请案主张2016年6月3日申请的郭(Guo)等人的标题为“用于铁电存储器的基于电荷镜的感测(Charge Mirror-Based Sensing for Ferroelectric Memory)”的第15/173,310号美国专利申请案的优先权，所述申请案经转让给其受让人。

背景技术

下文大体上涉及存储器装置且更具体来说涉及用于铁电存储器的基于电荷镜的感测。

存储器装置广泛用于将信息存储于各种电子装置中，例如计算机、无线通信装置、相机、数字显示器及类似物。通过编程存储器装置的不同状态而存储信息。例如，二进制装置具有两个状态，其通常通过逻辑“1”或逻辑“0”表示。在其它系统中，可存储两个以上状态。为存取所存储的信息，电子装置可读取或感测存储器装置中的存储状态。为存储信息，电子装置可将状态写入(或编程)于存储器装置中。

存在各种类型的存储器装置，包含随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器储器等等。存储器装置可为易失性或非易失性。非易失性存储器(例如，快闪存储器)可甚至在缺乏外部电源的情况下存储数据达延长时段。易失性存储器装置(例如，DRAM)可随时间丢失其存储状态，除非其通过外部电源周期性刷新。二进制存储器装置可(例如)包含充电或放电电容器。然而，充电电容器可通过泄漏电流随时间变成放电，从而导致存储信息的丢失。易失性存储器的特定特征可提供性能优势，例如更快的读取或写入速度，而非易失性存储器的特征(例如在无周期性刷新的情况下存储数据的能力)可为有利的。

FeRAM可使用类似于易失性存储器的装置架构，但可归因于使用铁电电容器作为存储装置而具有非易失性性质。因此，相较于其它非易失性及易失性存储器装置，FeRAM装置可具有改进性能。然而，一些FeRAM感测方案可在确定存储逻辑状态时仅提取铁电电容器的存储电荷的一部分。这可降低感测操作的可靠性或可限制原本可进行的存储器单元或阵列大小减小。

附图说明

本文的揭示内容涉及且包含下列图：

图1说明根据本发明的各种实施例的支持用于铁电存储器的基于电荷镜的感测方案的实例存储器阵列；

图2说明根据本发明的各种实施例的支持用于铁电存储器单元的基于电荷镜的感测方案的实例电路；

图3说明根据本发明的各种实施例的支持基于电荷镜的感测方案的铁电存储器单元的实例磁滞曲线；

图4说明根据本发明的各种实施例的支持用于铁电存储器单元的基于电荷镜的感测方案的实例电路；

图5说明根据本发明的各种实施例的支持用于铁电存储器单元的基于电荷镜的感测方案的实例电路；

图6说明根据本发明的各种实施例的用于铁电存储器单元的基于电荷镜的感测方案的实例时序图；

图7说明根据本发明的各种实施例的支持用于铁电存储器单元的基于电荷镜的感测方案的实例存储器阵列；

图8说明根据本发明的各种实施例的支持用于铁电存储器单元的基于电荷镜的感测方案的实例存储器阵列；

图9说明根据本发明的各种实施例的支持用于铁电存储器的基于电荷镜的感测方案的实例铁电存储器阵列的框图；

图10说明根据本发明的各种实施例的支持用于铁电存储器的基于电荷镜的感测方案的包含存储器阵列的系统；及

图11是根据本发明的各种实施例的说明用于操作用于铁电存储器的基于电荷镜的感测方案的方法的流程图。

具体实施方式

可使用允许从存储器单元的铁电电容器的全或几乎全电荷提取的方案实现存储器单元的增加的感测可靠性。电荷镜可与存储器单元及感测组件电子连通。在感测期间，电荷可通过电荷镜从存储器单元流动到接地。同时，电荷镜可从放大电容器提取电荷，即，从存储器单元提取的电荷可经镜像到放大电容器。因为从存储器单元提取的电荷量可取决于存储器单元的初始存储的逻辑状态，所以放大电容器上的最终电荷可依据存储器单元的逻辑状态而变化。可与放大电容器电子连通的感测组件接着可例如通过感测放大电容器的所得电压而确定存储器单元的逻辑状态。

一些常规铁电存储器感测方案可使用类DRAM电荷共享操作。然而，此类感测方案无法检测存储器单元的两个逻辑状态之间的全残余极化电荷差。这可归因于存储器单元与数字线之间的电荷共享，例如，随着电荷移动到数字线上，数字线的电压增大，从而限制进一步电荷积累。因此，存储器单元可以低于其原本可承受的电压偏置，这可导致更小读取窗且可限制单元大小的按比例调整且因此限制潜在裸片大小减小。

如本文描述，电荷转移方案提取两个逻辑状态之间的全或大体上全残余极化电荷差。感测方案使用电荷镜来感测两个单元状态之间的单元极化电荷差。在一些实例中，电荷镜将单元极化电荷转移到放大电容器。接着，可比较放大电容器上的信号与参考电压以检测存储器单元的逻辑状态。此方案可不使用其它感测方案所使用的高正电力供应及负电力供应，这可有益于减少电力消耗及裸片面积。

可以经升压的电压偏置在一些实例中偏置存储器单元的铁电电容器且可为多个存储器单元所共有的单元板极。存储器单元的数字线可通过二极管连接的装置(例如，n型场效晶体管(FET))偏置到高于接地的阈值电压。在一些实例中，电荷镜可包含此二极管连接的数字线起始化装置及额外晶体管(例如，n型晶体管)，其中可共同连接两个晶体管的栅极。

电荷镜可将经提取的极化电荷从存储器单元传递或镜像到放大电容器。接着，感测组件(例如感测放大器)可比较信号与参考信号以产生输出。在一些实例中，电荷镜比(例如，从存储器单元提取的电荷相对于从放大电容器提取的电荷的比)可针对不同芯片架构设计以改进电力使用、裸片大小及噪声抗扰性。例如，可基于电荷镜晶体管的沟道宽度的比设置电荷镜比。还可设计放大电容器的电容以改进装置的性能。在一些实例中，放大电容器可为电介质电容器或可为与将电荷镜连接到感测组件的导电线相关联的寄生电容。

下文在存储器阵列的内容背景中进一步描述上文介绍的本发明的特征。接着描述用于铁电存储器的基于电荷镜的感测方案的特定实例。本发明的这些及其它特征进一步通过与基于电荷镜的感测方案相关的设备图、系统图及流程图说明且参考其加以描述。

图1说明根据本发明的各种实施例的支持用于铁电存储器的基于电荷镜的感测方案的实例存储器阵列100。存储器阵列100还可被称为电子存储器设备。存储器阵列100包含可编程以存储不同状态的存储器单元105。每一存储器单元105可编程以存储表示为逻辑0及逻辑1的两个状态。在一些情况中，存储器单元105经配置以存储两个以上逻辑状态。存储器单元105可包含电容器来存储表示可编程状态的电荷；例如，充电及未充电电容器可分别表示两个逻辑状态。存储器单元105包含具有铁电材料的电容器。铁电材料具有自发电极化，即，其在不存在电场的情况下具有非零极化。下文论述铁电存储器单元105的一些细节及优势。铁电电容器的电荷的不同电平可表示不同逻辑状态。

可通过激活或选择适当存取线110及数字线115对存储器单元105执行操作(例如读取及写入)。存取线110还可被称为字线110，且数字线115还可被称为位线115。激活或选择字线110或数字线115可包含施加电压到相应线。字线110及数字线115由导电材料制成。例如，字线110及数字线115可由金属(例如铜、铝、金、钨等)、金属合金、简并掺杂半导体、其它导电材料或类似物制成。根据图1的实例，存储器单元105的每一行连接到单个字线110，且存储器单元105的每一列连接到单个数字线115。通过激活一个字线110及一个数字线115(例如，施加电压到字线110或数字线115)，可在其交叉点处存取单个存储器单元105。存取存储器单元150可包含读取或写入存储器单元105。字线110及数字线115的交叉点可被称为存储器单元的地址。

在一些架构中，单元的逻辑存储装置(例如，电容器)可通过选择组件与数字线电隔离。字线110可连接到选择组件且可控制所述选择组件。例如，选择组件可为晶体管且字线110可连接到晶体管的栅极。激活字线110导致存储器单元105的电容器与其对应数字线115之间的电连接或闭合电路。接着，可存取数字线以读取或写入存储器单元105。

可通过行解码器120及列解码器130控制存取存储器单元105。在一些实例中，行解码器120从存储器控制器140接收行地址且基于所接收的行地址激活适当字线110。行解码器120还可被称为字线驱动器。类似地，列解码器130从存储器控制器140接收列地址且激活适当数字线115。例如，存储器阵列100可包含多个字线110(标记为WL_1到WL_M)及多个数字线115(标记为DL_1到DL_N)，其中M及N取决于阵列大小。因此，通过激活字线110及数字线115(例如，WL_2及DL_3)，可存取在其交叉点处的存储器单元105。在一些实例中，可基于接收地址的行解码器120或列解码器130激活电荷镜。

在存取之后，可通过感测组件125读取或感测存储器单元105以确定存储器单元105的经存储状态。例如，在存取存储器单元105之后，存储器单元105的铁电电容器可放电到其对应数字线115上。将铁电电容器放电可基于偏置(或施加电压)于铁电电容器。数字线115可与电荷镜(未展示)电子连通。从存储器单元105提取的电荷可经虚拟接地，但电荷镜可同时从第二电容器(例如，放大电容器)提取电荷。此方案可从存储器单元105提取全电荷。感测组件125可比较放大电容器的所得电压与参考电压(未展示)以便确定存储器单元105的经存储状态。例如，如果放大电容器具有高于参考电压的电压，那么感测组件125可确定存储器单元105中的经存储状态为逻辑0且反之亦然。感测组件125可包含各种晶体管或放大器以便检测且放大信号之间的差，这可被称为锁存。存储器单元105的经检测逻辑状态接着可通过列解码器130输出作为输出135。

可通过激活相关字线110及数字线115设定或写入存储器单元105。如上文论述，激活字线110将存储器单元105的对应行与其相应数字线115电连接。通过在激活字线110时控制相关数字线115，可写入存储器单元105，即，可将逻辑值存储于存储器单元105中。列解码器130可接受将写入到存储器单元105的数据(例如，输入135)。可通过跨铁电电容器施加电压而写入铁电存储器单元105。在下文中更详细论述此过程。

在一些实例中，感测存储器单元105可使其最初存储的逻辑状态降级或损毁，且可执行回写操作以重新编程原始逻辑状态。在一些实例中，在回写操作期间，电荷镜可与存储器单元105电隔离，且感测组件125输出可通过闭合开关而电连接到数字线115。在下文中对此进行更详细论述。

一些存储器架构(例如DRAM)可随时间丢失其存储状态，除非其通过外部电源周期性刷新。例如，充电电容器可通过泄漏电流随时间变成放电，从而导致经存储信息的丢失。这些所谓的易失性存储器装置的刷新率可为相对高的，例如，对于DRAM的每秒数十个刷新操作，这可导致明显的电力消耗。随着存储器阵列越来越大，尤其对于依靠有限电源(例如电池)的移动装置来说，增大的电力消耗可抑制存储器阵列的部署或操作(例如，电力供应、热产生、材料限制等)。如下文论述，铁电存储器单元105可具有可导致相对于其它存储器架构改进的性能的有益性质。电荷镜感测方案可提取存储器单元105的全或大体上全电荷，这可实现存储器单元105的大小的进一步减小且增大其可靠性。

存储器控制器140可通过各种组件(例如行解码器120、列解码器130及感测组件125)控制存储器单元105的操作(例如，读取、写入、重写、刷新等)。存储器控制器140可产生行及列地址信号以便激活所要字线110及数字线115。存储器控制器140还可例如通过激活电荷镜或闭合回写开关而产生且控制存储器阵列100的操作期间所使用的各种电压电势。一般来说，本文所论述的经施加电压的振幅、形状或持续时间可经调整或变化且可针对用于操作存储器阵列100的各种操作而不同。此外，可同时存取存储器阵列100内的一个、多个或所有存储器单元105；例如，在其中将所有存储器单元105或存储器单元105的群组设置到单个逻辑状态的重设操作期间可同时存取存储器阵列100的多个或所有单元。

图2说明根据本发明的各种实施例的包含存储器单元105且支持用于铁电存储器的基于电荷镜的感测方案的实例电路200。电路200包含存储器单元105-a、字线110-a、数字线115-a及感测组件125-a，其分别可为如参考图1描述的存储器单元105、字线110、数字线115及感测组件125的实例。存储器单元105-a可包含逻辑存储组件，例如具有第一板极(单元板极230)及第二板极(单元底部215)的电容器205。单元板极230及单元底部215可通过定位在其之间的铁电材料电容式耦合。单元板极230及单元底部215的定向可在不改变存储器105-a的操作的情况下翻转。电路200还包含选择组件220及参考225信号。在图2的实例中，可经由板极线210存取单元板极230且可经由数字线115-a存取单元底部215。如上文描述，可通过使电容器205充电或放电存储各种状态。

可通过操作在电路200中所表示的各种元件而读取或感测电容器205的经存储状态。电容器205可与数字线115-a电子连通。例如，当解除激活选择组件220时，电容器205可与数字线115-a隔离，且当激活选择组件220时，电容器205可连接到数字线115-a。激活选择组件220可被称为选择存储器单元105-a。在一些情况中，选择组件220是晶体管且通过施加电压到晶体管栅极而控制其操作，其中电压量值大于晶体管的阈值量值。字线110-a可激活选择组件220；例如，将施加到字线110-a的电压施加到晶体管栅极，从而连接电容器205与数字线115-a。在替代性实施例中，可切换选择组件220及电容器205的位置，使得选择组件220连接在板极线210与单元板极230之间且使得电容器205介于数字线115-a与选择组件220的另一端子之间。在此实施例中，选择组件220可通过电容器205保持与数字线115-a电子连通。此配置可与用于读取及写入操作的替代时序及偏置相关联。

归因于电容器的板极之间的铁电材料，且如在下文更详细论述，电容器205可不在连接到数字线115-a之后放电。在一个方案中，为感测通过铁电电容器205存储的逻辑状态，字线110-a可经偏置以选择存储器单元105-a且可施加电压到板极线210。在一些情况中，数字线115-a通过电荷镜(未展示)连接到虚拟接地。偏置板极线210可导致跨电容器205的电压差(例如，板极线210电压减去数字线115-a电压)。响应于电压差，电荷可流动通过电荷镜(其将所提取的电荷镜像到放大电容器)。所提取的电荷的量值可取决于电容器205的初始状态，例如，初始状态是存储逻辑1还是逻辑0。通过改变到单元板极230的电压的存储器单元105-a的操作可被称为“移动单元板极”。

感测组件125-a可包含各种晶体管或放大器以检测且放大信号的差，这可被称为锁存。感测组件125-a可包含感测放大器，其接收且比较放大电容器的电压与可为参考电压的参考225信号。感测放大器输出可基于所述比较而经驱动到更高(例如，正)或更低(例如，负或接地)供应电压。例如，如果放大电容器具有高于参考225信号的电压，那么感测放大器输出可经驱动到正供应电压。在一些情况中，感测放大器可另外将放大电容器驱动到供应电压。感测组件125-a接着可锁存感测放大器的输出及/或放大电容器的电压，其可用于确定存储器单元105-a中的经存储状态(例如，逻辑0)。或者，如果放大电容器具有低于参考225信号的电压，那么感测组件125-a的输出可经驱动到负或接地电压。感测组件125-a可类似地锁存感测放大器输出以确定存储器单元105-a中的经存储状态(例如，逻辑1)。存储器单元105-a的经锁存逻辑状态接着可例如通过列解码器130输出作为参考图1的输出135。

为写入存储器单元105-a，可跨电容器205施加电压。可使用各种方法。在一个实例中，可通过字线110-a激活选择组件220以便将电容器205电连接到数字线115-a。可通过控制单元板极230的电压(通过板极线210)及单元底部215的电压(通过数字线115-a)而跨电容器205施加电压。为写入逻辑0，单元板极230可为高(即，可施加正电压到板极线210)且单元底部215可为低(即，虚拟接地或施加负电压到数字线115-a)。执行相反过程来写入逻辑1，其中单元板极230为低且单元底部215为高。

图3A及图3B使用根据本发明的各种实施例的支持用于铁电存储器的基于电荷镜的感测方案的存储器单元的磁滞曲线300-a(图3A)及300-b(图3B)说明非线性电性质的实例。磁滞曲线300-a及300-b分别说明实例铁电存储器单元写入及读取过程。磁滞曲线300描绘依据电压差V而变化的存储于铁电电容器(例如，图2的电容器205)上的电荷Q。

铁电材料的特征为自发电极化，即，其在不存在电场的情况下维持非零电极化。实例铁电材料包含钛酸钡(BaTiO₃)、钛酸铅(PbTiO₃)、锆钛酸铅(PZT)及铋钽酸(SBT)。本文描述的铁电电容器可包含这些或其它铁电材料。铁电电容器内的电极化导致铁电材料的表面处的净电荷且通过电容器端子吸引相反电荷。因此，电荷存储于铁电材料与电容器端子的界面处。因为可在不存在外部施加的电场的情况下相对长时间甚至无限地维持电极化，所以相较于(例如)DRAM阵列中所采用的电容器，可显著减少电荷泄漏。这可降低执行如上文针对一些DRAM架构描述的刷新操作的需要。

可从电容器的单个端子的视角了解磁滞曲线300。通过实例，如果铁电材料具有负极化，那么正电荷积累在端子处。同样地，如果铁电材料具有正极化，那么负电荷积累在端子处。另外，应理解，磁滞曲线300中的电压表示跨电容器的电压差且是方向性的。例如，可通过施加正电压到所述端子(例如，单元板极230)及使第二端子(例如，单元底部215)维持于接地(或约零伏特(0V))而实现正电压。可通过使所述端子维持于接地及施加正电压到第二端子而施加负电压，即，可施加正电压以使所述端子负极化。类似地，可施加两个正电压、两个负电压或正电压及负电压的任何组合到适当电容器端子以产生在磁滞曲线300中展示的电压差。在一些实例中，存储器阵列在其操作期间可仅使用正电压。

如在磁滞曲线300-a中描绘，铁电材料可使用零电压差维持正或负极化，从而导致两个可能充电状态：电荷状态305及电荷状态310。根据图3的实例，电荷状态305表示逻辑0且电荷状态310表示逻辑1(可在不失去理解的情况下反转相应电荷状态的逻辑值)。

可通过凭借施加电压控制铁电材料的电极化及因此电容器端子上的电荷而将逻辑0或1写入到存储器单元。例如，跨电容器施加净正电压315导致电荷积累，直到达到电荷状态305-a。在移除电压315之后，电荷状态305-a沿着路径320直到其达到零电压下的电荷状态305。类似地，通过施加净负电压325写入电荷状态310，这导致电荷状态310-a。在移除负电压325之后，电荷状态310-a沿着路径330直到其达到零电压下的电荷状态310。电荷状态305及电荷状态310还可被称为残余极化(Pr)值，即，在移除外部偏压(例如，电压)之后余留的极化(及因此相应电荷)。矫顽电压是电荷(或极化)为零的电压。

为读取或感测铁电电容器的经存储状态，可跨电容器施加电压。作为响应，经存储电荷Q改变，且改变程度取决于初始电荷状态，即，最终电荷(Q)取决于最初是存储电荷状态305-b还是310-b。例如，磁滞曲线300-b说明两个可能经存储电荷状态305-b及310-b。可跨如参考图2所论述的电容器施加电压335。虽然描绘为正电压，但电压335可为负的。响应于电压335，电荷状态305-b可沿着路径340。类似地，如果最初存储电荷状态310-b，那么其沿着路径345。电荷状态305-c及310-c的最终位置取决于数个因素，包含特定感测方案及电路。例如，电荷状态305-c及310-c可在磁滞曲线上共置于电压355处(虽然其在图3中为清楚起见描绘为分离的)。因此，铁电电容器的电荷改变取决于初始逻辑状态。即，电荷状态305-b与305-c之间的电荷差小于电荷状态310-b与310-c之间的差。归因于电荷镜，电荷改变经镜像(到乘法因子)到用于感测的放大电容器。

此感测方案可使用逻辑状态之间的全电荷差来感测存储器单元。例如，对于逻辑0的电荷改变(其可被称为存储器单元的线性电荷改变Q_linear)可等于量(电荷状态305-c–电荷状态305-b)。对于逻辑1的电荷改变(Q_NL)可等于量(电荷状态310-c–电荷状态310-b)。当电荷状态305-c及310-c经共置(即，值相等)时，那么用于感测的净电荷为Q_NL–Q_linear＝(电荷状态305-b–电荷状态310-b)，其等于残余极化电荷的两倍，即2Q_Pr。

所施加电压(电压335)与所得单元电压(电压355)之间的差可等于晶体管的阈值电压。例如，板极线电压可相对于存储器单元的偏压能力(其可表示为电压355)而升压。经升压的板极电压可负责激活电荷镜内的晶体管。即，一些经施加电压335可用于激活电荷镜的晶体管，且为从存储器单元提取全电荷，可使经施加电压335升压以适应跨电荷镜晶体管的阈值电压降。

如上文论述，读取不使用铁电电容器的存储器单元可使经存储逻辑状态降级或损毁。然而，铁电存储器单元可在读取操作之后维持初始逻辑状态。例如，如果存储电荷状态305-b，那么电荷状态可在读取操作期间沿着路径340到电荷状态305-c，且在移除电压335之后，电荷状态可通过在相反方向上沿着路径340而返回到初始电荷状态305-b。

图4是根据本发明的各种实施例的包含存储器单元105且支持用于铁电存储器的基于电荷镜的感测方案的实例电路400。电路400包含存储器单元105-b及感测组件125-b，其可为参考图1及2的存储器单元105及感测组件125的实例。电路400还包含参考225-a信号，其可为参考图2的参考225的实例。电路400还包含电荷镜405、放大电容器410及虚拟接地415及415-a。

在存储器单元105-b的感测操作期间，电荷可通过电荷镜405从存储器单元105-b流动(通过电荷流420表示)到虚拟接地415中。响应于电荷流420，电荷镜405可使电荷通过电荷镜405从放大电容器410流动(通过电荷流425表示)到虚拟接地415-a。例如，在感测操作之前，初始电荷可存储于放大电容器410中，且在感测期间，电荷镜405从放大电容器410提取电荷。在一些情况中，电荷可在相反方向上流动。

如上文论述，从存储器单元105-b提取的电荷量可取决于其经存储逻辑状态。因此，从放大电容器410提取的电荷量可取决于存储器单元105-b的经存储逻辑状态。放大电容器410的电压因此可为两个值中的一者。感测组件125-b可比较放大电容器410的电压与参考值(例如，参考225-a电压)，且因此可确定存储器单元105-b的经存储逻辑状态。

因此，电路400可包含铁电存储器单元105-b、与铁电存储器单元105-b电子连通的电荷镜405及与电荷镜405电子连通的放大电容器410。可针对感测操作选择存储器单元105-b，且可基于选择存储器单元105-b通过电荷镜405提取存储于存储器单元105-b中的电荷的至少一部分。可基于存储于存储器单元105-b中的电荷的部分的提取通过电荷镜405提取存储于放大电容器410中的电荷的部分。感测组件125-b可比较放大电容器410的电压与参考225-a电压，其中放大电容器410的电压是基于从放大电容器410提取的电荷的部分。

图5是根据本发明的各种实施例的支持用于铁电存储器的基于电荷镜的感测方案的实例电路500。电路500包含存储器单元105-c、字线110-b、数字线115-b及感测组件125-c，其是参考图1、2或4的存储器单元105、字线110、数字线115及感测组件125的实例。电路500还包含电容器205-a、板极线210-a、选择组件220-a及参考225-b电压，其可为参考图2或4的电容器205、板极线210、选择组件220及参考225的实例。电路500还包含电荷镜405-a、放大电容器410-a及虚拟接地415-b及415-c，其可为参考图4的电荷镜405、放大电容器410及虚拟接地415的实例。放大电容器410-a可为与导电线585相关联的电介质电容器或寄生电容。

存储器单元105-c(其可为铁电存储器单元105)可与电荷镜405-a电子连通，且放大电容器410-a可与电荷镜405-a电子连通。电荷镜405-a可包含经配置以将电荷流从电路500的一个侧镜像到另一侧的各种晶体管。电荷镜405-a包含晶体管505及510，以及导电线520及525。晶体管505可与晶体管510共享其栅极，即，晶体管505及510的栅极可彼此电子连通。因此，电荷镜405-a可包含第一晶体管及第二晶体管，其中共同连接第一晶体管的栅极及第二晶体管的栅极。

此外，晶体管505及510的共享栅极可通过导电线525与晶体管505的第一端子电子连通，所述第一端子与数字线115-c电子连通。即，第一晶体管的第一端子可与存储器单元105-c电子连通，且第一晶体管的第一端子可与第一晶体管的栅极电子连通。晶体管505的第二端子可与虚拟接地415-b电子连通，即，第一晶体管的第二端子可与虚拟接地电子连通。晶体管510可通过导电线585与虚拟接地415-c及放大电容器410-a电子连通。例如，第二晶体管的第一端子可与放大电容器410-a电子连通，且第二晶体管的第二端子可与虚拟接地415-c电子连通。

在图5的实例中，电荷镜405-a具有镜像比530，其为影响通过电荷镜405-a镜像的电荷量的比例因子。例如，从放大电容器410-a提取的电荷可等于从存储器单元105-c提取的电荷乘以镜像比530。镜像比可为晶体管505及510的沟道宽度的比。换句话说，电荷镜405-a的镜像比530可基于第一晶体管及第二晶体管的沟道宽度比。例如，晶体管505可具有沟道宽度M，且晶体管510可具有沟道宽度N，且镜像比可为M:N。通过改变晶体管沟道宽度，可相应地优化镜像比530。在一些情况中，镜像比530可为2:1。

如所提及，晶体管505的第一端子可通过数字线115-b与存储器单元105-c电子连通。在一些情况中，读取隔离装置550(例如，开关或晶体管)可与数字线115-b串联且定位于存储器单元105-c与晶体管505之间。即，第一隔离装置可定位于铁电存储器单元105-c与电荷镜405-a之间且与其电子连通。在感测操作期间，读取隔离开关可闭合以将存储器单元105-c电连接到电荷镜405-a。在一些实例中，读取隔离装置550是晶体管。例如，其可为n型晶体管且可通过施加具有等于或大于晶体管的阈值电压的量值的正电压而闭合。在一些实例中，可基于接收行地址的存储器控制器140或行解码器120闭合读取隔离装置550。

在一些实例中，电荷镜405-a还包含晶体管515，其可与晶体管510及感测组件125-c电子连通且定位于晶体管510与感测组件125-c之间。因此，晶体管515可为定位于感测组件125-c与电荷镜405-a之间且与其电子连通的第二隔离装置。晶体管515可用作共源共栅装置，其限制跨晶体管505及510的电压降(跨晶体管的源极及漏极的电压降V_ds)之间的差。例如，镜精确度对于提取存储器单元105-c的全残余极化电荷差可为重要的。共源共栅装置515可通过限制晶体管510上的最大V_ds而减小每一晶体管的V_ds之间的差，使得最小化电荷镜误差。因此，共源共栅装置515可为第二隔离装置且还可为电荷镜405-a的晶体管。在共源共栅装置515定位于镜侧(放大电容器410-a侧)上且读取隔离装置550定位于源极侧(存储器单元105-c侧)上的情况下，电荷镜405-a在所有存储器单元操作(例如，感测、回写及编程)期间可见低电压。高匹配精确度晶体管(例如，薄氧化物装置)可用于进一步改进镜精确度。

电荷镜405-a可通过导电线585与感测组件125-c电子连通。放大电容器410-a及预充电开关535可与导电线585电子连通。预充电开关535可与电压源电子连通且可经操作以在感测操作期间对放大电容器410-a充电。例如，可在选择存储器单元105-c之前通过闭合预充电开关535将放大电容器410-a充电到初始电压V_int。在一些情况中，预充电开关535可为晶体管，例如，n型晶体管。

最初，例如在感测期间，可使用板极线210-a施加电压到单元板极。字线110-b可为关闭的(即，可解除激活选择组件220-a且可使电容器205-a与数字线115-b隔离)，且数字线115-b经偏置到高于接地的晶体管505的阈值电压V_th。板极线210-a的电压可相对于从铁电电容器205-a提取全电荷所需的电压而升压，如参考图3论述。例如，板极线210-a的电压可为高于最大单元偏压能力V_cell的V_th，使得

V_plate＝V_cell+V_th。

在施加板极电压之后，可激活字线110-b以施加电压到选择组件220-a以将电容器205-a电连接到数字线115-b。存储器单元105-c的电荷通过电荷镜405-a(其将存储器105-c的经提取电荷镜像到放大电容器410-a)的晶体管505流动到虚拟接地415-b。例如，如上文描述，在数字线115-b初始化期间，最初可通过正电力供应电压对放大电容器410-a充电，且电荷镜405-a可提取放大电容器410-a的经存储电荷。

所提取的电荷量取决于存储器单元105-c的初始极化状态，即，其逻辑状态。如上文描述，如果使用与读取偏压条件相同的电压极性初始化存储器单元105-c的逻辑状态(例如，参考图3，逻辑0及正电压335)，那么从放大电容器提取的电荷Q1为

Q₁＝R*Q_linear，

其中R为镜像比530且Q_linear为具有如在图3中描述的偏压电压的存储器单元105-c的线性电荷改变。

如果使用与读取偏压条件相反的电压极性初始化存储器单元105-c(例如，参考图3，逻辑1及正电压335)，那么从放大电容器提取的电荷为：

Q₂＝R*(Q_2Pr+Q_linear)，

其中Q_2Pr为两个单元状态之间的残余极化电荷差(例如，如参考图3描述的量(电荷状态305-电荷状态310))。

对于两个单元状态，通过放大电容器可见的电荷差Q为

Q＝Q₂-Q₁＝R*Q_2Pr。

因此，感测方案使用两个逻辑状态之间的全(或几乎或大体上全)电荷差。此外，所述差可通过镜像比530放大，这可进一步改进感测操作。

感测方案可使用虚拟接地415-b及415-c来汲取电荷；因此，在一些情况中，不使用负电力供应，这可与其它感测方案相反。通过感测组件125-c比较在放大电容器410-a处产生的信号(例如，电压)与参考(例如，参考225-b电压)以确定且输出存储器单元105-c的经存储逻辑状态。

在一些实例中，可基于放大电容器的电容C选取镜像比530，以便实现最佳读取窗。此读取窗的镜像比R_RW可通过以下给定：

参考225-b电压可通过参考开关545供应到感测组件125-c。例如，通过闭合参考开关545，参考225-b电压可经耦合到感测组件125-c。因此，参考组件可与感测组件125-c电子连通，其中参考组件包括与电压源(例如参考225-b)电子连通的节点。

感测组件125-c可使用感测组件供应电压565及感测组件接地570操作，其中的每一者可通过切换组件连接到感测组件125-c。在一些实例中，感测组件125-c可与其它组件580电子连通，所述组件580可为电荷镜405、存储器单元105或二者。如果感测组件125-c在其它组件580中执行存储器单元105的感测操作，那么参考开关540可供应参考225-b电压到感测组件125-c。

可基于存储器阵列设计的多个方面设计放大电容器410-a的电容。在一些情况中，电容可为毫微微法拉(fF)的数量级，例如14.5fF。在一些实例中，电容值可经选取使得初始化电荷(例如，响应于预充电电压存储于放大电容器410-a上的电荷)与从相反极性的存储器单元105提取的电荷相同。例如，针对放大电容器410-a的给定初始化电压V_int，电容C可为

其中如上文定义Q₂。这可为可感测全电荷(即，产生两个单元逻辑状态之间的最大电压差)的最小电容值。因此，放大电容器410-a的电容可基于从铁电存储器单元105-c提取的电荷、电荷镜405-a的镜像比530或放大电容器的初始化电压(例如，连接到预充电开关535的电压)或其任何组合。

放大电容器410-a可通过专用电介质电容器或通过导电线585的寄生电容实施。寄生电容可取决于物理特性，包含导电线585的尺寸(例如，长度、横截面)。导电线585的路由可用于设计特定电容值，例如，其可具有导致不可忽略电容的长度。因此，寄生电容器可包含电荷镜405-a与感测组件125-c之间的导电线585的寄生电容。

由于感测操作对存储器单元105-c可为破坏性的，所以可在感测之后回写初始逻辑状态。在一些情况中，单独写入路径可用于将感测组件125-c连接到数字线115-b。虽然未展示，但感测组件125-c的一个端子(例如，节点560)可与数字线115-b电子连通。写入隔离装置555(例如，开关或晶体管)可与感测组件125-c及数字线115-b电子连通且定位于感测组件125-c与数字线115-b之间。因此，导电路径可定位于感测组件125-c与数字线115-b之间且与存储器单元105-c电子连通，且隔离装置可定位于数字线115-b与感测组件125-c之间的导电路径中。在回写操作期间，可激活写入隔离装置555以将感测组件125-c的输出耦合到数字线115-b。在一些实例中，写入隔离装置555可为晶体管，例如，n型晶体管。

在回写操作期间，施加到板极线210-a的电压可从经升压的电压降低到写入电压(例如，参考图3的电压315)。接着可关闭读取隔离装置550以将存储器单元105-c与电荷镜405-a隔离。可激活写入隔离装置555以实现从感测组件125-c到存储器单元105-c的导电路径。在一些实例中，可首先写入逻辑0。或，可将板极线210偏置到接地以写入逻辑1。此在下文中更详细论述。

存储器单元105-c可为多个存储器单元105中的一者。多个存储器单元105中的每一者可与电荷镜405-a电子连通。特定存储器单元105可通过列开关575连接到电荷镜405-a(且因此连接到感测组件125-c)。例如，列开关575可定位于存储器单元105-c与电荷镜405-a之间。列开关575可定位于每一存储器单元105与电荷镜405-a之间，例如，列开关575-n可与第n个存储器单元105相关联。

图6说明根据本发明的各种实施例的用于铁电存储器的基于电荷镜的感测方案的实例时序图600。时序图600可表示参考图5的电路500的操作。如下文论述，时序图600说明依据时间而变化的各种电压以便对存储器单元105执行感测操作。板极线电压及字线电压660可分别为参考图1、2、4或5的施加到板极线210及字线110的电压的实例。数字线电压650可表示与存储器单元105电子连通的数字线115的电压。放大电容器电压655可为参考图4及5的放大电容器410的电压。还在图6中描绘各种开关的状态(断开或闭合)。

在步骤605，可对铁电存储器单元105的单元板极充电。可闭合读取隔离开关635，其可将电荷镜405电连接到存储器单元105及感测组件125。闭合读取隔离开关635可包含施加电压到参考图5的读取隔离装置550及晶体管515，其中电压等于或大于读取隔离装置550及晶体管515的阈值电压。

也在步骤605，可使板极电压645增加到非零值。在一些实例中，最终板极电压645可等于单元偏压电压加上与晶体管相关联的阈值电压，如参考图3及5所论述。因此，可施加电压到铁电存储器单元105的铁电电容器205，其中可在施加电压到铁电电容器205之后选择(步骤610)铁电存储器单元105。在一些实例中，数字线电压650可响应于板极电压645而增加，这是因为数字线115可电耦合到存储器单元105的板极。

步骤605还可包含对放大电容器410预充电。例如，可闭合预充电开关625，这可对应于闭合参考图5的预充电开关535。这可将电压源电连接到放大电容器410，从而导致放大电容器电压655增大。换句话说，可施加电压到放大电容器410，其中存储于放大电容器410的电荷基于施加到放大电容器410的电压。在一些实例中，在步骤605期间，数字线电压650可稳定在晶体管阈值电压，如在图5中论述。

在步骤610，基于存储器单元105的经存储逻辑状态，可在放大电容器410中产生信号。可将预充电开关625置于断开状态中以将放大电容器410与预充电电压电隔离。可闭合参考开关630以便提供参考信号到感测组件125。例如，可闭合参考图5的参考开关545。

还在步骤610，可施加电压到与存储器单元105电子连通的字线110，如通过增大字线电压660而展示。字线电压660可激活与存储器单元105相关联的选择组件220且可将存储器单元105电连接到数字线115。作为响应，电荷可从存储器单元105的电容器205流动通过电荷镜405。归因于电荷镜405，从放大电容器410提取电荷。因此，可针对感测操作选择铁电存储器单元105，其中铁电存储器单元105通过电荷镜405与放大电容器410电子连通，且可基于选择铁电存储器单元105而通过电荷镜405提取存储于铁电存储器单元105中的电荷的至少一部分。还可基于提取存储于铁电存储器单元105中的电荷的部分而通过电荷镜405提取存储于放大电容器410中的电荷的至少一部分。在一些实例中，可在对放大电容器410充电之后选择铁电存储器单元105。

提取的电荷量及因此放大电容器电压655的减小取决于存储器单元105的经存储逻辑状态。即，从放大电容器410提取的电荷的部分是基于铁电存储器单元105的逻辑状态。如在图6中描绘，当存储逻辑0时，放大电容器电压655沿着虚线。如果存储逻辑1，那么放大电容器电压655沿着相关实线。因为逻辑1的读取操作(即，板极充电)导致相较于逻辑0的较大电荷改变，所以对于经存储逻辑1从放大电容器410提取的电荷较大，因此，放大电容器电压655减小到相较于逻辑0的较低电压。在一些实例中，从放大电容器410提取的电荷的部分是基于电荷镜405的镜像比530。

还展示所得数字线电压650。实线对应于其对逻辑1的响应，且虚线展示其对逻辑0的响应。数字线电压650的增大可起因于电荷通过电荷镜405从存储器单元105移动到虚拟接地415。

在步骤615激活感测组件125之前，可断开参考开关630以便将参考电压源与感测组件125隔离。在步骤615期间，可通过将感测组件125电连接到电压源及虚拟接地(例如，分别为参考图5的感测组件供应电压565及感测组件接地570)而激活感测组件125。可在步骤615确定存储器单元105的逻辑状态。即，可比较放大电容器410的电压与参考225电压，其中放大电容器410的电压基于从放大电容器410提取的电荷的部分。在一些情况中，比较放大电容器410的电压与参考225电压包含激活感测放大器。

在已激活感测组件125之后，可将板极线电压645减小到单元偏置电压。在一些实例中，其可被减小等于晶体管阈值电压的量。另外，可断开读取隔离开关635。这可在准备回写操作中将存储器单元105与电荷镜405电隔离。换句话说，断开读取隔离开关635可将铁电存储器单元105与电荷镜405电隔离。

在步骤620，可将经检测逻辑值回写到存储器单元105。即，可基于比较放大电容器410的电压与参考225电压而对铁电存储器单元105执行回写操作。可闭合写入隔离开关640，例如，可激活写入隔离装置555使得在感测组件125的输出与存储器单元105之间产生导电路径。如果隔离装置555是晶体管，那么此可包含施加等于或大于其阈值电压的电压到隔离装置555。在一些实例中，闭合写入隔离开关640可电连接参考图5的节点560。

在回写操作期间，数字线115可经偏置到感测组件125的输出电压(例如，参考图5的节点560)，即，如果检测到逻辑1，那么数字线电压650为高(实线)且如果检测到逻辑0，那么数字线电压650为低(虚线)。如参考图3论述，可通过施加负电压到存储器单元105而写入逻辑1。在步骤620检测到逻辑1之后，数字线电压650为高且约等于板极电压645，且施加到存储器单元105的净电压为零。然而，在步骤620期间，板极线电压645减小为零，而数字线电压650保持恒定，此时，施加负电压到存储器单元105且因此编程逻辑1。

可通过施加正电压到存储器单元105而编程逻辑0。针对经感测逻辑0，感测组件125输出(例如，参考图5的节点560)为低，且数字线电压650为低，例如，接地。因为板极线电压645为高且数字线电压650为低，所以施加净正电压到存储器单元105，因此回写逻辑0。

在回写操作之后，可再次断开写入隔离开关640。例如，可移除施加到写入隔离装置555的电压。数字线115及放大电容器410可采取零电压，以及字线电压660。

图7说明根据本发明的各种实施例的支持用于铁电存储器的基于电荷镜的感测方案的实例存储器阵列700。存储器阵列700可为参考图1的存储器阵列100的实例。存储器阵列700包含存储器块705，其包含数字线115-c及字线110-c及其相关联存储器单元105。存储器阵列700可包含多个存储器块705。字线驱动器710(其可为参考图1的行解码器120的实例)与字线110-c电子连通。数字线115-c与数字线选择器715电子连通。数字线选择器715可为参考图5的列开关575到575-n的实例。存储器阵列700还包含电荷镜405-b，其可为参考图4及5的电荷镜405的实例。存储器阵列700还包含感测组件125-c，其可为参考图1、2、4及5的感测组件125的实例。

数字线选择器715可控制哪一数字线115-c及哪一存储器单元105电连接到感测组件125-d。因此，数字线选择器715可将数字线115-c置成与电荷镜405-b电子连通。感测组件125-d可与电荷镜405-b电子连通且可基于电荷镜405-B而确定存储器单元105的经存储逻辑状态。例如，电荷镜405-b可包含晶体管及放大电容器410，如参考图4及5描述，其可产生通过感测组件125-d读取以确定经存储逻辑状态的信号。在一些实例中，电荷镜405-b的较高镜像比530可用于减小电容大小，这可减小功率及占用裸片面积，以及减小归因于噪声的损失。

存储器阵列700可表示高性能装置，这是因为每一存储器块705可连接到单个感测组件125。例如，如描绘，感测组件125-d与存储器块705电子连通。

因此，存储器阵列700可包含多个存储器块705，其中每一存储器块包含铁电存储器单元的多个行及铁电存储器单元的多个列。存储器阵列700还可包含多个电荷镜405，其中每一存储器块705与至少一个电荷镜405电子连通。在一些实例中，存储器块705中的每一者的每一列包括共享数字线115，其与至少一个电荷镜405-b电子连通。在进一步实例中，感测组件125-d可与电荷镜405-b及多个共源共栅装置电子连通，其中多个共源共栅装置中的每一者可充当感测组件125-d与多个电荷镜的至少一个电荷镜之间的开关。

图8说明根据本发明的各种实施例的支持用于铁电存储器的基于电荷镜的感测方案的实例存储器阵列800。存储器阵列800可为参考图1及7的存储器阵列100或700的实例。存储器阵列800包含存储器块705-a及705-b，其可为参考图7的存储器块705的实例。存储器块705-a及705-b可与单个感测组件(例如感测组件125-e，其可为参考图1、2、4、5及7的感测组件125的实例)电子连通。存储器阵列800还包含电荷镜405-c及405-d，其可为参考图2、4、5及7的电荷镜405的实例。存储器阵列800包含字线驱动器710-a及710-b及数字线选择器715-a及715-b，其可分别为参考图7的字线驱动器710及数字线选择器715的实例。存储器阵列还包含导电线805，其可将存储器块705-b的电荷镜405-d电连接到感测组件125-e。

存储器块705-a包含数字线115-d及字线110-d及其相关联存储器单元105。字线驱动器710-a与字线110-d电子连通，且数字线选择器715-a与数字线115-d电子连通。存储器块705-b包含数字线115-d及字线110-d及其相关联存储器单元105。字线驱动器710-b与字线110-e电子连通，且数字线选择器715-b与数字线115-e电子连通。

每一存储器块705具有电荷镜405。例如，电荷镜405-c通过数字线选择器715-a与块705-a电子连通，且电荷镜405-d通过数字线选择器715-b与块705-b电子连通。电荷镜405-c及405-d二者可包含共源共栅装置515，如参考图5描述。共源共栅装置515可充当块开关(其可将存储器块705-a或705-b电连接到感测组件125-e)。

存储器块705-b的电荷镜405-d可通过导电线805与感测组件125-e电子连通。在一些实例中，导电线805可取代电荷镜405的放大电容器410。例如，导电线805可具有寄生电容，其取决于其尺寸(包含其长度)，如参考图5描述。

存储器阵列800可为成本敏感装置的实例。例如，通过将多个存储器块705与单个感测组件125相关联，存储器阵列800需要更少的感测组件125。虽然使用连接到感测组件125-e的两个存储器块705描绘，但两个以上存储器块可为可能的。

因此，存储器阵列800可包含多个存储器块705，存储器块各自包含铁电存储器单元的多个行及铁电存储器单元的多个列。存储器阵列800还可包含多个电荷镜405，其中多个存储器块705中的每一者与多个电荷镜405中的至少一者电子连通。在一些实例中，存储器块705中的每一者的多个列的每一列是与至少一个电荷镜405电子连通的共同数字线115。在进一步实例中，存储器阵列800可包含多个感测组件125，其中多个感测组件125中的每一者与多个电荷镜405中的至少一者电子连通。存储器阵列800还可包含多个共源共栅装置515，其中多个共源共栅装置515中的每一者包括多个感测组件125中的每一者与至少一个电荷镜405之间的开关。

图9展示根据本发明的各种实施例的支持用于铁电存储器的基于电荷镜的感测方案的存储器阵列100-a的框图900。存储器阵列100-a可被称为电子存储器设备且包含存储器控制器140-a及存储器单元105-d，其可为参考图1、2、4及5描述的存储器控制器140及存储器单元105的实例。存储器阵列100-a可为参考图1、5、7及8的存储器阵列100、500、700或800的实例。

存储器控制器140-a可包含偏置组件910及时序组件915，且可如在图1到4及6到8中描述那样操作存储器阵列100-a。存储器控制器140-a可与字线110-f、数字线115-f、感测组件125-f及板极线210-b电子连通，其可为参考图1、2、4、5、7或8描述的字线110、数字线115、感测组件125及板极线210的实例。存储器控制器140-a可与电荷镜405-d电子连通，其可为参考图4、5、7及8的电荷镜405的实例。存储器阵列100-a还可包含参考组件920及锁存器925。存储器阵列100-a的组件可彼此电子连通且可执行参考图1到8描述的功能。在一些情况中，参考组件920、感测组件125-f及锁存器925可为存储器控制器140-a的组件。

存储器控制器140-a可经配置以通过施加电压到所述各种节点而激活字线110-f、板极210-b、或数字线115-f。例如，偏置组件910可经配置以施加电压以操作存储器单元105-d以读取或写入存储器单元105-d，如上文描述。在一些情况中，存储器控制器140-a可包含行解码器、列解码器或两者，如参考图1描述。这可使存储器控制器140-a能够存取一或多个存储器单元105。偏置组件910还可提供电压到参考组件920以便产生感测组件125-f的参考信号。另外，偏置组件910可提供感测组件125-f的操作的电压电势。偏置组件910还可例如通过激活开关以将存储器单元105-d电连接到电荷镜405-d而提供用于电荷镜405-d的操作的电压。

在一些情况中，存储器控制器140-a可使用时序组件915来执行其操作。例如，时序组件915可控制各种字线选择或板极偏置的时序(包含用于切换及电压施加的时序)以执行本文论述的存储器功能(例如读取及写入)。例如，时序组件915可施加电压且控制图6中描述的开关。在一些情况中，时序组件915可控制偏置组件910的操作。

参考组件920可包含用来产生感测组件125-a的参考信号的各种组件。参考组件920可包含经配置以产生参考信号的电路。在一些情况中，参考组件920可为其它铁电存储器单元105。在其它情况中，其可为电压源。在一些实例中，参考组件920可经配置以输出具有在两个感测电压之间的值的电压，如参考图3描述。例如，参考组件920可产生放大电容器410的两个所得电压之间的电压。

感测组件125-a可比较(通过数字线115-f)来自存储器单元105-d的信号与来自参考组件920的参考信号。在确定逻辑状态之后，感测组件接着可将输出存储于锁存器925中，其中所述输出可根据电子装置(存储器阵列100-a是其部分)的操作而使用。存储器控制器140-a还可基于经确定逻辑状态对存储器单元105-d执行回写操作。

因此，存储器阵列100-a包含电荷镜405-d，其可包含通过电荷镜405-d与铁电存储器单元105-d电子连通的放大电容器410、与放大电容器电子连通的感测组件125-f及存储器控制器140-a。存储器控制器140-a可操作以将放大电容器电连接到电荷镜405-d，施加电压到铁电存储器单元105-d，将铁电存储器单元105-d电连接到电荷镜405-d，且激活感测组件125-f。在一些实例中，存储器控制器140-a可施加电压到放大电容器。在一些实例中，将放大电容器电连接到电荷镜405-d是基于施加电压到放大电容器。

在一些实例中，存储器阵列100-a可包含用于将放大电容器电连接到电荷镜405-d的构件。存储器阵列100-a可包含用于施加电压到铁电存储器单元105-d的构件。在一些实例中，存储器阵列100-a可包含用于将铁电存储器单元105-d电连接到电荷镜405-d的构件。存储器阵列100-a可包含用于激活感测组件125-f的构件。在一些实例中，存储器阵列100-a可包含用于施加电压到放大电容器的构件。在一些情况中，将放大电容器电连接到电荷镜405-d可至少部分基于施加电压到放大电容器。在一些实例中，用于将放大电容器电连接到电荷镜405-d、施加电压到铁电存储器单元105-d、将铁电存储器单元105-d电连接到电荷镜405-d、激活感测组件125-f或其组合的构件可为或包含存储器控制器140-a。在一些实例中，用于施加电压到放大电容器的构件可为至少部分基于施加电压到放大电容器可为或包含存储器控制器140-a。

图10说明根据本发明的各种实施例的支持用于铁电存储器的基于电荷镜的感测方案的系统1000。系统1000包含装置1005，其可为或包含用来连接或物理支撑各种组件的印刷电路板。装置1005包含存储器阵列100-b，其可为如参考图1、5及7到9描述的存储器阵列100、100-a、500、700或800的实例。存储器阵列100-b可含有存储器控制器140-b及存储器单元105-e，其可为参考图1及9描述的存储器控制器140及参考图1、2、4、5及9描述的存储器单元105的实例。装置1005还可包含处理器1010、BIOS组件1015、外围组件1020及输入/输出控制组件1025。装置1005的组件可通过总线1030彼此电子连通。

处理器1010可经配置以通过存储器控制器140-b操作存储器阵列100-b。在一些情况中，处理器1010可执行参考图1到4及6到9描述的存储器控制器140的功能。在其它情况中，存储器控制器140-b可集成到处理器1010中。处理器1010可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其可为这些类型的组件的组合，且处理器1010可执行本文描述的各种功能，包含用于铁电存储器的基于电荷镜的感测方案。例如，处理器1010可经配置以实行存储于存储器阵列100-b中的计算机可读指令以使装置1005执行各种功能或任务。

BIOS组件1015可为包含经操作为固件的基本输入/输出系统(BIOS)的软件组件，其可初始化且运行系统1000的各种硬件组件。BIOS组件1015还可管理处理器1010与各种组件(例如，外围组件1020、输入/输出控制组件1025等)之间的数据流。BIOS组件1015可包含存储于只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。

外围组件1020可为集成到装置1005中的任何输入或输出装置，或此类装置的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网络控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口或外围卡槽(例如外围组件互连件(PCI)或加速图形端口(AGP)槽)。

输入/输出控制组件1025可管理处理器1010与外围组件1020、输入1035装置或输出1040装置之间的数据通信。输入/输出控制组件1025还可管理未集成到装置1005中的外围设备。在一些情况中，输入/输出控制组件1025可表示到外部接口设备的物理连接或端口。

输入1035可表示装置1005外部的装置或信号，其提供输入到装置1005或装置1005的组件。此可包含用户接口或与其它装置或其它装置之间的接口。在一些情况中，输入1035可为经由外围组件1020与装置1005介接或可通过输入/输出控制组件1025管理的外围设备。

输出1040可表示装置1005外部的装置或信号，其经配置以从装置1005或装置1005的组件中的任一者接收输出。输出1040的实例可包含显示器、音频扬声器、打印装置、另一处理器或印刷电路板等。在一些情况中，输出1040可为经由外围组件1020与装置1005介接或可通过输入/输出控制组件1025管理的外围设备。

存储器控制器140-b、装置1005及存储器阵列100-b的组件可由经设计以执行其功能的电路组成。此可包含经配置以执行本文描述的功能的各种电路元件，例如，导电线、晶体管、电容器、电感器、电阻器、放大器或其它作用或非作用元件。

图11展示根据本发明的各种实施例的说明用于操作用于铁电存储器的基于电荷镜的感测方案的方法1100的流程图。方法1100的操作可通过如参考图1、5、7到10描述的存储器阵列100实施。例如，可通过如参考图1、8及9描述的存储器控制器140执行方法1100的操作。在一些实例中，存储器控制器140可实行一组码来控制存储器阵列100的功能元件以执行下文描述的功能。另外或替代地，存储器控制器140可使用专用硬件来执行下文描述的特征功能。

在框1105，方法可包含针对感测操作选择铁电存储器单元，其中铁电存储器单元通过电荷镜与放大电容器电子连通，如参考图1、2及4到8描述。在某些实例中，可通过存储器控制器140执行或促进框1105的操作，如参考图1、8及9描述。

在框1110，方法可包含基于选择铁电存储器单元通过电荷镜提取存储于铁电存储器单元中的电荷的至少一部分，如参考图1到6描述。在某些实例中，可通过存储器控制器140(如参考图1、8及9描述)以及电荷镜405(如参考图4、5及6描述)执行或促进框1110的操作。

在框1115，方法可包含基于存储于铁电存储器单元中的电荷的部分的提取而通过电荷镜提取存储于放大电容器中的电荷的至少一部分，如参考图1到6描述。在一些实例中，从放大电容器提取的电荷的部分是基于铁电存储器单元的逻辑状态。在一些情况中，从放大电容器提取的电荷的部分是基于电荷镜的镜像比。在某些实例中，可通过存储器控制器140(如参考图1、8及9描述)以及电荷镜405及放大电容器410(如参考图4、5及6描述)执行或促进框1115的操作。

在框1120，方法可包含比较放大电容器的电压与参考电压，其中放大电容器的电压是在从放大电容器提取的电荷的部分上，如参考图1到6描述。在某些实例中，可通过存储器控制器140(如参考图1、8及9描述)及感测组件125(如参考图1、2及4到9描述)执行或促进框1120的操作。

在一些实例中，方法可包含施加电压到放大电容器，其中存储于放大电容器中的电荷是基于施加到放大电容器的电压，且在对放大电容器充电之后选择铁电存储器单元。方法还可包含施加电压到铁电存储器单元的铁电电容器。在一些情况中，在施加电压到铁电电容器之后选择铁电存储器单元。

方法还可包含将铁电存储器单元与电荷镜电隔离且基于比较放大电容器的电压与参考电压而对铁电存储器单元执行回写操作。在一些实例中，比较放大电容器的电压与参考电压包含激活感测放大器。

因此，方法1100可提供用于铁电存储器的基于电荷镜的感测方案且可为操作铁电存储器单元的方法。应注意，方法1100描述可能的实施方案，且操作及步骤可经重新布置或以其它方式经修改使得其它实施方案是可能的。

本文的描述提供实例且不限制权利要求书中陈述的范围、适用性或实例。在不脱离本发明的范围的情况下可对所论述的元件的功能及布置进行改变。各种实例可视情况省略、替换或添加各种程序或组件。此外，可在其它实例中组合关于一些实例描述的特征。

本文陈述的描述以及附图描述实例配置且不表示可实施或在权利要求书的范围内的所有实例。如本文使用的术语“实例”、“示范性”及“实施例”意味着“充当实例、例子或说明”且非“优选”或“优于其它实例”。实施方式出于提供对所描述技术的理解的目的而包含具体细节。然而，可在不具有这些具体细节的情况下实践这些技术。在一些例子中，以框图形式展示熟知结构及装置以避免模糊所描述实例的概念。

在附图中，类似组件或特征可具有相同参考标号。此外，可通过在参考标签后加破折号及区分类似组件的第二标号来区分相同类型的各种组件。当在说明书中使用第一参考标签时，描述可适用于具有相同第一参考标号的类似组件中的任一者，而与第二参考标签无关。

可使用各种不同科技及技术中的任一者来表示本文描述的信息及信号。例如，可通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合表示可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，信号可表示信号的总线，其中总线可具有各种位宽度。

如本文使用，术语“虚拟接地”是指保持在约零伏特(0V)的电压但不与接地直接连接的电路的节点。因此，虚拟接地的电压可暂时波动且在稳定状态返回到约0V。可使用各种电子电路元件来实施虚拟接地，例如由运算放大器及电阻器构成的分压器。其它实施方案还是可能的。“虚拟接地”或“经虚拟接地”意味着连接到约0V。

术语“电子连通”是指组件之间的关系，其支持组件之间的电子流。这可包含组件之间的直接连接或可包含中间组件。电子连通中的组件可为有源地交换电子或信号(例如，在通电电路中)或可不是有源地交换电子或信号(例如，在断电电路中)，但可经配置且可操作以在使电路通电之后交换电子或信号。通过实例，经由开关(例如，晶体管)物理连接的两个组件电子连通，而不管开关的状态(即，断开或闭合)为何。

术语“隔离”是指组件之间的关系，其中电子当前无法在其之间流动；如果组件之间存在开路，那么其彼此隔离。例如，通过开关物理连接的两个组件可在开关断开时彼此隔离。

本文论述的装置(包含存储器阵列100)可形成在半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些情况中，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上覆硅(SOI)衬底(例如玻璃上硅(SOG)或蓝宝石上硅(SOP))或另一衬底上的半导体材料的外延层。可通过使用各种化学物种(包含但不限于磷、硼或砷)掺杂而控制衬底或衬底的子区域的导电率。可通过离子植入或通过任何其它掺杂方法在衬底的初始形成或生长期间执行掺杂。

本文论述的晶体管可表示场效晶体管(FET)且包括包含源极、漏极与栅极的三端子装置。所述端子可通过导电材料(例如，金属)连接到其它电子元件。源极及漏极可为导电的且可包括重度掺杂(例如，简并)半导体区域。可通过轻度掺杂半导体区域或沟道分离源极及漏极。如果沟道是n型(即，多数载子是电子)，那么FET可被称为n型FET。如果沟道是p型(即，多数载子是空穴)，那么FET可被称为p型FET。沟道可通过绝缘栅极氧化物封端。可通过施加电压到栅极而控制沟道导电率。例如，分别施加正电压或负电压到n型FET或p型FET可导致沟道变成导电。当施加大于或等于晶体管的阈值电压的电压到晶体管栅极时，可“开启”或“激活”所述晶体管。当施加小于晶体管的阈值电压的电压到晶体管栅极时，可“关闭”或“解除激活”所述晶体管。

可使用经设计以执行本文中描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合而实施或执行结合本文的揭示内容描述的各种阐释性框、组件及模块。通用处理器可为微处理器，但在替代例中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，DSP及微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此配置)。

可在硬件、由处理器实行的软件、固件或其任何组合中实施本文中描述的功能。如果在由处理器实行的软件中实施，那么可将功能作为一或多个指令或码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案是在本发明及所附权利要求书的范围内。举例来说，归因于软件的性质，可使用由处理器实行的软件、硬件、固件、硬接线或这些中的任意者的组合来实施上文描述的功能。实施功能的特征还可物理上定位在各种位置处，包含经分布使得在不同物理位置处实施功能的部分。此外，如本文中所使用，包含在权利要求书中，如物项列表(例如，以例如“中的至少一者”或“中的一或多者”的词组开始的物项列表)中使用的“或”指示包含列表，使得(例如)A、B或C中的至少一者的列表意指A或B或C或AB或AC或BC或ABC(即，A及B及C)。

计算机可读媒体包含非暂时性计算机存储媒体及包含促进计算机程序从一个位置传输到另一位置的任何媒体的通信媒体两者。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。通过实例而非限制的方式，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储器、磁盘存储器或其它磁性存储装置，或可用来以指令或数据结构的形式携载或存储所要程序代码构件且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。

此外，任何连接被适宜地称为计算机可读媒体。举例来说，如果使用同轴电缆、光纤缆线、双绞线、数字用户线(DSL)或例如红外线、无线电及微波的无线科技来从网站、服务器或其它远程源传输软件，那么同轴电缆、光纤缆线、双绞线、数字用户线(DSL)或例如红外线、无线电及微波的无线科技包含在媒体的定义中。如本文中所使用，磁盘及光盘包含CD、激光光盘、光盘、数字多功能光盘(DVD)、软盘及蓝光光盘，其中磁盘通常磁性地重现数据，而光盘运用激光光学地重现数据。上文的组合还包含在计算机可读媒体的范围内。

提供本文中的描述以使所属领域的技术人员能够进行或使用本发明。所属领域的技术人员将容易明白本发明的各种修改，且本文中定义的通用原理可应用于其它变化而不背离本发明的范围。因此，本发明不限于本文中描述的实例及设计而应符合与本文中揭示的原理及新颖特征一致的最宽范围。

Claims (27)

1.一种操作铁电存储器单元的方法，其包括：

针对感测操作选择所述铁电存储器单元，其中所述铁电存储器单元通过电荷镜与放大电容器电子连通；

至少部分基于选择所述铁电存储器单元而通过所述电荷镜提取存储于所述铁电存储器单元中的电荷的至少一部分；

至少部分基于存储于所述铁电存储器单元中的所述电荷的所述部分的所述提取而通过所述电荷镜提取存储于所述放大电容器中的电荷的至少一部分；及

比较所述放大电容器的电压与参考电压，其中所述放大电容器的所述电压是至少部分基于从所述放大电容器提取的所述电荷的所述部分。

2.根据权利要求1所述的方法，其进一步包括：

施加电压到所述放大电容器，其中存储于所述放大电容器中的所述电荷是至少部分基于施加到所述放大电容器的所述电压；及

在对所述放大电容器充电之后选择所述铁电存储器单元。

3.根据权利要求1所述的方法，其进一步包括：

施加电压到所述铁电存储器单元的铁电电容器，其中在施加所述电压到所述铁电电容器之后选择所述铁电存储器单元。

4.根据权利要求1所述的方法，其中从所述放大电容器提取的所述电荷的所述部分是至少部分基于所述铁电存储器单元的逻辑状态。

5.根据权利要求1所述的方法，其中从所述放大电容器提取的所述电荷的所述部分是至少部分基于所述电荷镜的镜像比。

6.根据权利要求1所述的方法，其进一步包括：

将所述铁电存储器单元与所述电荷镜电隔离；及

至少部分基于比较所述放大电容器的所述电压与所述参考电压而对所述铁电存储器单元执行回写操作。

7.根据权利要求1所述的方法，其中比较所述放大电容器的所述电压与所述参考电压包括：

激活感测放大器。

8.一种电子存储器设备，其包括：

铁电存储器单元；

电荷镜，其与所述铁电存储器单元电子连通；及

放大电容器，其与所述电荷镜电子连通。

9.根据权利要求8所述的电子存储器设备，其中所述电荷镜包括：

第一晶体管及第二晶体管，其中共同连接所述第一晶体管的栅极及所述第二晶体管的栅极。

10.根据权利要求9所述的电子存储器设备，其中所述电荷镜的镜像比是至少部分基于所述第一晶体管及所述第二晶体管的沟道宽度比。

11.根据权利要求9所述的电子存储器设备，其中：

所述第一晶体管的第一端子与所述铁电存储器单元电子连通；

所述第一晶体管的所述第一端子与所述第一晶体管的所述栅极电子连通；且

所述第一晶体管的第二端子与虚拟接地电子连通。

12.根据权利要求9所述的电子存储器设备，其中：

所述第二晶体管的第一端子与所述放大电容器电子连通；且

所述第二晶体管的第二端子与虚拟接地电子连通。

13.根据权利要求8所述的电子存储器设备，其中所述放大电容器包括电介质电容器或寄生电容器中的一者。

14.根据权利要求13所述的电子存储器设备，其中所述寄生电容器包括所述电荷镜与感测组件之间的导电线的寄生电容。

15.根据权利要求8所述的电子存储器设备，其中所述放大电容器的电容是至少部分基于从所述铁电存储器单元提取的电荷、所述电荷镜的镜像比或所述放大电容器的初始化电压或其任何组合。

16.根据权利要求8所述的电子存储器设备，其进一步包括：

第一隔离装置，其定位于所述铁电存储器单元与所述电荷镜之间且与其电子连通；及

第二隔离装置，其定位于感测组件与所述电荷镜之间且与其电子连通。

17.根据权利要求16所述的电子存储器设备，其进一步包括：

共源共栅装置，其中所述共源共栅装置包括所述第二隔离装置及所述电荷镜的晶体管。

18.根据权利要求8所述的电子存储器设备，其进一步包括：

导电路径，其在感测组件与数字线之间，所述导电路径与所述铁电存储器单元电子连通；及

隔离装置，其定位于所述数字线与所述感测组件之间的所述导电路径中。

19.根据权利要求8所述的电子存储器设备，其进一步包括：

参考组件，其与感测组件电子连通，其中所述参考组件包括与电压源电子连通的节点。

20.一种电子存储器设备，其包括：

存储器阵列，其包括多个存储器块，所述存储器块各自包含铁电存储器单元的多个行及铁电存储器单元的多个列；及

多个电荷镜，其中所述多个存储器块中的每一者与所述多个电荷镜中的至少一者电子连通。

21.根据权利要求20所述的电子存储器设备，其中所述存储器块中的每一者的所述多个列中的每一列包括与所述至少一个电荷镜电子连通的共同数字线。

22.根据权利要求20所述的电子存储器设备，其进一步包括：

感测组件，其与所述多个电荷镜电子连通；及

多个共源共栅装置，其中所述多个共源共栅装置中的每一者包括所述感测组件与所述多个电荷镜的至少一个电荷镜之间的开关。

23.根据权利要求21所述的电子存储器设备，其进一步包括：

多个感测组件，其中所述多个感测组件中的每一者与所述多个电荷镜的至少一个电荷镜电子连通；及

多个共源共栅装置，其中所述多个共源共栅装置中的每一者包括所述多个感测组件中的每一者与所述至少一个电荷镜之间的开关。

24.一种电子存储器设备，其包括：

电荷镜；

放大电容器，其通过所述电荷镜与铁电存储器单元电子连通；

感测组件，其与所述放大电容器电子连通；及

控制器，其中所述控制器可操作以：

将所述放大电容器电连接到所述电荷镜；

施加电压到所述铁电存储器单元；

将所述铁电存储器单元电连接到所述电荷镜；及

激活所述感测组件。

25.根据权利要求24所述的电子存储器设备，其中所述控制器可操作以：

施加电压到所述放大电容器，其中将所述放大电容器电连接到所述电荷镜是至少部分基于施加所述电压到所述放大电容器。

26.一种电子存储器设备，其包括：

用于将放大电容器电连接到电荷镜的构件；

用于施加电压到铁电存储器单元的构件；

用于将所述铁电存储器单元电连接到所述电荷镜的构件；及

用于激活所述感测组件的构件。

27.根据权利要求26所述的电子存储器设备，其进一步包括：

用于施加电压到所述放大电容器的构件，其中将所述放大电容器电连接到所述电荷镜是至少部分基于施加所述电压到所述放大电容器。