KR102100577B1 - 강유전성 메모리에 대한 전하 미러-기반 센싱 - Google Patents

강유전성 메모리에 대한 전하 미러-기반 센싱 Download PDF

Info

Publication number
KR102100577B1
KR102100577B1 KR1020187038121A KR20187038121A KR102100577B1 KR 102100577 B1 KR102100577 B1 KR 102100577B1 KR 1020187038121 A KR1020187038121 A KR 1020187038121A KR 20187038121 A KR20187038121 A KR 20187038121A KR 102100577 B1 KR102100577 B1 KR 102100577B1
Authority
KR
South Korea
Prior art keywords
charge
memory cell
voltage
capacitor
mirror
Prior art date
Application number
KR1020187038121A
Other languages
English (en)
Other versions
KR20190004366A (ko
Inventor
신웨이 구오
다니엘레 비메르카티
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Priority to KR1020207009768A priority Critical patent/KR102330193B1/ko
Publication of KR20190004366A publication Critical patent/KR20190004366A/ko
Application granted granted Critical
Publication of KR102100577B1 publication Critical patent/KR102100577B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods

Abstract

강유전성 메모리 셀 또는 셀들의 두 개의 논리 상태 간의 전체 또는 거의 전체 잔여 분극 전하 차이를 추출하는 센싱 스킴을 위한 방법, 시스템 및 디바이스가 기술된다. 스킴은 선택된 메모리 셀의 두 개의 상태 간의 전체 전하 차이를 추출하기 위해 전하 미러를 사용한다. 전하 미러는 메모리 셀 분극 전하를 증폭 커패시터로 전송할 수 있다. 그리고 나서, 증폭 커패시터 상의 신호는 기준 전압과 비교되어, 메모리 셀의 논리 상태를 검출할 수 있다.

Description

강유전성 메모리에 대한 전하 미러-기반 센싱
상호 참조
특허 청구항에 대한 본 출원은, "Charge Mirror-Based Sensing for Ferroelectric Memory"이라는 명칭으로 2017년 4월 24일에 출원된 PCT 출원 번호 PCT/US2017/029099에 대해 우선권을 주장하고, 이는 "Charge Mirror-Based Sensing for Ferroelectric Memory"이라는 명칭으로 2016년 6월 3일에 Guo et al.에 의해 출원된, 미국 특허 출원 번호 15/173,310에 대해 우선권을 주장하며, 이들 각각은 본원의 양수인에게 양도되고, 본원에 그 전체가 참조로서 명백히 포함된다.
다음은 일반적으로 메모리 디바이스에 관한 것이고, 보다 상세하게는 강유전성 메모리에 대한 전하 미러-기반 센싱에 관한 것이다.
메모리 디바이스는 컴퓨터, 무선 통신 장치, 카메라, 디지털 디스플레이 등과 같은 다양한 전자 디바이스에 정보를 저장하기 위해 널리 사용된다. 정보는 메모리 디바이스의 상이한 상태를 프로그래밍함으로써 저장된다. 예를 들어, 이진 디바이스는 2 개의 상태를 가지며, 흔히 논리 "1" 또는 논리 "0"으로 표시된다. 다른 시스템에서, 2개보다 많은 상태가 저장될 수 있다. 저장된 정보에 액세스하기 위해, 전자 디바이스는 메모리 디바이스에서 저장된 상태를 리드하거나 감지할 수 있다. 정보를 저장하기 위해, 전자 디바이스는 메모리 디바이스에 상태를 라이트하거나 프로그래밍할 수 있다.
RAM(random access memory), ROM(read only memory), DRAM(dynamic RAM), SDRAM(synchronous dynamic RAM), FeRAM(ferroelectric RAM), MRAM(magnetic RAM), RRAM(resistive RAM), 플래시 메모리, 등을 포함한 다양한 유형의 메모리 디바이스가 존재한다. 메모리 디바이스는 휘발성 또는 비휘발성일 수 있다. 비휘발성 메모리, 예를 들어 플래시 메모리는 외부 전원이 없는 경우에도 장시간 동안 데이터를 저장할 수 있다. 휘발성 메모리 디바이스, 예를 들어, DRAM은 외부 전원에 의해 주기적으로 리프레쉬되지 않는 한, 시간에 따라 저장된 상태를 잃을 수 있다. 이진 메모리 디바이스는 가령, 충전되거나 방전된 커패시터를 포함할 수 있다. 그러나, 충전된 커패시터는 누설 전류를 통해 시간이 지남에 따라 방전될 수 있으며, 이로 인해 저장된 정보가 손실될 수 있다. 휘발성 메모리의 어떤 특징은 더 빠른 리드 속도나 라이트 속도와 같은 성능 이점을 제공할 수 있지만, 주기적 리프레쉬 없이 데이터를 저장하는 기능과 같은 비휘발성 메모리의 특징이 바람직할 수 있다.
FeRAM은 휘발성 메모리와 유사한 디바이스 아키텍처를 사용할 수 있지만, 저장 디바이스로서 강유전성 커패시터의 사용으로 인해 비휘발성 특성을 가질 수 있다. 그러므로, FeRAM 디바이스는 다른 비휘발성 디바이스와 휘발성 디바이스에 비해 개선된 성능을 가질 수 있다. 그러나, 어떤 FeRAM 센싱 스킴은, 저장된 논리 상태를 결정할 때, 강유전성 커패시터의 저장된 전하의 일부만 추출할 수 있다. 이는 센싱 동작의 신뢰성을 감소시키거나, 다르게 제조될 수 있는 메모리 셀(또는 어레이) 크기 감소를 제한할 수 있다.
본원의 개시물은 이하의 도면을 참조하고 포함한다.
도 1은 본 개시물의 다양한 실시예에 따른 강유전성 메모리를 위한 전하 미러-기반 센싱 스킴을 지원하는 예시적인 메모리 어레이를 나타내고,
도 2는 본 개시물의 다양한 실시예에 따른 강유전성 메모리 셀을 위한 전하 미러-기반 센싱 스킴을 지원하는 예시적인 회로를 나타내고,
도 3은 본 개시물의 다양한 실시예에 따른 전하 미러-기반 센싱 스킴을 지원하는 강유전성 메모리 셀에 대한 예시적인 히스테리시스 플롯을 나타내고,
도 4는 본 개시물의 다양한 실시예에 따른 강유전성 메모리 셀을 위한 전하 미러-기반 센싱 스킴을 지원하는 예시적인 회로를 나타내고,
도 5는 본 개시물의 다양한 실시예에 따른 강유전성 메모리 셀을 위한 전하 미러-기반 센싱 스킴을 지원하는 예시적인 회로를 나타내고,
도 6은 본 개시물의 다양한 실시예에 따른 강유전성 메모리 셀을 위한 전하 미러-기반 센싱 스킴의 예시적인 타이밍도를 나타내고,
도 7은 본 개시물의 다양한 실시예에 따른 강유전성 메모리 셀을 위한 전하 미러-기반 센싱 스킴을 지원하는 예시적인 메모리 어레이를 나타내고,
도 8은 본 개시물의 다양한 실시예에 따른 강유전성 메모리 셀을 위한 전하 미러-기반 센싱 스킴을 지원하는 예시적인 메모리 어레이를 나타내고,
도 9는 본 개시물의 다양한 실시예에 따른 강유전성 메모리를 위한 전하 미러-기반 센싱 스킴을 지원하는 예시적인 강유전성 메모리 어레이의 블록도를 나타내고,
도 10은 본 개시물의 다양한 실시예에 따른 강유전성 메모리를 위한 전하 미러-기반 센싱 스킴을 지원하는, 메모리 어레이를 포함한 시스템을 나타내고, 및
도 11은 본 개시물의 다양한 실시예에 따른 강유전성 메모리를 위한 전하 미러-기반 센싱 스킴을 작동하기 위한 방법을 나타내는 순서도이다.
메모리 셀에 대한 증가된 센싱 신뢰성은 메모리 셀의 강유전성 커패시터로부터의 완전한 또는 거의 완전한 전하 추출이 가능한 스킴으로 실현될 수 있다. 전하 미러는 메모리 셀과 센스 구성요소와 전자적으로 연통(in electronic communication)될 수 있다. 센싱 동안에, 전하는 전하 미러를 통해 메모리 셀에서 접지로 흐를 수 있다. 마찬가지로, 전하 미러는 증폭 커패시터로 부터 전하를 추출할 수 있는데, 즉, 메모리 셀로부터 추출된 전하는 증폭 커패시터로 미러링될 수 있다. 메모리 셀로부터 추출된 전하의 양이 메모리 셀의 초기에 저장된 논리 상태에 의존할 수 있기 때문에, 증폭 커패시터 상에 최종 전하는 메모리 셀의 논리 상태의 함수일 수 있다. 증폭 커패시터와 전자적으로 연통일 수 있는 센스 구성요소는 그리고 나서, 가령, 증폭 커패시터의 결과로 나온 전압을 센싱함에 의해, 메모리 셀의 논리 상태를 결정할 수 있다.
어떤 종래의 강유전성 메모리 센싱 스킴은 DRAM-유사 전하 공유 동작을 사용할 수 있다. 그러나, 이러한 센싱 스킴은 메모리 셀의 두 개의 논리 상태 간의 전체 잔여 분극 전하 차이를 검출할 수 없을 수 있다. 이는, 메모리 셀과 디지트 라인 사이에서 공유하는 전하 때문일 수 있는데, 가령, 전하가 디지트 라인 상으로 이동함에 따라, 디지트 라인의 전압이 상승하고, 추가적인 전하 축적을 제한한다. 이러한 결과, 메모리 셀은 할 수 있는 것보다 더 낮은 전압에서 바이어스될 수 있는데, 이는 더 작은 리드 윈도우를 야기할 수 있고, 셀 크기의 스케일링을, 그래서 잠재적인 다이 크기 감소를 제한할 수 있다.
본원에서 기술된 바와 같이, 전하 이송 스킴은 두 개의 논리 상태 간의 전체 또는 실질적으로 전체 잔여 분극 전하 차이를 추출한다. 센스 스킴은 전하 미러를 사용하여, 두 개의 셀 상태 간의 셀 분극 전하 차이를 센싱한다. 예를 들어, 전하 미러는 증폭 커패시터로 셀 분극 전하를 이송한다. 그리고 나서, 증폭 커패시터 상의 신호는 기준 전압과 비교되어서, 메모리 셀의 논리 상태를 검출할 수 있다. 이러한 스킴은, 다른 센싱 스킴이 사용하는 높은 양성 전력 공급이나 음성 전력 공급을 사용하지 않을 수 있고, 이는 전력 소비와 다이 면적을 감소시키는데 이로울 수 있다.
일부 예시에서, 메모리 셀의 강유전성 커패시터를 바이어스하고, 복수의 메모리 셀에 공통적일 수 있는 셀 플레이트는 부스트된 전압에서 바이어스될 수 있다. 메모리 셀의 디지트 라인은 가령, n-타입 필드-이펙트 트랜지스터(FET)와 같은 다이오드-연결된 디바이스를 통해 접지 위의 스레숄드 전압으로 바이어스될 수 있다. 일부 예시에서, 전하 미러는 이러한 다이오드-연결된 디지트 라인 초기화 디바이스 및 추가적인 트랜지스터(가령, n-타입 트랜지스터)를 포함하는데, 여기서, 두 트랜지스터의 게이트는 공통으로 연결된다.
전하 미러는 메모리 셀로부터 증폭 커패시터로 추출된 분극 전하를 운반 또는 미러링할 수 있다. 그리고 나서, 센스 증폭기와 같은 센스 구성요소는 신호와 기준 신호를 비교하여 출력을 생성할 수 있다. 일부 예시에서, 전하 미러비 - 가령, 증폭 커패시터로부터 추출된 전하에 대하여 메모리 셀로부터 추출된 전하의 비 - 는 상이한 칩 아키텍쳐에 대해 설계되어서 전력 사용, 다이 크기 및 잡음 여유도를 개선할 수 있다. 예를 들어, 전하 미러비는 전하 미러 트랜지스터의 채널 폭의 비에 기초하여 설정될 수 있다. 또한, 증폭 커패시터의 커패시턴스는 디바이스의 성능을 개선하기 위해 설계될 수 있다. 일부 예시에서, 증폭 커패시터는 유전성 커패시터일 수 있거나, 전하 미러를 센스 구성요소에 연결하는 전도성 라인과 관련된 기생 커패시턴스일 수 있다.
상기에서 소개된 본 개시물의 특징은 메모리 어레이의 맥락에서 아래에 더욱 기술된다. 그리고 나서, 구체적인 예시는 강유전성 메모리를 위한 전하 미러-기반 센싱 스킴에 대해 기술된다. 본 개시물의 이들 및 다른 특징은 전하 미러-기반 센싱 스킴과 관련된 장치도, 시스템도 및 순서도에 의해 더욱 도시되고 이를 참조하여 기술된다.
도 1은 본 개시물의 다양한 실시예에 따른 강유전성 메모리에 대한 전하 미러-기반 센싱 스킴을 지원하는 예시적인 메모리 어레이(100)를 나타낸다. 또한, 메모리 어레이(100)는 전자 메모리 장치라고 할 수 있다. 메모리 어레이(100)는 상이한 상태를 저장하기 위해 프로그램 가능한 메모리 셀(105)을 포함한다. 각각의 메모리 셀(105)은 논리 0과 논리 1로 표시된, 두 개의 상태를 저장하기 위해 프로그램 가능할 수 있다. 어떤 경우에, 메모리 셀(105)은 두 개보다 많은 논리 상태를 저장하도록 구성된다. 메모리 셀(105)은 프로그램 가능한 상태를 나타내는 전하를 저장하기 위한 커패시터를 포함할 수 있는데, 가령, 충전된 커패시터와 방전된 커패시터는 두 개의 논리 상태를 각각 나타낼 수 있다. 메모리 셀(105)은 강유전성 물질을 가진 커패시터를 포함한다. 강유전성 물질은 자발적인 전기 분극을 가지는데, 즉, 이들은 전기장이 없으면 영이 아닌 분극을 가진다. 강유전성 메모리 셀(105)의 어떤 세부사항과 이점은 이하에서 논의된다. 강유전성 커패시터의 전하의 상이한 레벨은 상이한 논리 상태를 나타낼 수 있다.
리딩과 라이팅과 같은 동작은 적절한 액세스 라인(110)과 디지트 라인(115)을 활성화 또는 선택함에 의해, 메모리 셀(105)에 대해 수행될 수 있다. 액세스 라인(110)은 워드 라인(110)이라고도 할 수 있고, 디지트 라인(115)은 비트 라인(115)이라고도 할 수 있다. 워드 라인(110) 또는 디지트 라인(115)을 활성화 또는 선택하는 것은 각각의 라인에 전압을 인가하는 것을 포함할 수 있다. 워드 라인(110)과 디지트 라인(115)은 전도성 물질로 제조된다. 예를 들어, 워드 라인(110)과 디지트 라인(115)은 금속(가령, 구리, 알루미늄, 금, 텅스텐 등), 금속 합금, 퇴화되어 도핑된 반도체, 다른 전도성 물질 등으로 제조될 수 있다. 도 1의 예시에 따르면, 메모리 셀(105)의 각각의 로우는 하나의 워드 라인(110)에 연결되고, 메모리 셀(105)의 각각의 컬럼은 하나의 디지트 라인(115)에 연결된다. 하나의 워드 라인(110)과 하나의 디지트 라인(115)을 활성화시킴에 의해(가령, 워드 라인(110) 또는 디지트 라인(115)에 전압을 인가하는 것), 하나의 메모리 셀(105)은 이들의 교차점에서 액세스될 수 있다. 메모리 셀(150)에 액세스하는 것은 메모리 셀(105)을 리딩 또는 라이팅하는 것을 포함할 수 있다. 워드 라인(110)과 디지트 라인(115)의 교차점은 메모리 셀의 어드레스라고 할 수 있다.
어떤 아키텍쳐에서, 가령, 커패시터와 같은, 셀의 논리 저장 디바이스는 선택 구성요소에 의해, 디지트 라인으로부터 전기적으로 분리될 수 있다. 워드 라인(110)은 선택 구성요소에 연결될 수 있고, 제어할 수 있다. 예를 들어, 선택 구성요소는 트랜지스터일 수 있고, 워드 라인(110)은 트랜지스터의 게이트에 연결될 수 있다. 워드 라인(110)을 활성화 시키는 것은 메모리 셀(105)의 커패시터와 그 대응되는 디지트 라인(115) 간에 전기적 연결 또는 폐쇄된 회로를 야기한다. 그리고 나서, 디지트 라인은 메모리 셀(105)을 리드하거나 라이트하기 위해 액세스될 수 있다.
메모리 셀(105)에 액세스하는 것은 로우 디코더(120)와 컬럼 디코더(130)를 통해 제어될 수 있다. 일부 예시에서, 로우 디코더(120)는 메모리 컨트롤러(140)로부터 로우 어드레스를 수신하고, 수신된 로우 어드레스에 기초하여 적절한 워드 라인(110)을 활성화시킨다. 로우 디코더(120)는 워드 라인 드라이버라고도 할 수 있다. 마찬가지로, 컬럼 디코더(130)는 메모리 컨트롤러(140)로부터 컬럼 어드레스를 수신하고 적절한 디지트 라인(115)을 활성화시킨다. 예를 들어, 메모리 어레이(100)는 WL_1 내지 WL_M으로 라벨된 복수의 워드 라인(110) 및 DL_1 내지 DL_N으로 라벨된 디지트 라인(115)을 포함할 수 있는데, 여기서, M 및 N은 어레이 크기에 의존한다. 그러므로, 가령, WL_2 및 DL_3와 같이 워드 라인(110)과 디지트 라인(115)을 활성화시킴에 의해, 그 교차점에서 메모리 셀(105)은 액세스될 수 있다. 일부 예시에서, 전하 미러는 어드레스를 수신하는 로우 디코더(120) 또는 컬럼 디코더(130)에 기초하여 활성화될 수 있다.
액세스하면, 메모리 셀(105)은 센싱 구성요소(125)에 의해 리드 또는 센싱될 수 있어서, 메모리 셀(105)의 저장된 상태를 결정할 수 있다. 예를 들어, 메모리 셀(105)에 액세스한 이후에, 메모리 셀(105)의 강유전성 커패시터는 메모리 셀에 대응되는 디지트 라인(115)으로 방전될 수 있다. 강유전성 커패시터를 방전하는 것은 강유전성 커패시터에 전압을 인가하거나 바이어싱하는 것에 기초할 수 있다. 디지트 라인(115)은 전하 미러(미도시)와 전자적으로 연통될 수 있다. 메모리 셀(105)로부터 추출된 전하는 가상으로 접지될 수 있지만, 전하 미러는 제2 커패시터, 가령 증폭 커패시터로부터 전하를 동시에 추출할 수 있다. 이러한 스킴은 메모리 셀(105)로부터 전체 전하를 추출할 수 있다. 센스 구성요소(125)는 메모리 셀(105)의 저장된 상태를 결정하기 위하여, 증폭 커패시터의 결과로 나온 전압과 기준 전압(미도시)을 비교할 수 있다. 예를 들어, 증폭 커패시터가 기준 전압보다 더 높은 전압을 가지면, 센스 구성요소(125)는 메모리 셀(105) 내에 저장된 상태가 논리 0이었다고 결정할 수 있고, 그 역도 마찬가지이다. 센스 구성요소(125)는, 래칭이라고 할 수 있는 신호의 차이를 검출하고 증폭하기 위해, 다양한 트랜지스터나 증폭기를 포함할 수 있다. 그리고 나서, 메모리 셀(105)의 검출된 논리 상태는 컬럼 디코더(130)를 통해 출력(135)으로서 출력될 수 있다.
메모리 셀(105)은 관련 워드 라인(110)과 디지트 라인(115)을 활성화시킴에 의해 설정 또는 라이트될 수 있다. 상기에서 논의된 바와 같이, 워드 라인(110)을 활성화시키는 것은 메모리 셀(105)의 대응되는 로우를 이들 각각의 디지트 라인(115)에 전기적으로 연결한다. 워드 라인(110)이 활성화되는 동안 관련 디지트 라인(115)을 제어함에 의해, 메모리 셀(105)은 라이트될 수 있는데, 즉, 논리 값이 메모리 셀(105)에 저장될 수 있다. 컬럼 디코더(130)는 메모리 셀(105)에 라이트될 데이터, 가령, 입력(135)을 수용할 수 있다. 강유전성 메모리 셀(105)은 전압을 강유전성 커패시터에 걸쳐 인가함에 의해 라이트될 수 있다. 이러한 프로세스는 이하에서 좀 더 자세히 논의된다.
일부 예시에서, 메모리 셀(105)을 센싱하는 것은 그 원래 저장된 논리 상태를 퇴화시키거나 파괴될 수 있고, 라이트-백 동작은 원래의 논리 상태를 재프로그램하기 위해 수행될 수 있다. 일부 예시에서, 전하 미러는 라이트-백 동작 동안에 메모리 셀(105)로부터 전기적으로 분리될 수 있고, 센스 구성요소(125) 출력은 스위치를 폐쇄함에 의해 디지트 라인(115)에 전기적으로 연결될 수 있다. 이는 이하에서 좀 더 자세히 논의된다.
DRAM과 같은 어떤 메모리 아키텍쳐는, 외부 전력 소스에 의해 주기적으로 리프레쉬되지 않으면, 시간에 따라 저장된 상태를 손실할 수 있다. 예를 들어, 충전된 커패시터는 누설 전류를 통해 시간이 지남에 따라 방전될 수 있어서, 저장된 정보의 손실을 야기할 수 있다. 이들 소위 휘발성 메모리 디바이스의 리프레쉬율은, 가령, DRAM 어레이에 대해 초당 열번의 리프레쉬 동작과 같이, 비교적 높을 수 있는데, 이는 현저한 전력 손실을 야기할 수 있다. 메모리 어레이가 더 크다면, 증가된 전력 소비는, 특히 배터리와 같은 유한한 전력 소스에 의존하는 모바일 디바이스에 대해 메모리 어레이의 활용이나 동작을 방해할 수 있다(가령, 전력 공급, 열 발생, 물질 제한 등). 이하에서 논의되는 바와 같이, 강유전성 메모리 셀(105)은 다른 메모리 아키텍쳐에 비해 개선된 성능을 야기할 수 있는 바람직한 특성을 가질 수 있다. 전하 미러 센싱 스킴은 메모리 셀(105)의 전체 또는 실질적으로 전체 전하를 추출할 수 있고, 이는 메모리 셀(105)의 크기 감소시키고, 이들의 신뢰성 증가를 더욱 가능하게 할 수 있다.
메모리 컨트롤러(140)는 가령, 로우 디코더(120), 컬럼 디코더(130) 및 센스 구성요소(125)와 같은 다양한 구성요소를 통해 메모리 셀(105)의 동작(가령, 리드, 라이트, 다시-라이트(re-write), 리프레쉬 등)을 제어할 수 있다. 메모리 컨트롤러(140)는 원하는 워드 라인(110)과 디지트 라인(115)을 활성화시키기 위해, 로우 및 컬럼 어드레스 신호를 생성할 수 있다. 또한, 메모리 컨트롤러(140)는, 가령, 전하 미러를 활성화시키거나 라이트-백 스위치를 폐쇄함에 의해, 메모리 어레이(100)의 동작 동안에 사용되는 다양한 전압 전위를 생성하고 제어할 수 있다. 일반적으로, 본원에서 논의되는 인가된 전압의 진폭, 형상 또는 구간은 조절되거나 가변될 수 있고, 메모리 어레이(100)를 작동시키기 위한 다양한 동작에 대해 상이할 수 있다. 어구나, 메모리 어레이(100) 내의 하나, 복수 또는 전부의 메모리 셀(105)은 동시에 액세스될 수 있는데, 가령, 메모리 어레이(100)의 복수 또는 전부의 셀은, 모든 메모리 셀(105) 또는 한 그룹의 메모리 셀(105)이 하나의 논리 상태로 설정되는 리셋 동작 동안에 동시에 액세스될 수 있다.
도 2는 본 개시물의 다양한 실시예에 따른 메모리 셀(105)을 포함하고, 강유전성 메모리를 위한 전하 미러-기반 센싱 스킴을 지원하는 예시적인 회로(200)를 나타낸다. 회로(200)는 메모리 셀(105-a), 워드 라인(110-a), 디지트 라인(115-a) 및 센스 구성요소(125-a)를 포함하는데, 이는 도 1을 참조하여 기술된 바와 같이, 각각 메모리 셀(105), 워드 라인(110), 디지트 라인(115) 및 센스 구성요소(125)의 예시일 수 있다. 메모리 셀(105-a)은, 제1 플레이트인 셀 플레이트(230) 및 제2 플레이트인 셀 바텀(215)을 가진 커패시터(205)와 같은 논리 저장 구성요소를 포함할 수 있다. 셀 플레이트(230) 및 셀 바텀(215)은 이들 사이에 위치된 강유전성 물질을 통해 커패시티브적으로 연결될 수 있다. 셀 플레이트(230) 및 셀 바텀(215)의 배향은 메모리 셀(105-a)의 동작을 변경함 없이 플립될 수 있다. 또한, 회로(200)는 선택 구성요소(220) 및 기준(225)신호를 포함한다. 도 2의 예시에서, 셀 플레이트(230)는 플레이트 라인(210)을 통해 액세스될 수 있고, 셀 바텀(215)은 디지트 라인(115-a)을 통해 액세스될 수 있다. 상기에서 기술된 바와 같이, 다양한 상태는 커패시터(205)를 충전 또는 방전함에 의해 저장될 수 있다.
커패시터(205)의 저장된 상태는 회로(200) 내에 표현된 다양한 요소를 작동시킴에 의해 리드 또는 센싱될 수 있다. 커패시터(205)는 디지트 라인(115-a)과 전자적으로 연통될 수 있다. 예를 들어, 선택 구성요소(220)가 비활성화될 때, 커패시터(205)는 디지트 라인(115-a)으로부터 분리될 수 있고, 선택 구성요소(220)가 활성화될 때, 커패시터(205)는 디지트 라인(115-a)에 연결될 수 있다. 선택 구성요소(220)를 활성화시키는 것은 메모리 셀(105-a)을 선택하는 것이라 할 수 있다. 일부 경우에, 선택 구성요소(220)는 트랜지스터이고, 그 동작은, 전압 크기가 트랜지스터의 스레숄드(threshold) 크기보다 크다면, 트랜지스터 게이트에 전압을 인가함에 의해 제어된다. 워드 라인(110-a)은 선택 구성요소(220)를 활성화시킬 수 있는데, 가령, 워드 라인(110-a)에 인가된 전압은, 커패시터(205)를 디지트 라인(115-a)에 연결하는 트랜지스터 게이트에 인가된다. 대안적인 실시예에서, 선택 구성요소(220)와 커패시터(205)의 위치는 바뀌어질 수 있어서, 선택 구성요소(220)가 플레이트 라인(210)과 셀 플레이트(230) 사이에 연결되어서, 커패시터(205)가 디지트 라인(115-a)과 선택 구성요소(220)의 다른 단자 사이에 있도록 한다. 본 실시예에서, 선택 구성요소(220)는 커패시터(205)를 통해 디지트 라인(115-a)과 전자적으로 연통이 유지될 수 있다. 이러한 구성은 리드 동작과 라이트 동작을 위해 대안적인 타이밍과 바이어싱과 관련될 수 있다.
커패시터(205)의 플레이트들 간의 강유전성 물질 때문에, 그리고 이하에 좀 더 상세히 논의되는 바와 같이, 커패시터(205)는 디지트 라인(115-a)에 연결되면 방전되지 않을 수 있다. 하나의 스킴에서, 강유전성 커패시터(205)에 의해 저장된 논리 상태를 센싱하기 위해, 워드 라인(110-a)은 메모리 셀(105-a)을 선택하기 위해 바이어스될 수 있고, 전압은 플레이트 라인(210)에 인가될 수 있다. 일부 경우에, 디지트 라인(115-a)은 전하 미러(미도시)를 통해 가상 접지에 연결된다. 플레이트 라인(210)을 바이어싱하는 것은 커패시터(205)에 걸친 전압 차이(가령, 플레이트 라인(210) 전압 빼기 디지트 라인(115-a) 전압)을 야기할 수 있다. 전압 차이에 응답하여, 전하는, 추출된 전하를 증폭 커패시터로 미러링하는 전하 미러를 통해, 흐를 수 있다. 추출된 전하의 크기는 커패시터(205)의 초기 상태, 가령, 초기 상태가 논리 1 또는 논리 0으로 저장되는지 여부에 의존할 수 있다. 셀 플레이트(230)으로의 전압을 가변함에 의해 메모리 셀(105-a)의 동작은 "셀 플레이트를 움직이는 것(moving cell plate)"이라고 할 수 있다.
센스 구성요소(125-a)는 레칭이라고 할 수 있는, 신호들의 차이를 검출하고 증폭하기 위해, 다양한 트랜지스터나 증폭기를 포함할 수 있다. 센스 구성요소(125-a)는 증폭 커패시터의 전압을 수신하고, 기준 전압일 수 있는 기준(225)신호와 비교하는 센스 증폭기를 포함할 수 있다. 센스 증폭기 출력은 비교에 기초하여, 더 높은(가령, 양성) 또는 더 낮은(가령, 음성 또는 접지) 공급 전압으로 구동될 수 있다. 예를 들어, 증폭 커패시터가 기준(225)신호보다 더 높은 전압을 가진다면, 센스 증폭기 출력은 양성 공급 전압으로 구동될 수 있다. 일부 경우에, 센스 증폭기는 증폭 커패시터를 공급 전압으로 추가적으로 구동할 수 있다. 그리고 나서, 센스 구성요소(125-a)는 센스 증폭기의 출력 및/또는 증폭 커패시터의 전압을 래칭할 수 있고, 이는 메모리 셀(105-a) 내에 저장된 상태, 가령, 논리 0을 결정하는데 사용될 수 있다. 대안적으로, 증폭 커패시터가 기준(225)신호보다 더 낮은 전압을 가진다면, 센스 구성요소(125-a)의 출력은 음성 또는 접지 전압으로 구동될 수 있다. 마찬가지로, 센스 구성요소(125-a)는 센스 증폭기 출력을 래치하여, 메모리 셀(105-a) 내에 저장된 상태, 가령, 논리 1을 결정할 수 있다. 그리고 나서, 메모리 셀(105-a)의 래치된 논리 상태는 가령, 도 1을 참조하여, 컬럼 디코더(130)를 통해 출력(135)으로서 출력될 수 있다.
메모리 셀(105-a)을 라이트하기 위해, 전압은 커패시터(205)에 걸쳐 인가될 수 있다. 다양한 방법이 사용될 수 있다. 하나의 예시에서, 선택 구성요소(220)는, 커패시터(205)를 디지트 라인(115-a)에 전기적으로 연결하기 위해, 워드 라인(110-a)을 통해 활성화될 수 있다. 전압은, 셀 플레이트(230)(플레이트 라인(210)을 통해)와 셀 바텀(215)(디지트 라인(115-a)을 통해)의 전압을 제어함에 의해, 커패시터(205)에 걸쳐 인가될 수 있다. 논리 0을 라이트하기 위해, 셀 플레이트(230)는 하이를 가질 수 있고, 즉, 양성 전압이 플레이트 라인(210)에 인가될 수 있고, 셀 바텀(215)은 로우를 가질 수 있는데, 가령, 가상으로 접지하거나, 음성 전압을 디지트 라인(115-a)에 인가한다. 셀 플레이트(230)가 로우를 가지고, 셀 바텀(215)이 하이를 가지는, 반대의 프로세스가 논리 1을 라이트하기 위해 수행된다.
도 3a 및 도 3b는 본 개시물의 다양한 실시예에 따른 강유전성 메모리를 위한 전하 미러-기반 센싱 스킴을 지원하는 메모리셀을 위한 히스테리시스 곡선(300-a)(도 3a) 및 (300-b)(도 3b)을 가진 비선형 전기 특성의 예시를 나타낸다. 히스테리시스 곡선(300-a 및 300-b)은 예시적인 강유전성 메모리 셀 라이팅 프로세스와 리딩 프로세스를 각각 나타낸다. 히스테리시스 곡선(300)은 전압 차이(V)의 함수로서, 강유전성 커패시터(가령, 도 2의 커패시터(205)) 상에 저장된 전하(Q)를 나타낸다.
강유전성 물질은 자발적인 전기 분극이 특징인데, 즉, 이는, 전기장이 없는 경우 영이 아닌 전기 분극을 유지시킨다. 예시적인 강유전성 물질은 바륨티타네이트(BaTiO3), 납 티타네이트(PbTiO3), 납 지르코늄 티타네이트(PZT) 및 스트론튬 비스무스 탄탈레이트(SBT)를 포함한다. 본원에서 기술된 강유전성 커패시터는 이들 또는 다른 강유전성 물질을 포함할 수 있다. 강유전성 커패시터 내의 전기 분극은 강유전성 물질의 표면에 순전하를 야기하고, 커패시터 단자를 통해 반대 전하를 이끈다. 그러므로, 전하는 강유전성 물질과 커패시터 단자의 인터페이스에 저장된다. 전기 분극이 비교적 긴 시간 동안, 심지어 무기한 동안, 외부적으로 인가된 전기장이 없어도 유지될 수 있기 때문에, 전하 누설은 가령, DRAM 어레이에서 사용되는 커패시터와 비교할 때, 현저히 감소될 수 있다. 이는 어떤 DRAM 아키텍쳐에 대해 상기 기술된 바와 같이, 리프레쉬 동작을 수행하기 위한 필요성을 감소시킬 수 있다.
히스테리시스 곡선(300)은 커패시터의 하나의 단자의 관점으로부터 이해될 수 있다. 예를 들어, 강유전성 물질이 음의 분극을 가진다면, 양성 전하는 단자에 축적된다. 마찬가지로, 강유전성 물질이 양성 분극을 가진다면, 음의 전하가 단자에 축적된다. 추가적으로, 히스테리시스 곡선(300) 내의 전압은 커패시터에 걸친 전압 차이를 나타내고, 방향성이라는 것을 이해해야 한다. 예를 들어, 양성 전압을 당해 단자(가령, 셀 플레이트(230))에 인가하고, 제2 단자(가령, 셀 바텀(215))를 접지(또는 대략적으로 영 볼트(0V))로 유지함에 의해, 양성 전압이 실현될 수 있다. 당해 단자를 접지로 유지시키고, 양성 전압을 제2 단자에 인가함에 의해, 음의 전압이 인가될 수 있어서, 즉, 양성 전압이 당해 단자를 음으로 분극하기 위해 인가될 수 있다. 마찬가지로, 두 개의 양성 전압, 두 개의 음의 전압 또는 양성 전압과 음의 전압의 조합이 적절한 커패시터 단자에 인가되어서, 히스테리시스 곡선(300)에 도시된 전압 차이를 생성할 수 있다. 어떤 예시에서, 메모리 어레이는 메모리 어레이의 동작 동안에 양성 전압만 사용할 수 있다.
히스테리시스 곡선(300-a)에 도시된 바와 같이, 강유전성 물질은 영 전압 차이를 가진 양 또는 음의 분극을 유지할 수 있어서, 두 개의 가능한 하전된 상태, 전하 상태(305)와 전하 상태(310)를 야기할 수 있다. 도 3의 예시에 따르면, 전하 상태(305)는 논리 0 을 나타내고, 전하 상태(310)는 논리 1(각각의 전하 상태의 논리 값은 이해도의 손실 없이 가역적일 수 있음)을 나타낸다.
논리 0 또는 1은 강유전성 물질의 전기 분극, 그래서 전압을 인가함에 의해, 커패시터 단자의 전하를 제어함에 의해, 메모리 셀에 라이트될 수 있다. 예를 들어, 커패시터에 걸쳐 순 양성 전압(315)을 인가하는 것은, 전하 상태(305-a)가 도달될 때까지, 전하 축적을 야기한다. 전압(315)을 제거하면, 전하 상태(305-a)가 0 볼트에서 전하 상태(305)에 도달할 때까지, 그것은 경로(320)를 따른다. 마찬가지로, 전하 상태(310)는 전하 상태(310-a)를 야기하는 순 음의 전압(325)을 인가함에 의해 라이트된다. 음의 전압(325)을 제거한 이후에, 전하 상태(310-a)는 0 볼트에서 전하 상태(310)에 도달할 때가지, 그것은 경로(330)를 따른다. 또한, 전하 상태(305 및 310)는 잔류 분극(Pr) 값, 즉, 외부 바이어스(가령, 전압)을 제거하면, 남는 분극 - 그러므로 각각의 전하 - 이라고 한다. 보자(coercive) 전압은 전하(또는 분극)가 영인 전압이다.
강유전성 커패시터의 저장된 상태를 리드 또는 센스하기 위해, 전압은 커패시터에 걸쳐 인가될 수 있다. 이에 대응하여, 저장된 전하(Q)는 변하고, 변화의 정도는 초기 전하 상태에 의존하는데, 즉, 최종 전하(Q)는 전하 상태(305-b 또는 310-b)가 초기에 저장되었는지에 의존한다. 예를 들어, 히스테리시스 곡선(300-b)은 두 개의 가능한 저장된 전하 상태(305-b 및 310-b)를 나타낸다. 도 2를 참조하여 논의된 바와 같이, 전압(335)은 커패시터에 걸쳐 인가될 수 있다. 양성 전압으로 도시되더라도, 전압(335)은 음일 수 있다. 전압(335)에 응답하여, 전하 상태(305-b)는 경로(340)를 따를 수 있다. 마찬가지로, 전하 상태(310-b)가 초기에 저장된다면, 그것은 경로(345)를 따른다. 전하 상태(305-c)와 전하 상태(310-c)의 최종 위치는, 구체적인 센싱 스킴과 회로를 포함하는 복수의 인자에 의존한다. 예를 들어, 전하 상태(305-c 및 310-c)는 전압(355)에서 히스테리시스 곡선 상에 함께 위치될 수 있다(도 3에서 간결성을 위해, 이들이 떨어져 도시됨에도 불구하고). 그러므로, 유전성 커패시터의 전하의 변화는 초기 논리 상태에 의존한다. 즉, 전하 상태(305-b 및 305-c) 간의 전하 차이는 전하 상태(310-b 및 310-c) 간의 차이보다 작다. 전하 미러 때문에, 전하의 변화는 센싱을 위해 사용되는 증폭 커패시터에 대해 (배수적(multiplicative) 인자로)에 미러링된다.
이러한 센싱 스킴은 메모리 셀을 센싱하기 위해 논리 상태들 간의 전체 전하 차이를 사용할 수 있다. 예를 들어, 메모리 셀(Qlinear)의 선형 전하 변경이라고 할 수 있는 논리 0에 대한 전하의 변화는, 양(quantity)(전하 상태(305-c) - 전하 상태(305-b))과 동일할 수 있다. 논리 1에 대한 전하의 변화(QNL)는 양(전하 상태(310-c) - 전하 상태(310-b))과 동일할 수 있다. 전하 상태(305-c 및 310-c)가 함께 위치될 때(즉, 값이 동일할 때), 센싱을 위해 사용되는 순 전하는 QNL - Qlinear = (전하 상태(305-b) - 전하 상태(310-b))이고, 이는 잔여 분극 전하의 두 배(2QPr)와 동일하다.
인가된 전압인 전압(335) 및 결과로 나온 셀 전압인 전압(355) 간의 차이는 트랜지스터의 스레숄드 전압과 동일할 수 있다. 예를 들어, 플레이트 라인 전압은 메모리 셀의 바이어스 능력에 대하여 부스트될 수 있고, 이는 전압(355)로 표현될 수 있다. 부스트된 플레이트 전압은 전하 미러 내의 트랜지스터를 활성화를 처리할 수 있다. 즉, 인가된 전압(335)의 일부는 전하 미러의 트랜지스터를 활성화시키는데 사용될 수 있고, 메모리 셀로부터 전체 전하를 추출하기 위해, 인가된 전압(335)은 전하 미러 트랜지스터에 걸쳐 스레숄드 전압 강하를 수용하기 위해 부스트될 수 있다.
상기에서 논의된 바와 같이, 강유전성 커패시터를 사용하지 않는 메모리 셀을 리드하는 것은 저장된 논리 상태를 퇴화 또는 파괴할 수 있다. 그러나, 강유전성 메모리 셀은 리드 동작 이후에, 초기 논리 상태를 유지할 수 있다. 예를 들어, 전하 상태(305-b)가 저장되면, 전하 상태는 리드 동작 동안에 전하 상태(305-c)로의 경로(340)를 따를 수 있고, 전압(335)을 제거한 이후, 전하 상태는 반대 방향으로 경로(340)를 따름에 의해 초기 전하 상태(305-b)로 회귀할 수 있다.
도 4는 본 개시물의 다양한 실시예에 따른 메모리 셀(105)을 포함하고, 강유전성 메모리를 위한 전하 미러-기반 센싱 스킴을 지원하는 예시적인 회로(400)이다. 회로(400)는 메모리 셀(105-b) 및 센스 구성요소(125-b)를 포함하는데, 이는 도 1 및 2를 참조하여 메모리 셀(105) 및 센스 구성요소(125)의 예시일 수 있다. 또한, 회로(400)는 기준(225-a)신호를 포함하는데, 이는 도 2를 참조하여 기준(225)의 예시일 수 있다. 또한, 회로(400)는 전하 미러(405), 증폭 커패시터(410) 및 가상 접지(415 및 415-a)를 포함한다.
메모리 셀(105-b)의 센싱 동작 동안에, 전하는 전하 미러(405)를 통해, 메모리 셀(105-b)로부터 가상 접지(415)로 흐를 수 있다(전하 흐름(420)에 의해 표현됨). 전하 흐름(420)에 응답하여, 전하 미러(405)는 전하가 전하 미러(405)를 통해 증폭 커패시터(410)로부터 가상 접지(415-a)로 흐를 수 있도록 할 수 있다(전하 흐름(425)에 의해 표현됨). 예를 들어, 센싱 동작 이전에, 그리고 센싱 동안에, 초기 전하는 증폭 커패시터(410) 내에 저장될 수 있고, 전하 미러(405)는 증폭 커패시터(410)로부터 전하를 추출한다. 일부 경우에, 전하는 반대 방향으로 흐를 수 있다.
상기에서 논의된 바와 같이, 메모리 셀(105-b)로부터 추출된 전하의 양은 메모리 셀의 저장된 논리 상태에 의존할 수 있다. 그 결과, 증폭 커패시터(410)로부터 추출된 전하의 양은 메모리 셀(105-b)의 저장된 논리 상태에 의존할 수 있다. 그러므로, 증폭 커패시터(410)의 전압은 두 개의 값 중 하나일 수 있다. 센스 구성요소(125-b)는 증폭 커패시터(410)의 전압과 기준 값, 가령, 기준(225-a)전압을 비교할 수 있어서, 메모리 셀(105-b)의 저장된 논리 상태를 결정할 수 있다.
그러므로, 회로(400)는 강유전성 메모리 셀(105-b), 강유전성 메모리 셀(105-b)과 전자적으로 연통하는 전하 미러(405) 및 전하 미러(405)와 전자적으로 연통하는 증폭 커패시터(410)를 포함할 수 있다. 메모리 셀(105-b)은 센싱 동작을 위해 선택될 수 있고, 메모리 셀(105-b) 내에 저장된 전하의 적어도 일부는 메모리 셀(105-b)을 선택하는 것에 기초하여, 전하 미러(405)를 통해 추출될 수 있다. 증폭 커패시터(410) 내에 저장된 전하의 일부는 메모리 셀(105-b) 내에 저장된 전하의 일부의 추출에 기초하여, 전하 미러(405)를 통해 추출될 수 있다. 센스 구성요소(125-b)는 증폭 커패시터(410)의 전압과 기준(225-a)전압을 비교할 수 있는데, 증폭 커패시터(410)의 전압은 증폭 커패시터(410)로부터 추출된 전하의 일부에 기초한다.
도 5는 본 개시물의 다양한 실시예에 따른 강유전성 메모리를 위한 전하 미러-기반 센싱 스킴을 지원하는 예시적인 회로(500)이다. 회로(500)는 메모리 셀(105-c), 워드 라인(110-b), 디지트 라인(115-b) 및 센스 구성요소(125-c)를 포함하는데, 이는 도 1, 2 또는 4를 참조하여, 메모리 셀(105), 워드 라인(110), 디지트 라인(115) 및 센스 구성요소(125)의 예시일 수 있다. 또한, 회로(500)는 커패시터(205-a), 플레이트 라인(210-a), 선택 구성요소(220-a) 및 기준(225-b)전압을 포함하는데, 이는 도 2 또는 4를 참조하여, 커패시터(205), 플레이트 라인(210), 선택 구성요소(220) 및 기준(225)의 예시일 수 있다. 또한, 회로(500)는 전하 미러(405-a), 증폭 커패시터(410-a) 및 가상 접지(415-b 및 415-c)를 포함하는데, 이는 도 4를 참조하여, 전하 미러(405), 증폭 커패시터(410) 및 가상 접지(415)의 예시일 수 있다. 증폭 커패시터(410-a)는 유전성 커패시터 또는 전도성 라인(585)과 관련된 기생 커패시턴스일 수 있다.
강유전성 메모리 셀(105)일 수 있는 메모리 셀(105-c)은 전하 미러(405-a)와 전자적으로 연통될 수 있고, 증폭 커패시터(410-a)는 전하 미러(405-a)와 전자적으로 연통될 수 있다. 전하 미러(405-a)는 회로(500)의 일 측에서 다른 측으로 전하 흐름을 미러링하도록 구성된 다양한 트랜지스터를 포함할 수 있다. 전하 미러(405-a)는 전도성 라인(520 및 525)는 물론 트랜지스터(505 및 510)를 포함한다. 트랜지스터(505)는 그 트랜지스터의 게이트를 트랜지스터(510)와 공유할 수 있는데, 즉, 트랜지스터들(505 및 510)의 게이트들은 서로 전자적으로 연통될 수 있다. 그러므로, 전하 미러(405-a)는 제1 트랜지스터 및 제2 트랜지스터를 포함할 수 있는데, 제1 트랜지스터의 게이트 및 제2 트랜지스터의 게이트는 공통으로 연결된다.
또한, 트랜지스터들(505 및 510)의 공유된 게이트들은 트랜지스터(505)의 제1 단자와 전자적으로 연통될 수 있는데, 이는 전도성 라인(525)을 통해 디지트 라인(115-c)와 전자적으로 연통된다. 즉, 제1 트랜지스터의 제1 단자는 메모리 셀(105-c)과 전자적으로 연통될 수 있고, 제1 트랜지스터의 제1 단자는 제1 트랜지스터의 게이트와 전자적으로 연통될 수 있다. 트랜지스터(505)의 제2 단자는 가상 접지(415-b)와 전자적으로 연통될 수 있는데, 즉, 제1 트랜지스터의 제2 단자는 가상 접지와 전자적으로 연통될 수 있다. 트랜지스터(510)는 전도성 라인(585)을 통해 가상 접지(415-c)와 증폭 커패시터(410-a)와 전자적으로 연통될 수 있다. 예를 들어, 제2 트랜지스터의 제1 단자는 증폭 커패시터(410-a)와 전자적으로 연통될 수 있고, 제2 트랜지스터의 제2 단자는 가상 접지(415-c)와 전자적으로 연통될 수 있다.
도 5의 예시에서, 전하 미러(405-a)는 미러비(530)을 가지는데, 이는 전하 미러(405-a)에 의해 미러링되는 전하의 양에 영향을 주는 비례 인자이다. 예를 들어, 증폭 커패시터(410-a)로부터 추출된 전하는, 메모리 셀(105-c)로부터 추출된 전하에 미러비(530)를 곱한 것과 동일할 수 있다. 미러비는 트랜지스터들(505 및 510)의 채널 폭의 비율일 수 있다. 다시 말해, 전하 미러(405-a)의 미러비(530)는 제1 트랜지스터와 제2 트랜지스터의 채널 폭 비에 기초할 수 있다. 예를 들어, 트랜지스터(505)는 채널 폭(M)을 가질 수 있고, 트랜지스터(510)는 채널 폭(N)을 가질 수 있으며, 미러비는 M:N 일 수 잇다. 트랜지스터 채널 폭을 가변함에 의해, 미러비(530)는 이에 따라 최적화될 수 있다. 일부 경우에, 미러비(530)는 2:1 일 수 있다.
언급된 바와 같이, 트랜지스터(505)의 제1 단자는 디지트 라인(115-b)을 통해 메모리 셀(105-c)과 전자적으로 연통될 수 있다. 일부 경우에, 리드 분리 디바이스(550)(가령, 스위치나 트랜지스터)는 디지트 라인(115-b)과 직렬일 수 있고, 메모리 셀(105-c)과 트랜지스터(505) 사이에 위치될 수 있다. 즉, 제1 분리 디바이스는 강유전성 메모리 셀(105-c)과 전하 미러(405-a) 사이에 위치되고, 전자적으로 연통될 수 있다. 센스 동작 동안에, 리드 분리 스위치는 메모리 셀(105-c)을 전하 미러(405-a)에 전기적으로 연결하기 위해 폐쇄될 수 있다. 일부 예시에서, 리드 분리 디바이스(550)는 트랜지스터이다. 예를 들어, 리드 분리 디바이스는 n-타입 트랜지스터이고, 트랜지스터의 스레숄드 전압 이상의 크기를 가진 양성 전압을 인가함에 의해 폐쇄될 수 있다. 일부 예시에서, 리드 분리 디바이스(550)는 메모리 컨트롤러(140) 또는 로우 어드레스를 수신하는 로우 디코더(120)에 기초하여 폐쇄될 수 있다.
일부 예시에서, 전하 미러(405-a)는 트랜지스터(515)도 포함하는데, 이는 트랜지스터(510)와 센스 구성요소(125-c) 사이에 위치되고, 전자적으로 연통될 수 있다. 그러므로, 트랜지스터(515)는 센스 구성요소(125-c)와 전하 미러(405-a) 사이에 위치되고, 전자적으로 연통되는 제2 분리 디바이스일 수 있다. 트랜지스터(515)는 트랜지스터들(505 및 510)에 걸친 전압 강하(트랜지스터의 소스와 드레인에 걸친 전압 강하, Vds)들 간의 차이를 제한하는 캐스코드 디바이스로서 기능할 수 있다. 예를 들어, 미러 정확성은 메모리 셀(105-c)의 전체 잔여 분극 전하 아치를 추출하는데 중요할 수 있다. 캐스코드 디바이스(515)는 트랜지스터(510) 상에 최대치(Vds)를 제한함에 의해, 각각의 트랜지스터의 Vds 사이의 차이를 감소시켜서, 전하 미러 오차가 최소로 된다. 그러므로, 캐스코드 디바이스(515)는 제2 분리 디바이스일 수 있고, 전하 미러(405-a)의 트랜지스터일 수 있다. 미러 측(증폭 커패시터(410-a) 측)에 위치된 캐스코드 디바이스(515) 및 소스 측(메모리 셀(105-c) 측)의 리드 분리 디바이스(550)를 사용하여, 전하 미러(405-a)는 모든 메모리 셀 동작(가령, 센스, 라이트 백 및 프로그램) 동안에, 낮은 전압을 볼 수 있다. 가령, 얇은 옥사이드 디바이스와 같은 높은 매칭 정확성 트랜지스터가 미러 정확성을 더욱 개선하기 위해 사용될 수 있다.
전하 미러(405-a)는 전도성 라인(585)을 통해 센스 구성요소(125-c)와 전자적으로 연통될 수 있다. 증폭 커패시터(410-a) 및 프리차지 스위치(535)는 전도성 라인(585)과 전자적으로 연통될 수 있다. 프리차지 스위치(535)는 전압 소스와 전자적으로 연통될 수 있고, 센싱 동작 동안에 증폭 커패시터(410-a)를 충전하기 위해 작동될 수 있다. 예를 들어, 증폭 커패시터(410-a)는, 메모리 셀(105-c)이 선택되기 전에, 프리차지 스위치(535)를 폐쇄함에 의해, 초기 전압(Vint)으로 충전될 수 있다. 일부 경우에, 프리차지 스위치(535)는 가령, n-타입 트랜지스터와 같은 트랜지스터일 수 있다.
초기에, 가령 센싱 동안에, 전압은 플레이트 라인(210-a)을 사용하여 셀 플레이트에 인가될 수 있다. 워드 라인(110-b)은 오프될 수 있고(즉, 선택 구성요소(220-a)가 비활성화되고 커패시터(205-a)가 디지트 라인(115-b)으로부터 분리될 수 있음), 디지트 라인(115-b)은 접지보다 더 높은 트랜지스터(505)의 스레숄드 전압(Vth)으로 바이어스된다. 플레이트 라인(210-a)의 전압은 도 3을 참조하여 논의된 바와 같이, 강유전성 커패시터(205-a)로부터 전체 전하를 추출하는데 필요한 전압에 대하여 부스트될 수 있다. 예를 들어, 플레이트 라인(210-a)의 전압은 최대 셀 바이어스 능력(Vcell)보다 더 높은 Vth 일 수 있어서,
Figure 112018131793614-pct00001
이다.
플레이트 전압을 인가한 이후에, 워드 라인(110-b)은 활성화될 수 있어서, 커패시터(205-a)를 디지트 라인(115-b)에 전기적으로 연결하기 위해, 선택 구성요소(220-a)에 전압을 인가할 수 있다. 메모리 셀(105-c)의 전하는 전하 미러(405-a)의 트랜지스터(505)를 통해 가상 접지(415-b)로 흐르고, 이는 메모리 셀(105-c)의 추출된 전하를 증폭 커패시터(410-a)로 미러링한다. 예를 들어, 증폭 커패시터(410-a)는 상기에서 기술된 바와 같이, 디지트 라인(115-b) 초기화 동안에, 양성 전력 공급 전압에 의해 초기에 충전될 수 있고, 전하 미러(405-a)는 증폭 커패시터(410-a)의 저장된 전하를 추출할 수 있다.
추출된 전하의 양은 메모리 셀(105-c)의 초기 분극 상태, 즉, 메모리 셀의 논리 상태에 의존한다. 상기에서 기술된 바와 같이, 메모리 셀(105-c)의 논리 상태가 리드 바이어스 조건과 동일한 전압 분극으로 초기화되면(가령, 도 3을 참조하여, 논리 0 및 양성 전압(335)), 증폭 커패시터(Q1)로부터 추출된 전하는,
Figure 112018131793614-pct00002
이고,
여기서, R은 미러비(530)이고, Qlinear는 도 3에서 기술된 바와 같이, 바이어싱 전압으로 메모리 셀(105-c)의 선형 전하 변화이다.
메모리 셀(105-c)이 리드 바이어스 조건과 반대의 전압 분극으로 초기화되면(가령, 도 3을 참조하여, 논리 1이고 양성 전압(335)), 증폭 커패시터로부터 추출된 전하는,
Figure 112018131793614-pct00003
,
여기서, Q2Pr은 두 개의 셀 상태 간의 잔여 분극 전하 차이이다(가령, 도 3을 참조하여 기술된 바와 같은, 양(전하 상태(305)-전하 상태(310))).
두 개의 셀 상태에 대한 증폭 커패시터에 의해 보여지는 전하 차이(Q)는,
Figure 112018131793614-pct00004
이다.
그러므로, 센싱 스킴은 두 개의 논리 상태 간에 전체(또는 거의 또는 실질적으로 전체) 전하 차이를 사용한다. 게다가, 차이는 미러비(530)에 의해 증폭될 수 있고, 이는 센싱 동작을 더욱 개선할 수 있다.
센싱 스킴은 전하를 싱크(sink)하기 위해 가상 접지(415-b 및 415-c)를 사용할 수 있는데, 일부 경우에, 음성 전력 공급부가 사용되지 않는데, 이는 다른 센싱 스킴과 대비될 수 있다. 증폭 커패시터(410-a)에서 발전된 신호(가령, 전압)는 센스 구성요소(125-c)에 의해 기준(가령, 기준(225-b)전압)과 비교되어서, 메모리 셀(105-c)의 저장된 논리 상태를 결정하고 출력한다.
일부 예시에서, 미러비(530)는 가장 좋은 리드 윈도우를 달성하기 위해, 증폭 커패시터의 커패시턴스(C)에 기초하여 선택될 수 있다. 이러한 리드 윈도우에 대한 미러비(RRW)는
Figure 112018131793614-pct00005
에 의해 주어질 수 있다.
기준(225-b)전압은 기준 스위치(545)를 통해 센스 구성요소(125-c)로 공급되 수 있다. 예를 들어, 기준 스위치(545)를 폐쇄함에 의해, 기준(225-b)전압은 센스 구성요소(125-c)에 연결될 수 있다. 그러므로, 기준 구성요소는 센스 구성요소(125-c)와 전자적으로 연통될 수 있는데, 기준 구성요소는 기준(225-b)와 같은 전압 소스와 전자적으로 연통되는 노드를 포함한다.
센스 구성요소(125-c)는 센스 구성요소 공급 전압(565) 및 센스 구성요소 접지(570)로 작동될 수 있는데, 이들 각각은 스위칭 구성요소를 통해 센스 구성요소(125-c)에 연결될 수 있다. 일부 예시에서, 센스 구성요소(125-c)는 다른 구성요소(580)와 전자적으로 연통될 수 있고, 이는 전하 미러(405), 메모리 셀(105) 또는 둘 다일 수 있다. 센스 구성요소(125-c)가 다른 구성요소(580) 내의 메모리 셀(105)의 센스 동작을 수행한다면, 기준 스위치(540)는 기준(225-b)전압을 센스 구성요소(125-c)로 공급할 수 있다.
증폭 커패시터(410-a)의 커패시턴스는 메모리 어레이 설계의 복수의 양태에 기초하여 설계될 수 있다. 일부 경우에, 커패시턴스는 약 펨토패러드(fF), 가령 14.5 fF일 수 있다. 일부 예시에서, 커패시턴스 값은, 초기 전하 - 가령, 프리차지 전압에 응답하여 증폭 커패시터(410-a)에 저장된 전하 - 가 반대 극성 메모리 셀(105)로부터 추출된 전하와 동일하도록 선택될 수 있다. 예를 들어, 증폭 커패시터(410-a)의 주어진 초기 값(Vint), 커패시턴스(C)는
Figure 112018131793614-pct00006
일 수 있고, Q2는 상기와 같이 정의된다. 이는 전체 전하를 센스할 수 있는 가장 작은 커패시턴스 값일 수 있다(즉, 두 개의 셀 논리 상태 간에 가장 큰 전압 차이를 생성함). 그러므로, 증폭 커패시터(410-a)의 커패시턴스는 강유전성 메모리 셀(105-c)로부터 추출된 전하, 전하 미러(405-c)의 미러비(530), 증폭 커패시터의 초기 전압(가령, 프리차지 스위치(535)에 연결된 전압) 또는 이들의 임의의 조합물에 기초할 수 있다.
증폭 커패시터(410-a)는 전용 유전성 커패시터에 의해, 또는 전도성 라인(585)의 기생 커패시턴스에 의해 실행될 수 있다. 기생 커패시턴스는 전도성 라인(585)의 치수(가령, 길이, 단면)를 포함하는 물리적 특징에 의존할 수 있다. 전도성 라인(585)의 라우팅은 구체적인 커패시턴스 값을 설계하는데 사용될 수 있는데, 가령, 무시할 수 없는 커패시턴스를 야기하는 길이를 가질 수 있다. 그러므로, 기생 커패시터는 전하 미러(405-a)와 센스 구성요소(125-c) 사이의 전도성 라인(585)의 기생 커패시턴스를 포함할 수 있다.
센스 동작이 메모리 셀(105-c)에 지장을 줄 수 있기 때문에, 초기 논리 상태는 센싱 이후에 라이트 백될 수 있다. 일부 경우에, 별도의 라이트 경로가 센스 구성요소(125-c)를 디지트 라인(115-b)에 연결하는데 사용될 수 있다. 도시되지 않더라도, 센스 구성요소(125-c)의 한 단자(가령, 노드(560))는 디지트 라인(115-b)과 전자적으로 연통될 수 있다. 라이트 분리 디바이스(555)(가령, 스위치나 트랜지스터)는 센스 구성요소(125-c)와 디지트 라인(115-b) 사이에 위치되고 전자적으로 연통될 수 있다. 그러므로, 전도성 경로는 센스 구성요소(125-c)와 디지트 라인(115-b) 사이에 위치될 수 있고, 메모리 셀(105-c)과 전자적으로 연통되며, 분리 디바이스는 디지트 라인(115-b)과 센스 구성요소(125-c) 사이의 전도성 경로 내에 위치될 수 있다. 라이트-백 동작 동안에, 라이트 분리 디바이스(555)는 센스 구성요소(125-c)의 출력을 디지트 라인(115-b)에 연결하기 위해 활성화될 수 있다. 일부 예시에서, 라이트 분리 디바이스(555)는 가령, n-타입 트랜지스터와 같은 트랜지스터일 수 있다.
라이트-백 동작 동안에, 플레이트 라인(210-a)에 인가된 전압은 부스트된 전압에서 라이트 전압(가령, 도 3을 참조하여 양성 전압(315))으로 낮아질 수 있다. 그리고 나서, 리드 분리 디바이스(550)는 전하 미러(405-a)로부터 메모리 셀(105-c)을 분리하기 위해, 턴오프될 수 있다. 라이트 분리 디바이스(555)는 센스 구성요소(125-c)로부터 메모리 셀(105-c)까지의 전도성 경로를 인에이블하기 위해 활성화될 수 있다. 일부 예시에서, 논리 0이 우선 라이트될 수 있다. 또는 플레이트 라인(210)은 논리 1을 라이트하기 위해, 접지로 바이어스될 수 있다. 이는 이하에서 좀 더 자세히 논의된다.
메모리 셀(105-c)은 복수의 메모리 셀(105) 중 하나 일 수 있다. 복수의 메모리 셀(105) 중 각각은 전하 미러(405-a)와 전자적으로 연통될 수 있다. 구체적인 메모리 셀(105)은 컬럼 스위치(575)를 통해 전하 미러(405-a)(및 그래서 센스 구성요소(125-c)로) 연결될 수 있다. 예를 들어, 컬럼 스위치(575)는 메모리 셀(105-c)과 전하 미러(405-a) 사이에 위치될 수 있다. 컬럼 스위치(575)는 각각의 메모리 셀(105)과 전하 미러(405-a) 사이에 위치될 수 있고, 가령, 컬럼 스위치(575-n)는 nth 메모리 셀(105)과 관련될 수 있다.
도 6은 본 개시물의 다양한 실시예에 따른 강유전성 메모리를 위한 전하 미러-기반 센싱 스킴의 예시적인 타이밍도(600)를 나타낸다. 타이밍도(600)는 도 5를 참조하여 회로(500)의 동작을 나타낼 수 있다. 이하에서 논의되는 바와 같이, 타이밍도(600)는 메모리 셀(105)에 대해 센스 동작을 수행하기 위해, 시간의 함수로서 다양한 전압을 나타낸다. 플레이트 라인 전압 및 워드 라인 전압(660)은 도 1, 2, 4 또는 5에 대하여, 각각 플레이트 라인(210) 및 워드 라인(110)에 인가된 전압의 예시일 수 있다. 디지트 라인 전압(650)은 메모리 셀(105)과 전자적으로 연통하는 디지트 라인(115)의 전압을 나타낼 수 있다. 증폭 커패시터 전압(655)은 도 4 및 5를 참조하여 증폭 커패시터(410)의 전압일 수 있다. 또한, 다양한 스위치의 상태 - 개방 또는 폐쇄 - 가 도 6에 도시된다.
단계(605)에서, 강유전성 메모리 셀(105)의 셀 플레이트는 충전될 수 있다. 리드 분리 스위치(635)는 폐쇄될 수 있고, 이는 전하 미러(405)를 메모리 셀(105)과 센스 구성요소(125)에 전기적으로 연결할 수 있다. 리드 분리 스위치(635)를 폐쇄하는 단계는 도 5를 참조하여, 리드 분리 디바이스(550)와 트랜지스터(515)에 전압을 인가하는 단계를 포함할 수 있는데, 여기서 전압은 리드 분리 디바이스(550) 및 트랜지스터(515)의 스레숄드 전압 이상이다.
또한 단계(605)에서, 플레이트 라인 전압(645)은 영이 아닌 값으로 증가될 수 있다. 일부 예시에서, 최종 플레이트 라인 전압(645)은 도 3 및 5를 참조하여 논의된 바와 같이, 셀 바이어스 전압 더하기 트랜지스터와 관련된 스레숄드 전압과 동일할 수 있다. 그러므로, 전압은 강유전성 메모리 셀(105)의 강유전성 커패시터(205)에 인가될 수 있는데, 여기서 강유전성 메모리 셀(105)은, 강유전성 커패시터(205)에 전압을 인가하는 단계 이후에, 선택될 수 있다(단계(610)). 일부 예시에서, 디지트 라인(115)이 메모리 셀(105)의 플레이트에 전기적으로 연결될 수 있기 때문에, 디지트 라인 전압(650)은 플레이트 라인 전압(645)에 응답하여 증가할 수 있다.
또한, 단계(605)는 증폭 커패시터(410)를 프리차지하는 단계를 포함할 수 있다. 예를 들어, 프리차지 스위치(625)는 폐쇄될 수 있는데, 이는 도 5를 참조하여 프리차지 스위치(535)를 폐쇄하는 것에 대응될 수 있다. 이는 전압 소스를 증폭 커패시터(410)에 전기적으로 연결할 수 있어서, 증폭 커패시터 전압(655)의 증가를 야기할 수 있다. 다시 말해, 전압은 증폭 커패시터(410)에 인가될 수 있는데, 여기서, 증폭 커패시터(410)에 저장된 전하는 증폭 커패시터(410)에 인가되는 전압에 기초할 수 있다. 일부 예시에서, 단계(605) 동안에, 디지트 라인 전압(650)은 도 5에서 논의되는 바와 같이, 트랜지스터 스레숄드 전압에서 안정시킬 수 있다.
단계(610)에서, 신호는 메모리 셀(105)의 저장된 논리 상태에 기초하여 증폭 커패시터(410)에서 발전될 수 있다. 프리차지 스위치(625)는 증폭 커패시터(410)를 프리차지 전압으로부터 전기적으로 분리시키기 위해 개방 상태에 있을 수 있다. 기준 스위치(630)는 센스 구성요소(125)로 기준 신호를 제공하기 위해, 폐쇄될 수 있다. 예를 들어, 도 5를 참조하여 기준 스위치(545)가 폐쇄될 수 있다.
또한, 단계(610)에서, 증가하는 워드 라인 전압(660)에 의해 도시된 바와 같이, 메모리 셀(105)과 전자적으로 연통되는 워드 라인(110)에 전압이 인가될 수 있다. 워드 라인 전압(660)은 메모리 셀(105)과 관련된 선택 구성요소(220)를 활성화시킬 수 있고, 메모리 셀(105)을 디지트 라인(115)에 전기적으로 연결할 수 있다. 이에 응답하여, 전하는 전하 미러(405)를 통해, 메모리 셀(105)의 커패시터(205)로부터 흐를 수 있다. 전하 미러(405) 때문에, 전하는 증폭 커패시터(410)로부터 추출된다. 그러므로, 강유전성 메모리 셀(105)는 센싱 동작을 위해 선택될 수 있고, 여기서, 강유전성 메모리 셀(105)은 전하 미러(405)를 통해 증폭 커패시터(410)와 전자적으로 연통되고, 강유전성 메모리 셀(105) 내에 저장된 전하의 적어도 일부는 강유전성 메모리 셀(105)을 선택하는 것에 기초하여, 전하 미러(405)를 통해 추출될 수 있다. 또한, 증폭 커패시터(410) 내에 저장된 전하의 적어도 일부는 강유전성 메모리 셀(105) 내에 저장된 전하의 일부를 추출하는 것에 기초하여, 전하 미러(405)를 통해 추출될 수 있다. 일부 예시에서, 강유전성 메모리 셀(105)은 증폭 커패시터(410)를 충전한 이후에, 선택될 수 있다.
추출된 전하의 양, 그래서 증폭 커패시터 전압(655)의 감소는 메모리 셀(105)의 저장된 논리 상태에 의존한다. 즉, 증폭 커패시터(410)로부터 추출된 전하의 일부는 강유전성 메모리 셀(105)의 논리 상태에 기초한다. 도 6에 도시된 바와 같이, 증폭 커패시터 전압(655)은, 논리 0이 저장될 때, 점선을 따른다. 논리 1이 저장되면, 증폭 커패시터 전압(655)은 관련된 실선을 따른다. 논리 1의 리드 동작(가령, 플레이트 충전)이 논리 0에 비해 전하의 더 큰 변화를 야기하기 때문에, 저장된 논리 1에 대한 증폭 커패시터(410)로부터 추출된 전하는 더 크고, 그래서 증폭 커패시터 전압(655)은 논리 0에 비해 더 낮은 전압으로 감소된다. 일부 예시에서, 증폭 커패시터(410)로부터 추출된 전하의 일부는 전하 미러(405)의 미러비(530)에 기초한다.
결과로 나온 디지트 라인 전압(650)도 도시된다. 실선은 논리 1에 대한 디지트 라인의 응답에 대응되고, 점선은 논리 0에 대한 디지트 라인의 응답을 도시한다. 디지트 라인 전압(650)의 증가는, 전하 미러(405)를 통해, 메모리 셀(105)로부터 가상 접지(415)로 이동하는 전하로부터 야기될 수 있다.
단계(615)에서 센스 구성요소(125)를 활성화시키는 단계 이전에, 기준 스위치(630)는, 센스 구성요소(125)로부터 기준 전압 소스를 분리시키기 위해, 개방될 수 있다. 단계(615) 동안에, 센스 구성요소(125)는 그것을 전압 소스와 가상 접지, 가령, 도 5를 참조하여, 센스 구성요소 공급 전압(565)와 센스 구성요소 접지(570)에 전기적으로 각각 연결함에 의해 활성화될 수 있다. 메모리 셀(105)의 논리 상태는 단계(615)에서 결정될 수 있다. 즉, 증폭 커패시터(410)의 전압은 기준(225)전압과 비교될 수 있는데, 여기서, 증폭 커패시터(410)의 전압은 증폭 커패시터(410)로부터 추출된 전하의 일부에 기초한다. 일부 경우에, 증폭 커패시터(410)의 전압을 기준(225)전압과 비교하는 단계는 센스 증폭기를 활성화시키는 단계를 포함한다.
센스 구성요소(125)가 활성화된 이후에, 플레이트 라인 전압(645)은 셀 바이어스 전압으로 감소될 수 있다. 일부 예시에서, 트랜지스터 스레숄드 전압과 동일한 양만큼 감소될 수 있다. 추가적으로, 리드 분리 스위치(635)는 개방될 수 있다. 이는 라이트-백 동작의 준비를 위해, 전하 미러(405)로부터 메모리 셀(105)을 전기적으로 분리시킬 수 있다. 다시 말해, 리드 분리 스위치(635)를 개방하는 것은 전하 미러(405)로부터 강유전성 메모리 셀(105)을 전기적으로 분리시킬 수 있다.
단계(620)에서, 검출된 논리 값은 메모리 셀(105)로 라이트 백될 수 있다. 즉, 라이트-백 동작은, 증폭 커패시터(410)의 전압을 기준(225)전압과 비교하는 것에 기초하여, 강유전성 메모리 셀(105)에 수행될 수 있다. 라이트 분리 스위치(640)가 폐쇄될 수 있는데, 가령, 라이트 분리 디바이스(555)가 활성화될 수 있어서, 전도성 경로는 센스 구성요소(125)의 출력과 메모리 셀(105) 사이에서 생성된다. 분리 디바이스(555)가 트랜지스터인 경우에, 이는 그것의 스레숄드 전압 이상인 분리 디바이스(555)에 전압을 인가하는 것을 포함할 수 있다. 일부 예시에서, 라이트 분리 스위치(640)를 폐쇄하는 것은 도 5를 참조하여 노드(560)를 전기적으로 연결할 수 있다.
라이트-백 동작 동안에, 디지트 라인(115)은 센스 구성요소(125)의 출력 전압으로 바이어스될 수 있는데(가령, 도 5를 참조한 노드(560)), 즉, 논리 1이 검출되었다면, 디지트 라인 전압(650)은 하이(실선)로 취해지고, 논리 0이 검출되었다면, 디지트 라인 전압(650)은 로우(점선)로 취해진다. 도 3을 참조하여 논의된 바와 같이, 논리 1은 메모리 셀(105)에 음성 전압을 인가함에 의해, 라이트될 수 있다. 단계(620)에서 논리 1을 검출한 이후에, 디지트 라인 전압(650)은 하이로 취해지고, 플레이트 라인 전압(645)과 대략 동일하며, 메모리 셀(105)에 인가되는 순 전압은 영이다. 그러나, 단계(620) 동안에, 디지트 라인 전압(650)이 일정하게 고정되는 동안 플레이트 라인 전압(645)은 영으로 감소되는데, 그 점에서 음성 전압이 메모리 셀(105)에 인가되어서 논리 1이 프로그램된다.
논리 0은 메모리 셀(105)에 양성 전압을 인가함에 의해 프로그램될 수 있다. 센싱된 논리 0에 대하여, 센스 구성요소(125) 출력(가령, 도 5를 참조한 노드(560))이 로우이고, 디지트 라인 전압(650)이 로우, 가령, 접지로 취해진다. 플레이트 라인 전압(645)이 하이이고, 디지트 라인 전압(650)이 로우이기 때문에, 순 양성 전압이 메모리 셀(105)에 인가되어서, 논리 0을 라이트 백한다.
라이트-백 동작 이후에, 라이트 분리 스위치(640)는 다시 개방될 수 있다. 예를 들어, 라이트 분리 디바이스(555)에 인가되는 전압은 제거될 수 있다. 디지트 라인(115)과 증폭 커패시터(410)는 영 전압은 물론 워드 라인 전압(660)으로 취해질 수 있다.
도 7은 본 개시물의 다양한 실시예에 따른 강유전성 메모리를 위한 전하 미러-기반 센싱 스킴을 지원하는 예시적인 메모리 어레이(700)를 나타낸다. 메모리 어레이(700)는 도 1을 참조하여 메모리 어레이(100)의 예시일 수 있다. 메모리 어레이(700)는 메모리 타일(705)을 포함하는데, 이는 디지트 라인(115-c) 및 워드 라인(110-c) 및 이들과 관련된 메모리 셀(105)을 포함한다. 메모리 어레이(700)는 복수의 메모리 타일(705)을 포함할 수 있다. 도 1을 참조하여 로우 디코더(120)의 예시일 수 있는 워드 라인 드라이버(710)는 워드 라인(110-c)과 전자적으로 연통된다. 디지트 라인(115-c)은 디지트 라인 선택기(715)와 전자적으로 연통된다. 디지트 라인 선택기(715)는 도 5를 참조하여 컬럼 스위치(575-575-n)의 예시일 수 있다. 또한, 메모리 어레이(700)는 전하 미러(405-b)를 포함하는데, 이는 도 4 및 5를 참조하여 전하 미러(405)의 예시일 수 있다. 메모리 어레이(700)는 센스 구성요소(125-c)도 포함하는데, 이는 도 1, 2, 4 및 5를 참조하여 센스 구성요소(125)의 예시일 수 있다.
디지트 라인 선택기(715)는 어느 디지트 라인(115-c) - 및 어느 메모리 셀(105) - 이 센스 구성요소(125-d)에 전기적으로 연결되는지를 제어할 수 있다. 그러므로, 디지트 라인 선택기(715)은 디지트 라인(115-c)을 전하 미러(405-b)와 전자적으로 연통되도록 둘 수 있다. 센스 구성요소(125-d)은 전하 미러(405-b)와 전자적으로 연통될 수 있고, 전하 미러(405-b)에 기초하여, 메모리 셀(105)의 저장된 논리 상태를 결정할 수 있다. 예를 들어, 전하 미러(405-b)는, 도 4 및 5를 참조하여 기술되는 바와 같이, 트랜지스터와 증폭 커패시터(410)를 포함할 수 있고, 이는 저장된 논리 상태를 결정하기 위해, 센스 구성요소(125-d)에 의해 리드된 신호를 생성할 수 있다. 일부 예시에서, 전하 미러(405-b)의 더 높은 미러비(530)는 커패시턴스 크기를 줄이는데 사용될 수 있으면서, 전력 및 차지하는 다이 면적을 감소시키는 것은 물론 잡음에 의한 손실도 줄일 수 있다.
메모리 어레이(700)는 고성능 디바이스를 나타낼 수 있는데, 왜냐하면, 각각의 메모리 타일(705)이 단일 센스 구성요소(125)에 연결될 수 있기 때문이다. 예를 들어, 도시된 바와 같이, 센스 구성요소(125-d)는 메모리 타일(705)과 전자적으로 연통된다.
그러므로, 메모리 어레이(700)는 복수의 메모리 타일(705)을 포함할 수 있는데, 여기서, 각각의 메모리 타일은 강유전성 메모리 셀의 복수의 로우 및 강유전성 메모리 셀의 복수의 컬럼을 포함한다. 또한, 메모리 어레이(700)는 복수의 전하 미러(405)를 포함할 수 있는데, 여기서 각각의 메모리 타일(705)은 적어도 하나의 전하 미러(405)와 전자적으로 연통된다. 일부 예시에서, 각각의 메모리 타일(705)의 각각의 컬럼은, 적어도 하나의 전하 미러(405-b)와 전자적으로 연통되는 공통 디지트 라인(115)을 포함한다. 추가적인 예시에서, 센스 구성요소(125-d)는 전하 미러(405-b)와 복수의 캐스코드 디바이스와 전자적으로 연통될 수 있는데, 여기서, 복수의 캐스코드 디바이스의 각각은 센스 구성요소(125-d)와 복수의 전하 미러의 적어도 하나의 전하 미러 사이의 스위치로서의 역할을 할 수 있다.
도 8은 본 개시물의 다양한 실시예에 따른 강유전성 메모리를 위한 전하 미러-기반 센싱 스킴을 지원하는 예시적인 메모리 어레이(800)를 나타낸다. 메모리 어레이(800)는 도 1 및 7을 참조하여, 메모리 어레이(100 또는 700)의 예시일 수 있다. 메모리 어레이(800)는 메모리 타일(705-a 및 705-b)을 포함하는데, 이는 도 7을 참조하여, 메모리 타일(705)의 예시일 수 있다. 메모리 타일(705-a 및 705-b)은 센스 구성요소(125-e)와 같은 단일 센스 구성요소와 전자적으로 연통될 수 있는데, 이는 도 1, 2, 4, 5 및 7을 참조하여 센스 구성요소(125)의 예시일 수 있다. 또한, 메모리 어레이(800)는 전하 미러(405-c 및 405-d)를 포함하는데, 이는 도 2, 4, 5 및 7을 참조하여 전하 미러(405)의 예시일 수 있다. 메모리 어레이(800)는 워드 라인 드라이버(710-a 및 710-b) 및 디지트 라인 선택기(715-a 및 715-b)을 포함하는데, 이는 도 7을 참조하여, 각각 워드 라인 드라이버(710) 및 디지트 라인 선택기(715)의 예시일 수 있다. 또한, 메모리 어레이는 전도성 라인(805)을 포함하는데, 이는 메모리 타일(705-b)의 전하 미러(405-d)를 센스 구성요소(125-e)에 전기적으로 연결할 수 있다.
메모리 타일(705-a)은 디지트 라인(115-d) 및 워드 라인(110-d) 및 이들의 관련된 메모리 셀(105)을 포함한다. 워드 라인 드라이버(710-a)는 워드 라인(110-d)과 전자적으로 연통되고, 디지트 라인 선택기(715-a)는 디지트 라인(115-d)과 전자적으로 연통된다. 메모리 타일(705-b)은 디지트 라인(115-d) 및 워드 라인(110-d) 및 이들과 관련된 메모리 셀(105)을 포함한다. 워드 라인 드라이버(710-b)는 워드 라인(110-e)과 전자적으로 연통되고, 디지트 라인 선택기(715-b)는 디지트 라인(115-e)과 전자적으로 연통된다.
각각의 메모리 타일(705)은 전하 미러(405)를 가진다. 예를 들어, 전하 미러(405-c)는 디지트 라인 선택기(715-a)를 통해 메모리 타일(705-a)과 전자적으로 연통되고, 전하 미러(405-d)는 디지트 라인 선택기(715-b)를 통해 705-b와 전자적으로 연통된다. 전하 미러(405-c 및 405-d) 모두는 도 5를 참조하여 기술된 바와 같이, 캐스코드 디바이스(515)를 포함할 수 있다. 캐스코드 디바이스(515)는 타일 스위치로서 작동할 수 있는데, 이는 메모리 타일(705-a 또는 705-b)을 센스 구성요소(125-e)에 전기적으로 연결할 수 있다.
메모리 타일(705-b)의 전하 미러(405-d)는 전도성 라인(805)을 통해 센스 구성요소(125-e)과 전자적으로 연통될 수 있다. 일부 예시에서, 전도성 라인(805)은 전하 미러(405)의 증폭 커패시터(410)를 대체할 수 있다. 예를 들어, 전도성 라인(805)은 도 5를 참조하여 기술된 바와 같이, 전도성 라인의 길이를 포함하여 이들의 치수에 의존하는 기생 커패시턴스를 가질 수 있다.
메모리 어레이(800)는 비용-민감형 디바이스의 예시일 수 있다. 예를 들어, 복수의 메모리 타일(705)을 단일 센스 구성요소(125)와 연결함에 의해, 더 적은 센스 구성요소(125)가 메모리 어레이(800)에 필요하다. 센스 구성요소(125-e)에 연결되는 두 개의 메모리 타일(705)이 도시되더라도, 두 개 이상도 가능할 수 있다.
그러므로, 메모리 어레이(800)는 복수의 메모리 타일(705)을 포함할 수 있는데, 메모리 타일 각각은 강유전성 메모리 셀의 복수의 로우 및 강유전성 메모리 셀의 복수의 컬럼을 포함한다. 또한, 메모리 어레이(800)는 복수의 전하 미러(405)를 포함할 수 있는데, 여기서, 복수의 메모리 타일(705) 각각은 복수의 전하 미러(405)의 적어도 하나와 전자적으로 연통된다. 일부 예시에서, 각각의 메모리 타일(705)의 복수의 컬럼의 각각의 컬럼은 공통의 디지트 라인(115)인데, 이는 적어도 하나의 전하 미러(405)와 전자적으로 연통된다. 추가적인 예시에서, 메모리 어레이(800)는 복수의 센스 구성요소(125)를 포함할 수 있는데, 여기서, 복수의 센스 구성요소(125)의 각각은 복수의 전하 미러(405)의 적어도 하나와 전자적으로 연통된다. 또한, 메모리 어레이(800)는 복수의 캐스코드 디바이스(515)를 포함할 수 있는데, 여기서, 복수의 캐스코드 디바이스(515)의 각각은 복수의 센스 구성요소(125)의 각각과 적어도 하나의 전하 미러(405) 사이에 스위치를 포함한다.
도 9는 본 개시물의 다양한 실시예에 따른 강유전성 메모리를 위한 전하 미러-기반 센싱 스킴을 지원하는 메모리 어레이(100-a)의 블록도(900)를 나타낸다. 메모리 어레이(100-a)는 전자 메모리 장치라고 할 수 있고, 메모리 컨트롤러(140-a)와 메모리 셀(105-d)을 포함할 수 있는데, 이는, 도 1, 2, 4 및 5를 참조로 하여 기술된 바와 같이, 메모리 컨트롤러(140)와 메모리 셀(105)의 예시일 수 있다. 메모리 어레이(100-a)는 도 1, 5, 7 및 8을 참조하여, 메모리 어레이(100, 500, 700 또는 800)의 예시일 수 있다.
메모리 컨트롤러(140-a)는 바이어싱 구성요소(910)와 타이밍 구성요소(915)를 포함할 수 있고, 도 1, 4 및 6-8에서 기술된 바와 같이, 메모리 어레이(100-a)를 작동시킬 수 있다. 메모리 컨트롤러(140-a)는 워드 라인(110-f), 디지트 라인(115-f), 센스 구성요소(125-f) 및 플레이트 라인(210-b)과 전자적으로 연통할 수 있는데, 이는, 도 1, 2, 4, 5, 7 또는 8을 참조하여 기술된, 워드 라인(110), 디지트 라인(115), 센스 구성요소(125) 및 플레이트 라인(210)의 예시일 수 있다. 메모리 컨트롤러(140-a)는 전하 미러(405-d)와 전자적으로 연통할 수 있는데, 이는 도 4, 5, 7 및 8을 참조하여 전하 미러(405)의 예시일 수 있다. 또한, 메모리 어레이(100-a)는 기준 구성요소(920) 및 래치(925)를 포함할 수 있다. 메모리 어레이(100-a)의 구성요소들은 서로 전자적으로 연통할 수 있고, 도 1-8을 참조하여 기술된 기능을 수행할 수 있다. 어떤 경우에, 기준 구성요소(920), 센스 구성요소(125-f) 및 래치(925)는 메모리 컨트롤러(140-a)의 구성요소일 수 있다.
메모리 컨트롤러(140-a)는, 이들 다양한 노드에 전압을 인가함에 의해, 워드 라인(110-f), 플레이트(210-b) 또는 디지트 라인(115-f)를 활성화하도록 구성될 수 있다. 예를 들어, 바이어싱 구성요소(910)는 상기 기술된 바와 같이, 메모리 셀(105-d)를 리드 또는 라이트하기 위해, 메모리 셀(105-d)을 작동하기 위해, 전압을 인가하도록 구성될 수 있다. 어떤 경우에, 메모리 컨트롤러(140-a)는 도 1을 참조하여 기술된 바와 같이, 로우 디코더, 컬럼 디코더 또는 둘 다를 포함할 수 있다. 이는, 메모리 컨트롤러(140-a)가 하나 이상의 메모리 셀(105)에 액세스할 수 있도록 한다. 또한, 바이어싱 구성요소(910)는, 센스 구성요소(125-f)를 위한 기준 신호를 생성하기 위해, 기준 구성요소(920)로 전압을 제공할 수 있다. 추가적으로, 바이어싱 구성요소(910)는 센스 구성요소(125-f)의 동작을 위해 전압 전위를 제공할 수 있다. 또한, 바이어싱 구성요소(910)는 가령, 스위치를 활성화시켜서 메모리 셀(105-d)을 전하 미러(405-d)에 전기적으로 연결시킴에 의해, 전하 미러(405-d)의 동작을 위해 전압을 제공할 수 있다.
어떤 경우에, 메모리 컨트롤러(140-a)는 타이밍 구성요소(915)를 사용하여 그것의 동작을 수행할 수 있다. 예를 들어, 타이밍 구성요소(915)는, 본원에서 논의된 리딩과 라이팅과 같은 메모리 기능을 수행하기 위해, 스위칭 및 전압 인가를 위한 타이밍을 포함하여, 다양한 워드 라인 선택 또는 플레이트 바이어싱의 타이밍을 제어할 수 있다. 예를 들어, 타이밍 구성요소(915)는 전압을 인가하고 도 6에 기술된 스위치를 제어할 수 있다. 어떤 경우에, 타이밍 구성요소(915)는 바이어싱 구성요소(910)의 동작을 제어할 수 있다.
기준 구성요소(920)는 센스 구성요소(125-a)를 위한 기준 신호를 생성하기 위한 다양한 구성요소를 포함할 수 있다. 기준 구성요소(920)는 기준 신호를 생성하도록 구성된 회로를 포함할 수 있다. 어떤 경우에, 기준 구성요소(920)는 다른 강유전성 메모리 셀(105)일 수 있다. 다른 경우에, 그것은 전압 소스일 수 있다. 어떤 예시에서, 기준 구성요소(920)는 도 3을 참조하여 기술된 바와 같이, 두 개의 센스 전압 사이의 값을 가진 전압을 출력하도록 구성된다. 예를 들어, 기준 구성요소(920)는 증폭 커패시터(410)의 두 개의 결과로 나온 전압 사이의 전압을 생성할 수 있다.
센스 구성요소(125-a)는 (디지트 라인(115-f)을 통해) 메모리 셀(105-d)로부터의 신호와 기준 구성요소(920)로부터의 기준 신호를 비교할 수 있다. 논리 상태를 결정하면, 그리고 나서, 센스 구성요소는 래치(925) 내에 출력을 저장할 수 있는데, 이는, 메모리 어레이(100-a)가 일부인 전다 디바이스의 동작에 따라 사용될 수 있다. 또한, 메모리 컨트롤러(140-a)는 결정된 논리 상태에 기초하여, 메모리 셀(105-d)에 라이트-백(write-back operation)을 수행할 수 있다.
그러므로, 메모리 어레이(100-a)는 전하 미러(405-d)를 포함하는데, 이는 전하 미러(405-d)를 통해 강유전성 메모리 셀(105-d)과 전자적으로 연통하는 증폭 커패시터(410), 증폭 커패시터와 전자적으로 연통하는 센스 구성요소(125-f) 및 메모리 컨트롤러(140-a)를 포함할 수 있다. 메모리 컨트롤러(140-a)는 증폭 커패시터를 전하 미러(405-d)에 전기적으로 연결하고, 강유전성 메모리 셀(105-d)에 전압을 인가하고, 강유전성 메모리 셀(105-d)을 전하 미러(405-d)에 전기적으로 연결하고, 및 센스 구성요소(125-f)fmf 활성화시키도록 작동될 수 있다. 일부 예시에서, 메모리 컨트롤러(140-a)는 증폭 커패시터에 전압을 인가할 수 있다. 일부 예시에서, 증폭 커패시터를 전하 미러(405-d)에 전기적으로 연결하는 rjtd은 증폭 커패시터에 전압을 인가하는 것에 기초한다.
일부 예시에서, 메모리 어레이(100-a)는 증폭 커패시터를 전하 미러(405-d)에 전기적으로 연결하기 위한 수단을 포함할 수 있다. 메모리 어레이(100-a)는 강유전성 메모리 셀(105-d)에 전압을 인가하기 위한 수단을 포함할 수 있다. 일부 예시에서, 메모리 어레이(100-a)는 강유전성 메모리 셀(105-d)을 전하 미러(405-d)에 전기적으로 연결하기 위한 수단을 포함할 수 있다. 메모리 어레이(100-a)는 센스 구성요소(125-f)를 활성화시키기 위한 수단을 포함할 수 있다. 일부 예시에서, 메모리 어레이(100-a)는 증폭 커패시터에 전압을 인가하기 위한 수단을 포함할 수 있다. 일부 경우에, 증폭 커패시터를 전하 미러(405-d)에 전기적으로 연결하는 것은 증폭 커패시터에 전압을 인가하는 것에 적어도 부분적으로 기초할 수 있다. 증폭 커패시터를 전하 미러(405-d)에 전기적으로 연결하고, 강유전성 메모리 셀(105-d)에 전압을 인가하고, 강유전성 메모리 셀(105-d)을 전하 미러(405-d)에 전기적으로 연결하고, 센스 구성요소(125-f)를 활성화시키기 위한 수단, 또는 이들의 조합물은 일부 예시에서, 메모리 컨트롤러(140-a)이거나 이를 포함할 수 있다. 일부 예시에서, 증폭 커패시터에 전압을 인가하기 위한 수단은 증폭 커패시터에 전압을 인가하는 것에 적어도 부분적으로 기초할 수 있고, 메모리 컨트롤러(140-a)이거나 이를 포함할 수 있다.
도 10은 본 개시물의 다양한 실시예에 따른 강유전성 메모리를 위한 전하 미러-기반 센싱 스킴을 지원하는 시스템(1000)을 나타낸다. 시스템(1000)은 다양한 구성요소들을 연결하거나 물리적으로 지원하기 위한 인쇄 회로 기판이거나 이를 포함할 수 있는 디바이스(1005)를 포함한다. 디바이스(1005)는 도 1, 5 및 7-9를 참조하여 기술된 바와 같이, 메모리 어레이(100, 100-a, 500, 700 또는 800)의 예시일 수 있는 메모리 어레이(100-b)를 포함한다. 메모리 어레이(100-b)는, 도 1 및 도 9를 참조하여 기술된 메모리 컨트롤러(140)와, 도 1, 2, 4, 5 및 9을 참조하여 기술된 메모리 셀(105)의 예시일 수 있는, 메모리 컨트롤러(140-b) 및 메모리 셀(들)(105-e)을 포함할 수 있다. 또한, 디바이스(1005)는 프로세서(1010), BIOS 구성요소(1015), 주변 구성요소(들)(1020) 및 입/출력 제어 구성요소(1025)를 포함할 수 있다. 디바이스(1005)의 구성요소들은 버스(1030)를 통해 서로 전자적으로 연통할 수 있다.
프로세서(1010)는 메모리 컨트롤러(140-b)를 통해 메모리 어레이(100-b)를 동작하도록 구성될 수 있다. 어떤 경우에, 프로세서(1010)는 도 1-4 및 6-9를 참조하여 기술된 메모리 컨트롤러(140)의 기능들을 수행할 수 있다. 다른 경우에, 메모리 컨트롤러(140-b)는 프로세서(1010)에 통합될 수 있다. 프로세서(1010)는 범용 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적 회로(ASIC), 필드-프로그래머블 게이트 어레이(FPGA) 또는 다른 프로그래머블 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 구성요소들일 수 있으며 또는 이러한 유형의 구성요소들의 조합일 수 있고, 프로세서(1010)는 강유전성 메모리를 위한 전하 미러-기반 센싱 스킴을 포함한, 본 명세서에 기술된 다양한 기능들을 수행할 수 있다. 예를 들어, 프로세서(1010)는 디바이스(1005)가 다양한 기능 또는 태스크를 수행하도록 메모리 어레이(100-b)에 저장되는 컴퓨터 리드 가능 명령을 실행하도록 구성될 수 있다.
BIOS 구성요소(1015)는 시스템(1000)의 다양한 하드웨어 구성요소를 초기화 및 실행할 수 있는 펌웨어로서 동작하는 BIOS(basic input/output system)를 포함하는 소프트웨어 구성요소일 수 있다. BIOS 구성요소(1015)는 또한 프로세서(1010)와 다양한 구성요소(가령, 주변 구성요소(1020), 입/출력 제어 구성요소(1025), 등) 간의 데이터 흐름을 관리할 수 있다. BIOS 구성요소(1015)는 리드 전용 메모리(ROM), 플래시 메모리, 또는 임의의 다른 비휘발성 메모리에 저장된 프로그램 또는 소프트웨어를 포함할 수 있다.
주변 구성요소(들)(1020)는 디바이스(1005)에 통합되는 임의의 입력 또는 출력 디바이스 또는 이러한 디바이스 용의 인터페이스일 수 있다. 예로는 디스크 컨트롤러, 사운드 컨트롤러, 그래픽 컨트롤러, 이더넷 컨트롤러, 모뎀, 범용 직렬 버스(USB) 컨트롤러, 직렬 포트 또는 병렬 포트, 또는 주변 구성요소 상호 연결(PCI)과 같은 주변 카드 슬롯 또는 AGP(Accelerated Graphics Port) 슬롯이 포함된다.
입/출력 제어 구성요소(1025)는 프로세서(1010) 및 주변 구성요소(1020), 입력(1035) 디바이스 또는 출력(1040) 디바이스 간의 데이터 통신을 관리할 수 있다. 입/출력 제어 구성요소(1025)는 디바이스(1005)에 통합되지 않은 주변 구성요소들을 또한 관리할 수 있다. 어떤 경우에, 입/출력 제어 구성요소(1025)는 외부 주변 장치에 대한 물리적 연결 또는 포트를 나타낼 수 있다.
입력부(1035)는 디바이스(1005) 또는 그 구성요소에 입력을 제공하는 디바이스(1005) 외부의 디바이스 또는 신호를 나타낼 수 있다. 여기에는 다른 장치와의 인터페이스 또는 사용자 인터페이스가 포함될 수 있다. 어떤 경우에, 입력부(1035)는 주변 구성요소(들)(1020)를 통해 디바이스(1005)와 인터페이스하는 주변부일 수 있거나 입/출력 제어 구성요소(1025)에 의해 관리될 수 있다.
출력부(1040)는 디바이스(1005) 또는 그 구성요소들 중 임의의 구성요소로부터 출력을 수신하도록 구성된 디바이스(1005) 외부의 디바이스 또는 신호로서 구현될 수 있다. 출력부(1040)의 예는 디스플레이, 오디오 스피커, 인쇄 장치, 다른 프로세서 또는 인쇄 회로 보드 등을 포함할 수 있다. 어떤 경우에, 출력부(1040)는 주변 구성요소(1020)를 통해 디바이스(1005)와 인터페이스하는 주변 구성요소이거나, 입/출력 제어 구성요소(1025)에 의해 관리될 수 있다.
메모리 컨트롤러(140-b), 디바이스(1005) 및 메모리 어레이(100-b)의 구성요소는 그들의 기능을 수행하도록 설계된 회로로 구성될 수 있다. 여기에 설명된 기능을 수행하도록 구성된, 예를 들어 도전 선, 트랜지스터, 커패시터, 인덕터, 저항기, 증폭기 또는 다른 능동 소자 또는 비-능동 소자와 같은 다양한 회로 소자를 포함할 수 있다.
도 11은 본 개시물의 다양한 실시예에 따른 강유전성 메모리를 위한 전하 미러-기반 센싱 스킴을 작동하기 위한 방법(1100)을 나타내는 순서도를 도시한다. 방법(1100)의 동작은 도 1, 5, 7-10을 참조하여 기술된 바와 같이, 메모리 어레이(100)에 의해 구현될 수 있다. 예를 들어, 방법(1100)의 동작은 도 1, 8 및 9를 참조하여 기술된 바와 같은 메모리 컨트롤러(140)에 의해 수행될 수 있다. 일부 예시에서, 메모리 컨트롤러(140)는 한 세트의 코드를 실행하여, 아래에 기술된 기능을 수행하기 위해 메모리 어레이(100)의 기능 요소를 제어할 수 있다. 추가적으로나 대안적으로, 메모리 컨트롤러(140)는 특수 목적 하드웨어를 사용하여 아래에 기술된 기능 특징을 수행할 수 있다.
블록(1105)에서, 본 방법은 센싱 동작을 위해 강유전성 메모리 셀을 선택하는 단계를 포함할 수 있는데, 강유전성 메모리 셀은 도 1, 2 및 4-8을 참조하여 기술된 바와 같이, 전하 미러를 통해 증폭 커패시터와 전자적으로 연통된다. 어떤 예시에서, 블록(1105)의 동작은 도 1, 8 및 9를 참조하여 기술된 바와 같이, 메모리 컨트롤러(140)에 의해 수행되거나 가능하게 될 수 있다.
블록(1110)에서, 본 방법은 도 1-6을 참조하여 기술된 바와 같이, 강유전성 메모리 셀을 선택하는 것에 기초하여, 전하 미러를 통해 강유전성 메모리 셀 내에 저장된 전하의 적어도 일부를 추출하는 단계를 포함할 수 있다. 어떤 예시에서, 블록(1110)의 동작은 도 1, 8 및 9를 참조하여 기술된 바와 같이, 메모리 컨트롤러(140)는 물론, 도 4, 5 및 6을 참조하여 기술된 바와 같이 전하 미러(405)에 의해 수행되거나 가능하게 될 수 있다.
블록(1115)에서, 본 방법은 도 1-6을 참조하여 기술된 바와 같이, 강유전성 메모리 셀 내에 저장된 전하의 일부의 추출에 기초하여, 전하 미러를 통해 증폭 커패시터 내에 저장된 전하의 적어도 일부를 추출하는 단계를 포함할 수 있다. 일부 예시에서, 증폭 커패시터로부터 추출된 전하의 일부는 강유전성 메모리 셀의 논리 상태에 기초한다. 일부 경우에, 증폭 커패시터로부터 추출된 전하의 일부는 전하 미러의 미러비에 기초한다. 어떤 예시에서, 블록(1115)의 동작은 도 1, 8 및 9를 참조하여 기술된 바와 같이, 메모리 컨트롤러(140)는 물론, 도 4, 5 및 6을 참조하여 기술된 바와 같이 전하 미러(405)와 증폭 커패시터(410)에 의해 수행되거나 가능하게 될 수 있다.
블록(1120)에서, 본 방법은 도 1-6을 참조하여 기술된 바와 같이, 증폭 커패시터의 전압과 기준 전압을 비교하는 단계를 포함할 수 있는데, 증폭 커패시터의 전압은 증폭 커패시터로부터 추출된 전하의 일부에 기초한다. 어떤 예시에서, 블록(1120)의 동작은 도 1, 8 및 9를 참조하여 기술된 바와 같이, 메모리 컨트롤러(140)는 물론, 도 1, 2 및 4-9를 참조하여 기술된 바와 같이 센스 구성요소(125)에 의해 수행되거나 가능하게 될 수 있다.
일부 예시에서, 본 방법은 증폭 커패시터에 전압을 인가하는 단계 - 증폭 커패시터 내에 저장된 전하는 증폭 커패시터에 인가된 전압에 기초함 - 및 증폭 커패시터를 충전한 이후에 강유전성 메모리 셀을 선택하는 단계를 포함할 수 있다. 또한, 본 방법은 강유전성 메모리 셀의 강유전성 커패시터에 전압을 인가하는 단계를 포함할 수 있다. 일부 경우에, 강유전성 커패시터에 전압을 인가한 이후에, 강유전성 메모리 셀이 선택된다.
또한, 본 방법은 전하 미로로부터 강유전성 메모리 셀을 전기적으로 분리하는 단계 및 증폭 커패시터의 전압과 기준 전압을 비교함에 기초하여, 강유전성 메모리 셀에 라이트-백 동작을 수행하는 단계를 포함할 수 있다. 일부 예시에서, 증폭 커패시터의 전압과 기준 전압을 비교하는 단계는 센스 증폭기를 활성화시키는 단계를 포함한다.
그러므로, 방법(1100)은 강유전성 메모리를 위한 전하 미러-기반 센싱 스킴을 제공할 수 있고, 강유전성 메모리 셀을 작동하는 방법일 수 있다. 방법(1100)은 가능한 실행예 및 동작 및 단계가 재배열되거나 다르게 수정되어서 다른 실행예가 가능하다는 것에 주목해야 한다.
일부 경우에, 장치가 기술된다. 장치는 방법(1100)과 같은 방법을 수행하기 위한 것일 수 있다. 장치는 센싱 동작을 위해 강유전성 메모리 셀을 선택하기 위한 수단 - 강유전성 메모리 셀은 전하 미러를 통해 증폭 커패시터와 전자적으로 연통됨 - 과, 강유전성 메모리 셀을 선택하는 것에 적어도 부분적으로 기초하여, 전하 미러를 통해 강유전성 메모리 셀 내에 저장된 전하의 적어도 일부를 추출하기 위한 수단과, 강유전성 메모리 셀 내에 저장된 전하의 일부의 추출에 적어도 부분적으로 기초하여, 전하 미러를 통해 증폭 커패시터 내에 저장된 전하의 적어도 일부를 추출하기 위한 수단과, 및 증폭 커패시터의 전압과 기준 전압을 비교하기 위한 수단 - 증폭 커패시터의 전압은 증폭 커패시터로부터 추출된 전하의 일부에 적어도 부분적으로 기초함 - 을 포함할 수 있다.
일부 경우에, 장치는 증폭 커패시터에 전압을 인가하기 위한 수단 - 증폭 커패시터 내에 저장된 전하는 증폭 커패시터에 인가되는 전압에 적어도 부분적으로 기초함 - 과, 및 증폭 커패시터를 충전한 이후에, 강유전성 메모리 셀을 선택하기 위한 수단을 더 포함할 수 있다. 일부 경우에, 장치는 강유전성 메모리 셀의 강유전성 커패시터에 전압을 인가하기 위한 수단을 더 포함할 수 있되, 강유전성 메모리 셀은, 강유전성 커패시터에 전압을 인가한 이후에 선택된다. 일부 경우에, 증폭 커패시터로부터 추출된 전하의 일부는 강유전성 메모리 셀의 논리 상태에 적어도 부분적으로 기초한다. 일부 경우에, 증폭 커패시터로부터 추출된 전하의 일부는 전하 미러의 미러비에 적어도 부분적으로 기초한다. 일부 경우에, 장치는 전하 미러로부터 강유전성 메모리 셀을 전기적으로 분리시키고, 증폭 커패시터의 전압과 기준 전압을 비교함에 적어도 부분적으로 기초하여 강유전성 메모리 셀에 라이트-백 동작을 수행하기 위한 수단을 더 포함할 수 있다. 일부 경우에, 증폭 커패시터의 전압과 기준 전압을 비교하기 위한 수단은 센스 증폭기를 활성화시키기 위한 수단을 더 포함할 수 있다.
일부 경우에, 장치가 기술된다. 장치는 방법(1100)과 같은 방법을 수행하기 위한 것일 수 있다. 일부 경우에, 장치는 증폭 커패시터를 전하 미러에 전기적으로 연결하기 위한 수단과, 강유전성 메모리 셀에 전압을 인가하기 위한 수단과, 강유전성 메모리 셀을 전하 미러에 전기적으로 연결하기 위한 수단과, 및 센스 구성요소를 활성화시키기 위한 수단을 더 포함할 수 있다. 일부 경우에, 장치는 증폭 커패시터에 전압을 인가하기 위한 수단을 더 포함할 수 있되, 증폭 커패시터를 전하 미러에 전기적으로 연결하는 것은 증폭 커패시터에 전압을 인가하는 것에 적어도 부분적으로 기초한다.
본원의 설명은 예들을 제공하고, 청구 범위에 설명된 범위, 적용 가능성 또는 예들을 제한하지 않는다. 본 발명의 범위를 벗어나지 않고 논의된 구성요소들의 기능 및 배열에서 변경이 이루어질 수 있다. 여러 가지 예는 적절하게 다양한 절차 또는 구성요소를 생략, 대체 또는 추가할 수 있다. 또한, 일부 예와 관련하여 설명된 특징은 다른 예에서 결합될 수 있다.
첨부된 도면과 관련하여 여기에 설명된 설명은 예시적인 구성을 설명하고 구현될 수 있거나 청구 범위의 범주 내에 있는 모든 예를 나타내지는 않는다. 본원에서 사용되는 "예", "예시적인" 및 "실시예"라는 용어는 "예, 사례 또는 예시로서의 역할을 하는 것"을 의미하는 것이지 "바람직한" 또는 "다른 예들에 비하여 유리한" 것이 아니다. 발명의 설명은 설명된 기술에 대한 이해를 제공하기 위한 목적으로 구체적 세부사항들을 포함한다. 그러나 이러한 기술은 이러한 특정 세부 사항 없이도 실행될 수 있다. 일부 예들에서, 잘 알려진 구조들 및 장치들은 설명된 예들의 개념들을 모호하게 하는 것을 피하기 위해 블록도 형태로 도시된다.
첨부된 도면에서, 유사한 구성요소 또는 특징은 동일한 참조 라벨을 가질 수 있다. 또한, 동일한 유형의 다양한 구성요소는 유사한 구성요소를 구별하는 대시(dash) 및 제 2 라벨에 의해 참조 라벨을 따라 가면서 구별될 수 있다. 제 1 참조 라벨이 명세서에서 사용되는 경우, 제 2 참조 라벨과 관계없이 동일한 제 1 참조 라벨을 갖는 유사한 구성요소들 중 임의의 하나에 설명이 적용될 수 있다.
본원에 기술된 정보와 신호는, 임의의 많고 다양한 기술과 테크닉을 사용하여 표현될 수 있다. 예를 들어, 상기 설명 전반에서 언급될 수 있는 데이터, 명령어, 커맨드, 정보, 신호, 비트, 심볼 및 칩은 전압, 전류, 전자기파, 자기장 또는 입자, 광학장 또는 입자 또는 이들의 임의의 조합물로 표현될 수 있다. 어떤 도면은 하나의 신호로서 신호를 나타낼 수 있지만, 기술 분야의 통상의 기술자는 신호가 한 버스의 신호들을 표현할 수 있고, 그 버스는 많은 비트 폭을 가질 수 있다는 것을 이해해야 할 것이다.
본원에서 사용된 바와 같이, "가상 접지"라는 용어는 대략 제로 볼트(0V)의 전압으로 고정되지만, 접지에 직접 연결되지 않은 전기 회로의 노드를 말한다. 따라서, 가상 접지의 전압은 시간적으로 변동될 수 있고, 정상 상태에서 대략 0V로 되돌아 갈 수 있다. 가상 접지는 작동 증폭기와 저항기로 구성된 전압 분배기와 같은 다양한 전자 회로 소자를 사용하여 실행될 수 있다. 다른 실행예도 가능하다. "가상 접지" 또는 "가상으로 접지되는"은 대략 0V에 접지되는 것을 의미한다.
"전자적으로 연통"이라는 용어는 구성요소들 간의 전자 흐름을 지원하는 구성요소들 사이의 관계를 말한다. 이것은 구성요소 간의 직접 연결을 포함하거나 중간 구성요소를 포함할 수 있다. 전자적으로 연통의 구성요소는 능동적으로 전자 또는 신호를 교환하거나(예: 전원 회로에서) 전자 또는 신호를 활발히 교환하지 않을 수 있지만(예: 전원이 단절된 회로에서) 회로가 통전될 때 전자 또는 신호를 교환하도록 구성 및 작동할 수 있다. 예로서, 스위치(예를 들어, 트랜지스터)를 통해 물리적으로 연결된 2 개의 구성요소는 스위치의 상태(즉, 개방 또는 폐쇄)에 관계없이 전자적으로 연통한다.
"분리된"이라는 용어는 전자가 현재 구성요소들 간에 흐를 수 없는 구성요소들 간의 관계를 말하는데, 구성요소들 간에 개방 회로가 있다면, 그들은 서로 분리된다. 예를 들어, 스위치에 의해 물리적으로 분리되는 두 개의 구성요소는 스위치가 개방될 때, 서로 분리될 수 있다.
메모리 어레이(100)를 포함하여 본 명세서에서 논의된 디바이스들은 실리콘, 게르마늄, 실리콘-게르마늄 합금, 갈륨 비소, 질화 갈륨 등과 같은 반도체 기판 상에 형성될 수 있다. 어떤 경우에, 기판은 반도체 웨이퍼, 다른 경우에, 기판은 실리콘-온-글래스(SOG) 또는 실리콘-온-사파이어(SOP)와 같은 실리콘-온-인슐레이터(SOI) 기판, 또는 다른 기판상의 반도체 물질의 에피택셜 층일 수 있다. 기판 또는 기판의 서브영역의 도전성은 인, 붕소 또는 비소를 포함하나 이에 한정되지 않는 다양한 화학 종을 사용하는 도핑을 통해 제어될 수 있다. 도핑은 기판의 초기 형성 또는 성장 중에, 이온 주입에 의해, 또는 임의의 다른 도핑 수단에 의해 수행될 수 있다.
본원에서 논의된 트랜지스터 도는 트랜지스터들은 전계 효과 트랜지스터(FET)를 나타낼 수 있고, 소스, 드레인 및 게이트를 포함하는 3-단자 디바이스를 포함할 수 있다. 단자는 전도성 물질, 예컨대 금속을 통해 다른 전자 소자에 연결될 수 있다. 소스 및 드레인은 전도성일 수 있으며, 고도로 도핑된, 예를 들어 축퇴된 반도체 영역을 포함할 수 있다. 소스 및 드레인은 약하게 도핑된 반도체 영역 또는 채널에 의해 분리될 수 있다. 채널이 n-형(가령, 다수 캐리어가 전자) 인 경우, FET는 n-형 FET로 지칭될 수 있다. 만일, 채널이 p-형(가령, 다수 캐리어가 홀) 인 경우, FET는 p-형 FET로 지칭될 수 있다. 채널은 절연 게이트 산화물에 의해 캡핑될 수 있다. 채널 도전성은 게이트에 전압을 인가함으로써 제어될 수 있다. 예를 들어, n 형 FET 또는 p 형 FET에 각각 양 전압 또는 음 전압을 인가하면 채널이 전도 상태가 될 수 있다. 트랜지스터는 트랜지스터의 스레숄드 전압보다 크거나 같은 전압이 트랜지스터 게이트에 인가될 때 "켜지거나" "활성화"될 수 있다. 트랜지스터의 스레숄드 전압보다 낮은 전압이 트랜지스터 게이트에 인가될 때, 트랜지스터는 "오프" 또는 "비활성화"될 수 있다.
본 명세서의 개시와 관련하여 설명된 다양한 예시적인 블록들, 구성요소들, 및 모듈들은 범용 프로세서, DSP, ASIC, FPGA 또는 다른 프로그래머블 로직 디바이스, 개별 게이트 또는 트랜지스터 로직, 이산 하드웨어 구성요소 또는 여기에 설명된 기능을 수행하도록 설계된 이들의 임의의 조합으로 구현될 수 있다. 범용 프로세서는 마이크로 프로세서일 수 있지만, 대안으로 프로세서는 임의의 종래 프로세서, 컨트롤러, 마이크로컨트롤러 또는 상태 머신일 수 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합(예를 들어, DSP와 마이크로프로세서의 조합, 다수의 마이크로프로세서, DSP 코어와 관련된 하나 이상의 마이크로 프로세서, 또는 임의의 다른 그러한 구성)로서 구현될 수 있다.
여기에 설명된 기능들은 하드웨어, 프로세서에 의해 실행되는 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 프로세서에 의해 실행되는 소프트웨어로 구현되는 경우, 기능들은 컴퓨터 리드 가능 매체 상에 하나 이상의 명령들 또는 코드로서 저장되거나 전송될 수 있다. 다른 예 및 구현 예는 본 개시 및 첨부된 청구항의 범위 내에 있다. 예를 들어, 소프트웨어의 성질로 인해, 상술한 기능들은 프로세서, 하드웨어, 펌웨어, 배선 또는 이들의 조합에 의해 실행되는 소프트웨어를 사용하여 구현될 수 있다. 기능을 구현하는 특징은 기능의 일부가 상이한 물리적 위치에 구현되도록 분포되는 것을 포함하여 다양한 위치에 물리적으로 또한 배치될 수 있다. 또한, 청구항에 포함된 "또는"은 항목 목록(예를 들어, "적어도 하나" 또는 "하나 이상"과 같은 구문으로 시작되는 항목의 목록)에 사용된 바와 같이, 예를 들어 A, B 또는 C 중 적어도 하나의 목록이 A 또는 B 또는 C 또는 AB 또는 AC 또는 BC 또는 ABC(즉, A 및 B 및 C)를 의미하는 포괄적 목록을 나타낸다.
컴퓨터 리드 가능 매체는 컴퓨터 프로그램의 한 장소에서 다른 장소로의 전송을 용이하게 하는 임의의 매체를 포함하는 비-일시적인 컴퓨터 저장 매체 및 통신 매체 모두를 포함한다. 비-일시적 저장 매체는 범용 또는 특수 목적 컴퓨터에 의해 액세스될 수 있는 임의의 이용 가능한 매체일 수 있다. 예를 들어, 제한없이, 비-일시적 컴퓨터 리드 가능 매체는 RAM, ROM, 전기적 소거 가능 프로그램 가능 리드 전용 메모리(EEPROM), 컴팩트 디스크(CD) ROM 또는 다른 광학 디스크 저장 장치, 자기 디스크 저장 장치 또는 다른 자기 저장 장치 또는 지시 또는 데이터 구조의 형태로 원하는 프로그램 코드 수단을 운반 또는 저장하는데 사용될 수 있고 범용 또는 전용 컴퓨터 또는 범용 또는 전용 프로세서에 의해 의해 액세스될 수 있는 임의의 다른 비-일시적인 매체를 포함할 수 있다.
또한, 임의의 접속은 적절하게 컴퓨터 리드 가능 매체로 지칭된다. 예를 들어, 동축 케이블, 광섬유 케이블, 트위스트 페어, 디지털 가입자 회선(DSL) 또는 적외선, 전파 및 마이크로파 같은 무선 기술을 사용하여 웹 사이트, 서버 또는 기타 원격 소스로부터 소프트웨어를 전송한 경우, 동축 케이블, 광섬유 케이블, 트위스티드 페어, 디지털 가입자 회선(DSL) 또는 적외선, 전파 및 마이크로파와 같은 무선 기술이 매체의 정의에 포함된다. 여기서 디스크(Disk) 및 디스크(disc)는 CD, 레이저 디스크, 광 디스크, DVD(digital versatile disc), 플로피 디스크, 및 블루-레이 디스크를 포함하며, 디스크(disks)는 일반적으로 데이터를 자기적으로 재생하는 반면 디스크(disc)는 레이저를 이용하여 광학적으로 데이터를 재생한다. 상기의 조합 또한 컴퓨터 리드 가능 매체의 범위 내에 포함된다.
본 명세서의 설명은 당 업자가 본 개시 물을 제조 또는 사용할 수 있도록 제공된다. 당해 기술 분야의 당 업자는 본 개시 내용에 대한 다양한 수정을 쉽게 알 수 있을 것이며, 본 명세서에 정의된 일반적인 원리는 본 발명의 범위를 벗어나지 않고 다른 변형에 적용될 수 있다. 따라서, 본 개시는 본 명세서에 설명된 예 및 설계에 한정되지 않고 여기에 개시된 원리 및 신규한 특징과 일치하는 가장 넓은 범위를 부여 받는다.

Claims (27)

  1. 강유전성 메모리 셀을 작동하는 방법에 있어서, 상기 방법은,
    증폭 커패시터에 전압을 인가하는 단계와 ― 상기 증폭 커패시터에 인가된 상기 전압에 적어도 부분적으로 기초하여 상기 증폭 커패시터 내에 전하가 저장됨 ― ,
    상기 전압이 상기 증폭 커패시터에 인가된 이후에 센싱 동작을 위해 강유전성 메모리 셀을 선택하는 단계 ― 상기 강유전성 메모리 셀은 전하 미러를 통해 상기 증폭 커패시터와 전자적으로 연통함(in electronic communication) ― 와,
    상기 강유전성 메모리 셀을 선택하는 것에 적어도 부분적으로 기초하여, 상기 전하 미러를 통해, 상기 강유전성 메모리 셀 내에 저장된 상기 전하의 적어도 일부를 추출하는 단계와,
    상기 강유전성 메모리 셀 내에 저장된 상기 전하의 상기 일부의 추출에 적어도 부분적으로 기초하여, 상기 전하 미러를 통해, 상기 증폭 커패시터 내에 저장된 전하의 적어도 일부를 추출하는 단계와, 그리고
    상기 증폭 커패시터의 전압과 기준 전압을 비교하는 단계 ― 상기 증폭 커패시터의 상기 전압은 상기 증폭 커패시터로부터 추출된 상기 전하의 상기 일부에 적어도 부분적으로 기초함 ― 를 포함하는, 강유전성 메모리 셀을 작동하는 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    강유전성 메모리 셀의 강유전성 커패시터에 전압을 인가하는 단계 ― 상기 강유전성 커패시터에 상기 전압을 인가한 이후에, 상기 강유전성 메모리 셀이 선택됨 ― 를 더 포함하는, 강유전성 메모리 셀을 작동하는 방법.
  4. 제 1 항에 있어서, 상기 증폭 커패시터로부터 추출된 상기 전하의 상기 일부는 상기 강유전성 메모리 셀의 논리 상태에 적어도 부분적으로 기초하는, 강유전성 메모리 셀을 작동하는 방법.
  5. 제 1 항에 있어서, 상기 증폭 커패시터로부터 추출된 상기 전하의 상기 일부는 상기 전하 미러의 미러비(mirror ratio)에 적어도 부분적으로 기초하는, 강유전성 메모리 셀을 작동하는 방법.
  6. 제 1 항에 있어서,
    상기 전하 미러로부터 상기 강유전성 메모리 셀을 전기적으로 분리하는 단계와, 그리고
    상기 증폭 커패시터의 상기 전압과 상기 기준 전압을 비교하는 것에 적어도 부분적으로 기초하여, 상기 강유전성 메모리 셀에 라이트-백 동작을 수행하는 단계를 더 포함하는, 강유전성 메모리 셀을 작동하는 방법.
  7. 제 1 항에 있어서, 상기 증폭 커패시터의 상기 전압과 상기 기준 전압을 비교하는 단계는,
    센스 증폭기를 활성화시키는 단계를 포함하는, 강유전성 메모리 셀을 작동하는 방법.
  8. 전자 메모리 장치에 있어서, 상기 장치는,
    강유전성 메모리 셀과,
    상기 강유전성 메모리 셀과 전자적으로 연통하는 전하 미러와,
    상기 전하 미러와 전자적으로 연통하는 증폭 커패시터와,
    상기 강유전성 메모리 셀과 상기 전하 미러 사이에 위치하고 전자적으로 연통하는 제1 분리 디바이스와, 그리고
    센스 구성요소와 상기 전하 미러 사이에 위치하고 전자적으로 연통하는 제2 분리 디바이스를 포함하며,
    상기 센스 구성요소는 상기 증폭 커패시터와 전자적으로 연통하는, 전자 메모리 장치.
  9. 제 8 항에 있어서, 상기 전하 미러는,
    제1 트랜지스터 및 제2 트랜지스터를 포함하되, 상기 제1 트랜지스터의 게이트 및 상기 제2 트랜지스터의 게이트는 공통으로 연결되는, 전자 메모리 장치.
  10. 제 9 항에 있어서, 상기 전하 미러의 미러비는 상기 제1 트랜지스터와 상기 제2 트랜지스터의 채널 폭 비에 적어도 부분적으로 기초하는, 전자 메모리 장치.
  11. 제 9 항에 있어서,
    상기 제1 트랜지스터의 제1 단자는 상기 강유전성 메모리 셀과 전자적으로 연통하고,
    상기 제1 트랜지스터의 상기 제1 단자는 상기 제1 트랜지스터의 상기 게이트와 전자적으로 연통하고, 그리고
    상기 제1 트랜지스터의 제2 단자는 가상 접지와 전자적으로 연통하는, 전자 메모리 장치.
  12. 제 9 항에 있어서,
    상기 제2 트랜지스터의 제1 단자는 상기 증폭 커패시터와 전자적으로 연통하고, 그리고
    상기 제2 트랜지스터의 제2 단자는 가상 접지와 전자적으로 연통하는, 전자 메모리 장치.
  13. 제 8 항에 있어서, 상기 증폭 커패시터는, 유전성 커패시터나 기생 커패시터 중 하나를 포함하는, 전자 메모리 장치.
  14. 제 13 항에 있어서, 상기 기생 커패시터는 상기 전하 미러와 상기 센스 구성요소 사이의 전도성 라인의 기생 커패시턴스를 포함하는, 전자 메모리 장치.
  15. 제 8 항에 있어서, 상기 증폭 커패시터의 커패시턴스는 상기 강유전성 메모리 셀로부터 추출된 전하, 상기 전하 미러의 미러비 또는 상기 증폭 커패시터의 초기 전압, 또는 이들의 임의의 조합에 적어도 부분적으로 기초하는, 전자 메모리 장치.
  16. 삭제
  17. 제 8 항에 있어서,
    캐스코드(cascode) 디바이스를 더 포함하되, 상기 캐스코드 디바이스는 상기 제2 분리 디바이스 및 상기 전하 미러의 트랜지스터를 포함하는, 전자 메모리 장치.
  18. 제 8 항에 있어서,
    상기 강유전성 메모리 셀과 전자적으로 연통하고, 상기 센스 구성요소와 디지트 라인 사이의 전도성 경로와,
    상기 디지트 라인과 상기 센스 구성요소 사이의 상기 전도성 경로 내에 위치된 분리 디바이스를 더 포함하는, 전자 메모리 장치.
  19. 제 8 항에 있어서,
    상기 센스 구성요소와 전자적으로 연통하는 기준 구성요소를 더 포함하되, 상기 기준 구성요소는 전압 소스와 전자적으로 연통하는 노드를 포함하는, 전자 메모리 장치.
  20. 전자 메모리 장치에 있어서, 상기 장치는,
    전하 미러와,
    상기 전하 미러를 통해 강유전성 메모리 셀과 전자적으로 연통하는 증폭 커패시터와,
    상기 증폭 커패시터와 전자적으로 연통하는 센스 구성요소와,
    컨트롤러를 포함하며,
    상기 컨트롤러는,
    상기 증폭 커패시터를 상기 전하 미러에 전기적으로 연결하고,
    상기 증폭 커패시터에 전압을 인가하고 ― 상기 증폭 커패시터에 인가된 상기 전압에 적어도 부분적으로 기초하여 상기 증폭 커패시터 내에 전하가 저장됨 ― ,
    상기 강유전성 메모리 셀에 전압을 인가하고,
    상기 전압이 상기 증폭 커패시터에 인가된 이후에, 상기 강유전성 메모리 셀을 상기 전하 미러에 전기적으로 연결하고, 그리고
    상기 센스 구성요소를 활성화시키도록 작동가능한, 전자 메모리 장치.
  21. 제 20 항에 있어서,
    상기 컨트롤러는, 상기 강유전성 메모리 셀 내에 저장된 전하의 일부의 추출에 적어도 부분적으로 기초하여, 상기 전하 미러를 통해, 상기 증폭 커패시터 내에 저장된 상기 전하의 적어도 일부를 추출하도록 추가로 작동가능한, 전자 메모리 장치.
  22. 전자 메모리 장치에 있어서, 상기 장치는,
    증폭 커패시터를 전하 미러에 전기적으로 연결하기 위한 수단과,
    상기 증폭 커패시터에 전압을 인가하기 위한 수단과 ― 상기 증폭 커패시터에 인가된 상기 전압에 적어도 부분적으로 기초하여 상기 증폭 커패시터 내에 전하가 저장됨 ― ,
    강유전성 메모리 셀에 전압을 인가하기 위한 수단과,
    상기 전압이 상기 증폭 커패시터에 인가된 이후에, 상기 강유전성 메모리 셀을 상기 전하 미러에 전기적으로 연결하기 위한 수단과,
    센스 구성요소를 활성화시키기 위한 수단을 포함하는, 전자 메모리 장치.
  23. 제 22 항에 있어서,
    상기 강유전성 메모리 셀 내에 저장된 전하의 일부의 추출에 적어도 부분적으로 기초하여, 상기 전하 미러를 통해, 상기 증폭 커패시터 내에 저장된 상기 전하의 적어도 일부를 추출하기 위한 수단을 추가로 포함하는, 전자 메모리 장치.
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
KR1020187038121A 2016-06-03 2017-04-24 강유전성 메모리에 대한 전하 미러-기반 센싱 KR102100577B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020207009768A KR102330193B1 (ko) 2016-06-03 2017-04-24 강유전성 메모리에 대한 전하 미러-기반 센싱

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/173,310 US9881661B2 (en) 2016-06-03 2016-06-03 Charge mirror-based sensing for ferroelectric memory
US15/173,310 2016-06-03
PCT/US2017/029099 WO2017209858A1 (en) 2016-06-03 2017-04-24 Charge mirror-based sensing for ferroelectric memory

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020207009768A Division KR102330193B1 (ko) 2016-06-03 2017-04-24 강유전성 메모리에 대한 전하 미러-기반 센싱

Publications (2)

Publication Number Publication Date
KR20190004366A KR20190004366A (ko) 2019-01-11
KR102100577B1 true KR102100577B1 (ko) 2020-04-14

Family

ID=60477787

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020207009768A KR102330193B1 (ko) 2016-06-03 2017-04-24 강유전성 메모리에 대한 전하 미러-기반 센싱
KR1020187038121A KR102100577B1 (ko) 2016-06-03 2017-04-24 강유전성 메모리에 대한 전하 미러-기반 센싱

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020207009768A KR102330193B1 (ko) 2016-06-03 2017-04-24 강유전성 메모리에 대한 전하 미러-기반 센싱

Country Status (8)

Country Link
US (5) US9881661B2 (ko)
EP (1) EP3465690A4 (ko)
JP (1) JP6644175B2 (ko)
KR (2) KR102330193B1 (ko)
CN (1) CN109313919A (ko)
SG (1) SG11201810128WA (ko)
TW (1) TWI650750B (ko)
WO (1) WO2017209858A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10446502B2 (en) 2017-08-30 2019-10-15 Micron, Technology, Inc. Apparatuses and methods for shielded memory architecture
US10529410B2 (en) * 2017-12-18 2020-01-07 Micron Technology, Inc. Techniques for accessing an array of memory cells to reduce parasitic coupling
US10762944B2 (en) 2017-12-18 2020-09-01 Micron Technology, Inc. Single plate configuration and memory array operation
US10403336B2 (en) 2017-12-28 2019-09-03 Micron Technology, Inc. Techniques for precharging a memory cell
US10867653B2 (en) 2018-04-20 2020-12-15 Micron Technology, Inc. Access schemes for protecting stored data in a memory device
US10607676B2 (en) * 2018-04-25 2020-03-31 Micron Technology, Inc. Sensing a memory cell
US11127449B2 (en) 2018-04-25 2021-09-21 Micron Technology, Inc. Sensing a memory cell
US10622050B2 (en) * 2018-05-09 2020-04-14 Micron Technology, Inc. Ferroelectric memory plate power reduction
US10984847B2 (en) * 2019-06-14 2021-04-20 Micron Technology, Inc. Memory management for charge leakage in a memory device
WO2020251708A1 (en) * 2019-06-14 2020-12-17 Micron Technology, Inc. Memory management and erasure decoding for a memory device
US11301320B2 (en) 2020-04-03 2022-04-12 Micron Technology, Inc. Erasure decoding for a memory device
US10867671B1 (en) * 2019-07-02 2020-12-15 Micron Technology, Inc. Techniques for applying multiple voltage pulses to select a memory cell
US11144228B2 (en) * 2019-07-11 2021-10-12 Micron Technology, Inc. Circuit partitioning for a memory device
US11017831B2 (en) 2019-07-15 2021-05-25 Micron Technology, Inc. Ferroelectric memory cell access
US10998029B1 (en) * 2020-01-17 2021-05-04 Micron Technology, Inc. Low voltage ferroelectric memory cell sensing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020006053A1 (en) * 2000-07-17 2002-01-17 Matsushita Electric Industrial Co., Ltd. Ferroelectric memory
US20020085406A1 (en) * 2000-12-29 2002-07-04 Mcclure David C. Circuit and method for testing a ferroelectric memory device
US20030090925A1 (en) * 2001-10-18 2003-05-15 Stmicroelectronics S.R.L. Sensing circuit for ferroelectric non-volatile memories
US20100195368A1 (en) * 2009-01-30 2010-08-05 Texas Instruments Incorporated F-RAM Device with Current Mirror Sense Amp

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2682802B1 (fr) * 1991-10-18 1993-12-03 Sgs Thomson Microelectronics Sa Dispositif pour generer une tension de programmation d'une memoire permanente programmable, notamment de type eprom, procede et memoire s'y rapportant.
US5677865A (en) 1995-09-11 1997-10-14 Micron Technology, Inc. Ferroelectric memory using reference charge circuit
FR2749967B1 (fr) * 1996-06-13 1998-09-25 Sgs Thomson Microelectronics Dispositif de lecture de cellules d'une memoire
KR100324594B1 (ko) 1999-06-28 2002-02-16 박종섭 강유전체 메모리 장치
US6529398B1 (en) 2001-09-27 2003-03-04 Intel Corporation Ferroelectric memory and method for reading the same
US7215187B2 (en) * 2004-07-23 2007-05-08 The Hong Kong University Of Science And Technology Symmetrically matched voltage mirror and applications therefor
JP4064951B2 (ja) * 2004-07-28 2008-03-19 株式会社東芝 強誘電体半導体記憶装置
GB0424501D0 (en) 2004-11-05 2004-12-08 Ricardo Uk Ltd Co-simulation apparatus and method
US7885131B2 (en) * 2005-02-08 2011-02-08 Nec Corporation Resistance change semiconductor memory device and method of reading data with a first and second switch circuit
JP2008108355A (ja) * 2006-10-25 2008-05-08 Toshiba Corp 強誘電体半導体記憶装置及び強誘電体半導体記憶装置の読み出し方法
US7800968B2 (en) 2007-05-02 2010-09-21 Infineon Technologies Ag Symmetric differential current sense amplifier
US7778065B2 (en) * 2008-02-29 2010-08-17 International Business Machines Corporation Method and apparatus for implementing concurrent multiple level sensing operation for resistive memory devices
CN101404142A (zh) * 2008-10-31 2009-04-08 南开大学 电流镜型tft-oled显示像素单元电路及制备方法
DE102010007629B4 (de) * 2010-02-11 2013-08-14 Texas Instruments Deutschland Gmbh Integrierte Schaltung mit einem FRAM-Speicher und Verfahren zum Gewähren eines Lesezugriffs auf einen FRAM-Speicher
DE102010044925B4 (de) * 2010-09-10 2014-02-20 Texas Instruments Deutschland Gmbh Adaptiv vorgespannter Komparator
JP2012104165A (ja) * 2010-11-05 2012-05-31 Elpida Memory Inc 半導体装置
US9324405B2 (en) * 2010-11-30 2016-04-26 Radiant Technologies, Inc. CMOS analog memories utilizing ferroelectric capacitors
US8937841B2 (en) * 2012-05-16 2015-01-20 SK Hynix Inc. Driver for semiconductor memory and method thereof
US8750018B2 (en) * 2012-06-04 2014-06-10 Samsung Electronics Co., Ltd. Sense amplifier circuitry for resistive type memory
US8913442B2 (en) * 2012-12-21 2014-12-16 Elite Semiconductor Memory Technology Inc. Circuit for sensing MLC flash memory
KR102398144B1 (ko) * 2014-09-26 2022-05-13 래디언트 테크놀러지즈, 인코포레이티드 강유전체 커패시터들을 이용하는 cmos 아날로그 메모리들

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020006053A1 (en) * 2000-07-17 2002-01-17 Matsushita Electric Industrial Co., Ltd. Ferroelectric memory
US20020085406A1 (en) * 2000-12-29 2002-07-04 Mcclure David C. Circuit and method for testing a ferroelectric memory device
US20030090925A1 (en) * 2001-10-18 2003-05-15 Stmicroelectronics S.R.L. Sensing circuit for ferroelectric non-volatile memories
US20100195368A1 (en) * 2009-01-30 2010-08-05 Texas Instruments Incorporated F-RAM Device with Current Mirror Sense Amp

Also Published As

Publication number Publication date
KR20190004366A (ko) 2019-01-11
US11133048B2 (en) 2021-09-28
KR20200039812A (ko) 2020-04-16
TW201801078A (zh) 2018-01-01
WO2017209858A1 (en) 2017-12-07
US10170173B2 (en) 2019-01-01
US20180114559A1 (en) 2018-04-26
US20220005518A1 (en) 2022-01-06
SG11201810128WA (en) 2018-12-28
US9881661B2 (en) 2018-01-30
JP2019520666A (ja) 2019-07-18
JP6644175B2 (ja) 2020-02-12
TWI650750B (zh) 2019-02-11
US20170352397A1 (en) 2017-12-07
CN109313919A (zh) 2019-02-05
EP3465690A4 (en) 2020-02-26
KR102330193B1 (ko) 2021-11-23
US20200005851A1 (en) 2020-01-02
US10395718B2 (en) 2019-08-27
EP3465690A1 (en) 2019-04-10
US20190108867A1 (en) 2019-04-11

Similar Documents

Publication Publication Date Title
KR102100577B1 (ko) 강유전성 메모리에 대한 전하 미러-기반 센싱
JP6844823B2 (ja) 強誘電体メモリセルのセンシングのためのオフセット補償
JP6964700B2 (ja) 強誘電体メモリの中のマルチレベルストレージ
CN109074840B (zh) 铁电存储器单元感测
CN109074836B (zh) 从铁电存储器单元的电荷提取
KR102248175B1 (ko) 메모리 셀에 대한 접지 기준 기법
KR102277417B1 (ko) 메모리 어레이에서의 풀 바이어스 감지
TWI622050B (zh) 記憶體單元板之間的電荷共享
KR102187181B1 (ko) 섹션 독립성을 통한 메모리 섹션들내 병행 액세스 기술들
JP6935416B2 (ja) 蓄積コンポーネントの分離を備えたメモリセルセンシング
US20170365322A1 (en) Cell-specific reference generation and sensing
KR20190104237A (ko) 어레이의 메모리 셀의 사전-기입
CN109215706B (zh) 用于存储器单元的自参考感测
KR20190109567A (ko) 강유전 메모리 자기 참조

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant