CN113748464A - 参考电压管理 - Google Patents

参考电压管理 Download PDF

Info

Publication number
CN113748464A
CN113748464A CN202080031998.5A CN202080031998A CN113748464A CN 113748464 A CN113748464 A CN 113748464A CN 202080031998 A CN202080031998 A CN 202080031998A CN 113748464 A CN113748464 A CN 113748464A
Authority
CN
China
Prior art keywords
voltage
capacitor
node
memory
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080031998.5A
Other languages
English (en)
Other versions
CN113748464B (zh
Inventor
E·博兰里那
F·贝代斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113748464A publication Critical patent/CN113748464A/zh
Application granted granted Critical
Publication of CN113748464B publication Critical patent/CN113748464B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225Auxiliary circuits
    • G11C11/2275Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225Auxiliary circuits
    • G11C11/2253Address circuits or decoders
    • G11C11/2255Bit-line or column circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225Auxiliary circuits
    • G11C11/2259Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225Auxiliary circuits
    • G11C11/2273Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225Auxiliary circuits
    • G11C11/2293Timing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225Auxiliary circuits
    • G11C11/2253Address circuits or decoders
    • G11C11/2257Word-line or row circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2207/00Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002Isolation gates, i.e. gates coupling bit lines to the sense amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

本发明描述用于例如在关键操作(例如感测操作)期间维持存储器装置中的稳定电压差的技术。待维持的电压差可为跨存储器单元的读取电压或与参考电压相关联的差,以及其它实例。组件(例如本地电容器)可在所述操作之前与偏置到第一电压(例如全局参考电压)的节点耦合以在电路系统相对安静(例如无噪声)时对所述第一电压与第二电压之间的电压差进行采样。所述组件可在所述操作之前与所述节点解耦,使得可允许所述组件的节点(例如电容器)在所述操作期间浮动。跨所述组件的所述电压差可在所述第二电压的变化期间保持稳定,且可在所述操作期间提供稳定电压差。

Description

参考电压管理
交叉参考
本专利申请案主张博兰德里纳(BOLANDRINA)等人于2019年4月11日申请的标题为“参考电压管理(REFERENCE VOLTAGE MANAGEMENT)”的第16/381,702号美国专利申请案的优先权,所述申请案转让给其受让人且其全部内容以引用的方式明确并入本文中。
背景技术
下文大体上涉及可包含至少一个存储器装置的系统,且更具体来说,涉及用于存储器装置中的参考电压管理的设备及技术。
存储器装置广泛用于将信息存储于各种电子装置(例如计算机、无线通信装置、照相机、数字显示器及类似者)中。信息通过编程存储器装置的不同状态来存储。举例来说,二进制装置最常存储两种状态中的一者,通常由逻辑1或逻辑0表示。在其它装置中,可存储两种以上状态。为了存取存储信息,装置的组件可读取或感测存储器装置中的至少一种存储状态。为了存储信息,装置的组件可在存储器装置中写入或编程状态。
存在各种类型的存储器装置,包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)及其它。存储器装置可为易失性或非易失性的。非易失性存储器(例如FeRAM)可长时间维持其存储的逻辑状态,即使不存在外部电源。易失性存储器装置(例如DRAM)会在与外部电源断开时丢失其存储状态。FeRAM能够实现类似于易失性存储器的密度,但可由于使用铁电电容器作为存储装置而具有非易失性。
附图说明
图1说明根据本文公开的实例的支持存储器装置中的参考电压管理的系统的实例。
图2说明根据本文公开的实例的支持存储器装置中的参考电压管理的存储器阵列的实例。
图3说明根据本文公开的实例的支持存储器装置中的参考电压管理的磁滞曲线的实例。
图4说明根据本文公开的实例的支持参考电压管理的存储器装置的实例。
图5说明根据本文公开的实例的支持参考电压管理的系统中的存储器单元电压的时序图。
图6说明根据本文公开的实例的支持参考电压管理的电路的实例。
图7说明根据本文公开的实例的支持参考电压管理的存储器装置的实例。
图8说明根据本文公开的实例的支持参考电压管理的电路的实例。
图9说明根据本文公开的实例的支持参考电压管理的时序图的实例。
图10说明根据本文公开的实例的支持参考电压管理的存储器控制器的框图。
图11说明根据本文公开的实例的支持参考电压管理的方法。
图12说明根据本文公开的实例的支持参考电压管理的方法。
具体实施方式
存储器装置中的感测组件(例如感测放大器)的性能可受电力输送网络(PDN)能力(例如噪声抑制能力)影响。举例来说,取决于读取路径及感测架构,感测操作的准确度可受与用于偏置存储器单元(例如读取电压)或用于确定存储于存储器单元上的状态(例如参考电压)的电压相关联的噪声影响。期望改进参考电压管理的技术。
一种存储器装置可包含存储器单元及感测组件。感测组件可与存储器单元相关联的数字线耦合,且可用于在读取操作期间感测由存储器单元存储的状态。一些类型的存储器单元(例如铁电存储器单元)可包含用于存储存储器单元的状态的单元电容器。在例如读取操作的操作期间,可通过向单元电容器的一或两个板施加电压来偏置存储器单元,其可致使单元电容器在读取操作期间与数字线共享电荷。举例来说,数字线上的所得电荷量(或对应电压或电流)可由感测组件用于确定由存储器单元存储的状态,例如通过比较数字线的电压与参考电压,参考电压可根据参考线的电压与接地电压之间的电压差来定义。
在一些情况下,跨存储器单元的电压(例如读取电压)(例如施加到单元电容器的顶板及底板的电压之间的差)或与参考电压相关联的电压差可受PDN内的噪声影响。举例来说,在读取操作期间,施加到存储器单元中的电容器的一个板的电压可由于PDN内的寄生电容或电耦合而改变。在此情况下,跨单元电容器的电压也可改变;例如,读取电压可能不稳定,其可影响在读取操作期间由存储器单元与数字线共享的电荷量。
在一些情况下,如果读取电压在读取操作的部分(例如关键部分)期间(例如,当感测组件被激活且感测数字线上的电压或电流时)没有被充分很好控制(例如稳定),那么感测组件可能无法准确确定由存储器单元存储的状态。类似地,如果参考电压与另一电压(例如接地电压)之间的电压差在感测操作期间没有被充分很好控制(例如稳定),那么感测操作的准确度会受不利影响。因此,期望识别用于在读取操作期间管理(例如控制)此类电压差的技术。
在一些情况下,存储器单元的数字线可经由共源共栅放大器(或其它类型的切换组件)与感测元件耦合。举例来说,共源共栅可在数字线与感测组件之间建立导电路径。在此情况下,存储器单元的读取电压(例如跨单元电容器的电压)可受共源共栅的栅极处的电压影响。
在一些情况下,栅极电压可由一或多个组件(例如外围调节器)提供,且可使用其它组件(例如芯片上各个位置中的全局电容器)来稳定(例如维持)。因此,栅极电压可相对稳定。然而,板线电压(例如施加到单元电容器的另一板的电压)可由板线驱动器提供,且可受从存储器装置中的其它组件注入到电路系统中的电流影响。举例来说,当感测组件在读取操作期间被激活时,其可将电流注入到板线中且改变板线的电压,借此改变跨存储器单元的读取电压,因为栅极电压未受类似影响。由来自激活感测组件的电流注入引起的跨存储器单元的读取电压的变化会特别成问题,因为其发生在读取操作的关键时间,此时感测组件正试图确定存储器单元的状态。类似地,参考电压可受在读取操作期间注入到电路中的电流影响。
因此,在一些情况下,存储器装置可包含例如本地电容器的组件以帮助在读取操作期间维持稳定读取电压。举例来说,本地电容器的一个节点可与板线电压耦合,且本地电容器的第二节点可与共源共栅的栅极耦合。在读取操作期间激活感测组件之前,本地电容器的第二节点还可与偏置到栅极电压的节点耦合,且借此可在感测组件空闲且电路系统相对安静(例如无噪声)时采样及存储板线电压与栅极电压之间的电压差。
在读取操作的关键部分期间(例如,当感测组件被激活以感测存储器单元的状态时),本地电容器可与栅极电压解耦且可允许浮动。在此情况下,板线电压的变化(例如,由于感测组件的激活)可通过本地电容器对应地改变晶体管栅极处的电压,借此致使共源共栅的栅极处的电压追踪板线电压且在激活感测组件时维持跨存储器单元的稳定读取电压。类似技术可用于在一或多个操作(例如关键操作)期间维持参考电压的稳定性。
在一些情况下,可使用多个本地电容器在激活感测组件之前的不同时间对板线电压与栅极电压之间的差进行采样。这组本地电容器可用于将电压差的一或多个随时间测量(例如平均值或移动平均值)提供到晶体管栅极,如本文更详细描述。
在一些情况下,本文描述的技术可减少或消除本地中继器在关键操作期间维持稳定电压差的需要,且可帮助补偿跨PDN的较高电压降。虽然这些技术主要在维持稳定读取电压或参考电压的背景下论述,但类似方法可用于稳定存储器装置中的各种其它性能特性,包含(但不限于)电压差。
本公开的特征首先在存储器系统及存储器阵列的背景下描述。本公开的特征在支持参考电压管理的磁滞曲线的背景下描述。本公开的这些及其它特征通过与参考电压管理相关的存储器装置、电路、时序图及流程图进一步说明且参考所述存储器装置、电路、时序图及流程图描述。
图1说明根据本文公开的实例的利用一或多个存储器装置的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110及耦合外部存储器控制器105与存储器装置110的多个信道115。系统100可包含一或多个存储器装置,但为便于描述,一或多个存储器装置可被描述为单个存储器装置110。
系统100可包含电子装置的特征,例如计算装置、移动计算装置、无线装置或图形处理装置。系统100可为便携式电子装置的实例。系统100可为计算机、膝上型计算机、平板计算机、智能电话、手机、可穿戴装置、因特网连接装置或类似者的实例。存储器装置110可为经配置以存储系统100的一或多个其它组件的数据的系统的组件。在一些实例中,系统100经配置用于使用基站或接入点与其它系统或装置进行双向无线通信。在一些实例中,系统100实现机器类通信(MTC)、机器间(M2M)通信或装置间(D2D)通信。
系统100的至少部分可为主机装置的实例。此主机装置可为使用存储器来执行过程的装置的实例,例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、手机、可穿戴装置、因特网连接装置、一些其它固定或便携式电子装置或类似者。在一些情况下,主机装置可指代实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在一些情况下,外部存储器控制器105可称为主机或主机装置。
在一些情况下,存储器装置110可为独立装置或组件,其经配置以与系统100的其它组件通信且提供可由系统100使用或引用的物理存储器地址/空间。在一些实例中,存储器装置110可经配置以与至少一种或多种不同类型的系统100一起工作。系统100的组件与存储器装置110之间的信令可操作以支持用于调制信号的调制方案、用于传送信号的不同引脚设计、系统100及存储器装置110的相异封装、系统100与存储器装置110之间的时钟信令及同步、时序约定及/或其它因素。
存储器装置110可经配置以存储用于系统100的组件的数据。在一些情况下,存储器装置110可充当系统100的从属型装置(例如,响应及执行由系统100通过外部存储器控制器105提供的命令)。此类命令可包含用于存取操作的存取命令,例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令。存储器装置110可包含两个或更多个存储器裸片160(例如存储器芯片)以支持期望或指定数据存储容量。包含两个或更多个存储器裸片的存储器装置110可称为多裸片存储器或封装(也称为多芯片存储器或封装)。
系统100可进一步包含处理器120、基本输入/输出系统(BIOS)组件125、一或多个外围组件130及输入/输出(I/O)控制器135。系统100的组件可使用总线140彼此电子通信。
处理器120可经配置以控制系统100的至少部分。处理器120可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件,或其可为这些类型的组件的组合。在此类情况下,处理器120可为中央处理单元(CPU)、图形处理单元(GPU)、通用图形处理单元(GPGPU)或芯片上系统(SoC)以及其它实例的实例。
BIOS组件125可为可包含作为固件操作的BIOS的软件组件,其可初始化及运行系统100的各种硬件组件。BIOS组件125还可管理处理器120与系统100的各种组件(例如外围组件130、I/O控制器135等)之间的数据流。BIOS组件125可包含存储于只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
外围组件130可为可集成到系统100中或与系统100集成在一起的任何输入装置或输出装置或用于此类装置的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口或外围卡插槽,例如外围组件互连(PCI)或专用图形端口。外围组件130可为所属领域的技术人员理解为外围设备的其它组件。
I/O控制器135可管理处理器120与外围组件130、输入装置145或输出装置150之间的数据通信。I/O控制器135可管理未集成到系统100中或未与系统100集成在一起的外围设备。在一些情况下,I/O控制器135可表示到外部外围组件的物理连接或端口。
输入145可表示系统100外部的装置或信号,其向系统100或其组件提供信息、信号或数据。此可包含用户接口或与其它装置介接或在其它装置之间介接。在一些情况下,输入145可为经由一或多个外围组件130与系统100介接的外围设备,或可由I/O控制器135管理。
输出150可表示系统100外部的装置或信号,其经配置以从系统100或其组件中的任何者接收输出。输出150的实例可包含显示器、音频扬声器、打印装置或印刷电路板上的另一处理器等。在一些情况下,输出150可为经由一或多个外围组件130与系统100介接的外围设备,或可由I/O控制器135管理。
系统100的组件可由经设计以实施其功能的通用或专用电路系统组成。此可包含经配置以实施本文描述的功能的各种电路元件,例如导电线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。
存储器装置110可包含装置存储器控制器155及一或多个存储器裸片160。每一存储器裸片160可包含本地存储器控制器165(例如本地存储器控制器165-a、本地存储器控制器165-b及/或本地存储器控制器165-N)及存储器阵列170(例如存储器阵列170-a、存储器阵列170-b及/或存储器阵列170-N)。存储器阵列170可为存储器单元的集合(例如网格),其中每一存储器单元经配置以存储至少一个数字数据位。参考图2更详细描述存储器阵列170及/或存储器单元的特征。
存储器装置110可为存储器单元的二维(2D)阵列的实例,或可为存储器单元的三维(3D)阵列的实例。举例来说,2D存储器装置可包含单个存储器裸片160。3D存储器装置可包含两个或更多个存储器裸片160(例如存储器裸片160-a、存储器裸片160-b及/或任何数量的存储器裸片160-N)。在3D存储器装置中,多个存储裸片160-N可彼此上下或彼此紧邻堆叠。在一些情况下,3D存储器装置中的存储器裸片160-N可称为层面、层级、层或裸片。3D存储器装置可包含任何数量的堆叠存储裸片160-N(例如2个以上、3个以上、4个以上、5个以上、6个以上、7个以上、8个以上)。与单个2D存储器装置相比,此可增加可定位于衬底上的存储器单元的数量,其继而可降低生产成本或提高存储器阵列的性能或两者。在一些3D存储器装置中,不同层面可共享至少一个共同存取线,使得一些层面可共享字线、数字线及/或板线中的至少一者。
装置存储器控制器155可包含经配置以控制存储器装置110的操作的电路或组件。因而,装置存储器控制器155可包含使存储器装置110能够执行命令的硬件、固件及软件,且可经配置以接收、传输或执行与存储器装置110相关的命令、数据或控制信息。装置存储器控制器155可经配置以与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些情况下,存储器装置110可从外部存储器控制器105接收数据及/或命令。
举例来说,存储器装置110可接收指示存储器装置110将代表系统100的组件(例如处理器120)存储某些数据的写入命令,或接收指示存储器装置110将向系统100的组件(例如处理器120)提供存储于存储器裸片160中的某些数据的读取命令。在一些情况下,装置存储器控制器155可结合存储器裸片160的本地存储器控制器165来控制本文描述的存储器装置110的操作。包含于装置存储器控制器155及/或本地存储器控制器165中的组件的实例可包含用于解调从外部存储器控制器105接收的信号的接收器、用于调制信号且将信号传输到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器或类似者。
本地存储器控制器165(例如,在存储器裸片160本地)可经配置以控制存储器裸片160的操作。此外,本地存储器控制器165可经配置以与装置存储器控制器155通信(例如,接收及传输数据及/或命令)。本地存储器控制器165可支持装置存储器控制器155控制本文描述的存储器装置110的操作。在一些情况下,存储器装置110不包含装置存储器控制器155,且本地存储器控制器165或外部存储器控制器105可执行本文描述的各种功能。因而,本地存储器控制器165可经配置以与装置存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器105或处理器120通信。
在所公开技术中,本地存储器控制器165(例如,在存储器裸片160本地)可致使存储器装置100执行特定于在存储器单元的读取操作期间维持稳定读取电压的操作。具体来说,本地存储器控制器165可致使存储器装置100耦合本地电容器与偏置到第一电压的第一节点。第一电容器还可与第二节点耦合,第二节点与在存储器单元的数字线(例如数字线215)与感测组件(例如感测组件250)之间建立导电路径相关联。存储器装置100可使用本地电容器存储第一电压与存储器单元的板线相关联的第二电压之间的电压差。存储器装置100可解耦本地电容器与第一节点,且在解耦本地电容器与第一节点之后存取存储器单元。在存取操作期间,本地电容器帮助稳定读取电压。存储器装置100可在存取存储器单元之后重新耦合第一电容器与第一节点。
外部存储器控制器105可经配置以能够在系统100的组件(例如处理器120)与存储器装置110之间传送信息、数据及/或命令。外部存储器控制器105可充当系统100的组件与存储器装置110之间的联络者,使得系统100的组件无需知道存储器装置的操作的细节。系统100的组件可向外部存储器控制器105提出外部存储器控制器105满足的请求(例如读取命令或写入命令)。外部存储器控制器105可转换或转译在系统100的组件与存储器装置110之间交换的通信。在一些情况下,外部存储器控制器105可包含产生共同(源)系统时钟信号的系统时钟。在一些情况下,外部存储器控制器105可包含产生共同(源)数据时钟信号的共同数据时钟。
在一些情况下,外部存储器控制器105或系统100的其它组件或本文描述的其功能可由处理器120实施。举例来说,外部存储器控制器105可为由处理器120或系统100的其它组件实施的硬件、固件或软件或其某一组合。虽然外部存储器控制器105被描绘为在存储器装置110外部,但在一些情况下,外部存储器控制器105或本文描述的其功能可由存储器装置110实施。举例来说,外部存储器控制器105可为由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或其某一组合。在一些情况下,外部存储器控制器105可跨处理器120及存储器装置110分布,使得外部存储器控制器105的部分由处理器120实施且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样地,在一些情况下,在本文归于装置存储器控制器155或本地存储器控制器165的一或多个功能在一些情况下可由外部存储器控制器105(与处理器120分离或包含于处理器120中)执行。
系统100的组件可使用多个信道115与存储器装置110交换信息。在一些实例中,信道115可实现外部存储器控制器105与存储器装置110之间的通信。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如导体)。举例来说,信道115可包含第一端子,其包含外部存储器控制器105处的一或多个引脚或垫及存储器装置110处的一或多个引脚或垫。引脚可为系统100的装置的导电输入或输出点的实例,且引脚可经配置以充当信道的部分。在一些情况下,端子的引脚或垫可为信道115的信号路径的部分。额外信号路径可与用于在系统100的组件内路由信号的信道的端子耦合。举例来说,存储器装置110可包含将信号从信道115的端子路由到存储器装置110的各种组件(例如装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)的信号路径(例如存储器装置110或其组件内部的信号路径,例如在存储器裸片160内部)。
信道115(及相关联信号路径及端子)可专用于传送特定类型的信息。在一些情况下,信道115可为聚合信道且因此可包含多个个别信道。举例来说,数据信道190可为x4(例如,包含4个信号路径)、x8(例如,包含8个信号路径)、x16(包含16个信号路径)等等。
通过信道传送的信号可使用双倍数据速率(DDR)时序方案。举例来说,信号的一些符号可寄存于时钟信号的上升边缘上,且信号的其它符号可寄存于时钟信号的下降边缘上。通过信道传送的信号可使用单倍数据速率(SDR)信令。举例来说,每一时钟循环可寄存信号的一个符号。
在一些情况下,信道115可包含一或多个命令及地址(CA)信道186。CA信道186可经配置以在外部存储器控制器105与存储器装置110之间传送命令,其包含与命令相关联的控制信息(例如地址信息)。举例来说,CA信道186可包含具有期望数据的地址的读取命令。在一些情况下,CA信道186可寄存于上升时钟信号边缘及/或下降时钟信号边缘上。在一些情况下,CA信道186可包含任何数目个信号路径以对地址及命令数据进行解码(例如8或9个信号路径)。
在一些情况下,信道115可包含一或多个时钟信号(CK)信道188。CK信道188可经配置以在外部存储器控制器105与存储器装置110之间传送一或多个共同时钟信号。每一时钟信号可经配置以在高状态与低状态之间振荡且协调外部存储器控制器105及存储器装置110的动作。在一些情况下,时钟信号可为差分输出(例如CK_t信号及CK_c信号),且CK信道188的信号路径可相应地配置。在一些情况下,时钟信号可为单端的。CK信道188可包含任何数量的信号路径。在一些情况下,时钟信号CK(例如CK_t信号及CK_c信号)可为针对存储器装置110的命令及寻址操作或针对存储器装置110的其它系统范围操作提供时序参考。时钟信号CK因此可不同地称为控制时钟信号CK、命令时钟信号CK或系统时钟信号CK。系统时钟信号CK可由系统时钟产生,系统时钟可包含一或多个硬件组件(例如振荡器、晶体、逻辑门、晶体管或类似者)。
在一些情况下,信道115可包含一或多个数据(DQ)信道190。数据信道190可经配置以在外部存储器控制器105与存储器装置110之间传送数据及/或控制信息。举例来说,数据信道190可传送写入到存储器装置110的信息(例如双向)或从存储器装置110读取的信息。数据信道190可传送可使用各种不同调制方案(例如NRZ、PAM4)调制的信号。
在一些情况下,信道115可包含可专用于其它目的的一或多个其它信道192。这些其它信道192可包含任何数量的信号路径。
信道115可使用各种不同架构耦合外部存储器控制器105与存储器装置110。各种架构的实例可包含总线、点到点连接、交叉开关、高密度中介层(例如硅中介层)或形成于有机衬底中的信道或其某一组合。举例来说,在一些情况下,信号路径可至少部分包含高密度中介层,例如硅中介层或玻璃中介层。
通过信道115传送的信号可使用各种不同调制方案来调制。在一些情况下,二进制符号(或二进制电平)调制方案可用于调制在外部存储器控制器105与存储器装置110之间传送的信号。二进制符号调制方案可为M进制调制方案的实例,其中M等于2。二进制符号调制方案的每一符号可经配置以表示一个数字数据位(例如,符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含(但不限于)不归零制(NRZ)、单极编码、双极编码、曼彻斯特编码、具有两个符号的脉幅调制(PAM)(例如PAM2)及/或其它。
在一些情况下,多符号(或多电平)调制方案可用于调制在外部存储器控制器105与存储器装置110之间传送的信号。多符号调制方案可为M进制调制方案的实例,其中M大于或等于3。多符号调制方案的每一符号可经配置以表示多于一个数字数据位(例如,符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含(但不限于)PAM4、PAM8等、正交振幅调制(QAM)、正交相移键控(QPSK)及/或其它。多符号信号或PAM4信号可为使用可包含至少三个电平的调制方案调制以对多于一个信息位进行编码的信号。多符号调制方案及符号可替代地称为非二进制、多位或高阶调制方案及符号。
图2说明根据本文公开的实例的存储器裸片200的实例。存储器裸片200可为参考图1描述的存储器裸片160的实例。在一些情况下,存储器裸片200可称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含可编程以存储不同逻辑状态的一或多个存储器单元205。每一存储器单元205可编程以存储两种或更多种状态。举例来说,存储器单元205可经配置以一次存储一个数字逻辑位(例如逻辑0及逻辑1)。在一些情况下,单个存储器单元205(例如多电平存储器单元)可经配置以一次存储多于一个数字逻辑位(例如逻辑00、逻辑01、逻辑10或逻辑11)。
存储器单元205可存储表示数字数据的状态(例如极化状态或电介质电荷)。在FeRAM架构中,存储器单元205可包含电容器,其可包含铁电材料以存储表示可编程状态的电荷及/或极化。在DRAM架构中,存储器单元205可包含电容器,其可包含电介质材料以存储表示可编程状态的电荷。
例如读取及写入的操作可通过激活或选择例如字线210、数字线215及/或板线220的存取线来对存储器单元205执行。在一些情况下,数字线215也可称为位线。在不失理解或操作的情况下,存取线、字线、数字线、板线或其类似者的指涉物可互换。激活或选择字线210、数字线215或板线220可包含将电压施加到相应线。
存储器裸片200可包含以网格状图案布置的存取线(例如字线210、数字线215及板线220)。存储器单元205可定位于字线210、数字线215及/或板线220的相交处。通过偏置字线210、数字线215及板线220(例如,向字线210、数字线215及板线220施加电压),单个存储器单元205可在其相交处被存取。
存取存储器单元205可通过行解码器225、列解码器230及板驱动器235来控制。举例来说,行解码器225可从本地存储器控制器265接收行地址且基于所接收行地址激活字线210。列解码器230从本地存储器控制器265接收列地址且基于所接收列地址激活数字线215。板驱动器235可从本地存储器控制器265接收板地址且基于所接收板地址激活板线220。举例来说,存储器裸片200可包含标记为WL_1到WL_M的多个字线210、标记为DL_1到DL_N的多个数字线215及标记为PL_1到PL_P的多个板线,其中M、N及P取决于存储器阵列的大小。因此,通过激活字线210、数字线215及板线220(例如WL_1、DL_3及PL_1),可存取在其相交处的存储器单元205。二维或三维配置中的字线210及数字线215的相交点可称为存储器单元205的地址。在一些情况下,字线210、数字线215及板线220的相交点可称为存储器单元205的地址。
存储器单元205可包含逻辑存储组件,例如电容器240及切换组件245。电容器240可为铁电电容器的实例。电容器240的第一节点可与切换组件245耦合,且电容器240的第二节点可与板线220耦合。切换组件245可为晶体管或任何其它类型的开关装置的实例,其选择性建立或取消建立两个组件之间的电子通信。
选择或取消选择存储器单元205可通过激活或取消激活切换组件245来实现。电容器240可使用切换组件245与数字线215电子通信。举例来说,当取消激活切换组件245时,电容器240可与数字线215隔离,及当激活切换组件245时,电容器240可与数字线215耦合。在一些情况下,切换组件245是晶体管且其操作通过向晶体管栅极施加电压来控制,其中晶体管栅极与晶体管源极之间的电压差大于或小于晶体管的阈值电压。在一些情况下,切换组件245可为p型晶体管或n型晶体管。字线210可与切换组件245的栅极电子通信,且可基于施加到字线210的电压来激活/取消激活切换组件245。
字线210可为与存储器单元205电子通信的导电线,其可用于对存储器单元205执行存取操作。在一些架构中,字线210可与存储器单元205的切换组件245的栅极电子通信,且可经配置以控制存储器单元的切换组件245。在一些架构中,字线210可与存储器单元205的电容器的节点电子通信,且存储器单元205可不包含切换组件。
数字线215可为连接存储器单元205与感测组件250的导电线。在一些架构中,存储器单元205可在存取操作的部分期间选择性与数字线215耦合。举例来说,字线210及存储器单元205的切换组件245可经配置以选择性耦合及/或隔离存储器单元205的电容器240与数字线215。在一些架构中,存储器单元205可与数字线215电子通信(例如,持续)。
板线220可为与存储器单元205电子通信的导电线,其可用于对存储器单元205执行存取操作。板线220可与电容器240的节点(例如单元底部)电子通信。板线220可经配置以在存储器单元205的存取操作期间与数字线215协作以偏置电容器240。在一些情况下,管理或控制板线220及数字线215的电压(或可影响数字线215的电压的其它电压)以在读取操作期间跨电容器240提供稳定读取电压可为有益的。
感测组件250可经配置以检测存储于存储器单元205的电容器240上的状态(例如极化状态或电荷)且基于检测到的状态确定存储器单元205的逻辑状态。在一些情况下,由存储器单元205存储的电荷可能非常小。因而,感测组件250可包含一或多个感测放大器以放大存储器单元205的信号输出。在一些情况下,感测组件250可包含共源共栅放大器或与共源共栅放大器耦合,共源共栅放大器耦合数字线215与感测放大器。感测放大器可在读取操作期间检测数字线215的电荷的微小变化,且可基于检测到的电荷产生对应于逻辑0或逻辑1的信号。在读取操作期间,存储器单元205的电容器240可向其对应数字线215输出信号(例如,放电)。信号可致使数字线215的电压改变。
感测组件250可经配置以比较跨数字线215从存储器单元205接收的信号与参考信号255(例如参考电压)。感测组件250可基于比较来确定存储器单元205的存储状态。
举例来说,在二进制信令中,如果数字线215具有高于参考信号255的电压,那么感测组件250可确定存储器单元205的存储状态是逻辑1,及如果数字线215具有低于参考信号255的电压,那么感测组件250可确定存储器单元205的存储状态是逻辑0。感测组件250可包含各种晶体管或放大器以检测及放大信号差。存储器单元205的检测到的逻辑状态可通过列解码器230输出为输出260。在一些情况下,感测组件250可为另一组件(例如列解码器230、行解码器225)的部分。在一些情况下,感测组件250可与行解码器225、列解码器230及/或板驱动器235电子通信。
本地存储器控制器265可通过各种组件(例如行解码器225、列解码器230、板驱动器235及感测组件250)控制存储器单元205的操作。本地存储器控制器265可为参考图1描述的本地存储器控制器165的实例。在一些情况下,行解码器225、列解码器230及板驱动器235及感测组件250中的一或多者可与本地存储器控制器265共置。本地存储器控制器265可经配置以从外部存储器控制器105(或参考图1描述的装置存储器控制器155)接收一或多个命令及/或数据,将命令及/或数据转译为可由存储器裸片200使用的信息,对存储器裸片200执行一或多个操作,且响应于执行一或多个操作而将数据从存储器裸片200传送到外部存储器控制器105(或装置存储器控制器155)。
本地存储器控制器265可产生行、列及/或板线地址信号以激活目标字线210、目标数字线215及目标板线220。本地存储器控制器265还可产生及控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说,本文论述的施加电压或电流的振幅、形状或持续时间可经调整或变化或可因在操作存储器裸片200中论述的各种操作而不同。
在一些情况下,本地存储器控制器265可经配置以对存储器裸片200执行预充电操作。预充电操作可包含将存储器裸片200的一或多个组件及/或存取线预充电到一或多个预定电压电平。在一些例子中,存储器单元205及/或存储器裸片200的部分可在不同存取操作之间预充电。在一些例子中,数字线215及/或其它组件可在读取操作之前预充电。
在一些情况下,本地存储器控制器265可经配置以对存储器裸片200的一或多个存储器单元205执行写入操作(例如编程操作)。在写入操作期间,存储器裸片200的存储器单元205可经编程以存储期望逻辑状态。在一些情况下,可在单个写入操作期间对多个存储器单元205进行编程。本地存储器控制器265可识别对其执行写入操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205(例如目标存储器单元205的地址)电子通信的目标字线210、目标数字线215及/或目标板线220。
本地存储器控制器265可激活目标字线210、目标数字线215及/或目标板线220(例如,将电压施加到字线210、数字线215或板线220)以存取目标存储器单元205。在写入操作期间,本地存储器控制器265可向数字线215施加特定信号(例如电压)及向板线220施加特定信号(例如电压)以将特定状态存储于存储器单元205的电容器240中,特定状态指示期望逻辑状态。
在一些情况下,本地存储器控制器265可经配置以对存储器裸片200的一或多个存储器单元205执行读取操作(例如感测操作)。在读取操作期间,可确定存储于存储器裸片200的存储器单元205中的逻辑状态。在一些情况下,多个存储器单元205可在单个读取操作期间被感测。本地存储器控制器265可识别对其执行读取操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205(例如目标存储器单元205的地址)电子通信的目标字线210、目标数字线215及/或目标板线220。
本地存储器控制器265可激活目标字线210、目标数字线215及/或目标板线220(例如,将电压施加到字线210、数字线215或板线220)以存取目标存储器单元205。目标存储器单元205可响应于偏置存取线而将信号转移到感测组件250。感测组件250可放大信号。本地存储器控制器265可触发感测组件250(例如,锁存感测组件)且借此比较从存储器单元205接收的信号与参考信号255。基于所述比较,感测组件250可确定存储于存储器单元205上的逻辑状态。作为读取操作的部分,本地存储器控制器265可将存储于存储器单元205上的逻辑状态传送到外部存储器控制器105(或装置存储器控制器)。
在一些情况下,存储器单元205可与数字线215、用于耦合数字线215与感测组件250的切换组件及具有与切换组件耦合的第一节点的第一电容器耦合。具有第一节点的第一电容器可偏置到第一电压。供应第一电压的第一电压供应器可与存储器单元205的板线及第一电容器的第二节点耦合。存储器裸片200还可包含控制器,其致使存储器裸片200耦合第一电容器的第一节点与偏置到第二电压的第三节点以使用第一电容器存储第二电压与第一电压之间的电压差。控制器可解耦第一电容器与第三节点,且在解耦第一电容器与第三节点之后存取存储器单元205。存取存储器单元205可包含执行关键操作(例如读取操作)。在存取存储器单元205之后,第一电容器可在存取存储器单元205之后与第三节点重新耦合。
在一些存储器架构中,存取存储器单元205可降低或破坏存储于存储器单元205中的逻辑状态。举例来说,对铁电存储器单元执行的读取操作可破坏存储于铁电电容器中的逻辑状态。在另一实例中,在DRAM架构中执行的读取操作可部分或完全使目标存储器单元的电容器放电。本地存储器控制器265可执行重写操作或刷新操作以使存储器单元返回到其原始逻辑状态。本地存储器控制器265可在读取操作之后将逻辑状态重写到目标存储器单元。在一些情况下,重写操作可被视为读取操作的部分。另外,激活例如字线210的单个存取线可干扰存储于与所述存取线电子通信的一些存储器单元中的状态。因此,重写操作或刷新操作可对可能未被存取的一或多个存储器单元执行。
图3说明根据本公开的各种实例的具有磁滞曲线300-a及300-b的铁电存储器单元的非线性电性质的实例。磁滞曲线300-a及300-b分别说明实例铁电存储器单元写入及读取过程。磁滞曲线300-a及300-b描绘存储于铁电电容器(例如参考图2描述的电容器240)上随电压差V变化的电荷Q。
铁电材料以自发电极化为特征,即,其没有电场的情况下维持非零电极化。实例铁电材料包含钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、钛酸锆铅(PZT)及钽酸锶铋(SBT)。本文描述的铁电电容器可包含这些或其它铁电材料。铁电电容器内的电极化导致铁电材料的表面处的净电荷且通过电容器端子吸引相反电荷。因此,电荷存储于铁电材料与电容器端子的界面处。由于电极化可在没有外部施加电场的情况下维持相对较长时间(甚至无限期),因此可比例如用于DRAM阵列中的电容器显著减少电荷泄漏。此可减少执行刷新操作的需要。
磁滞曲线300-a及300-b可从电容器的单个端子角度来理解。通过实例,如果铁电材料具有负极化,那么正电荷在端子处积累。同样地,如果铁电材料具有正极化,那么负电荷在端子处积累。另外,磁滞曲线300-a及300-b中的电压表示跨电容器的电压差且定向。举例来说,正电压可通过向相关端子(例如单元板)施加正电压且使第二端子(例如单元底部)维持在接地(或大致零伏(0V))来实现。负电压可通过使相关端子维持在接地且向第二端子施加正电压来施加,例如,可施加正电压以使相关端子负极化。类似地,可向适当电容器端子施加两个正电压、两个负电压或正及负电压的任何组合以产生磁滞曲线300-a及300-b中展示的电压差。
如磁滞曲线300-a中描绘,铁电材料可维持具有零电压差的正或负极化,从而导致两种可能充电状态:电荷状态305及电荷状态310。根据图3的实例,电荷状态305表示逻辑0,且电荷状态310表示逻辑1。在一些实例中,可反转相应电荷状态的逻辑值以适应用于操作存储器单元的其它方案。
通过施加电压,逻辑0或1可通过控制铁电材料的电极化且因此控制电容器端子上的电荷来写入到存储器单元。举例来说,跨电容器施加净正电压315导致电荷积累,直到达到电荷状态305-a。在移除电压315之后,电荷状态305-a跟随路径320,直到其在零电压处达到电荷状态305。类似地,电荷状态310通过施加净负电压325来写入,其导致电荷状态310-a。在移除负电压325之后,电荷状态310-a跟随路径330,直到其在零电压处达到电荷状态310。电荷状态305-a及310-a也可称为剩余极化(Pr)值,例如在移除外部偏置(例如电压)之后保持的极化(或电荷)。矫顽电压是其中电荷(或极化)为零的电压。
为了读取或感测铁电电容器的存储状态,可跨电容器施加电压。作为响应,存储电荷Q改变,且变化程度取决于初始电荷状态,例如,最终存储电荷(Q)取决于最初存储电荷状态305-b还是310-b。举例来说,磁滞曲线300-b说明两种可能存储电荷状态305-b及310-b。可跨电容器240施加电压335,如参考图2论述。在其它情况下,可向单元板施加固定电压,且尽管描绘为正电压,但电压335可为负的。响应于电压335,电荷状态305-b可跟随路径340。同样地,如果最初存储电荷状态310-b,那么其跟随路径345。电荷状态305-c及电荷状态310-c的最终位置取决于一或多个因素,包含特定感测方案及电路系统。
在读取操作期间跨存储器单元的电容器施加的电压可称为读取电压,且读取操作的准确度可部分取决于读取电压的稳定性,例如,取决于施加到电容器的单元板(例如,经由板线)及单元底部(例如,经由数字线)的电压的稳定性。在一些情况下,可使用(单独)本地电容器在读取操作期间维持跨单元电容器的稳定读取电压,如本文描述。
在一些情况下,最终电荷可取决于连接到存储器单元的数字线的本征电容。举例来说,如果电容器电连接到数字线且施加电压335,那么数字线的电压可由于其本征电容而上升。在感测组件处测量的电压可不等于电压335,而是可取决于数字线的电压。因此,磁滞曲线300-b上最终电荷状态305-c及310-c的位置可取决于数字线的电容且可通过负载线分析来确定,例如,电荷状态305-c及310-c可关于数字线电容来定义。因此,电容器的电压(电压350或电压355)可不同且可取决于电容器的初始状态。
通过比较数字线电压与参考电压,可确定电容器的初始状态。数字线电压可为电压335与跨电容器的最终电压(电压350或电压355)之间的差,例如电压335与电压350之间的差或电压335与电压355之间的差。可产生参考电压,使得其量值在两个可能数字线电压的两个可能电压之间以确定存储逻辑状态,例如,确定数字线电压高于还是低于参考电压。在通过感测组件进行比较之后,可确定所感测数字线电压高于或低于参考电压,且可确定铁电存储器单元的存储逻辑值(例如逻辑0或1)。
在一些情况下,铁电存储器单元可在读取操作之后维持初始逻辑状态。举例来说,如果存储电荷状态305-b,那么在读取操作期间,电荷状态可跟随路径340到电荷状态305-c,且在移除电压335之后,电荷状态可通过在相反方向上跟随路径340来返回到初始电荷状态305-b。在一些情况下,铁电存储器单元在读取操作之后可丢失其初始逻辑状态。举例来说,如果存储电荷状态310-b,那么在读取操作期间,电荷状态可跟随路径345到电荷状态305-c,且在移除电压335之后,电荷状态可通过跟随路径340来缓解到电荷状态305-b。
磁滞曲线300-b说明读取经配置以存储电荷状态305-b及电荷状态310-b的存储器单元的实例。举例来说,可经由数字线215及板线220施加读取电压335作为电压差,如参考图2描述。磁滞曲线300-b可说明其中读取电压335为负电压差Vcap(例如,其中Vbottom–Vplate为负)的读取操作。跨电容器的负读取电压可称为“板高”读取操作,其中板线220最初被置于高电压,且数字线215最初处于低电压(例如接地电压)。尽管读取电压335展示为跨铁电电容器240的负电压,但在替代操作中,读取电压可为跨铁电电容器240的正电压,其可称为“板低”读取操作。
当选择存储器单元205(例如,通过激活切换组件245,如参考图2描述)时,可跨铁电电容器240施加读取电压335。在向铁电电容器240施加读取电压335之后,电荷可经由数字线215及板线220流入或流出铁电电容器240,且可取决于铁电电容器240处于电荷状态305-a(例如逻辑1)还是处于电荷状态310-a(例如逻辑0)而产生不同电荷状态。
图4说明根据本文公开的实例的支持参考电压管理的存储器装置400的实例。存储器装置400可包含可与数字线(DL)215-a耦合的存储器单元205-a。举例来说,存储器单元205-a可包含单元电容器240-a,例如铁电电容器或另一类型的电容器。存储器单元205-a可包含单元选择器245-a(例如切换组件)用于通过激活字线(WL)210-a上的信号来选择存储器单元205-a。存储器单元205-a、字线210-a及数字线215-a可为参考图2论述的存储器单元205、字线210及数字线215的实例。
单元电容器240-a的单元板497可与板线220-a耦合。板线220-a可与电压源460耦合,电压源460可向板线220-a供应板线电压Vplate。在一些情况下,举例来说,Vplate可设置为VSS电压,其可为接地电压。在一些情况下,Vplate可设置为另一电压。
数字线215-a可经由切换组件485与感测放大器405耦合。即,切换组件485可用于在数字线215-a与感测放大器405之间建立导电路径。在一些情况下,切换组件485可为共源共栅放大器或可包含一或多个晶体管的另一类型的切换组件。在一些情况下,感测放大器405可为感测组件(例如参考图2描述的感测组件250)的部分,且可用于通过感测数字线215-a上的电压、电流或电荷来感测存储于存储器单元205-a上的逻辑状态。
存储器装置400可包含本地电容器475。本地电容器475的第一节点455与切换组件470及节点480耦合,节点480可为与切换组件485的栅极490相关联的节点。本地电容器475的第二节点与电压源460耦合,电压源460可供应板线电压Vplate。即,在一些情况下,本地电容器475的第二节点410可偏置到板线电压。
在一些情况下,归因于存储器装置400中的瞬态效应,由板线220-a及本地电容器475的第二节点410看到的Vplate可相对于由电压源460供应的实际电压改变。即,板线220-a及本地电容器475的第二节点410处的Vplate可为可不完全稳定的本地Vplate。
在一些情况下,节点480处的电压可激活切换组件485以耦合数字线215-a与感测放大器405。切换组件485(例如切换组件的晶体管)可与阈值电压Vth相关联,阈值电压Vth可致使切换组件485的栅极490处的电压与数字线215-a的电压之间的电压差。在一些情况下,举例来说,Vth可为用于激活切换组件485的最小电压,且可表示从切换组件485的栅极到切换组件485的源极的电压差。
因此,在一些情况下,数字线215-a上的电压及因此电容器240-a-的单元底部上的电压可大致等于节点480处的电压(例如栅极电压)减去阈值电压Vth。由于此关系,切换组件485的栅极490处(例如节点480处)的电压可用于偏置存储器单元205-a。
本地电容器475可通过激活切换组件470来选择性与节点435耦合。节点435可偏置到由电压源450供应的电压,例如经由全局电容器495。在一些情况下,节点435处的电压可称为VCASC电压(例如用于偏置共源共栅放大器的电压)。举例来说,全局电容器495可包含于存储器装置400中以帮助维持节点435处VCASC电压的稳定性。在一些情况下,全局电容器495可表示单个离散电容器。在其它情况下,全局电容器495可表示一或多个离散电容器以及与存储器装置400中的电路系统相关联的寄生电容。
当激活切换组件470时,本地电容器475可跨本地电容器475产生基于节点435的电压(例如VCASC电压)及由电压源460提供的电压(例如Vplate)的电压。即,当激活切换组件470时,本地电容器475可跨本地电容器475产生等于VCASC–Vplate的电压差。
在感测组件空闲时,本地电容器475的第一节点455可与节点435(其偏置到VCASC)耦合。此可致使本地电容器475在电路系统相对安静时存储节点435处的电压(VCASC)与板线电压(Vplate)之间的电压差。在此周期期间,节点480处的电压可基本上等于节点435处的电压。
如先前论述,读取操作可包含激活感测组件(例如,包含感测放大器405)以确定由存储器单元205-a存储的状态。然而,在激活感测放大器405之前,本地电容器475的第一节点可通过取消激活切换组件470来与节点435解耦,从而允许本地电容器475的第一节点455(及与栅极490相关联的节点480)浮动。此时,节点480处的电压可称为本地VCASC电压,因为其基于节点435处的(全局)VCASC电压,但允许基于节点410处Vplate的电压变化来漂移。在取消激活切换组件470之后,可存取存储器单元205-a且可激活感测放大器405以确定由存储器单元205-a存储的状态。
如先前提及,当激活感测组件(例如,包含感测放大器405)时,其可将电流注入到板线220-a中,从而致使板线电压(Vplate)改变。因此,本地电容器475的第二节点410处的板线电压可在读取操作期间改变。因为电容器475的第一节点455浮动(例如,其不受电压供应控制或不与电压供应耦合),所以本地电容器475的第二节点410处的板线电压的变化导致本地电容器475的第一节点455处的对应电压变化,借此也改变节点480处的电压。以此方式,本地电容器475允许节点480处(切换组件485的栅极490处)的本地VCASC电压追踪板线电压Vplate的电压变化,借此在读取操作的关键部分期间维持跨存储器单元205-a的稳定电压差(例如读取电压),例如当激活感测放大器405时。
在读取操作的感测部分完成之后,可取消激活感测放大器405(例如,感测放大器405可变为空闲),且在接着存储器单元205-a的下一存取之前,本地电容器475的第一节点455可与节点435重新耦合以使本地电容器475再充电到节点435(例如VCASC)与节点410(例如Vplate)之间的电压差。
在一些情况下,可通过打开切换组件470来取消激活切换组件470,使得节点435与第一节点455(及节点480)之间可没有电连接。在此情况下,当取消激活切换组件470时,可认为切换组件470的电阻是无限的。
在一些情况下,可通过调整(例如增大)切换组件470的电阻来取消激活切换组件470,无需完全打开切换组件470。举例来说,可用电阻连接替换开路切换组件以保持全局VCASC电压(在节点435处)与本地VCASC电压(在节点480处)之间的弱连接。在此情况下,少量电流仍可流过切换组件470。
图5说明根据本文公开的实例的可发生于支持参考电压管理的存储器装置中的存储器单元的读取操作期间的电压的时序图500的实例。
如先前论述,在一些情况下,跨存储器单元的读取电压(例如施加到单元电容器的顶板及底板的电压之间的差)可受PDN内的噪声影响。读取电压可表示为:
Vcell=VCASC-Vth-Vplate
其中VCASC可为节点480处(例如切换组件485(例如晶体管或共源共栅放大器)的栅极490处)的本地VCASC电压。Vth可为与切换组件485相关联的阈值电压,且Vplate可为施加到单元电容器240-a的单元板的板电压。
如先前论述,期望在存储器单元205-a的读取操作期间(尤其在其中感测放大器(例如感测放大器405)被激活且确定由存储器单元205-a存储的状态的读取操作的关键部分期间)维持稳定读取电压Vcell。然而,在一些情况下,当激活感测放大器时,其可致使板线的电压(Vplate)上升,因此潜在地降低读取电压Vcell,其可对读取操作的准确度产生不利影响。
因此,如参考图4论述,本地电容器475可用于在读取操作期间维持稳定读取电压Vcell。特定来说,本地电容器475可与可偏置到电压(例如VCASC)的节点435耦合。本地电容器475可在不活动阶段505期间(例如,在感测放大器不活动时)与节点435耦合以在电路相对安静时采样及存储Vplate与VCASC之间的电压差。接着,可在激活感测放大器之前取消激活切换组件470以解耦本地电容器475与节点435且允许节点480以基于跨本地电容器475的电压的电压浮动。因为本地电容器475的第一节点455浮动且本地电容器475的第二节点410与Vplate耦合,所以节点480处的电压可追踪Vplate的电压变化,借此在执行关键操作的活动阶段510期间维持稳定读取电压Vcell,如时序图500中描绘。
即,如图5中描绘,当板线电压Vplate在活动阶段510期间上升(例如,归因于激活感测放大器以感测存储器单元的状态)时,节点480处的本地VCASC(及因此本地VCASC–Vth)升高相等量,借此在活动阶段510期间跨存储器单元205-a维持稳定读取电压Vcell。时序图500中描绘的电压是近似值且旨在说明一般行为而非特定电压。
图6说明根据本文公开的实例的支持参考电压管理的电路600的实例。电路600可类似于存储器装置400中描绘的电路系统,但可用于在更一般情况下维持一般参考信号与另一电压(例如VSS电压或接地电压)之间的稳定电压差。举例来说,此电压差可用作由感测放大器用于确定由存储器单元存储的状态的参考电压(如参考图2描述),或可用于另一类型的参考。
电路600可包含具有与电压源615耦合的第一节点610的本地电容器605。举例来说,电压源615可供应第一电压。第一电压可为VSS电压、接地电压或另一电压。本地电容器605具有与节点625耦合的第二节点620。举例来说,节点625可为向例如感测组件的其它电路系统提供本地参考电压(本地REF)的节点。
举例来说,本地电容器605的第二节点620可通过激活切换组件635来选择性与节点630耦合。节点630可偏置到全局参考电压(全局REF)。
举例来说,在存储器装置的某些关键操作期间,可在存储器装置内使用电路600提供节点625处的本地参考电压与由电压源615供应的电压之间的稳定电压差。此类关键操作可包含读取操作的一部分(在此期间本地参考电压用于确定存储器单元的状态)或在另一类型的操作期间(其中期望本地参考电压与由电压源615供应的电压之间维持稳定电压差)。
在一些情况下,可激活切换组件635(例如,在不活动或空闲阶段期间,此时存储器装置的某些组件(例如感测组件)不活动)以耦合本地电容器605的节点620与节点630。举例来说,切换组件635可在关键操作之前激活,例如在感测组件被激活且使用节点625处的本地参考电压来确定由存储器单元存储的状态之前。接着,可取消激活切换组件635以将节点630与节点610之间的电压差存储于本地电容器605上。接着,可在取消激活切换组件635且节点625浮动时执行关键操作(例如存储器单元205-a的存取期间的感测操作或另一类型的操作)。在一些情况下,切换组件635可在关键操作完成之后再次激活以在后续存储器存取之前使电容器605再充电。
图7说明根据本文公开的实例的支持参考电压管理的存储器装置700的实例。在一些情况下,存储器装置700中描绘的电路系统可通过在关键操作之前(例如,当激活感测放大器时)使用多个本地电容器475及切换组件470多次采样及存储例如板线电压Vplate与全局共源共栅电压VCASC之间的差来帮助提供稳定读取电压。电压差的多个样本接着可用于确定(例如提供)移动平均电压差。
在一些情况下,在存储板线电压Vplate与共源共栅电压VCASC之间的差时(例如,在切换组件470打开以致使本地电容器475存储电压差时,如参考图4描述),电路中(例如PDN中)可存在瞬态噪声。在此情况下,存储于本地电容器475上的电压差可不同于更接近激活感测放大器的时间的Vplate与VCASC之间的电压差,借此在切换组件打开时潜在地降低用Vplate电压后续追踪本地VCASC电压。在此情况下,归因于在取消激活切换组件470的时间之前发生的瞬态电压差,关键操作期间的读取电压(例如Vcell)可更不稳定。
因此,不是如参考图4描述那样使用在给定时间采样的单个本地电容器475,而是存储器装置700可包含多个本地电容器475-a、475-b、475-c及对应切换组件470-a、470-b、470-c,其可用于在关键操作之前的多个(不同)时间(例如,在激活感测放大器时)存储VCASC与Vplate之间的电压差,如图7中描绘。多个本地电容器475接着可经由切换组件705-a、705-b、705-c彼此耦合以实现跨本地电容器475的电荷共享,借此提供例如VCASC与Vplate之间的差的移动平均值。移动平均值继而可使存储器装置700能够在关键操作期间提供更稳定读取电压,如下文更详细描述。
存储器装置700可包含可与数字线(DL)215-b耦合的存储器单元205-b。存储器单元205-a可包含单元电容器240-b及单元选择器245-b用于通过激活字线(WL)210-b上的信号来选择存储器单元205-b。存储器单元205-b、字线210-b及数字线215-b可为参考图2及4论述的存储器单元205、205-a、字线210、210-a及数字线215、215-a的实例。
单元电容器240-b的单元板可与板线220-b耦合。板线220-b可与电压源460-a耦合,电压源460-a可向板线220-a供应板线电压Vplate。
数字线215-b可经由一或多个切换组件(例如切换组件485-a)与感测放大器405-a耦合。即,切换组件485-a可用于在数字线215-b与感测放大器405-a之间建立导电路径。切换组件485-a可为参考图4描述的切换组件485的实例,且可为例如共源共栅放大器。
如上文论述,存储器装置700可包含多个本地电容器475。多个本地电容器475可用于在激活感测放大器405-a之前的不同时间对板线电压Vplate与全局VCASC电压之间的差进行采样。此组本地电容器475可用于向节点480-a提供移动平均电压,节点480-a可位于切换组件485-a的栅极490-a处。
每一本地电容器475可通过激活对应切换组件470来选择性与节点435-a(例如,与全局VCASC电压)耦合。举例来说,节点435-a可偏置到由电压源450-a经由全局电容器495-a提供的电压。在一些情况下,节点435-a可偏置到全局VCASC电压。通过实例,在一些情况下,第一电容器475-a及第二电容器475-b可通过分别激活切换组件470-a及470-b来与节点435-a耦合。
在一些情况下,举例来说,每一本地电容器475的第一节点455可如上文描述那样选择性与节点435-a耦合,且每一本地电容器475的第二节点410可与由电压源460-a提供的板线电压Vplate耦合。在一些情况下,举例来说,板线电压Vplate也可施加到单元电容器240-b的底板。
在一些情况下,每一本地电容器475的第一节点455可在感测放大器405-a不活动的时间周期与节点435-a耦合(例如,通过激活对应切换组件470)。在此时间周期期间,可取消激活切换组件705-a、705-b、705-c,例如,其可打开。因此,本地电容器475可跨本地电容器475产生电压,其可为节点435-a处的电压(例如全局VCASC)与由电压源460-a供应的电压(例如Vplate)之间的差。
在第一时间,可取消激活切换组件470-a,从而致使本地电容器475-a与节点435-a解耦且存储节点435-a处的电压与由电压源460-a供应的电压之间的第一差。
在第二时间(例如,在第一时间之后),可取消激活切换组件470-b,从而致使本地电容器475-b与节点435-a解耦且存储节点435-a处的电压与由电压源460-a供应的电压之间的第二电压差。归因于VCASC、Vplate或两者的瞬态变化,第二电压差可不同于第一电压差(例如,由本地电容器475-a存储)。
在第三时间(例如,在第二时间之后),可取消激活切换组件470-c,从而致使本地电容器475-c与节点435-a解耦且存储节点435-a处的电压与由电压源460-a供应的电压之间的第三差。归因于VCASC、Vplate或两者的瞬态电压变化,此第三电压差可不同于分别由本地电容器475-a及475-b存储的第一及/或第二电压差。
在第四时间(例如,在第三时间之后),本地电容器475-a、475-b、475-c可通过激活对应切换组件705-a、705-b、705-c来与节点480-a耦合。举例来说,节点480-a可位于切换组件485-a的栅极490-a处。当激活切换组件705时,所述组本地电容器475可彼此共享电荷,借此向节点480-a提供移动平均VCASC电压(例如由本地电容器475在第一时间、第二时间及第三时间存储的电压差的平均值)。
举例来说,在激活切换组件705之后,可激活感测放大器405-a以确定由存储器单元205-b存储的状态。因为本地电容器475中的每一者的第一节点455与节点435-a解耦且因此在读取操作的此关键部分期间浮动,所以节点480-a处的电压可追踪板线(Vplate)的电压变化且在例如激活感测放大器时提供跨存储器单元205-b的更稳定读取电压。
尽管存储器装置700描绘三个本地电容器(475-a、475-b、475-c)及对应切换组件(470-a、470-b、470-c、705-a、705-b、705-c),但应了解,在不脱离本公开的范围的情况下,存储器装置可使用更多或更少本地电容器及切换组件。
任选地,存储器装置700可包含额外本地电容器710,其可用于存储由本地电容器475提供的移动平均电压且将移动平均电压提供到节点480-a。
在一些情况下,期望使由本地电容器475存储的电压差根据移动平均电压来不同加权。举例来说,在稍后时间存储的电压差(例如由本地电容器475-c在第三时间存储的电压差)可比在较早时间存储的电压差(例如由本地电容器475-a在第一时间存储的电压差)更相关于维持稳定读取电压。因为当所有电容器耦合在一起时较大电容器可对总平均电压产生较大相对影响,所以可使用较大电容器在最相关的时间(例如,在对电压差进行采样的最后时间)存储电压差。
因此,在一些情况下,取决于由本地电容器475存储的电压差的期望加权,每一本地电容器475可具有不同电容。作为一个实例,本地电容器475-a可具有比本地电容器475-b更小的电容,本地电容器475-b继而可具有比本地电容器475-c更小的电容。其它大小组合也是可能的。
参考图8及9论述有关存储器装置700的移动平均电路系统(例如,包含所述组本地电容器475及对应切换组件)的时序及操作的额外细节。
图8说明根据本文公开的实例的支持参考电压管理的电路800的实例。电路800可称为移动平均电路,且可类似于存储器装置700中描绘的移动平均电路系统,但可在更一般情况下用于在使用类似于参考图7描述的技术的技术的关键操作期间维持一般参考信号(例如本地参考信号)与另一电压(例如VSS电压或接地电压)之间的稳定电压差(ΔV)。此参考信号可包含例如由感测放大器用于确定由参考图2描述的存储器单元存储的状态的参考电压,或可为另一类型的参考信号。举例来说,关键操作可为在其期间维持本地参考信号与第二电压之间的稳定差是非常重要的操作。
电路800可包含一组多个本地电容器805。本地电容器805可用于在执行关键操作之前的不同时间采样及存储节点820处的全局参考电压(全局REF)与第二电压(例如由电压源830供应的电压)之间的电压差。本地电容器805可用于向节点825提供移动平均电压差,节点825可向存储器装置中的其它电路系统(例如感测组件)提供本地参考信号(本地REF)。
如关于存储器装置700中的电路系统描述,每一本地电容器805可通过激活对应切换组件810来选择性与节点820耦合。在一些情况下,举例来说,每一本地电容器805的第一节点可选择性与节点820耦合,且每一本地电容器805的第二节点可与电压源830耦合。
在一些情况下,当电路相对安静时,本地电容器805可在关键操作之前的时间周期与节点820耦合(例如,通过激活对应切换组件810)。在此时间周期期间,可取消激活切换组件815-a、815-b、815-c,例如,其可打开。因此,本地电容器805可跨本地电容器805产生电压,其可为节点820处的电压与由电压源830供应的电压之间的电压差ΔV。
在第一时间,可取消激活切换组件810-a,从而致使本地电容器805-a与节点820解耦且存储节点820处的电压与由电压源830供应的电压之间的第一电压差。
在第二时间(例如,在第一时间之后),可取消激活切换组件810-b,从而致使本地电容器805-b与节点820解耦且存储节点820处的电压与由电压源830供应的电压之间的第二电压差。归因于节点820处的全局参考电压、由电压源830供应的本地电压或两者的瞬态变化,第二电压差可不同于第一电压差(例如,如由本地电容器805-a存储)。
在第三时间(例如,在第二时间之后),可取消激活切换组件810-c,从而致使本地电容器805-c与节点820解耦且存储节点820处的电压与由电压源830供应的电压之间的第三差。归因于节点820处的全局参考电压、由电压源830供应的本地电压或两者的瞬态变化,此第三电压差可不同于分别由本地电容器805-a及805-b存储的第一及/或第二电压差。
在第四时间(例如,在第三时间之后),本地电容器805-a、805-b、805-c可通过激活对应切换组件815-a、815-b、815-c来与节点825耦合及彼此耦合。节点825可向存储器装置中的其它电路系统(例如感测组件)提供本地参考信号(本地REF)。当激活切换组件815时,本地电容器805可彼此共享电荷,借此向节点825提供在第一时间、第二时间及第三时间存储的电压差的移动平均值。因为节点825浮动,所以节点825处的电压可追踪由电压源830供应的本地电压的电压变化,借此在节点825处提供稳定电压差(例如稳定本地REF)。
在激活切换组件815且允许节点825浮动之后,可执行关键操作。在一些情况下,在关键操作期间,节点825处的本地参考信号与由电压源830供应的电压之间的电压差ΔV可保持相对稳定,因为节点825处的电压可通过本地电容器805追踪与电压源830相关联的电压变化。
在一些情况下,举例来说,在执行关键操作之后,本地电容器805可与节点825解耦(例如,通过取消激活切换组件815)且与节点820重新耦合(例如,通过激活切换组件810)以准备下一关键操作。
参考图9更详细描述电路800的操作的其它方面,电路800可为存储器装置700中描绘的电路系统的一般情况。
图9说明根据本文公开的实例的可发生于支持参考电压管理的存储器装置中的各种操作期间的电压的时序图900的实例。
如先前论述,在一些情况下,期望在某些关键操作期间维持本地参考电压与另一电压(例如VSS电压、接地电压或其它电压)之间的稳定电压差ΔV。此类关键操作可包含例如存储器单元的读取操作期间的感测操作或在其期间期望电压差ΔV的稳定性的其它关键操作。
时序图900描绘在可包含电路800的存储器装置的操作期间与电路800相关联的各种电压。
时序图900可包含全局参考电压905,其可为例如与电路800的节点820相关联的电压(例如全局REF)。即,在一些情况下,节点820可偏置到全局参考电压905,其可为例如用于感测操作的参考电压或VCASC电压。
时序图可包含本地供应电压910,其可为与电压供应器830相关联的电压。即,在一些情况下,举例来说,本地供应电压910可由电压供应器830供应,但可经历基于存储器装置中的各种电效应的变化,例如当电流由激活感测放大器注入时。举例来说,本地供应电压910可为(或可基于)由电压供应器830供应的VSS电压或板线电压(Vplate)。
时序图900可包含本地参考电压915,其可为电路800的节点825处的电压(例如本地REF)。在一些情况下,本地参考电压915可为由感测放大器用于确定由存储器单元存储的状态的参考电压,或可为例如用于偏置存储器单元的电压的栅极电压(例如共源共栅放大器的栅极处的电压)。时序图900中描绘的电压是近似值且旨在说明一般电行为而非特定电压。
在时间920之前,可激活(例如“接通”)切换组件810及815。因此,本地参考电压915可基本上等于全局参考电压905(且因此在时序图900中可能不可见),因为节点825与节点820耦合。跨本地电容器805中的每一者的电压可为全局参考电压905与本地供应电压910之间的差(其可与电压供应器830的电压稍有不同,归因于存储器装置中的各种瞬态或寄生效应)。
在时间920,可取消激活(例如“关断”)切换组件815以解耦本地电容器805中的每一者与节点825(例如本地参考电压915)。另外,可取消激活切换组件810-a以解耦本地电容器805-a与节点820(例如全局参考电压905)。因此,在时间920,本地电容器805-a可存储节点820处的全局参考电压905与本地供应电压910之间的第一电压差ΔV1。在时间920,本地电容器805-b及805-c可保持与节点820耦合,即,切换组件810-b、810-c可保持“接通”。
在时间925,可取消激活切换组件810-b以解耦本地电容器805-b与节点820(例如全局参考电压905)。因此,在时间925,本地电容器805-b可存储节点820处的全局参考电压905与本地供应电压910之间的第二电压差ΔV2。在时间925,本地电容器805-c可保持与节点820耦合,即,切换组件810-c可保持“接通”。
在时间930,可取消激活切换组件810-c以解耦本地电容器805-c与节点820(例如全局参考电压905)。因此,在时间930,本地电容器805-c可存储节点820处的全局参考电压905与本地供应电压910之间的第三电压差ΔV3。
还在(或接近)时间930,可激活(“接通”)切换组件815,使得本地电容器805可彼此耦合及与节点825耦合,且可开始共享电荷。因此,节点825处的电压(例如本地参考电压915)可偏置到电压,使得本地参考电压915与本地供应电压910之间的电压差是跨本地电容器805的电压差ΔV1、ΔV2、ΔV3的平均值。因为ΔV1、ΔV2、ΔV3各自存储于不同时间,所以此平均值可被视为移动平均值。
如先前论述,在一些情况下,本地电容器805的大小可不同,使得节点825处的电压可提供跨本地电容器805的电压差ΔV1、ΔV2、ΔV3的加权平均值。
在时间930(或之后),关键操作(例如活动阶段)可开始。举例来说,关键操作可包含在存储器单元的读取操作期间激活感测放大器以感测数字线上的电压。举例来说,关键操作可基于(例如,可使用或依赖)本地参考电压915与本地供应电压910之间的电压差940。
在关键操作期间(其可发生于时间930与时间935之间),本地参考电压915与本地供应电压910之间的电压差940可保持相对稳定,即使本地供应电压910可改变,因为本地电容器805与全局参考电压905解耦,例如,其是浮动的,借此使节点825处的电压(例如本地参考电压915)能够追踪本地供应电压910的电压变化且维持稳定电压差940。
在时间935,关键操作可结束。在时间935或之后,可通过重新耦合本地电容器805与节点820来重新激活切换组件810(及可能815)以准备下一操作。
图10展示根据本文公开的实例的支持参考电压管理的控制器1005的框图1000。控制器1005可为参考图1及2描述的存储器装置的本地存储器控制器、装置存储器控制器或外部存储器控制器的特征的实例。控制器1005可包含切换管理器1010、存取操作管理器1015、感测管理器1020及存储管理器1025。这些模块中的每一者可直接或间接彼此通信(例如,经由一或多个总线、导电线等)。
切换管理器1010可耦合第一电容器与偏置到第一电压的第一节点。第一电容器可与在存储器单元的数字线与感测组件之间建立导电路径相关联的第二节点耦合。
在一些实例中,切换管理器1010可解耦第一电容器与第一节点,例如,在存取存储器单元且执行关键操作之前。在一些实例中,切换管理器1010可在存取存储器单元之后耦合(例如重新耦合)第一电容器与第一节点。
在此类实例中,切换管理器1010可耦合第一电容器及第二电容器与偏置到第一电压的第一节点。切换管理器1010可在第一时间解耦第一电容器与第一节点以存储第一电压与存储器单元的板线相关联的第二电压之间的差的第一表示。切换管理器1010可在第一时间之后的第二时间解耦第二电容器与第一节点以存储第一电压与第二电压之间的差的第二表示。切换管理器1010可在第二时间之后的第三时间耦合第一电容器及第二电容器与在存储器单元的数字线与感测组件之间建立导电路径相关联的第二节点。
切换管理器1010可通过激活切换组件来耦合第一电容器与第一节点。切换管理器1010可通过取消激活切换组件来解耦第一电容器与第一节点。切换管理器1010可通过调整(例如,增大)与切换组件相关联的电阻来解耦第一电容器与第一节点。在一些情况下,耦合第一电容器与第一节点将第一电容器与第二电容器耦合,其中第二电容器耦合于第一节点与提供第一电压的电压供应器之间。
切换管理器1010可耦合第一电容器及第二电容器与第二节点耦合的第三电容器。
在一些情况下,在感测组件不活动时,第一电容器与第一节点耦合。在一些情况下,第一电容器与共源共栅放大器的栅极耦合。在一些情况下,第一电容器及第二电容器与经配置以供应第二电压的第二电压供应器耦合。
存取操作管理器1015可在第一电容器与第一节点解耦之后存取存储器单元。在一些实例中,存取操作管理器1015可在第一电容器及第二电容器与第二节点耦合时存取存储器单元。在一些实例中,存取操作管理器1015可通过断言与存储器单元相关联的字线信号来存取存储器单元。
存储管理器1025可使用第一电容器存储第一电压与存储器单元的板线相关联的第二电压之间的电压差。
感测管理器1020可在第一电容器与第一节点解耦时使用感测组件感测由存储器单元存储的状态。
图11展示说明根据本文公开的实例的支持参考电压管理的一或若干方法1100的流程图。方法1100的操作可由本文描述的存储器装置或其组件实施。举例来说,方法1100的操作可由参考图1描述的存储器装置执行。在一些实例中,存储器装置可执行一组指令以控制存储器装置的功能元件执行所描述的功能。另外或替代地,存储器装置可使用专用硬件来执行所描述功能的方面。
在1105,存储器装置可耦合第一电容器与偏置到第一电压的第一节点。第一电容器可与在存储器单元的数字线与感测组件之间建立导电路径相关联的第二节点耦合。操作1105可根据本文描述的方法来执行。在一些实例中,操作1105的方面可由切换管理器执行,如参考图10描述。
在1110,存储器装置可使用第一电容器存储第一电压与存储器单元的板线相关联的第二电压之间的电压差。操作1110可根据本文描述的方法来执行。在一些实例中,操作1110的方面可由存储管理器执行,如参考图10描述。
在1115,存储器装置可解耦第一电容器与第一节点。操作1115可根据本文描述的方法来执行。在一些实例中,操作1115的方面可由切换管理器执行,如参考图10描述。
在1120,存储器装置可在解耦第一电容器与第一节点之后存取存储器单元。操作1120可根据本文描述的方法来执行。在一些实例中,操作1120的特征可由存取操作管理器执行,如参考图10描述。
在1125,存储器装置可在存取存储器单元之后耦合第一电容器与第一节点。操作1125可根据本文描述的方法来执行。在一些实例中,操作1125的特征可由切换管理器执行,如参考图10描述。
在一些实例中,本文描述的设备可执行一或若干方法,例如方法1100。设备可包含用于耦合第一电容器与偏置到第一电压的第一节点的特征、构件或指令(例如可由处理器执行的非暂时性计算机可读媒体存储指令),其中第一电容器与在存储器单元的数字线与感测组件之间建立导电路径相关联的第二节点耦合。设备可包含用于以下的特征、构件或指令:使用第一电容器存储第一电压与存储器单元的板线相关联的第二电压之间的电压差;解耦第一电容器与第一节点;在解耦第一电容器与第一节点之后存取存储器单元;及在存取存储器单元之后耦合第一电容器与第一节点。
本文描述的方法1100及设备的一些实例可进一步包含用于在第一电容器与第一节点解耦时使用感测组件感测由存储器单元存储的状态的操作、特征、构件或指令。
在本文描述的方法1100及设备的一些实例中,耦合第一电容器与第一节点可包含用于激活切换组件的操作、特征、构件或指令。
在本文描述的方法1100及设备的一些实例中,解耦第一电容器与第一节点可包含用于取消激活切换组件的操作、特征、构件或指令。
在本文描述的方法1100及设备的一些实例中,解耦第一电容器与第一节点可包含用于增大与切换组件相关联的电阻的操作、特征、构件或指令。
在本文描述的方法1100及设备的一些实例中,第一电容器可在感测组件可不活动时与第一节点耦合。
在本文描述的方法1100及设备的一些实例中,第一电容器可与共源共栅放大器的栅极耦合。
本文描述的方法1100及设备的一些实例可进一步包含用于耦合第一电容器与第一节点(其耦合第一电容器与第二电容器)的操作、特征、构件或指令,其中第二电容器可耦合于第一节点与提供第一电压的电压供应器之间。
在本文描述的方法1100及设备的一些实例中,存取存储器单元可包含用于断言与存储器单元相关联的字线信号的操作、特征、构件或指令。
图12展示说明根据本公开的特征的支持参考电压管理的一或若干方法1200的流程图。方法1200的操作可由本文描述的存储器装置或其组件实施。举例来说,方法1200的操作可由参考图1描述的存储器装置执行。在一些实例中,存储器装置可执行一组指令以控制存储器装置的功能元件执行所描述的功能。另外或替代地,存储器装置可使用专用硬件来执行所描述功能的特征。
在1205,存储器装置可耦合第一电容器及第二电容器与偏置到第一电压的第一节点。操作1205可根据本文描述的方法来执行。在一些实例中,操作1205的特征可由切换管理器执行,如参考图10描述。
在1210,存储器装置可在第一时间解耦第一电容器与第一节点以存储第一电压与存储器单元的板线相关联的第二电压之间的差的第一表示。操作1210可根据本文描述的方法来执行。在一些实例中,操作1210的特征可由切换管理器执行,如参考图10描述。
在1215,存储器装置可在第一时间之后的第二时间解耦第二电容器与第一节点以存储第一电压与第二电压之间的差的第二表示。操作1215可根据本文描述的方法来执行。在一些实例中,操作1215的特征可由切换管理器执行,如参考图10描述。
在1220,存储器装置可在第二时间之后的第三时间耦合第一电容器及第二电容器与在存储器单元的数字线与感测组件之间建立导电路径相关联的第二节点。操作1220可根据本文描述的方法来执行。在一些实例中,操作1220的特征可由切换管理器执行,如参考图10描述。
在1225,存储器装置可在第一电容器及第二电容器与第二节点耦合时存取存储器单元。操作1225可根据本文描述的方法来执行。在一些实例中,操作1225的特征可由存取操作管理器执行,如参考图10描述。
在一些实例中,本文描述的设备可执行一或若干方法,例如方法1200。设备可包含用于以下的特征、构件或指令(例如可由处理器执行的非暂时性计算机可读媒体存储指令):耦合第一电容器及第二电容器与偏置到第一电压的第一节点;在第一时间,解耦第一电容器与第一节点以存储第一电压与存储器单元的板线相关联的第二电压之间的差的第一表示;在第一时间之后的第二时间,解耦第二电容器与第一节点以存储第一电压与第二电压之间的差的第二表示;在第二时间之后的第三时间,耦合第一电容器及第二电容器与在存储器单元的数字线与感测组件之间建立导电路径相关联的第二节点;及在第一电容器及第二电容器与第二节点耦合时存取存储器单元。
在本文描述的方法1200及设备的一些实例中,耦合第一电容器及第二电容器与第二节点可包含用于耦合第一电容器及第二电容器与可与第二节点耦合的第三电容器的操作、特征、构件或指令。
在本文描述的方法1200及设备的一些实例中,第一电容器及第二电容器可与经配置以供应第二电压的第二电压供应器耦合。
应注意,上文描述的方法描述可能的实施方案,且操作及步骤可经重新布置或否则修改,且其它实施方案是可能的。此外,可组合来自方法中的两者或更多者的特征。本文描述的信息及信号可使用各种不同科技及技术中的任一者来表示。举例来说,可贯穿上文描述参考的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合表示。一些图式可将信号说明为单个信号;然而,所属领域的一般技术人员将理解,信号可表示信号总线,其中总线可具有各种位宽度。
术语“电子通信”、“导电接触”、“连接”及“耦合”可指代支持组件之间的信号流动的组件之间的关系。如果组件之间存在可在任何时间支持组件之间的信号流动的任何导电路径,那么可认为组件彼此电子通信(或彼此导电接触、连接或耦合)。
在任何给定时间,基于可包含经连接组件的装置的操作,彼此电子通信(或彼此导电接触或连接或耦合)的组件之间的导电路径可为开路或闭路。经连接组件之间的导电路径可为组件之间的直接导电路径,或经连接组件之间的导电路径可为可包含中间组件(例如开关、晶体管或其它组件)的间接导电路径。在一些情况下,经连接组件之间的信号流动可例如使用一或多个中间组件(例如开关或晶体管)来中断一段时间。
术语“耦合”指代从组件之间的开路关系(其中信号当前无法通过导电路径来传送于组件之间)转变为组件之间的闭路关系(其中信号可通过导电路径来传送于组件之间)的条件。当例如控制器的组件将其它组件耦合在一起时,组件引发允许信号通过先前不允许信号流动的导电路径来流动于其它组件之间的改变。
术语“隔离”指代其中信号当前无法流动于组件之间的组件之间的关系。如果组件之间存在开路,那么其彼此隔离。举例来说,当定位于两个组件之间的开关打开时,由开关分离的组件彼此隔离。当控制器使两个组件彼此隔离时,控制器引起防止信号使用先前允许信号流动的导电路径来流动于组件之间的改变。
本文论述的装置(包含存储器阵列)可形成于半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些情况下,衬底是半导体晶片。在其它情况中,衬底可为绝缘体上硅(SOI)衬底,例如玻璃上硅(SOG)或蓝宝石上硅(SOP)或另一衬底上半导体材料外延层。可通过使用各种化学物种(包含(但不限于)磷、硼或砷)掺杂来控制衬底或衬底子区域的导电性。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法来执行。
本文论述的切换组件或晶体管可表示场效晶体管(FET)且包括三端子装置,其包含源极、漏极及栅极。端子可通过导电材料(例如金属)连接到其它电子元件。源极及漏极可为导电的且可包括重度掺杂(例如简并)半导体区域。源极及漏极可通过轻度掺杂半导体区域或沟道分离。如果沟道是n型(例如,多数载子是电子),那么FET可称为n型FET。如果沟道是p型(例如,多数载子是空穴),那么FET可称为p型FET。沟道可由绝缘栅极氧化物封盖。可通过将电压施加到栅极来控制沟道导电性。举例来说,将正电压或负电压分别施加到n型FET或p型FET可导致沟道变为导电。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时,晶体管可“接通”或“激活”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时,晶体管可“关断”或“取消激活”。
本文结合附图阐述的描述对实例配置进行描述且不表示可实施或在权利要求书的范围内的所有实例。本文使用的术语“示范性”意味着“充当实例、例子或说明”而非“优选”或“优于其它实例”。详细描述包含用于提供所描述技术的理解的具体细节。然而,这些技术可在没有这些具体细节的情况下实践。在一些例子中,以框图形式展示众所周知结构及装置以免模糊所描述实例的概念。
在附图中,类似组件或特征可具有相同参考标记。此外,可通过使参考标记后接短划线及区分类似组件的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记,那么描述适用于具有相同第一参考标记的类似组件中的任何一者,不考虑第二参考标记。
本文描述的信息及信号可使用各种不同科技及技术中的任何者来表示。举例来说,可贯穿上文描述参考的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示。
可使用经设计以执行本文描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合实施或执行结合本文公开内容描述的各种说明性块及模块。通用处理器可为微处理器,但在替代例中,处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如DSP及微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此配置)。
可在硬件、由处理器执行的软件、固件或其任何组合中实施本文描述的功能。如果在由处理器执行的软件中实施,那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案是在本公开及所附权利要求书的范围内。举例来说,归因于软件的性质,可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任何者的组合来实施上述功能。实施功能的特征还可在物理上定位于各个位置处,包含经分布使得在不同物理位置处实施功能的部分。此外,如本文(包含在权利要求书中)使用,项目列表(例如以例如“…中的至少一者”或“…中的一或多者”的短语开头的项目列表)中使用的“或”指示包含性列表,使得(例如)A、B或C中的至少一者的列表意味着A或B或C或AB或AC或BC或ABC(即,A及B及C)。此外,如本文使用,短语“基于”不应被解释为参考一组封闭条件。举例来说,在不脱离本公开的范围的情况下,描述为“基于条件A”的示范性步骤可基于条件A及条件B两者。换句话说,如本文使用,短语“基于”应以相同于短语“至少部分基于”的方式解释。
提供本文描述来使所属领域的技术人员能够制造或使用本公开。所属领域的技术人员将明白本公开的各种修改,且在不脱离本公开的范围的情况下,本文定义的一般原理可应用到其它变化。因此,本公开不限于本文描述的实例及设计,而是被给予与本文公开的原理及新颖特征一致的最广范围。

Claims (25)

1.一种方法,其包括:
耦合第一电容器与偏置到第一电压的第一节点,其中所述第一电容器与在存储器单元的数字线与感测组件之间建立导电路径相关联的第二节点耦合;
使用所述第一电容器存储所述第一电压与所述存储器单元的板线相关联的第二电压之间的电压差;
解耦所述第一电容器与所述第一节点;
在解耦所述第一电容器与所述第一节点之后存取所述存储器单元;及
在存取所述存储器单元之后耦合所述第一电容器与所述第一节点。
2.根据权利要求1所述的方法,其进一步包括:
在所述第一电容器与所述第一节点解耦时,使用所述感测组件感测由所述存储器单元存储的状态。
3.根据权利要求1所述的方法,其中:
耦合所述第一电容器与所述第一节点包括激活切换组件。
4.根据权利要求1所述的方法,其中:
解耦所述第一电容器与所述第一节点包括取消激活切换组件。
5.根据权利要求1所述的方法,其中:
解耦所述第一电容器与所述第一节点包括增大与切换组件相关联的电阻。
6.根据权利要求1所述的方法,其中在所述感测组件不活动时,所述第一电容器与所述第一节点耦合。
7.根据权利要求1所述的方法,其中所述第二节点位于共源共栅放大器的栅极处。
8.根据权利要求1所述的方法,其中:
耦合所述第一电容器与所述第一节点将所述第一电容器与第二电容器耦合,其中所述第二电容器耦合于所述第一节点与提供所述第一电压的电压供应器之间。
9.根据权利要求1所述的方法,其中:
存取所述存储器单元包括断言与所述存储器单元相关联的字线信号。
10.一种存储器装置,其包括:
存储器单元,其与数字线耦合;
切换组件,其经配置以耦合所述数字线与感测组件;
第一电容器,其具有与所述切换组件耦合的第一节点;
第一电压供应器,其与所述存储器单元的板线及与所述第一电容器的第二节点耦合,所述第一电压供应器经配置以供应第一电压;及
控制器,其可操作以致使所述存储器装置:
在存取存储器单元之前,耦合所述第一电容器与偏置到第二电压的第三节点;
解耦所述第一电容器与所述第三节点,
至少部分基于解耦所述第一电容器与所述第三节点来存取所述存储器单元,及
在存取所述存储器单元之后,耦合所述第一电容器与所述第三节点。
11.根据权利要求10所述的存储器装置,其进一步包括:
第二切换组件,其选择性耦合所述第一电容器与所述第三节点,其中所述控制器可操作以致使所述存储器装置:
激活所述第二切换组件以将所述第一电容器耦合到所述第三节点。
12.根据权利要求11所述的存储器装置,其中所述控制器进一步可操作以致使所述存储器装置:
取消激活所述第二切换组件以解耦所述第一电容器与所述第三节点。
13.根据权利要求11所述的存储器装置,其中所述控制器进一步可操作以致使所述存储器装置:
调整所述第二切换组件的电阻以解耦所述第一电容器与所述第三节点。
14.根据权利要求10所述的存储器装置,其进一步包括:
第二电容器,其与所述第二切换组件及与经配置以供应所述第二电压的第二电压供应器耦合。
15.根据权利要求10所述的存储器装置,其中所述控制器进一步可操作以致使所述存储器装置:
激活所述感测组件,其中存取所述存储器单元包括激活所述感测组件。
16.根据权利要求10所述的存储器装置,其中所述切换组件包括共源共栅放大器,且其中所述第一节点与所述共源共栅放大器的栅极相关联。
17.根据权利要求10所述的存储器装置,其中所述控制器可操作以致使所述存储器装置:
在所述第一电容器与所述第三节点解耦时,使用所述感测组件感测由所述存储器单元存储的状态。
18.一种方法,其包括:
耦合第一电容器及第二电容器与偏置到第一电压的第一节点;
在第一时间解耦所述第一电容器与所述第一节点以存储所述第一电压与存储器单元的板线相关联的第二电压之间的第一差;
在所述第一时间之后的第二时间解耦所述第二电容器与所述第一节点以存储所述第一电压与所述第二电压之间的第二差;
在所述第二时间之后的第三时间耦合所述第一电容器及所述第二电容器与在所述存储器单元的数字线与感测组件之间建立导电路径相关联的第二节点;及
在所述第一电容器及第二电容器与所述第二节点耦合时存取所述存储器单元。
19.根据权利要求18所述的方法,其中耦合所述第一电容器及所述第二电容器与所述第二节点包括:
耦合所述第一电容器及所述第二电容器与所述第二节点耦合的第三电容器。
20.根据权利要求18所述的方法,其中所述第一电容器及第二电容器与经配置以供应所述第二电压的第二电压供应器耦合。
21.一种存储器装置,其包括:
存储器单元,其与数字线耦合;
共源共栅放大器,其用于耦合所述数字线与感测组件;
第一电容器及第二电容器;
第一电压供应器,其与所述存储器单元的板线及与所述第一电容器的第一节点及所述第二电容器的第一节点耦合且经配置以供应第一电压;及
控制器,其可操作以致使所述存储器装置:
耦合所述第一电容器及所述第二电容器与偏置到第二电压的第二节点;
在第一时间解耦所述第一电容器与所述第二节点以存储所述第一电压与所述
第二电压之间的第一差,
在所述第一时间之后的第二时间解耦所述第二电容器与所述第二节点以存储所述第一电压与所述第二电压之间的第二差,及
在所述第二时间之后的第三时间耦合所述第一电容器及第二电容器与所述共源共栅放大器的栅极以向所述共源共栅放大器的所述栅极提供所述第一差及所述第二差的平均值。
22.根据权利要求21所述的存储器装置,其中所述控制器进一步可操作以致使所述装置:
在所述第一电容器及第二电容器与所述共源共栅放大器的所述栅极耦合时存取所述存储器单元。
23.根据权利要求21所述的存储器装置,其进一步包括:
第一切换组件,其用于耦合所述第一电容器与所述第二节点;及
第二切换组件,其用于耦合所述第二电容器与所述第二节点。
24.根据权利要求21所述的存储器装置,在此所述控制器进一步可操作以致使所述存储器装置:
在所述第三时间耦合所述第一电容器及所述第二电容器与所述共源共栅放大器耦合的第三电容器,其中耦合所述第一电容器及所述第二电容器与所述共源共栅放大器的所述栅极包括耦合所述第一电容器及所述第二电容器与所述第三电容器。
25.根据权利要求21所述的存储器装置,其中所述第一电容器具有比所述第二电容器更小的电容以使所述第二差的权重大于所述第一差。
CN202080031998.5A 2019-04-11 2020-03-18 参考电压管理 Active CN113748464B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/381,702 2019-04-11
US16/381,702 US10692557B1 (en) 2019-04-11 2019-04-11 Reference voltage management
PCT/US2020/023324 WO2020209994A1 (en) 2019-04-11 2020-03-18 Reference voltage management

Publications (2)

Publication Number Publication Date
CN113748464A true CN113748464A (zh) 2021-12-03
CN113748464B CN113748464B (zh) 2022-08-19

Family

ID=71104797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080031998.5A Active CN113748464B (zh) 2019-04-11 2020-03-18 参考电压管理

Country Status (6)

Country Link
US (3) US10692557B1 (zh)
EP (1) EP3953933A4 (zh)
JP (1) JP7049535B1 (zh)
KR (1) KR102396203B1 (zh)
CN (1) CN113748464B (zh)
WO (1) WO2020209994A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10867653B2 (en) 2018-04-20 2020-12-15 Micron Technology, Inc. Access schemes for protecting stored data in a memory device
US10622050B2 (en) 2018-05-09 2020-04-14 Micron Technology, Inc. Ferroelectric memory plate power reduction
US10692557B1 (en) 2019-04-11 2020-06-23 Micron Technology, Inc. Reference voltage management
US11152049B1 (en) * 2020-06-08 2021-10-19 Micron Technology, Inc. Differential sensing for a memory device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070037055A (ko) * 2005-09-30 2007-04-04 엘지.필립스 엘시디 주식회사 발광표시장치
JP2012252758A (ja) * 2011-06-06 2012-12-20 Fujitsu Semiconductor Ltd 強誘電体メモリ
CN102915763A (zh) * 2011-08-01 2013-02-06 力旺电子股份有限公司 闪存装置
US20170256300A1 (en) * 2016-03-01 2017-09-07 Micron Technology, Inc. Ground reference scheme for a memory cell

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4031904B2 (ja) * 2000-10-31 2008-01-09 富士通株式会社 データ読み出し回路とデータ読み出し方法及びデータ記憶装置
KR101669550B1 (ko) * 2009-09-10 2016-10-26 삼성전자주식회사 공통 소스 라인의 노이즈를 줄이는 플래시 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8570812B2 (en) * 2011-08-23 2013-10-29 Texas Instruments Incorporated Method of reading a ferroelectric memory cell
US9368224B2 (en) * 2014-02-07 2016-06-14 SanDisk Technologies, Inc. Self-adjusting regulation current for memory array source line
KR102248835B1 (ko) * 2014-09-29 2021-05-10 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 동작 방법
US9552864B1 (en) * 2016-03-11 2017-01-24 Micron Technology, Inc. Offset compensation for ferroelectric memory cell sensing
US9721639B1 (en) * 2016-06-21 2017-08-01 Micron Technology, Inc. Memory cell imprint avoidance
US9886991B1 (en) * 2016-09-30 2018-02-06 Micron Technology, Inc. Techniques for sensing logic values stored in memory cells using sense amplifiers that are selectively isolated from digit lines
JP6276447B1 (ja) * 2017-03-24 2018-02-07 株式会社フローディア 不揮発性半導体記憶装置
US10163481B1 (en) * 2017-07-20 2018-12-25 Micron Technology, Inc. Offset cancellation for latching in a memory device
US10692557B1 (en) * 2019-04-11 2020-06-23 Micron Technology, Inc. Reference voltage management

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070037055A (ko) * 2005-09-30 2007-04-04 엘지.필립스 엘시디 주식회사 발광표시장치
JP2012252758A (ja) * 2011-06-06 2012-12-20 Fujitsu Semiconductor Ltd 強誘電体メモリ
CN102915763A (zh) * 2011-08-01 2013-02-06 力旺电子股份有限公司 闪存装置
US20170256300A1 (en) * 2016-03-01 2017-09-07 Micron Technology, Inc. Ground reference scheme for a memory cell
CN109074837A (zh) * 2016-03-01 2018-12-21 美光科技公司 用于存储器单元的接地参考方案

Also Published As

Publication number Publication date
US11217293B2 (en) 2022-01-04
US20200327919A1 (en) 2020-10-15
KR20210134995A (ko) 2021-11-11
US11810609B2 (en) 2023-11-07
US10692557B1 (en) 2020-06-23
JP2022520893A (ja) 2022-04-01
US20220199140A1 (en) 2022-06-23
EP3953933A1 (en) 2022-02-16
CN113748464B (zh) 2022-08-19
WO2020209994A1 (en) 2020-10-15
EP3953933A4 (en) 2023-01-11
JP7049535B1 (ja) 2022-04-06
KR102396203B1 (ko) 2022-05-10

Similar Documents

Publication Publication Date Title
CN113748464B (zh) 参考电压管理
US11869587B2 (en) Techniques for read operations using switched reference voltages
CN111540394B (zh) 使用电荷转移装置的感测技术
US11482268B2 (en) Leakage compensation for memory arrays
CN111312310A (zh) 相位电荷共享
US11289146B2 (en) Word line timing management
US11468934B2 (en) Access line disturbance mitigation
CN112242174B (zh) 用于存储器单元的感测技术
US20230031126A1 (en) Wordline capacitance balancing
US10908823B2 (en) Data transfer for wear leveling with bank clusters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant