JP7022071B2 - メモリセル用のグラウンド・リファレンス・スキーム - Google Patents

Description

（本文中に技術分野に該当する記載なし）

＜クロスリファレンス＞
本特許出願は「Ｇｒｏｕｎｄ Ｒｅｆｅｒｅｎｃｅ Ｓｃｈｅｍｅ ｆｏｒ ａ Ｍｅｍｏｒｙ Ｃｅｌｌ」という名称のＶｉｍｅｒｃａｔｉらによる２０１６年３月１日に出願された米国特許出願番号１５／０５７，９１４号であって、本出願の譲受人に譲渡された出願の優先権を主張する２０１７年３月１日に出願されたＰＣＴ出願番号ＰＣＴ／ＵＳ２０１７／０２０２５１の優先権を主張する。これらの出願は、明示的に参照することによってその全体が本明細書に含まれる。

以下は一般にメモリ装置に関連し、より詳しくは強誘電体メモリセル用のグラウンド・リファレンス・スキームに関する。

メモリ装置は、例えばコンピュータ、無線通信装置、カメラ、及びデジタルディスプレイなどの様々な電子装置中で情報を格納するために広く使用されている。情報は、メモリ装置の異なる状態にプログラミングすることで格納される。例えば、バイナリ装置はよくロジック「１」もしくはロジック「０」でしばしば表される２つの状態を有する。他のシステムでは、３つ以上の状態が格納され得る。格納された情報にアクセスするために、電子装置はメモリ装置中の格納された状態を読み出しもしくは検知（sense；センス）し得る。情報を格納するために、電子装置はメモリ装置の状態を書き込みもしくはプログラムし得る。

ランダムアクセスメモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、シンクロナス・ダイナミックＲＡＭ（ＳＤＲＡＭ）、強誘電体ＲＡＭ（ＦｅＲＡＭ）、磁気ＲＡＭ（ＭＲＡＭ）、抵抗変化型ＲＡＭ（ＲＲＡＭ）、フラッシュメモリ、および、その他を含む様々な種類のメモリ装置が存在する。メモリ装置は揮発性もしくは不揮発性であり得る。例えばフラッシュメモリなどの不揮発メモリは、外部電源が存在しなくても長期間にわたってデータを格納できる。ＤＲＡＭなどの揮発性メモリは外部電源によって定期的にリフレッシュされないと、時間とともに格納されたそれらの状態を失い得る。バイナリメモリ装置は揮発性メモリ装置の一例であり、コンデンサを充電もしくは放電することにより論理状態を格納できる。しかし、充電されたコンデンサは時間とともにリーク電流により放電され得るので、その結果、格納された情報を失う。揮発性メモリのある機構は、読み出しもしくは書き込みの速度が速いことなどの有利な性能を提供し得るが、不揮発性メモリの機構は周期的なリフレッシュがなくてもデータを格納できることなどが有利である。

ＦｅＲＡＭは、揮発性メモリと同様の装置構造を使用し得るが、格納装置として強誘電体コンデンサを使用しているために、不揮発性の性質を有し得る。このため、ＦｅＲＡＭ装置は、他の不揮発性メモリ装置および揮発性メモリ装置に比べて優れた性能を有し得る。ＦｅＲＡＭ検知スキームは、メモリセルに格納された状態を判定するために、デジット線電圧と比較するためのゼロではないリファレンス電圧を頼りにし得る。しかし、ゼロではないリファレンス電圧を使用することは、デジット線電圧の変動に適合できない可能性があり、読み出し動作でのエラーをさらに導く可能性がある。

本明細書の開示は以下の図面を参照し、含む。
本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームをサポートするメモリアレイの例を説明する図である。 本開示の様々な実施形態に従ったグラウンド・リファレンス・スキームをサポートするメモリセルの回路の例を説明する図である。 本開示の様々な実施形態に従ったグラウンド・リファレンス・スキームをサポートする強誘電体メモリセルの動作のためのヒステリシスプロットの例を説明する図である。 本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームをサポートする回路の例を説明する図である。 本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームのタイミング図の例を説明する図である。 本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームをサポートする回路の例を説明する図である。 本開示の様々な実施形態に従って動作するメモリセル用のグラウンド・リファレンス・スキームのタイミング図の例を説明する図である。 本開示の様々な実施形態に従ったグラウンド・リファレンス・スキームをサポートする強誘電体メモリアレイの例を説明する図である。 本開示の様々な実施形態に従ったグラウンド・リファレンス・スキームをサポートする、メモリアレイを含む装置の例を説明する図である。 本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームの１つ以上の方法を説明するフローチャートである。 本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームの１つ以上の方法を説明するフローチャートである。

メモリ装置はデジット線電圧検知動作の信頼性を増すためのグラウンド・リファレンス・スキームを使用できる。本明細書に記載するグラウンド・リファレンス・スキームは、デジット線の可能な読み出し電圧（すなわち、メモリセルのロジック「１」およびロジック「０」を表わす電圧）をグラウンドにセンタリングする（つまり、２つの読み出し電圧の中央にグラウンドを位置させる）技術を使用できる。読み出し動作中に検知されたデジット線電圧は、従って、センス増幅器に入力され得、グラウンド・リファレンスと比較され得る。グラウンド・リファレンス・スキームを用いない場合、読み出し動作中のデジット線電圧は、異なるセルもしくはアレイまたは両者とは異なり得る０ではない値と比較されなければならない可能性がある。従って、０ではない値との比較は、読み出し動作をデジット線の変動により敏感にさせることになり、そのためよりエラーを出しやすくなる。

例として、正の電圧がメモリセルの強誘電体コンデンサのプレートに印加され得、そのセルが、強誘電体コンデンサからデジット線に放電するために選択され得る。一旦ある時間が経過するとすぐに、または、一旦デジット線電圧がある閾値に到達すると、負の電圧が強誘電体コンデンサのプレートに印加され得る。負の電圧の印加は、メモリセルの論理状態（すなわち、ロジック「１」またはロジック「０」）を表すデジット線の２つの可能な値の中央に０ボルトを位置させるように、デジット線電圧を降下させ得る。デジット線の電圧は、その後、読み出されることができ、０ボルトに等しいリファレンス電圧と比較されることができる。例えば、正のデジット線電圧はロジック「１」を表すことができ、負のデジット線電圧はロジック「０」を表すことができる。

グラウンド・リファレンス・スキームの利点は、負の電圧源を必要とせずに実現されることでもある。例えば、リファレンスコンデンサを含むリファレンス回路がメモリセルと共に使用され得る。そのメモリセルは選択されることができ、メモリセルのコンデンサのプレートに電圧が印加されるのと同時（またはほとんど同時）に、その印加される電圧の逆電圧がリファレンスコンデンサに印加され得る。セルに格納される電荷は、リファレンスコンデンサが格納した電荷をデジット線に出す間に、デジット線に移動され得る。このため、以下に記載するように、リファレンスコンデンサは電荷をデジット線から除去することができ、メモリセルの論理状態（すなわち、ロジック「１」またはロジック「０」）を表すデジット線の２つの可能な値の中央に０ボルトを位置させることができる。従って、上述のグラウンド・リファレンス・スキームの利点が実現され得る。

前に紹介した本開示の機構は、メモリアレイとの関連で以下にさらに記載される。そして、特定の例がグラウンド・リファレンス・スキームのために使用され得る回路を参照して記載される。本開示のこれらおよび他の機構は、メモリセル用のグラウンド・リファレンス・スキームに関連する装置図、システム図、およびフローチャートによりさらに説明され、これらを参照して記載される。

図１は、本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームをサポートするメモリアレイ１００の例を説明する。メモリアレイ１００は、電子メモリ装置とも記載され得る。メモリアレイ１００は、異なる状態を格納するようにプログラム可能なメモリセル１０５を含む。個々のメモリセル１０５は、ロジック「０」およびロジック「１」として示される２つの状態を格納するようにプログラムされ得る。いくつかのケースでは、メモリセル１０５は、３つ以上の論理状態を格納するように構成される。メモリセル１０５は、プログラム可能な状態を表現する電荷を格納するためのコンデンサを含み得る。例えば、充電されたコンデンサおよび充電されていないコンデンサは、それぞれ２つの論理状態を表わしうる。ＤＲＡＭ構造は、一般にこのような設計を使用し得るし、使用されるコンデンサは線形の電気分極特性を有する誘電体材料を含み得る。対照的に、強誘電体メモリセルは誘電体材料として強誘電体を有するコンデンサを含み得る。強誘電体コンデンサの異なる充電レベルは異なる論理状態を表わし得る。強誘電体材料は非線形の電気分極特性を有する。強誘電体メモリセル１０５のいくつかの詳細および利点については後述する。

読み出しおよび書き込みなどの動作は、メモリセル１０５上で適切なワード線１１０またはデジット線１１５（これらはアクセス線とも称され得る）を活性化もしくは選択することによって行われ得る。ワード線１１０またはデジット線１１５を活性化もしくは選択することは、個々の線に電圧を印加することを含み得る。いくつかのケースでは、デジット線１１５はビット線とも記載され得る。ワード線１１０およびデジット線１１５は、導電性材料で作られる。例えば、ワード線１１０およびデジット線１１５は、例えば、銅、アルミニウム、金、またはタングステンなどの金属から生成される。図１によると、メモリセル１０５の個々の行は１本のワード線１１０に接続され、メモリセル１０５の個々の列は１本のデジット線１１５に接続される。ワード線１１０のうちの１つとデジット線１１５のうちの１つを活性化させる（すなわち、電圧を印加する）ことにより、それらの交点にある１つのメモリセル１０５がアクセスされ得る。ワード線１１０およびデジット線１１５の交点は、メモリセルのアドレスと称され得る。

いくつかの構造では、例えばコンデンサなどのセルのロジック格納装置は、選択コンポーネントによってデジット線から電気的に分離され得る。ワード線１１０が選択コンポーネントに接続され得るし、選択コンポーネントを制御し得る。例えば、選択コンポーネントはトランジスタであっても良く、ワード線１１０はトランジスタのゲートに接続されても良い。ワード線１１０の活性化は、メモリセル１０５のコンデンサとメモリセル１０５の対応するデジット線１１５の間の電気的接続をもたらす。その後、デジット線はメモリセル１０５の読み出しもしくは書き込みのためにアクセスされ得る。

メモリセル１０５へのアクセスは、行デコーダ１２０および列デコーダ１３０を通じて制御され得る。いくつかの例では、行デコーダ１２０はメモリコントローラ１４０から行アドレスを受信し、受信した行アドレスに基づいて適切なワード線１１０を活性化する。同様に、列デコーダ１３０はメモリコントローラ１４０から列アドレスを受信し、適切なデジット線１１５を活性化する。このため、ワード線１１０およびデジット線１１５の活性化により、メモリセル１０５がアクセスされ得る。例えば、メモリアレイ１００は、ＤＬ＿１およびＷＬ＿３を活性化することによりメモリセル１０５にアクセスできる。

アクセスすると、メモリセル１０５は、格納されているメモリセル１０５の状態を判定するためにセンスコンポーネント１２５によって読み出しもしくは検知され得る。例えば、メモリセル１０５にアクセスした後でメモリセル１０５の強誘電体コンデンサは対応するデジット線１１５に放電し得、デジット線１１５上に電圧を誘導する。デジット線１１５の電圧はセンスコンポーネント１２５に入力され得、ここで、デジット線１１５の電圧がリファレンス電圧と比較され得る。強誘電体コンデンサを含むメモリセル１０５に関しては、メモリセルの読み出しは強誘電体コンデンサのプレートにバイアスをかける（例えば、電圧を印加する）ことを含み得る

センスコンポーネント１２５は、信号の違いを検出し増幅する（ラッチングとも称される）ための様々なトランジスタもしくは増幅器を含み得る。センスコンポーネント１２５は、デジット線１１５の電圧およびリファレンス電圧を受信し比較するセンス増幅器を含み得る。センス増幅器の出力は、少なくとも部分的に比較に基づいて、より高い（例えば正の）またはより低い（例えば負またはグランドの）供給電圧に駆動され得る。例として、デジット線１１５がリファレンス電圧よりも高い電圧を有する場合、センス増幅器の出力は正の供給電圧に駆動され得る。いくつかのケースでは、センス増幅器は追加的にデジット線１１５の出力を供給電圧に駆動し得る。その後、センスコンポーネント１２５は、メモリセル１０５に格納された状態がロジック「１」であるという判定に使用され得る、センス増幅器の出力および／またはデジット線１１５の電圧をラッチする。代替的に、デジット線１１５がリファレンス電圧よりも低い電圧を有する場合、センス増幅器の出力は負またはグラウンド電圧に駆動され得る。センスコンポーネント１２５は、メモリセル１０５に格納された状態がロジック「０」であるという判定に使用され得るセンス増幅器の出力をラッチする。検出されたメモリセル１０５の論理状態は、その後、列デコーダ１３０を通じて入力１３５として出力され得る。

メモリアレイ１００は、任意のまたはほとんど任意の電圧をリファレンス電圧として使用することができ、センスコンポーネント１２５は、メモリセル１０５の論理状態を判定するために、デジット線１１５の電圧をリファレンス電圧と比較することができる。しかし、メモリセル１０５の選択に起因するデジット線１１５上の電圧の大きさは、格納された状態（すなわちロジック「１」またはロジック「０」）、強誘電体コンデンサの特性、および印加された読み出し電圧などを含む様々な要因に基づいて変動し得る。これらの変動のため、検知される電圧はリファレンス電圧と大きさが比較的近く成り得、検知マージン（すなわち、ロジック「１」またはロジック「０」を表すデジット線電圧とリファレンス電圧の間の「マージン」）が減少し得る。このことが、メモリセル１０５の状態を正確に読みだすために読み出し回路をより感受性でより複雑にし、さもないと、狭い検知マージンが読み出しエラーを増大させ得る。さらに、リファレンス電圧自体にエラーがあり得る。例として、供給電圧の変動、温度、リファレンス線として使用されるデジット線１１５の特性（例えば、長さ、線の太さなど）、メモリセル１０５の特性（例えば、寄生エレメント）などは、リファレンス線の電圧の大きさに影響を及ぼし（例えば増大もしくは減少させ）得る。リファレンス電圧が他のメモリセル１０５を用いて生成された場合、メモリセル１０５の強誘電体コンデンサの特性は、リファレンス線上に生成された結果の電圧にさらに影響を及ぼし得る。

０ではないリファレンスを用いることに関連する追加の問題は、デジット線１１５自体の充電（例えば、寄生回路エレメントは得られるリファレンス電圧に影響を及ぼし得る）、およびメモリセル１０５のプレートに印加される読み出し電圧のエラー（例えば、より高いプレート電圧は異なる論理状態から得られる増大された電圧に関連し得うる）を含み得る。すなわち、いくつかのケースでは、強誘電体コンデンサから抽出される電荷の量を増やし、センシングウィンドウ（例えば、ロジック「１」およびロジック「０」から得られる電圧の差）を増大するために、より高いプレート電圧がメモリセル１０５に印加され得る。しかし、より高いプレート電圧を印加することは、リファレンス電圧と比較して両方の論理状態に対して得られる電圧を増大させ得る。従って、得られる電圧は、その中央に、生成されたリファレンス電圧が位置していない可能性があり、検知マージンが減少する可能性がある。

ゼロボルト（０Ｖ）をリファレンスとして使用すること（例えば、リファレンス電圧がグラウンドもしくは事実上のグラウンドである検知スキーム）は、検知動作を簡略化できる。本明細書に記載されるように、０Ｖをリファレンスとして使用する検知スキームは、グラウンド・リファレンス・スキームと称される。グラウンド・リファレンスは、０ではないリファレンス電圧を用いる場合に比べて、同様のセンシングウィンドウ（例えば、ロジック「１」およびロジック「０」から得られる電圧の差）および／または検知マージンを用いて、より正確な結果を生成し得る。例えば、グラウンド・リファレンス・スキームでは、正のデジット線電圧は、ある論理状態に対応し得るし、負のデジット線電圧は異なる論理状態に対応し得る。デジット線電圧が正もしくは負であるかは、デジット線電圧がある０ではない電圧より上もしくは下であるかよりも簡単に確定できる。グラウンド・リファレンス・スキームは０ではないリファレンス電圧の生成に伴うエラーも減少させることができ、リファレンス電圧の生成のための追加的な回路を使用しなくてもよい。さらに、グラウンド・リファレンスを用いることは、メモリアレイごとにばらつく可能性のある初期の好ましいリファレンス電圧の選択に関連するテストを減少させることができる。

グラウンド・リファレンス・スキームを用いるために、異なる論理状態から得られるデジット線１１５の可能な読み出し電圧は、ロジック「１」およびロジック「０」に関連する電圧が、その中央にグラウンドが位置するように調整され得る。デジット線１１５の電圧の調整を実現し得る回路および関連する方法は、以下にさらに詳細に記載される。図４および図５を参照しながら記載するように、いくつかの実施例では、デジット線１１５の電圧を調整するために負の電圧が強誘電体セルのプレートに印加され得る。図６および図７を参照しながら記載したものを含む他の実施例では、デジット線１１５の電圧を調整するためにリファレンス回路が使用され得る。例えば、逆にもしくは補完的（相補的）に、電圧は強誘電体セルのプレートおよびリファレンスコンデンサのプレートに印加され得る。

メモリセル１０５は、関連したワード線１１０およびデジット線１１５を活性化することにより、設定もしくは書き込みされ得る。前述のように、ワード線１１０の活性化は、対応する行のメモリセル１０５をそれらの個々のデジット線１１５に電気的に接続する。ワード線１１０が活性化されている間に関連するデジット線１１５を制御することにより、メモリセル１０５は書き込みされ得る。すなわち、ロジック値がメモリセル１０５に格納され得る。列デコーダ１３０は、例えば入力１３５などのメモリセル１０５に書き込まれるデータを受け付け得る。強誘電体コンデンサの場合、メモリセル１０５は強誘電体コンデンサにわたって電圧を印加することによって書き込まれる。この処理は以下で詳しく論じる。

いくつかのメモリ構造では、メモリセル１０５へのアクセスは格納された論理状態を劣化もしくは破壊し得、メモリセル１０５に元の論理状態を戻すために、再書き込み動作もしくはリフレッシュ動作が行われ得る。例えば、ＤＲＡＭでは、検知動作の間にコンデンサは部分的もしくは完全に放電され得、格納された論理状態が壊れる。このため、検知動作の後に、論理状態は再書き込みされ得る。さらに、１つのワード線１１０を活性化することは、その行の全てのメモリセルの放電をもたらし得、その行のいくつかもしくは全てのメモリセル１０５が再書き込みされる必要があり得る。

ＤＲＡＭを含むいくつかのメモリ構造では、外部電源によって定期的にリフレッシュされないと、時間とともにそれらに格納された状態を失い得る。例えば、充電されたコンデンサは時間とともにリーク電流により放電され得、その結果、格納された情報の喪失をもたらす。これらのいわゆる揮発性メモリ装置のリフレッシュレートは比較的高く成り得る。例えば、ＤＲＡＭでは１秒間に１０回のリフレッシュ動作であり得る。それは、著しい電力消費をもたらす。メモリアレイがますます大きくなるとの、より大きな電力消費は、特に、バッテリーなどの有限の電力源に頼る移動装置に対するメモリアレイの配備もしくは動作を抑制し得る（例えば、供給電力、熱生成、材料の制限など）。しかし、強誘電体メモリセルは他のメモリ構造に比べて改善された性能をもたらし得る利点を有することができる。例えば、強誘電体メモリセルは蓄積電荷の劣化の影響を受けにくい傾向があるので、強誘電体メモリセル１０５を用いたメモリアレイ１００は、より少ない数のリフレッシュを必要としうるか、もしくはリフレッシュを必要とせず、このため、動作のためにより小さい電力が必要となり得る。

メモリコントローラ１４０は、例えば行デコーダ１２０、列デコーダ１３０、およびセンスコンポーネント１２５などの様々なコンポーネントを通じて、メモリセル１０５の動作（例えば、読み出し、書き込み、再書き込み、リフレッシュなど）を制御し得る。メモリコントローラ１４０は、所望のワード線１１０およびデジット線１１５を活性化するために、行アドレス信号および列アドレス信号を生成し得る。メモリコントローラ１４０は、メモリアレイ１００の動作の間に使用される様々な電位をさらに生成し得るし、制御し得る。一般的に、本明細書で論じられる印加電圧の振幅、形状、もしくは継続時間は、調整され得るか、または、変更され得るし、メモリアレイ１００に対する様々な動作で異なり得る。さらに、メモリアレイ１００中の１つ、複数、もしくは全てのメモリセル１０５は、同時にアクセスされ得る。例えば、全てのメモリセル１０５もしくは一群のメモリセル１０５が１つの論理状態に設定されるリセット動作の間に、メモリアレイ１００の複数もしくは全てのセルが同時にアクセスされ得る。

いくつかのケースでは、メモリコントローラ１４０はグラウンド・リファレンス・スキームの機構を実装するために使用され得る。例としてメモリコントローラ１４０は、メモリセル１０５中の強誘電体コンデンサのプレートに読み出し電圧を印加するために使用される増幅装置に入力を提供し得る。いくつかの実施例では、メモリコントローラ１４０は増幅装置に負の電圧を提供することができ、増幅装置は次に強誘電体コンデンサのプレートに負の電圧を印加することができる。他の実施例では、メモリコントローラ１４０は、メモリセルおよびリファレンスコンデンサを選択するために１つ以上の増幅装置に選択電圧を提供でき、その後、補完電圧（相補電圧；complementary voltage）を関連する強誘電体セルのプレートおよびリファレンスコンデンサのプレートに印加できる。

図２は、本開示の様々な実施形態に従ったグラウンド・リファレンス・スキームをサポートするメモリセルの回路２００の例を説明する。回路２００は、図１を参照しながら記述したメモリセル１０５、ワード線１１０、デジット線１１５、およびセンスコンポーネント１２５の例である強誘電体メモリセル１０５－ａ、ワード線１１０－ａ（アクセス線１１０－ａとも称される）、デジット線１１５－ａ、およびセンスコンポーネント１２５－ａを含む。メモリセル１０５－ａは、コンデンサ２０５などのロジック格納コンポーネントを含み得る。コンデンサ２０５は容量的に結合された第１のプレートと第２のプレートを有し、第１のプレートはセルプレート２３０と称されることがあり、第２のプレートはセル底部２１５と称されることがある。いくつかの実施例では、メモリセル１０５－ａの動作を変更することなくコンデンサの位置が反転され得る。すなわち、第１のプレートがセル底部２１５に対応し得るし、第２のプレートがセルプレート２３０に対応し得る。図２の例では、セルプレート２３０はプレート線２１０を介してアクセスされることができ、セル底部２１５はデジット線１１５－ａを介してアクセスされることができる。さらに図２の例では、コンデンサ２０５の端子は絶縁強誘電体材料によって分離されている。前述のとおり、コンデンサ２０５を充電することもしくは放電すること（すなわち、コンデンサ２０５の強誘電体材料の分極化）により、様々な状態が格納され得る。コンデンサ２０５を分極化させるために必要な電荷の総量は、残留分極（ＰＲ）値と称されることがあり、コンデンサ２０５の全体の半分だけ充電される電圧を抗電圧（coercive voltage、ＶＣ）と記載することがある。

格納されたコンデンサ２０５の状態は、回路２００に表わされている様々な素子の動作により、読み出しもしくは検知されることができる。コンデンサ２０５は、デジット線１１５－ａと電子的に通信し得る。例えば、選択コンポーネント２２０が非活性化されているときに、コンデンサ２０５はデジット線１１５－ａから分離されることができるし、選択コンポーネント２２０が強誘電体メモリセル１０５－ａを選択するために活性化されているときに、コンデンサ２０５はデジット線１１５－ａに接続されることができる。換言すると、メモリセル１０５－ａは、コンデンサ２０５と電子的に通信する選択コンポーネント２２０を用いて選択され得る。ここで、強誘電体メモリセル１０５－ａは選択コンポーネント２２０および強誘電体コンデンサ２０５を含む。いくつかのケースでは、選択コンポーネント２２０はトランジスタであり、その動作は、トランジスタの閾値の大きさよりも大きい電圧をトランジスタゲートに印加することによって制御される。ワード線１１０－ａは選択コンポーネント２２０を活性化し得る。例えば、ワード線１１０－ａに印加された電圧がトランジスタゲートに印加されることで、コンデンサ２０５をデジット線１１５－ａに接続する。代替的な実施形態では、選択コンポーネント２２０がプレート線２１０とセルプレート２３０の間にあり、コンデンサ２０５がデジット線１１５－ａと選択コンポーネント２２０の他の端子の間にあるように、選択コンポーネント２２０とコンデンサ２０５の位置が入れ替えられ得る。この実施形態では、選択コンポーネント２２０はコンデンサ２０５を通じてデジット線１１５－ａと電子的に通信したままになり得る。この構成は読み出し動作および書込み動作の代替的なタイミングならびにバイアスに関連し得る。

コンデンサ２０５のプレート間の強誘電体材料のため、さらに詳しく以下で論じるように、コンデンサ２０５はデジット線１１５－ａとの接続時に放電しないことがあり得る。あるスキームでは、読み出しの間に強誘電体コンデンサ２０５に格納されている状態を検知するためにプレート線２１０およびワード線１１０－ａは外部電圧によりバイアスされ得る。いくつかのケースでは、プレート線２１０およびワード線１１０－ａに外部電圧を印加する前にデジット線１１５－ａは事実上のグラウンドから分離される。強誘電体メモリセル１０５－ａの選択は、コンデンサ２０５にわたる電圧の差（例えば、プレート線２１０電圧からデジット線１１５－ａ電圧を引いた値）をもたらし得る。印加された電圧の差は、コンデンサ２０５の最初の状態（例えば、最初の状態がロジック「１」を格納したか、それともロジック「０」を格納したか）に依存し得るコンデンサ２０５に格納された電荷の変化を生じさせ得、コンデンサ２０５に結果として格納された電荷に基づいてデジット線１１５－ａの電圧を誘導する。その後、メモリセル１０５－ａに格納された論理状態を判定するために、デジット線１１５－ａに誘導された電圧は、センスコンポーネント１２５－ａによってリファレンス（例えば、リファレンス線２２５の電圧）と比較され得る。

具体的な検知スキームもしくは処理は、多くの形式をとり得る。一例では、デジット線１１５－ａは固有キャパシタンスを有することができ、プレート２１０に電圧が印加されることに応じてコンデンサ２０５が充電もしくは放電しているときに、０ではない電圧を発現させ得る。固有キャパシタンスは、デジット線１１５－ａの物理的性質（大きさを含む）によって決まり得る。デジット線１１５－ａは多くのメモリセル１０５に接続し得るので、デジット線１１５－ａは無視できないキャパシタンス（例えば、ピコファラッド（ｐＦ）のオーダー）となる長さを有し得る。デジット線１１５－ａの後続の電圧は、コンデンサ２０５の最初の論理状態に依存する可能性があり、センスコンポーネント１２５－ａはこの電圧をリファレンスコンポーネントによって生成されたリファレンス電圧２２５と比較し得る。回路２００は、読み出し動作中の可能なデジット線１１５電圧の中央に０Ｖが位置するように動作し得る。すなわち、プレート線２１０に負の電圧が印加されるか、又は、リファレンス回路（図示せず）が効果的にデジット線１１５の電圧を下げるように使用されることで、読み出し動作中にデジット線１１５の電圧がグラウンドと比較されることができるようにする。

いくつかの実施例では、リファレンス線２２５は、グラウンドにされていてもよい、使用されていないデジット線である。例えば、プレート線２１０に電圧が印加されてもよく、コンデンサ底部２１５の電圧は格納された電荷に関連して変化し得る。コンデンサ底部２１５の電圧はセンスコンポーネント１２５－ａのリファレンス電圧と比較され得、リファレンス電圧との比較は、印加電圧からもたらされるコンデンサ２０５の電荷の変化を示し得、従って、メモリセル１０５－ａに格納されている論理状態を示し得る。リファレンス電圧は０Ｖ（すなわち、グラウンドもしくは事実上のグラウンド）であり得る。コンデンサ２０５中の電荷および電圧の関係は、図３を参照しながらさらに詳しく記載する。

メモリセル１０５－ａに書き込むために、コンデンサ２０５にわたって電圧が印加され得る。様々な方法が使用され得る。１つの例では、選択コンポーネント２２０は、コンデンサ２０５をデジット線１１５－ａに電気的に接続するためにワード線１１０－ａを通じて活性化され得る。プレート線２１０を用いてセルプレート２３０の電圧を制御すること、およびデジット線１１５－ａを用いてセル底部２１５の電圧を制御することにより、電圧はコンデンサ２０５にわたって印加され得る。ロジック「０」を書き込むためには、プレート２１０はハイをとり得る（すなわち、正の電圧が印加され得る）し、セル底部２１５はローをとり得る（例えば、デジット線１１５－ａを用いて事実上のグラウンドにされる）。ロジック「１」を書き込むためには逆の処理が行われる。すなわち、セルプレート２３０がローをとり得、セル底部２１５がハイにとり得る。コンデンサ２０５の読み出しおよび書き込み動作は、強誘電体装置に関連する非線形特性から構成され得る。

図３は、本開示の様々な実施形態に従ったグラウンド・リファレンス・スキームをサポートするメモリセルについて、このような非線形特性の例をヒステリシス曲線３００－ａおよび３００－ｂとともに説明する。ヒステリシス曲線３００－ａおよび３００－ｂは、それぞれ、強誘電体メモリセルへの書き込み処理と読み出し処理の例を説明する。ヒステリシス曲線３００は、強誘電体コンデンサ（例えば、図２のコンデンサ２０５）に格納された電荷Ｑを電圧Ｖの関数として描写している。

強誘電体材料は、自然発生する電気分極（すなわち、電界がなくても０ではない電気分極を維持する）によって特徴付けられる。強誘電体材料の例は、チタン酸バリウム（ＢａＴｉＯ_３）、チタン酸鉛（ＰｂＴｉＯ_３）、チタン酸ジルコン酸鉛（ＰＺＴ）、およびタンタル酸ストロンチウム・ビスマス（ＳＢＴ）を含む。本明細書に記載する強誘電体コンデンサは、これらの強誘電体材料もしくは他の強誘電体材料を含み得る。強誘電体コンデンサ中の電気分極は、強誘電体材料の表面の正味荷電をもたらし、コンデンサの端子を通じて反対の電荷を引き付ける。このため、電荷が強誘電体材料とコンデンサの端子の間の界面に格納される。比較的長時間にわたって（たとえ無期限にでも）外部から印加される電界がなくても電気分極が維持され得るため、例えばＤＲＡＭアレイで使用されているコンデンサと比べて、電荷のリークは著しく削減される。このことは、いくつかのＤＲＡＭ構造について前述したようなリフレッシュ動作を行う必要を小さくする。

ヒステリシス曲線３００はコンデンサの１つの端子の視点から理解され得る。例として、強誘電体が負の分極を有する場合、正の電荷が端子に蓄積される。同様に、強誘電体が正の分極を有する場合、負の電荷が端子に蓄積される。さらに、ヒステリシス曲線３００中の電圧はコンデンサにわたっての電圧の差と方向を表わしていることも理解されるべきである。例えば、問題になっている端子に正の電圧を印加し、第２の端子をグラウンドに維持することによって、正の電圧が印加され得る。問題になっている端子をグラウンドに維持し、第２の端子に正の電圧を印加すること（すなわち、問題になっている端子を負に分極させるように正の電圧が印加され得る）によって、負の電圧が印加され得る。同様に、２つの正の電圧、２つの負の電圧、もしくは正の電圧と負の電圧の任意の組み合わせが、ヒステリシス曲線３００中に示す電圧の差を生成するために、適切なコンデンサ端子に印加され得る。

ヒステリシス曲線３００－ａに描写したように、強誘電体材料は電圧の差が０の状態で正の分極もしくは負の分極を維持できるので、２つの可能な荷電状態（荷電状態３０５および荷電状態３１０）をもたらす。図３の例によると、荷電状態３０５はロジック「０」を表わし、荷電状態３１０はロジック「１」を表わす。いくつかの実施例では、メモリセルの動作のための他のスキームを適用するために、個々の荷電状態のロジック値は反対であっても良い。

ロジック「０」もしくはロジック「１」は、電圧を印加することにより、強誘電体材料の電気分極（その結果として、コンデンサの端子の電荷）を制御することによって、メモリセルに書き込まれ得る。例えば、コンデンサにわたって正味の正電圧３１５を印加すると、荷電状態３０５－ａに達するまで電荷の蓄積が起こる。電圧３１５を除去すると、荷電状態３０５－ａは０電位での荷電状態３０５に達するまでパス３２０をたどる。同様に、荷電状態３１０－ａをもたらす正味の負電圧３２５を印加することにより、荷電状態３１０は書き込まれる。負電圧３２５を除去した後で、荷電状態３１０－ａは０電位での荷電状態３１０に達するまでパス３３０をたどる。

強誘電体コンデンサの格納された状態を読み出しもしくは検知するために、コンデンサにわたって電圧が印加される。それに応じて、格納された電荷が変化し、変化の度合いは初期の荷電状態に依存する。すなわち、コンデンサの格納された電荷の変化の度合いは、荷電状態３０５－ｂが最初に格納されていたか、荷電状態３１０－ｂが最初に格納されていたかによって変化する。例えば、ヒステリシス曲線３００－ｂは、２つの可能な格納される荷電状態（荷電状態３０５－ｂおよび荷電状態３１０－ｂ）を図示する。正味の電圧３３５がコンデンサのセルプレート（例えば、図２を参照するセルプレート２３０）に印加され得る。正の電荷として描写されているが、電圧３３５は負であっても良い。電圧３３５に応答して、荷電状態３０５－ｂはパス３４０をたどり得る。同様に、最初に荷電状態３１０－ｂが格納されていた場合、パス３４５をたどる。荷電状態３０５－ｃおよび荷電状態３１０－ｃの最終位置（final position）は、特定の検知動作および回路を含む多数の要因によって決まる。

いくつかのケースでは、最終電荷はメモリセルのデジット線の固有キャパシタンスに依存し得る。例えば、コンデンサが電気的にデジット線に接続されて電圧３３５が印加される場合、デジット線の電圧はその固有キャパシタンスに起因して上がる可能性があり、センスコンポーネントで測定される電圧はデジット線のもたらされる電圧に依存し得る。ヒステリシス曲線３００―ｂ上の最終荷電状態３０５－ｃおよび３１０－ｃの最終位置は、従って、デジット線のキャパシタンスに依存し得、ロードライン分析によって判定され得る。すなわち、荷電状態３０５－ｃおよび３１０－ｃはデジット線のキャパシタンスに関して定義され得る。その結果、コンデンサの電圧（電圧３５０または電圧３５５）は、異なり得るし、コンデンサの初期状態によって左右され得る。

セルプレートに印加された電圧（例えば、電圧３５５）とコンデンサにわたる電圧（例えば、電圧３５０および電圧３５５）の差をリファレンス電圧と比較することにより、コンデンサの初期状態が判定され得る。図２を参照することによって理解されるように、デジット線の電圧は、プレート線２１０に印加された電圧と結果としてコンデンサ２０５にわたる電圧の差として表され得る。上で論じたように、デジット線の電圧はコンデンサに格納された電荷の変化に少なくとも部分的に基づき、電荷の変化はコンデンサにわたって印加された電圧の大きさに関連する。いくつかの実施例では、リファレンス電圧は、電圧３５０と電圧３５５から得られるデジット線電圧の平均値であり、比較すると、検知されるデジット線電圧は、リファレンス電圧よりも高いもしくは低いと判定され得る。その後、比較に基づいて、強誘電体セルの値（すなわちロジック「０」もしくはロジック「１」）が判定され得る。

しかし、前に論じたように、デジット線およびリファレンス電圧は少なくとも部分的にセル特性（例えば、経年（age））、環境因子（例えば、温度）、印加電圧などに基づいて変動し得る。ある状況では、デジット線電圧の平均をリファレンス電圧として用いることが検知マージンを減少させ得る。例として、２つの論理状態からもたらされるデジット線電圧の変動は、デジット線電圧の平均を増大させる可能性があり、リファレンス電圧は１つのデジット線電圧の方に偏る可能性がある。０ではないリファレンス電圧（例えば、デジット線電圧の平均）の代わりにグラウンド・リファレンスを使用することは、リファレンス電圧に関連するエラーを削減でき、リファレンス電圧の生成を簡略化でき、さらに、検知動作に関する複雑性を削減できる。

上で論じたように、強誘電体コンデンサを用いないメモリセルの読み出しは、格納された論理状態を劣化もしくは破壊し得る。しかし、強誘電体メモリセル１０５は読み出し動作の後に最初の論理状態を保持し得る。例えば、荷電状態３０５－ｂが格納されていて読み出し動作が行われた場合、荷電状態は荷電状態３０５－ｃまでパス３４０をたどり、電圧３３５が除去された後に例えばパス３４０を逆方向にたどることによって、荷電状態は最初の荷電状態３０５－ｂに戻り得る。

図４は、本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームをサポートする回路４００の例を説明する。回路４００は、図１および図２を参照しながら記述したメモリセル１０５、ワード線１１０、デジット線１１５、およびセンスコンポーネント１２５の各々の例であるメモリセル１０５－ｂ、ワード線１１０－ｂ（アクセス線１１０－ｂとも称される）、デジット線１１５－ｂ、およびセンスコンポーネント１２５－ｂを含む。回路４００は、図２を参照しながら記述したプレート線２１０およびリファレンス線２２５の各々の例であるプレート線２１０－ａおよびリファレンス線２２５－ａも含む。回路４００は、電圧源４０５、電圧源４１０、およびスイッチングコンポーネント４２０も含む。

デジット線１１５－ｂおよびリファレンス線２２５－ａは、それぞれ、固有静電容量４１５－ａおよび４１５－ｂを有し得る。固有静電容量４１５－ａおよび４１５－ｂは電気装置でなくても良い。すなわち、２端子コンデンサでなくても良い。その代わりに、固有静電容量４１５－ａおよび４１５－ｂは、デジット線１１５－ｂおよびリファレンス線２２５－ａの、大きさを含む物理特性に依存し得る。いくつかのケースでは、リファレンス線２２５－ａは使用されていないもしくは活性化されていないデジット線である。描画されていないが、いくつかの実施例では、デジット線１１５－ｂはスイッチングコンポーネントを介して事実上のグラウンドに接続される。事実上のグラウンドはアースグラウンドと比較すると０ボルトとは異なる（例えば、より大きい、またはより小さい）電圧に浮動し得るが、事実上のグラウンドは回路４００の共通リファレンスとして動作し得、グラウンドもしくは０Ｖとして振る舞い得る。

リファレンス線２２５－ａは、センスコンポーネント１２５－ｂによって、デジット線１１５－ｂとの比較のためのリファレンスとして使用され得る。いくつかの例では、リファレンス線２２５－ａは、デジット線１１５－ｂの電圧との比較のためのグラウンド・リファレンスを提供するために、事実上のグラウンドに接続される。リファレンス線２２５－ａは、トランジスタ（例えば、ｐ型電界効果トランジスタ（ＦＥＴ））として実装され得るスイッチングコンポーネント４２０を通じて事実上のグラウンドから分離され得る。他のケースでは、リファレンス線２２５－ａは、直接、事実上のグラウンドに接続される。

描画したように、メモリセル１０５－ｂはデジット線１１５－ｂと電子的に通信している。図２を参照しながら記載したように、メモリセル１０５－ｂは、ワード線１１０－ｂを介して強誘電体コンデンサと電子的に通信する選択コンポーネントを用いて選択され得る。選択コンポーネントの活性化は、強誘電体コンデンサをデジット線１１５－ｂに接続し得る。

プレート線２１０－ａは強誘電体コンデンサ（例えば、強誘電体コンデンサのプレート）と電子的に通信し得る。メモリセル１０５－ｂを読み出すために、メモリセル１０５－ｂの強誘電体コンデンサのプレート線２１０－ａに電圧が印加され得る。ワード線１１０－ｂへの電圧の印加と組み合わせたプレート線２１０－ａへの正の電圧の印加は、強誘電体コンデンサがデジット線１１５－ｂを充電することをもたらす。正の電圧を印加した後で、デジット線１１５－ｂの電圧を調整するためにプレート線２１０－ａに負の電圧が印加されることがある。いくつかのケースでは、正の電圧の印加に応答してデジット線１１５－ｂの電圧が閾値に達したと判定された後に、負の電圧が印加される。この負の電圧は、強誘電体コンデンサ中に格納された論理状態「０」に由来する電圧と、論理状態「１」に由来する電圧とを、その中央に事実上のグラウンドが位置するよう調整するように選択され得る。例として、強誘電体メモリアレイからの強誘電体メモリセルは、平均ロジック「１」電圧および平均ロジック「０」電圧を判定するために（例えば、様々なプレート電圧、温度などを適用することにより）テストされ、負の電圧は適切に選択され得る。他のケースでは、強誘電体メモリアレイ用に開発された数学モデルに基づいて、もしくは確立されたテスト結果に基づいて、負の電圧が選択され得る。いくつかのケースでは、外部電圧源、増幅器、ラインドライバなどを介して、電圧がプレート線２１０－ａおよびワード線１１０－ａに印加され得る。

メモリセル１０５－ｂに格納された状態を判定するために、センスコンポーネント１２５－ｂが使用され得る。いくつかのケースでは、センスコンポーネント１２５－ｂはセンス増幅器であり得るか、またはセンス増幅器を含み得る。センスコンポーネント１２５－ｂは、電圧源４０５および電圧源４１０によって動作されることができる。いくつかの例では、電圧源４０５は正の供給電圧であり、一方、電圧源４１０は負の供給電圧または事実上のグラウンドである。センスコンポーネント１２５―ｂは、デジット線１１５－ｂの電圧およびリファレンス線２２５－ａの電圧に少なくとも部分的に基づいて、強誘電体メモリセル１０５－ｂのロジック値を判定するために使用され得る。センスコンポーネント１２５－ｂは、コントローラによって活性化もしくは不活性化され得る。いくつかのケースでは、デジット線１１５－ｂの電圧とリファレンス線２２５－ａの電圧の間の比較をするために、センスコンポーネント１２５－ｂは、活性化されるかもしくは「点火（fired）」される。センスコンポーネント１２５－ｂは、センス増幅器の出力を電圧源４０５または電圧源４１０から供給される電圧にラッチできる。例えば、デジット線１１５－ｂの電圧がリファレンス線２２５－ａの電圧よりも大きい場合、センスコンポーネント１２５－ｂは、センス増幅器の出力を電圧源４０５から供給される正の電圧にラッチできる。

図５は、本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームのタイミング図５００の例を説明する。タイミング図５００は、電圧を軸５０５上に、時間を軸５１０上に表わす。従って、様々なコンポーネントの電圧が時間の関数としてタイミング図５００上に表わされ得る。例えば、タイミング図５００は、ワード線電圧５１５、プレート電圧５２０、ならびに、デジット線電圧５３０－ａおよび５３０－ｂを含む。タイミング図５００は、読み出し電圧５３５、電圧閾値５４０、リファレンス電圧５４５およびタイミング閾値５５０も含む。タイミング図５００は図４を参照しながら記載した回路４００の動作の例を描写する。図５は、先行の図のコンポーネントを参照しながら以下に記載される。０に近づく電圧は、表現を簡略化するため、軸５１０からずらされ得、いくつかのケースでは、これらの電圧は０ボルトと同じか、または、実質的に同じであり得る。

図４で論じたように、プレート線２１０－ａに電圧が印加され得る。いくつかの例では、読み出し電圧（すなわち、強誘電体コンデンサの状態の読み出しに使用される電圧）がプレート線２１０－ａに印加される可能性があり、その強誘電体コンデンサがバイアスされる。強誘電体コンデンサのプレートで測定されるプレート電圧５２０は、読み出し電圧の印加と共に上昇し得る。読み出し電圧の印加の後、メモリセル１０５－ｂは他の電圧のワード線１１０－ｂへの印加によりアクセスされ得る。メモリセル１０５－ａの選択コンポーネントのゲートで測定され得るワード線電圧５１５は、ワード線１１０－ｂへの電圧の印加と共に上昇し得る。ワード線電圧５１５が上昇すると共に、選択コンポーネントはメモリセル１０５－ｂのバイアスされた強誘電体コンデンサとデジット線１１５－ｂの間の導電性パスを提供し得る。従って、強誘電体コンデンサがデジット線１１５－ｂに放電するにつれて、デジット線電圧５３０が上昇し得る。デジット線電圧５３０は読み出し動作が開始する前は事実上のグラウンドにされていても良い。一例では、トランジスタ等のスイッチングコンポーネントがデジット線１１５－ｃをグラウンドに接続するために使用され得る。

ワード線１１０－ｂを選択すると、メモリセル１０５－ｂの強誘電体コンデンサのセル底部（例えば、図２を参照しながら記載したセル底部２１５）の電圧と固有静電容量４１５－ａにわたる電圧が等しくなるまで、メモリセル１０５－ｂの強誘電体コンデンサは電荷を固有静電容量４１５－ａと共有する。デジット線電圧５３０は格納された状態に基づいて２つの電圧の一方まで上昇し得る。しかし、上で論じたように、これらの２つの電圧はメモリセル１０５－ｂの特性、温度などによって変動し得る。ロジック「１」が強誘電体コンデンサに格納されている場合、デジット線電圧５３０－ａがもたらされ得るし、ロジック「０」が強誘電体コンデンサに格納されている場合、デジット線電圧５３０－ｂがもたらされ得る。デジット線電圧５３０－ａは強誘電体セルにわたるより小さな電圧の低下と関連し得、従って、図３を参照しながら記載したように、デジット線電圧５３０－ｂと比較した場合により高いデジット線電圧と関連し得る。

図５に記載した例に従って、デジット線電圧５３０が電圧閾値５４０もしくはタイミング閾値５５０またはそれらの両方に達した後、負の電圧がプレート線２１０－ａに印加され、プレート電圧５２０を負に駆動する。いくつかのケースでは、負の電圧は、所定の継続時間（例えばタイミング閾値５５０を超える継続時間）にわたって正の電圧が印加されたと判定した後で印加され得る。強誘電体コンデンサの特性、デジット線の特性、強誘電体メモリセルの読み出しもしくは書き込みに伴うタイミング、またはこれらの任意の組み合わせに少なくとも部分的に基づいて、所定の継続時間が決定され得る。他のケースでは、負の電圧は、デジット線が閾値に達したと判定されることに基づいて印加され得る。あるいは、いくつかのケースでは、負の電圧はデジット線電圧５３０が安定化した（例えば、デジット線電圧の変化の割合が閾値に達した）という判定に基づいて印加される。例えば、変化の割合が閾値（例えば、１０ｍＶ／ｎｓ）よりも低いと判定され得る。他の実施例では、デジット線電圧５３０がデジット線電圧５３０－ａもしくは５３０－ｂのいずれかの予測した安定化電圧パーセント幅（例えば５％以内）に入っているという判定に基づいて、負の電圧が印加される。いくつかのケースでは、予測された安定化電圧は、実験データ、予測モデルなどを用いて決定され得る。

プレート電圧５２０が負の電圧に遷移するので、デジット線電圧５３０は電荷を強誘電体コンデンサに戻すことができ、デジット線電圧５３０も減少し得る。デジット線電圧５３０の減少は、印加する負の大きさに依存し得る。いくつかのケースでは、デジット線電圧５３０－ａもしくは５３０－ｂでもたらされる減少に少なくとも部分的に基づいて、負の電圧の大きさが選択される。いくつかの例では、デジット線電圧５３０－ａおよび５３０－ｂ（すなわち、メモリセルの選択によってもたらされる可能なデジット線電圧）の中央に、事実上のグラウンド（例えば、タイミング図５００に示すような０Ｖ）であるリファレンス電圧５４５が位置するように、負の電圧が選択される。いくつかのケースでは、リファレンス電圧５４５は、スイッチングコンポーネント４２０を介してリファレンス線２２５－ａを事実上のグラウンドに接続することにより生成され得る。負の電圧の印加によりもたらされたデジット線電圧５３０が安定化した後で、センスコンポーネント１２５は時刻５５５に点火（fire）される。

センスコンポーネント１２５－ｂは、デジット線電圧５３０をリファレンス電圧５４５と比較し得、それ故、センスコンポーネント１２５－ｂの出力は適切にラッチされ得る。例えば、強誘電体コンデンサによってロジック値「１」が格納される場合、センスコンポーネント１２５－ｂはデジット線電圧５３０－ａをリファレンス電圧５４５と比較でき、デジット線電圧５３０－ａがリファレンス電圧５４５よりも高いと判定できる。従って、センスコンポーネント１２５－ｂの出力は正の供給電圧にされ得るし、ラッチされ得る。この例では、センスコンポーネント１２５－ｂが正の供給電圧を出力するとき、デジット線１１５－ｂも供給電圧に動かされる。

図６は、本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームをサポートする回路６００の例を説明する。回路６００は、図１、図２、図４および図５を参照しながら記述したメモリセル１０５、ワード線１１０、デジット線１１５、およびセンスコンポーネント１２５の各々の例であり得る、メモリセル１０５－ｃ、ワード線１１０－ｃ（アクセス線１１０－ｃとも称される）、デジット線１１５－ｃ、およびセンスコンポーネント１２５－ｃを含む。回路６００は、図２および図４を参照しながら記述したプレート線２１０およびリファレンス線２２５の各々の例であり得る、プレート線２１０－ｂおよびリファレンス線２２５－ｂも含み得る。さらに、回路６００は、図４を参照しながら記述した電圧源４０５、電圧源４１０、および固有静電容量４１５、ならびにスイッチングコンポーネント４２０の例であり得る、電圧源４０５－ａ、電圧源４１０－ａ、固有静電容量４１５－ｃおよび４１５－ｄ、ならびにスイッチングコンポーネント４２０－ａおよび４２０－ｂも含む。回路６００は、デジット線１１５－ｃと電子的に通信可能で、リファレンスコンデンサ６１５、選択コンポーネント６１０、選択線６２０、およびリファレンスプレート線６２５を含み得るリファレンス回路６０５も含んでも良い。

選択コンポーネント６１０はデジット線１１５－ｃおよびリファレンスコンデンサ６１５を接続するために使用され得る。リファレンスコンデンサ６１５は、誘電体コンデンサ、セラミックコンデンサ、電解コンデンサ、もしくは強誘電体コンデンサとして実装され得る。いくつかのケースでは、選択コンポーネント６１０はｐ型ＦＥＴなどのトランジスタであり得る。選択線６２０は選択コンポーネント６１０と電子的に通信可能であり、選択コンポーネント６１０の活性化に使用される。例えば、リファレンスコンデンサ６１５は選択線６２０（強誘電体コンデンサの場合、ワード線として実装され得る）に電圧を印加することによってアクセスされ得る。ロジック「０」およびロジック「１」からもたらされるデジット線１１５－ｃの電圧が、その中央にグラウンド・リファレンスが位置するように、リファレンスコンデンサ６１５のサイズが選択され得る。一例では、コンデンサのサイズは、おおよそ８０フェムトファラッド（ｆＦ）になるように選択される。いくつかのケースでは、リファレンスコンデンサ６１５のサイズは、ロジック「０」を格納している強誘電体コンデンサに関連する静電容量、およびロジック「１」を格納している強誘電体コンデンサに関連する静電容量の平均になるように選択され得る。他の実施例では、強誘電体コンデンサが使用されている場合、強誘電体コンデンサのサイズはメモリセル１０５－ｃの強誘電体コンデンサのサイズよりも大きくなるように選択され得る。いくつかの例では、ロジック「０」を格納している第１の強誘電体コンデンサおよびロジック「０」を格納している第２の強誘電体コンデンサを用いて、リファレンスコンデンサが実装され得る。

リファレンスプレート線６２５は、リファレンスコンデンサ６１５およびデジット線１１５－ｃと電子的に通信できる。初めに、正の電圧がリファレンスプレート線６２５に印加されることができ、さらに、メモリセル１０５－ｃの強誘電体コンデンサにバイアスをかけるためと、リファレンスコンデンサ６１５にバイアスをかけるために、０電圧がプレート線２１０－ｂに印加されることができる。いくつかのケースでは、リファレンスコンデンサ６１５の充電を可能にするために、リファレンスコンデンサ６１５の別の側はスイッチングコンポーネント４２０－ｂを介してグラウンド・リファレンスに維持され得る。続いて、メモリセル１０５－ｃおよびリファレンス回路６０５にアクセスするために、選択電圧がワード線１１０－ｃおよび選択線６２０に印加され得る。選択電圧のワード線１１０－ｃおよび選択線６２０への印加は、メモリセル１０５－ｃの強誘電体コンデンサおよびリファレンスコンデンサ６１５をそれぞれデジット線１１５－ｃに接続できる。いくつかのケースでは、デジット線１１５－ｃは、選択電圧が印加された後の継続時間にわたって事実上のグラウンドに接続されたままであっても良く、その後、グラウンドから分離されても良い。後の時点で、０電圧がリファレンスプレート線６２５に印加されても良く、正の電圧がプレート線２１０－ｂに印加されても良い。いくつかのケースでは、プレート線２１０－ｂに印加される正の電圧の大きさは、前にリファレンスコンデンサ６１５に印加された正の電圧の大きさと異なっていても良い。

逆のもしくは補完的（相補的）な電圧を印加する（すなわち、０電圧をリファレンスプレート線６２５に印加し、正の電圧をプレート線２１０－ｂに印加する）ことは、リファレンスコンデンサ６１５が電荷をデジット線１１５－ｃから引き出す間に、強誘電体コンデンサをデジット線１１５－ｃに放電させることができる。デジット線１１５－ｃ上で電荷が増大されると、デジット線１１５－ｃの電圧が増大し得る。そして、電荷がデジット線１１５－ｃから引き出されるとデジット線１１５－ｃの電圧が減少し得る。これらの補完的（相補的）機能は、ロジック「１」およびロジック「０」の電圧（すなわち、メモリセル１０５－ｃの選択によってもたらされるデジット線１１５－ｃの可能な電圧）を、その中央に０ボルトが位置するように使用され得る。メモリセル１０５－ｃに格納されているロジック値を判定するために、デジット線１１５－ｃの電圧はリファレンス線２２５－ｂの電圧と比較されることができる。いくつかのケースでは、上で論じたように、リファレンス線２２５－ｂの電圧は事実上のグラウンドであり得る。いくつかのケースでは、外部電圧源、増幅器、またはラインドライバなどを介して、プレート線２１０－ｂ、ワード線１１０－ｂ、選択線６２０、およびリファレンスプレート線６２５に電圧が印加され得る。

図７は、本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームをサポートするタイミング図７００の例を説明する。タイミング図７００は、軸５０５－ａ上に電圧、軸５１０－ａ上に時間を表わす。様々なコンポーネントの電圧が時間の関数としてタイミング図７００上に表わされ得る。例えば、タイミング図７００は、図５を参照しながら記述したワード線電圧５１５、プレート電圧５２０、デジット線電圧５３０の各々の例であり得る、ワード線電圧５１５－ａ、プレート電圧５２０－ａ、並びにデジット線電圧５３０－ｃおよび５３０－ｄを含む。タイミング図７００は、図５を参照しながら記述した読み出し電圧５３５およびリファレンス電圧５４５の例であり得る、読み出し電圧５３５－ａおよびリファレンス電圧５４５－ａも含み得る。タイミング図７００は図６を参照しながら記載した回路６００の動作からもたらされ得る。図７は、先行の図のコンポーネントを参照しながら以下に記載される。０に近づく電圧は表現を簡略化するために軸５１０からずらされ得る。いくつかのケースでは、これらの電圧は０ボルトと同じであるか又は実質的に同じである。

図６で論じたように、プレート線２１０－ｂにプレート電圧５２０－ａが印加され、かつ、リファレンスコンデンサの他の側が事実上のグラウンドに保たれ得る間に、リファレンスコンデンサ６１５を充電するために、リファレンスプレート電圧７１０がリファレンスプレート線６２５に印加されることができる。いくつかのケースでは、印加される電圧の大きさは、読み出し動作に関連する電圧であり得る。その後、リファレンスコンデンサ６１５とデジット線１１５－ｃの間に選択コンポーネント６１０を介した導電性パスを生成するために、選択電圧７０５が選択線６２０に印加され得る。選択電圧７０５の印加と実質的に同時に、メモリセル１０５－ｃの強誘電体コンデンサとデジット線１１５－ｃの間に導電性パスを生成するために、ワード線電圧５１５－ａがワード線１１０－ｃに印加され得る。いくつかのケースでは、メモリセル１０５－ｃおよびリファレンス回路６０５の両方の強誘電体コンデンサおよびリファレンスコンデンサにアクセスするために同じ電圧が使用されるが、他のケースでは異なる電圧が使用される。いくつかのケースでは、選択電圧７０５およびワード線電圧５１５－ａが印加されている前後で、デジット線電圧５３０はスイッチングコンポーネント４２０－ａを介してグラウンドに維持され得る。

リファレンスプレート電圧７１０およびプレート電圧５２０－ａは、その後、逆向き（例えば、電圧が補完的な方向に移動し得る）にリファレンスプレート線６２５およびプレート線２１０－ｂに印加され得る。従って、リファレンスプレート電圧７１０は減少し得るし、プレート電圧５２０－ａは増大し得る。すなわち、リファレンスプレート線６２５に印加される電圧は０ボルトになるように除去され、そして、実質的に同時に、電圧（例えば読み出し電圧）がプレート線２１０－ｂに印加され得る。実質的に同時に電圧を印加することは、電圧を同時またはほとんど同時に印加することを意味する。実質的に同時に電圧を印加することは、ある期間中に１つの電圧を印加して２つ目の電圧を印加することも意味している（例えば、第１の電圧の印加から０．５ナノ秒（ｎｓ）以内に第２の電圧が印加される）。例として、リファレンスプレート電圧７１０の減少はプレート電圧５２０－ａの増加と重なり得る。あるケースでは、ワード線１１０－ｃとリファレンスプレート線６２５への電圧の印加の間の期間は、メモリアレイの特性（例えば、伝播遅延）のため増大する。いくつかのケースでは、リファレンスプレート電圧７１０およびプレート電圧５２０－ａの増加と減少は重複しておらず、複数の電圧の印加の間の期間は３ｎｓ規模であり得る。描画したように、プレート電圧５２０－ａの増加はメモリセル１０５－ｃの強誘電体コンデンサをデジット線１１５－ｃに放電させる。一方、リファレンスプレート電圧７１０の減少はデジット線１１５－ｃから電荷を引き抜き得る。

デジット線１１５－ｃに電荷を提供することは、デジット線電圧５３０を上昇させ得、電荷を除去することはデジット線電圧５３０を低くし得る。デジット線１１５－ｃから除去される電荷の量は、リファレンスプレート電圧７１０の変化の割合、リファレンスコンデンサ６１５のサイズ、リファレンスコンデンサ６１５に現在格納されている電荷、リファレンスプレート電圧７１０の大きさ、もしくはこれらの任意の組み合わせに関連し得る。いくつかのケースでは、もたらされるリファレンスプレート電圧７１０、およびリファレンスコンデンサ６１５のサイズは、デジット線電圧５３０－ｃおよび５３０－ｄを、その中央に事実上のグラウンドが位置するように選択される。センスコンポーネント１２５－ｃは、デジット線電圧５３０をリファレンス電圧５４５－ａと比較するために時刻５５５－ａに点火（fired）され得る。検知されたデジット線電圧５３０がハイ（例えば、デジット線電圧５３０－ｃ）であり、リファレンス電圧５４５－ａと比較される場合、その後、センスコンポーネント１２５－ｃの出力およびデジット線電圧５３０－ｃは電圧源４０５－ａによって供給される電圧まで上昇し得る。さもなければ、検知されたデジット線電圧５３０がロー（例えば、デジット線電圧５３０－ｄ）であり、リファレンスと比較される場合、その後、センスコンポーネント１２５－ｃの出力およびデジット線電圧は電圧源４１０－ａによって供給される電圧まで上昇し得る。センスコンポーネント１２５－ｃの出力はラッチされ得、メモリセル１０５－ｃに関連した格納された状態を判定するために使用される。

図８は、本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームをサポートするメモリアレイ１００－ａのブロック図８００を示す。メモリアレイ１００－ａは、図１および図２を参照しながら記載したメモリコントローラ１４０とメモリセル１０５の例であり得るメモリコントローラ１４０－ａとメモリセル１０５－ａを含み得る。メモリコントローラ１４０－ａは、バイアスコンポーネント８１０、タイミングコンポーネント８１５、およびデジット線（ＤＬ）電圧調整コンポーネント８３０を含み得るし、図１～図７に記載したようにメモリアレイ１００－ａを動作させることができる。

メモリコントローラ１４０－ａは、ワード線１１０－ｄ（アクセス線１１０－ｄとも称される）、デジット線１１５－ｄ、センスコンポーネント１２５－ｄ、プレート線２１０－ｃ、およびリファレンス回路６０５－ａ、およびメモリセル１０５－ｄ（図１、図２、図４もしくは図６を参照しながら記載したワード線１１０、デジット線１１５、センスコンポーネント１２５、プレート線２１０、リファレンス回路６０５、およびメモリセルの例であり得る）と電子的に通信し得る。メモリアレイ１００－ａは、リファレンスコンポーネント８２０、ラッチ８２５、およびコントロール線８３５も含み得る。メモリアレイ１００－ａのコンポーネントは、互いに電子的に通信しうるし、図１～図７に記載した機能を実行し得る。いくつかのケースでは、リファレンスコンポーネント８２０、センスコンポーネント１２５－ａ、およびラッチ８２５は、メモリコントローラ１４０－ａのコンポーネントであり得る。

メモリコントローラ１４０－ａは、ワード線１１０－ｄ、プレート線２１０－ａ、もしくはデジット線１１５－ｄを、これらの様々なノードに電圧を印加することにより活性化するように構成され得る。いくつかのケースでは、メモリコントローラ１４０－ａは、バイアスコンポーネント８１０を用いて動作することができる。例えば、バイアスコンポーネント８１０は、前述のようにメモリセル１０５－ｄの読み出しもしくは書き込みを行うようにメモリセル１０５－ｄを操作するための電圧を印加するように構成され得る。いくつかのケースでは、メモリコントローラ１４０－ａは、図１を参照しながら記載した行デコーダ、列デコーダ、もしくは両方を含み得る。このことは、メモリコントローラ１４０－ａが１つ以上のメモリセル１０５にアクセスできるようにする。バイアスコンポーネント８１０はセンスコンポーネント１２５－ａのためのリファレンス信号を生成するために、リファレンスコンポーネント８２０に電圧を提供することもできる。さらに、バイアスコンポーネント８１０は、センスコンポーネント１２５－ａの動作のための電圧を提供することもできる。

いくつかのケースではメモリコントローラ１４０－ａは、タイミングコンポーネント８１５を用いて動作し得る。例えば、タイミングコンポーネント８１５は、本明細書で記論じた読み出しおよび書き込みなどのメモリ機能を実行するためのスイッチングならびに電圧の印加のタイミングを含む、様々なワード線選択もしくはプレートバイアスのタイミングを制御し得る。いくつかのケースでは、タイミングコンポーネント８１５はバイアスコンポーネント８１０の動作を制御し得る。いくつかのケースでは、タイミングコンポーネント８１５は、読み出し動作のためにメモリセル１０５－ｄを選択するため、およびリファレンス回路６０５－ａを動作させるために使用され得る。

リファレンスコンポーネント８２０はセンスコンポーネント１２５－ａのためのリファレンス信号を生成する様々なコンポーネントを含み得る。リファレンスコンポーネント８２０は、リファレンス信号を生成するように特に構成された回路を含み得る。いくつかの例では、リファレンスコンポーネント８２０は、他のメモリセル１０５であり得る。いくつかの例では、リファレンスコンポーネント８２０は、図３を参照しながら記載したように、２つの検知電圧（sense voltage）の間の電圧を出力するように構成され得る。あるいは、リファレンスコンポーネント８２０は事実上のグラウンドを出力するように設計され得る。センスコンポーネント１２５－ａは、メモリセル１０５－ｄからの（デジット線１１５－ｄを介した）信号を、リファレンスコンポーネント８２０からのリファレンス信号と比較できる。論理状態を判定すると、センスコンポーネント１２５－ａは、その後、出力をラッチ８２５に格納でき、それはメモリアレイ１００－ａが部品であるメモリ装置を用いる電子装置の動作に従って使用され得る。

いくつかのケースでは、メモリコントローラ１４０－ａはコントロール線８３５を介してデジット線１１５－ｄの電圧を調整し得る。例えば、ＤＬ電圧調整コンポーネント８３０は、グラウンド・リファレンスが使用されるようにデジット線１１５－ｄの電圧を調整するために使用され得る。いくつかのケースでは、ＤＬ電圧調整コンポーネント８３０は、最初の論理状態「１」もしくは「０」に由来するデジット線電圧を、その中央にグラウンド・リファレンスが位置するように使用され得る。例えば、ＤＬ電圧調整コンポーネント８３０は、バイアスコンポーネント８１０およびタイミングコンポーネント８１５と共同して、正の電圧をプレート線２１０－ｃに印加し、デジット線１１５－ｄの電圧が閾値に達しているかを判定し、そして、デジット線１１５－ｄの電圧が閾値に達した後にプレート線２１０－ｃに負の電圧を印加するために使用され得る。ある例では、メモリコントローラ１４０－ａはコントロール線８３５を用いてプレート線２１０－ｃにバイアスをかけることができる。

例えば、バイアスコンポーネント８１０は、メモリセル１０５－ｄの強誘電体コンデンサを第１の電圧源（例えば、正の電圧源）もしくは第２の電圧源（例えば負の電圧源）、または両方に接続できる。タイミングコンポーネント８１５および／またはＤＬ電圧調整コンポーネント８３０は、デジット線１１５－ｄの電圧が正の電圧の印加に応じて閾値に達したと判定するために使用され得る。いくつかのケースでは、デジット線１１５－ｄの電圧が閾値に達したと判定することは、正の電圧が所定の継続時間にわたって印加されていると判定すること、デジット線の電圧が閾値電圧に達していると判定すること、デジット線の電圧の変化の割合が閾値に達したと判定すること、またはそれらの任意の組み合わせに、少なくとも部分的に基づき得る。メモリコントローラ１４０－ａは、負の電圧が印加された後で、センスコンポーネント１２５－ａにデジット線１１５－ｄの電圧をグラウンド・リファレンスと比較させるために使用され得る。いくつかのケースでは、デジット線電圧のグラウンド・リファレンスとの比較に少なくとも部分的に基づいて、強誘電体メモリセルのロジック値を決定するために、メモリコントローラ１４０－ａはセンスコンポーネント１２５－ａの出力を使用できる。

他の実施例では、第１の電圧をプレート線２１０－ｃ、第１の電圧の逆である第２の電圧をリファレンス回路６０５－ａに印加するために、ＤＬ電圧調整コンポーネント８３０は、バイアスコンポーネント８１０、タイミングコンポーネント８１５、およびリファレンス回路６０５－ａと組み合わせて使用され得る。ある実施例では、メモリコントローラ１４０－ａは、リファレンス回路６０５－ａを始動させてプレート線２１０－ｃにバイアスをかけるために、バイアスコンポーネント８１０およびコントロール線８３５を使用する。

例えば、バイアスコンポーネント８１０は、第１の電圧源を強誘電体メモリセル１０５－ｄの強誘電体コンデンサに接続するために使用され得る。ここで、強誘電体コンデンサは第１の選択コンポーネントを介してデジット線１１５－ｄと電子的に通信している。バイアスコンポーネント８１０は、第２の電圧源をリファレンス回路６０５－ａのリファレンスコンデンサに接続するために使用され得る。ここで、リファレンスコンデンサは第２の選択コンポーネントを介してデジット線と電子的に通信しており、第２の電圧は第１の電圧の逆で第１の電圧の印加に少なくとも部分的に基づいて印加される。いくつかのケースでは、タイミングコンポーネント８１５は、第１の電圧と第２の電圧を実質的に同時に印加するためにバイアスコンポーネント８１０を動作させる。バイアスコンポーネント８１０は、強誘電体メモリセルの読み出し動作を行うために第１の選択コンポーネントを活性化するため、および、読み出し動作の間にリファレンスコンデンサの電荷をデジット線１１５－ｄに移すために第２の選択コンポーネントを活性化するためにも使用され得る。バイアスコンポーネント８１０は、第１の電圧源を強誘電体コンデンサに接続する前、もしくは第２の電圧源をリファレンスコンデンサに接続する前に、デジット線を事実上のグラウンドにするためにも使用され得る。上記のように、センスコンポーネント１２５－ａは、（デジット線１１５－ｄを通じた）メモリセル１０５－ｄからの信号を、リファレンスコンポーネント８２０からのリファレンス信号と比較できる。いくつかのケースでは、メモリコントローラ１４０－ａは、デジット線の電圧のグラウンド・リファレンスとの比較に少なくとも部分的に基づいて、強誘電体メモリセルのロジック値を判定するために使用されるセンスコンポーネント１２５－ａの出力を使用できる。

図９は、本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームをサポートするシステム９００を説明する。システム９００は、様々なコンポーネントに接続するためもしくは物理的にサポートするために、プリント基板であり得るかまたはプリント基板を含み得る装置９０５を含む。装置９０５は図１および図６を参照しながら記載したメモリアレイ１００の例であり得るメモリアレイ１００－ｂを含む。メモリアレイ１００－ｂは、図１および図６を参照しながら記載したメモリコントローラ１４０の例であり得、ならびに図１、図２、図４、図６および図８を参照しながら記載したメモリセル１０５の例であり得る、メモリコントローラ１４０－ｂおよびメモリセル１０５－ｅを含み得る。装置９０５は、プロセッサ９１０、ＢＩＯＳコンポーネント９１５、周辺コンポーネント９２０、入出力制御コンポーネント９２５、およびＤＬ電圧調整コンポーネント９４０も含み得る。ＤＬ電圧調整コンポーネント９４０は、図８を参照しながら記載したようなＤＬ電圧調整コンポーネント８３０の例であり得る。装置９０５のコンポーネントはバス９３０を介して互いに電子的に通信し得る。

プロセッサ９１０は、メモリコントローラ１４０－ｂを通じて動作するように構成され得る。いくつかのケースでは、プロセッサ９１０は、図１および図６を参照しながら記載したメモリコントローラ１４０の機能を実行し得る。他のケースでは、メモリコントローラ１４０－ｂはプロセッサ９１０中に統合され得る。プロセッサ９１０は汎用のプロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲートアレイ（ＦＰＧＡ）もしくは他のプログラム可能なロジック装置、ディスクリートゲートもしくはトランジスタロジック、ディスクリートハードウェアコンポーネントであっても良く、または、プロセッサ９１０はこれらの種類のコンポーネントの組み合わせであっても良く、プロセッサ９１０は、メモリセル用のグラウンド・リファレンス・スキームのサポートを含む、本明細書に記載した様々な種類の機能を実行できる。プロセッサ９１０は、例えば、装置９０５に様々な機能やタスクを実行させるために、格納されたコンピュータ読み出し可能な命令を実行するように構成され得る。

ＢＩＯＳコンポーネント９１５は、ファームウェアとして動作するベーシック・インプット／アウトプット・システム（ＢＩＯＳ）（システム９００の様々なハードウェアコンポーネントを初期化および動作させることができる）を含むソフトウェアコンポーネントであり得る。ＢＩＯＳコンポーネント９１５は、プロセッサ９１０と様々なコンポーネント（例えば、周辺コンポーネント９２０、入出力制御コンポーネント９２５など）の間のデータの流れも管理できる。ＢＩＯＳコンポーネント９１５は、リードオンリーメモリ（ＲＯＭ）、フラッシュメモリ、もしくは、任意の他の不揮発性メモリに格納されたプログラムまたはソフトウェアを含み得る。

周辺コンポーネント９２０は、任意の入力装置もしくは出力装置、または、装置９０５に統合されるこれらの装置のインタフェースであり得る。例は、ディスクコントローラ、サウンドコントローラ、グラフィックコントローラ、イーサネットコントローラ、モデム、ＵＳＢコントローラ、シリアルポートもしくはパラレルポート、または周辺コンポーネントインターコネクト（ＰＣＩ）もしくはアクセラレーテッド・グラフィックス・ポート（ＡＧＰ）スロットなどの周辺カードスロットを含み得る。

入出力制御コンポーネント９２５は、プロセッサ９１０と周辺コンポーネント９２０、入力９３５または出力９４５を介して受信される入力装置もしくは出力装置の間のデータ通信を管理することができる。入出力制御コンポーネント９２５は、装置９０５に統合されていない周辺装置を管理することもできる。いくつかのケースでは、入出力制御コンポーネント９２５は、外部周辺装置への物理的な結合もしくはポートを表す。

入力９３５は、装置９０５もしくは装置９０５のコンポーネントに入力を提供する装置または装置９０５への外部信号を表し得る。それはユーザインタフェースもしくは他の装置間のインタフェースを含み得る。いくつかのケースでは、入力９３５は周辺コンポーネント９２０を介して装置９０５と連動する周辺装置であり得、または、入出力制御コンポーネント９２５によって管理され得る。

出力９４５は、装置９０５もしくは装置９０５の任意のコンポーネントから出力を受信するように構成された装置または装置９０５への外部信号として実装され得る。出力装置の例は、ディスプレイ、オーディオスピーカー、プリント装置、他のプロセッサ、もしくはプリント基板などを含み得る。いくつかのケースでは、出力９４５は周辺コンポーネント９２０を介して装置９０５と連動する周辺装置であり得、または、入出力制御コンポーネント９２５によって管理され得る。

メモリコントローラ１４０－ｂ、装置９０５、および、メモリアレイ１００－ｂのコンポーネントは、それらの機能を実行するために設計された回路により作り上げられても良い。これは、本明細書に記載された機能を実行するように構成された様々な回路素子（例えば、導電線、トランジスタ、コンデンサ、コイル、抵抗、増幅器、または、他の能動素子もしくは受動素子）を含み得る。

図１０は、本開示の様々な実施形態に従ったメモリセルのためのグラウンド・リファレンス・スキームを用いる方法１０００を説明するフローチャートを示す。方法１０００の動作は、図１～図９を参照しながら説明したように、メモリアレイ１００によって実行され得る。例えば、方法１０００の動作は、図１、図８および図９を参照しながら記述したように、メモリコントローラ１４０によって実行され得る。いくつかの例では、メモリコントローラ１４０は、以下に記載する機能を実行するために、メモリアレイ１００の機能素子を制御するためのコードのセットを実行できる。追加的もしくは代替的に、メモリコントローラ１４０は、特殊用途向けハードウェアを用いて以下に記載する機構の機能を実行することができる。

ブロック１００５において、方法は強誘電体メモリセルの強誘電体コンデンサに正の電圧を印加することを含み得る。ここで、強誘電体コンデンサはデジット線と電子的に通信している。ある例では、図８を参照しながら記載したように、ブロック１００５の動作はバイアスコンポーネント８１０によって実行または促進され得る。

ブロック１０１０において、方法は、正の電圧が印加されたことに応答して、デジット線の電圧が閾値に達したと判定することを含み得る。ある例では、図８を参照しながら記載したように、ブロック１０１０の動作はタイミングコンポーネント８１５によって実行または促進され得る。いくつかのケースでは、デジット線の電圧が閾値に達したと判定することは、デジット線の電圧が閾値電圧に達したと判定することを含む。追加的もしくは代替的に、デジット線の電圧が閾値に達したと判定することは、デジット線の電圧の変化の割合が閾値に達したと判定することを含み得る。

ブロック１０１５において、方法は、デジット線の電圧が閾値に達した後で強誘電体コンデンサに負の電圧を印加することを含み得る。ある例では、図８を参照しながら記載したように、ブロック１０１５の動作はバイアスコンポーネント８１０によって実行または促進され得る。いくつかのケースでは、強誘電体コンデンサに印加される負の電圧の大きさは少なくとも部分的に閾値に基づく。デジット線の電圧が閾値に達したと判定することは、正の電圧が所定の継続時間の間、印加されたと判定することを含み得る。所定の継続時間は、強誘電体コンデンサの特性、デジット線の特性、強誘電体メモリセルの読み出しもしくは書き込みに関連したタイミング、またはこれらの任意の組み合わせの少なくとも１つに、少なくとも部分的に基づき得る。いくつかのケースでは、方法は、負の電圧を印加した後にデジット線の電圧をグラウンド・リファレンスと比較することを含む。幾つかのケースでは、強誘電体メモリセルのロジック値は、デジット線の電圧のグランド・リファレンスとの比較に少なくとも部分的に基づいて判定される。

図１１は、本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームを用いる方法１１００を説明するフローチャートを示す。方法１１００の動作は、図１～図９を参照しながら記載したように、メモリアレイ１００によって実行され得る。例えば、方法１１００の動作は、図１、図８および図９を参照しながら記載したように、メモリコントローラ１４０によって実行され得る。いくつかの例では、メモリコントローラ１４０は、以下に記載する機能を実行するために、メモリアレイ１００の機能素子を制御するためのコードのセットを実行できる。追加的もしくは代替的に、メモリコントローラ１４０は、特殊用途向けハードウェアを用いて以下に記載する機構の機能を実行することができる。

ブロック１１０５において、方法は強誘電体メモリセルの強誘電体コンデンサに第１の電圧を印加することを含み得る。ここで、強誘電体コンデンサはデジット線と電子的に通信している。ある実施例では、図８を参照しながら記載したように、ブロック１１０５の動作はバイアスコンポーネント８１０によって実行または促進され得る。いくつかの例では、方法は、強誘電体コンデンサおよびデジット線と電子的に通信する第１の選択コンポーネントを活性化することにより、読み出し動作のための強誘電体メモリセルを選択すること、ならびに、リファレンスコンデンサおよびデジット線と電子的に通信する第２の選択コンポーネントを活性化することを含み得る。いくつかのケースでは、第１の電圧を印加する前に、第１の選択コンポーネントおよび第２の選択コンポーネントが活性化される。

ブロック１１１０において、方法は、デジット線と電子的に通信するリファレンスコンデンサに第２の電圧を印加することを含み得る。ここで、第２の電圧は第１の電圧の逆であり、第１の電圧の印加に少なくとも部分的に基づいて印加される。ある例では、図８を参照しながら記載したように、ブロック１１１０の動作はバイアスコンポーネント８１０によって実行または促進され得る。いくつかの実施例では、第１の電圧と第２の電圧は実質的に同時に印加される。いくつかのケースでは、第１の選択コンポーネントおよび第２の選択コンポーネントは、第１の電圧および／または第２の電圧を印加する前に活性化される。いくつかの例では、方法は、第１の電圧もしくは第２の電圧を印加する前に、デジット線を事実上のグラウンドにすることを含み得る。いくつかの例では、方法は、リファレンスコンデンサに第２の電圧が印加された後にデジット線の電圧をグラウンド・リファレンスと比較することを含む。強誘電体メモリセルのロジック値を判定することは、デジット線の電圧のグラウンド・リファレンスとの比較に少なくとも部分的に基づき得る。

従って、方法１０００および方法１１００は、グラウンド・リファレンス・スキームの使用のために提供され得る。方法１０００および方法１１００は可能な実装を記述しており、他の実装が可能になるように、動作およびステップは並べ替えされ得るか、または修正され得ることは留意されるべきである。いくつかの実施例では、２つ以上の方法１０００および方法１１００からの機構が組み合わせられても良い。

装置が記載される。いくつかの例では、装置は、強誘電体メモリセルの強誘電体コンデンサに正の電圧を印加するための手段であって、前記強誘電体コンデンサはデジット線と電子的に通信している手段、前記正の電圧が印加されることに応じて、前記デジット線の電圧が閾値に達したと判定するための手段、および、前記デジット線の前記電圧が前記閾値に達した後で、前記強誘電体コンデンサに負の電圧を印加するための手段を含み得る。

いくつかの実施例では、装置は、前記負の電圧が印加された後で、前記デジット線の前記電圧をグラウンド・リファレンスと比較するための手段を含み得る。いくつかの実施例では、装置は、前記デジット線の前記電圧を前記グラウンド・リファレンスと比較するための手段に少なくとも部分的に基づいて、前記強誘電体メモリセルのロジック値を判定するための手段を含み得る。いくつかの例では、前記強誘電体コンデンサに印加される前記負の電圧の大きさは、前記閾値に少なくとも部分的に基づく。いくつかの例では、前記デジット線の前記電圧が前記閾値に達したと判定するための手段は、前記正の電圧が所定の継続時間の間、印加されていると判定するための手段を含む。

いくつかの実施例では、前記所定の継続時間は、前記強誘電体コンデンサの特性、前記デジット線の特性、前記強誘電体メモリセルへの読み出しもしくは書き込みに関連したタイミング、またはこれらの任意の組み合わせの少なくとも１つに、少なくとも部分的に基づく。いくつかの例では、前記デジット線の前記電圧が前記閾値に達したと判定するための手段は、前記デジット線の前記電圧が前記閾値電圧に達したと判定するための手段を含む。いくつかの実施例では、前記デジット線の前記電圧が前記閾値に達したと判定するための手段は、前記デジット線の前記電圧の変化の割合が前記閾値に達したと判定するための手段を含む。

装置が記載される。いくつかの例では、装置は、強誘電体メモリセルの強誘電体コンデンサに第１の電圧を印加するための手段であって、前記強誘電体コンデンサはデジット線と電子的に通信している手段、および前記デジット線と電子的に通信しているリファレンスコンデンサに第２の電圧を印加するための手段を含み得る。前記第２の電圧は、前記第１の電圧の逆であり、前記第１の電圧を印加するための手段に少なくとも部分的に基づいて印加される。

いくつかの例では、装置は、読み出し動作のために前記強誘電体メモリセルを選択するための手段を含み得る。前記選択するための手段は、前記強誘電体コンデンサおよび前記デジット線と電子的に通信している第１の選択コンポーネントを活性化するための手段、ならびに、前記リファレンスコンデンサおよび前記デジット線と電子的に通信している第２の選択コンポーネントを活性化するための手段を含む。いくつかの例では、装置は、前記第２の電圧が前記リファレンスコンデンサに印加された後に、前記デジット線の電圧をグラウンド・リファレンスと比較するための手段を含む。

いくつかの例では、装置は、前記デジット線の前記電圧と前記グラウンド・リファレンスを比較するための手段に少なくとも部分的に基づいて、前記強誘電体メモリセルのロジック値を判定するための手段を含み得る。いくつかの実施例では、前記第１の電圧および第２の電圧が実質的に同時に印加される。いくつかの実施例では、装置は、前記第１の電圧もしくは前記第２の電圧を印加する前に、前記デジット線を事実上のグラウンドにするための手段を含み得る。

装置が記載される。いくつかの例では、装置は、デジット線と電子的に通信している強誘電体コンデンサを含む強誘電体メモリセル、正の電圧源を前記強誘電体コンデンサに接続するための手段、および、前記デジット線の電圧が閾値に達した後で負の電圧源を前記強誘電体コンデンサに接続するための手段を含み得る。

いくつかの例では、装置は、前記強誘電体コンデンサに負の電圧が印加された後で、前記デジット線の前記電圧をグラウンド・リファレンスと比較するための手段を含み得る。いくつかの例では、装置は、前記デジット線の前記電圧の前記グラウンド・リファレンスとの比較に少なくとも部分的に基づいて、前記強誘電体メモリセルのロジック値を判定するための手段を含み得る。いくつかの実施例では、装置は、前記強誘電体コンデンサに印加された正の電圧に応答して、前記デジット線の電圧が前記閾値に達したと判定するための手段を含み得る。

いくつかの例では、装置は、所定の継続時間の間、前記強誘電体コンデンサに前記正の電圧源の電圧が印加されていると判定するための手段、および、前記所定の継続時間の間、前記正の電圧源の前記電圧が印加されていると判定するための手段に少なくとも部分的に基づいて、前記デジット線の前記電圧が前記閾値に達したと判定するための手段を含み得る。いくつかの例では、装置は、前記デジット線の前記電圧の変化の割合が前記閾値に達したと判定するための手段を含み得る。

装置が記載される。いくつかの例では、装置は、デジット線および第１の選択コンポーネントと電子的に通信している強誘電体コンデンサを含む強誘電体メモリセル、第２の選択コンポーネントを介して前記デジット線と電子的に通信しているリファレンスコンデンサ、第１の電圧源を前記強誘電体コンデンサに接続するための手段、および、第２の電圧源を前記リファレンスコンデンサに接続するための手段を含むことができ、前記第２の電圧源の出力は前記第１の電圧源の出力の逆である。

いくつかの例では、装置は、前記強誘電体メモリセルの読み出し動作を行うために、前記第１の選択コンポーネントを活性化するための手段、および、前記読み出し動作中に前記リファレンスコンデンサの電荷を前記デジット線に移動するために、前記第２の選択コンポーネントを活性化するための手段を含み得る。いくつかの例では、装置は、前記第２の電圧源の電圧が前記リファレンスコンデンサに印加された後に、前記デジット線の電圧をグラウンド・リファレンスと比較するための手段を含み得る。いくつかの例では、装置は、前記デジット線の前記電圧の前記グラウンド・リファレンスとの比較に少なくとも部分的に基づいて、前記強誘電体メモリセルのロジック値を判定するための手段を含み得る。いくつかの例では、装置は、前記第１の電圧源を前記強誘電体コンデンサに接続する前、もしくは前記第２の電圧源を前記リファレンスコンデンサに接続する前に、前記デジット線を事実上のグラウンドにするための手段を含み得る。

本明細書で述べたことは例を提供するものであって、特許請求の範囲に記載された範囲、応用可能性、または例を限定するものではない。本開示の範囲から逸脱することなしに、上述した構成要素の機能や配置を変更してもよい。様々な例は、適宜、様々な手順もしくはコンポーネントを省略、置換、または追加するものであってもよい。また、ある例に関して述べた特徴を、他の例で組み合わせるようにしてもよい。

本明細書で添付図面と関連付けて説明したことは、例示的な構成を述べたものであって、実施可能なまたは特許請求の範囲の主旨内にある全ての例を示したわけではない。ここで使用した「例」及び「例示的な」という用語は、「例、実例、実施形態、もしくは説明としての役割をなす」という意味であって、「好ましい」や「他の例よりも有利な」という意味ではない。詳細な説明は、本明細書で記載する技術についての理解を提供するために、詳細な具体的詳細を含んでいる。しかし、本開示の技術は、それらの詳細な具体的詳細なしでも実施され得る。ある実例では、記述した例の概念を不明瞭にするのを避けるために、周知の構造及び装置をブロック図の形で示してある。

添付図面において、同様なコンポーネントもしくは構造は、同じ参照符号を有し得る。さらに、同じタイプの様々なコンポーネントは、参照符号の後に、ダッシュと、同様なコンポーネント間を区別する第２の符号とを付すことによって、区別され得る。第１の参照符号が本明細書中で使用される場合、この記載は、第２の参照符号にかかわらず、同じ第１の参照符号を有する同様なコンポーネントのいずれにも適用され得る。

本明細書に記載した情報および信号は、様々な異なる技術や技法のうちのいずれかを用いて表され得る。例えば、これまでの記載の全体にわたって参照された、データ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場もしくは磁気粒子、光場もしくは光粒子、あるいはそれらの任意の組み合わせによって表され得る。ある図は、複数の信号を１つの信号として示してもよいが、当業者であれば、その信号は信号のバス（ここで、バスは様々なビット幅を有している）を表し得る、と理解するであろう。

本明細書に記載したように、「事実上のグラウンド（virtual ground）」という語は、おおよそ０ボルト（０Ｖ）の電圧を保持しているがグラウンドに直接接続されていない電子回路のノードを指す。従って、事実上のグラウンドの電圧は、一時的に変動し得るし、安定した状態でほぼ０Ｖに戻り得る。事実上のグラウンドは、操作可能な増幅器および抵抗からなる分圧器などの様々な電子回路素子を用いて実装され得る。「事実上のグラウンドにする（Virtual grounding）」もしくは「事実上のグラウンドにされた（virtually grounded）」は、ほぼ０Ｖに接続されることを意味する。

「電子的に通信（electronic communication）」という用語は、コンポーネント間の電子の流れをサポートする、コンポーネント間の関係を表している。これは、コンポーネント間の直接的な接続を含み得るし、あるいは、それらの中間のコンポーネントを含んでもよい。電子的に通信しているコンポーネントは、（例えば、電圧が印加された回路内で）電子または信号を動的に交換し得るし、あるいは、（例えば、電圧が印加されていない回路内で）電子または信号を動的に交換しないものであってよいが、回路に電圧が印加されることに応じて電子または信号を交換するように構成されるか、もしくはそのように動作可能であり得る。一例として、スイッチ（例えばトランジスタ）を介して物理的に接続された２つのコンポーネントは、そのスイッチの状態（すなわち、開状態もしくは閉状態）にかかわらず、電子的に通信している。「分離された（isolated）」という語は、現在は電子が流れないコンポーネント間でのコンポーネント間の関係を表わす。例えば、スイッチによって物理的に接続された２つのコンポーネントは、スイッチが開いているとき、互いに分離され得る。

メモリアレイ１００を含む本明細書で論じられた装置は、シリコン、ゲルマニウム、シリコン－ゲルマニウム合金、砒化ガリウム、窒化ガリウム等のような半導体基板上に形成されてもよい。いくつかのケースでは、基板は半導体ウェハである。他のケースでは、基板は、シリコン・オン・グラス（ＳＯＧ）もしくはシリコン・オン・サファイア（ＳＯＰ）等のシリコン・オン・インシュレータ（ＳＯＩ）基板であってもよく、または、他の基板上の半導体材料のエピキシャル層であってもよい。基板もしくはその部分領域の導電性は、リン、ホウ素、または砒素を含むがこれらには限定されない様々な化学種を用いたドーピングによって、制御され得る。ドーピングは、基板の初期の形成又は成長中に、イオン注入もしくはその他の任意のドーピング手段によって行われ得る。

本明細書で議論されたトランジスタは、電界効果トランジスタ（ＦＥＴ）を表わし得るし、ソース、ドレインおよびゲートを含む３つ端子の装置を含む。端子は、導電性物質（例えば、金属）を通して他の電子素子に接続され得る。ソースおよびドレインは、導電性であっても良く、高濃度にドープされた（例えば、変性した）半導体領域を含み得る。ソースおよびドレインは低濃度にドープされた半導体領域もしくはチャネルから分離され得る。チャネルがｎ型（すなわち、主なキャリアは電子）である場合、ＦＥＴはｎ型ＦＥＴと称され得る。チャネルがｐ型（すなわち、主なキャリアは正孔）である場合、ＦＥＴはｐ型ＦＥＴと称され得る。チャネルは、絶縁するゲート酸化物によって覆われ得る。チャネルの導電性はゲートに電圧を印加することによって制御され得る。例えば、正の電圧もしくは負の電圧を、ｎ型ＦＥＴまたはｐ型ＦＥＴの各々に印加することは、チャネルを導電性にし得る。トランジスタは、トランジスタの閾値電圧以上の電圧がトランジスタゲートに印加されたとき、「動作開始（ｏｎ）」もしくは「活性化」される。トランジスタは、トランジスタの閾値電圧未満の電圧がトランジスタゲートに印加されたとき、「動作終了（ｏｆｆ）」もしくは「不活性化」される。

本明細書での開示に関連して記載された様々な例示的なブロック、コンポーネント、およびモジュールは、本明細書に記載された機能を実行するように設計された、汎用プロセッサ、ＤＳＰ、ＡＳＩＣ、ＦＰＧＡもしくはその他のプログラマブルロジックデバイス、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェアコンポーネント、あるいはそれらの任意の組み合わせを用いて、実施もしくは実行され得る。汎用プロセッサは、マイクロプロセッサであってもよいが、代替として、プロセッサは、いずれかの従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであってもよい。プロセッサは、また、コンピューティングデバイスの組み合わせ（例えば、ＤＳＰとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと共同動作する１つ以上のマイクロプロセッサ、又は任意の他の同様な構成）として実装されてもよい。

本明細書に記載された機能は、ハードウェア、プロセッサによって実行されるソフトウェア、ファームウェア、又はそれらの任意の組み合わせにおいて実装され得る。プロセッサによって実行されるソフトウェアにおいて実装される場合には、その機能は、コンピュータ読み取り可能媒体上の１つ以上の命令もしくはコードとして、記憶されるかまたは送信され得る。その他の実施例および実装も、本開示ならびに添付の特許請求の範囲の範囲内である。例えば、ソフトウェアの性質上、上述した機能は、プロセッサによって実行されるソフトウェア、ハードウェア、ファームウェア、ハードワイヤリング、もしくはそれらのいずれかの組み合わせを用いて実施可能である。機能を実装する機構も様々な位置に物理的に配置されてよく、それは、機能の一部がそれぞれ異なる物理的位置で実施されるように分布されることを含む。また、特許請求の範囲を含む本明細書中で使用されているように、項目のリスト（例えば、「・・・のうちの少なくとも１つ」もしくは「・・・のうちの１つ以上」のようなフレーズによって始まる項目のリスト）中で使用される「ｏｒ」は、包括的なリストを示す。例えば、Ａ、Ｂ、もしくはＣのうちの少なくとも１つというリストは、Ａ、もしくはＢ、またはＣ、またはＡＢ、またはＡＣ、またはＢＣ、あるいはＡＢＣ（すなわち、ＡおよびＢおよびＣ）を意味する。

コンピュータ読み取り可能媒体は、非一時的コンピュータ記憶媒体と、コンピュータプログラムをある場所から他の場所へ転送することを容易なものにする何らかの媒体を含む通信媒体との両方を含む。非一時的記憶媒体は、汎用のもしくは特定用途向けのコンピュータによってアクセス可能な、任意の利用可能な媒体であってよい。一例として、非一時的コンピュータ読み取り可能媒体は、ＲＡＭ、ＲＯＭ、電気的消去可能なプログラマブル・リードオンリメモリ（ＥＥＰＲＯＭ）、コンパクトディスク（ＣＤ）ＲＯＭもしくはその他の光ディスク記憶デバイス、磁気ディスク記憶デバイスまたはその他の磁気記憶デバイス、あるいは、所望のプログラムコード手段を命令又はデータ構造の形式で担持しもしくは記憶するように使用可能であって、かつ、汎用もしくは特定用途向けのコンピュータ、あるいは、汎用又は特定用途向けのプロセッサによってアクセス可能である他の非一時的媒体を含み得るが、これらに限定されない。

また、任意の接続が、適切にコンピュータ読み取り可能媒体と呼ばれる。例えば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者線（ＤＳＬ）、又は、赤外、高周波、マイクロ波等の無線技術を用いて、ウェブサイト、サーバ、又はその他のリモートソースから送信される場合には、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者線（ＤＳＬ）、または、赤外、高周波、マイクロ波等の無線技術が、上記媒体の定義に含まれる。本明細書で使用されるディスク（diskおよびdisc）は、ＣＤ、レーザディスク、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピディスク、およびブルーレイディスクを含む。ディスク（disk）は通常データを磁気的に再生するのに対し、ディスク（disc）はデータをレーザで光学的に再生する。それらの組み合わせも、コンピュータ読み取り可能媒体の範囲内に含まれ得る。

本明細書に述べたことは、当業者が本開示を実施または使用することを可能にするために提供される。本開示に対する様々な変更は、当業者にとって容易になし得るものであり、本明細書に定義された一般的な原理も、本開示の範囲から逸脱することなく、他の変形例に適用され得る。従って、本開示は、ここに述べた例や設計に限定されるべきものではなく、本明細書に述べた原理および新規な特徴と矛盾しない最も広い範囲が本開示に認められるべきである。

Claims (14)

1. 読み出し動作中にメモリコントローラによって強誘電体メモリセルを動作させる方法であって、
   プレート線に正の電圧を印加することにより、前記強誘電体メモリセルの強誘電体コンデンサに前記正の電圧を印加することであって、前記強誘電体コンデンサはデジット線と電子的に通信している、ことと、
   前記正の電圧が前記強誘電体コンデンサに印加されることに応じて生じる前記デジット線の電圧の変化の割合が、閾値に達したと判定することと、
   前記デジット線の電圧の前記変化の割合が前記閾値に達した後で、前記プレート線に負の電圧を印加することにより、前記強誘電体コンデンサに前記負の電圧を印加することと、
   前記負の電圧が前記強誘電体コンデンサに印加された後で、前記デジット線の前記電圧をグラウンド・リファレンスと比較することと、
   を含む方法。
2. 前記デジット線の前記電圧と前記グラウンド・リファレンスとの前記比較に基づいて、前記強誘電体メモリセルのロジック値を判定すること、をさらに含む請求項１に記載の方法。
3. 前記強誘電体コンデンサに印加される前記負の電圧の大きさは、前記閾値に基づく、請求項１に記載の方法。
4. 前記正の電圧が所定の継続時間の間印加されていると判定することに基づいて、前記デジット線の前記電圧が第２の閾値に達したと判定すること、を更に含む請求項１に記載の方法。
5. 前記所定の継続時間は、前記強誘電体コンデンサの特性、前記デジット線の特性、前記強誘電体メモリセルへの読み出しもしくは書き込みに関連したタイミング、またはこれらの任意の組み合わせのうちの少なくとも１つに基づく、請求項４に記載の方法。
6. 前記デジット線の前記電圧が閾値電圧に達したと判定することに基づいて、前記デジット線の前記電圧が第２の閾値に達したと判定すること、を更に含む請求項１に記載の方法。
7. デジット線と電子的に通信し且つプレート線に接続された強誘電体コンデンサを含む強誘電体メモリセルと、
   前記強誘電体メモリセルと電子的に通信するコントローラと、
   を含む電子メモリ装置であって、
   前記コントローラは、
   正の電圧源を前記プレート線を介して前記強誘電体コンデンサに接続し、
   前記正の電圧源が前記強誘電体コンデンサに接続されたことに応じて生じる前記デジット線の電圧の変化の割合が、閾値に達したと判定し、
   前記デジット線の電圧の前記変化の割合が前記閾値に達したとの前記判定に基づき、負の電圧源を前記プレート線を介して前記強誘電体コンデンサに接続し、かつ、
   前記負の電圧源の負の電圧が前記強誘電体コンデンサに印加された後、前記デジット線の前記電圧をグラウンド・リファレンスと比較する、
   ように動作可能である、電子メモリ装置。
8. 前記コントローラが、前記デジット線の前記電圧と前記グラウンド・リファレンスとの前記比較に基づいて、前記強誘電体メモリセルのロジック値を判定するように動作可能である、請求項７に記載の電子メモリ装置。
9. 前記コントローラが、前記正の電圧源の正の電圧が前記強誘電体コンデンサに印加されることに応じて、前記デジット線の前記電圧が第２の閾値に達したと判定するように動作可能である、請求項７に記載の電子メモリ装置。
10. 前記コントローラが、
    所定の継続時間の間、前記強誘電体コンデンサに前記正の電圧源の前記電圧が印加されていると判定し、
    前記所定の継続時間の間、前記正の電圧源の前記電圧が印加されていると判定したことに基づいて、前記デジット線の前記電圧が前記第２の閾値に達したと判定する、
    ように動作可能である、請求項９に記載の電子メモリ装置。
11. デジット線と電子的に通信し且つプレート線に接続された強誘電体コンデンサを含む強誘電体メモリセルと、
    正の電圧源を前記プレート線を介して前記強誘電体コンデンサに接続する手段と、
    前記正の電圧源の正の電圧が前記強誘電体コンデンサに印加されたことに応じて生じる前記デジット線の電圧の変化の割合が、閾値に達したと判定する手段と、
    前記デジット線の電圧の前記変化の割合が前記閾値に達した後で、負の電圧源を前記プレート線を介して前記強誘電体コンデンサに接続する手段と、
    前記負の電圧源の負の電圧が前記強誘電体コンデンサに印加された後で、前記デジット線の前記電圧をグラウンド・リファレンスと比較する手段と、
    を含む装置。
12. 前記デジット線の前記電圧と前記グラウンド・リファレンスとの前記比較に基づいて、前記強誘電体メモリセルのロジック値を判定する手段、をさらに含む請求項１１に記載の装置。
13. 前記正の電圧源の正の電圧が前記強誘電体コンデンサに印加されることに応じて、前記デジット線の前記電圧が第２の閾値に達したと判定する手段、をさらに含む、請求項１１に記載の装置。
14. 前記正の電圧源の電圧が前記強誘電体コンデンサに所定の継続時間の間、印加されていると判定する手段と、
    前記正の電圧源の前記電圧が前記所定の継続時間の間印加されていると判定する前記手段に基づいて、前記デジット線の前記電圧が前記第２の閾値に達したと判定する手段と、
    をさらに含む、請求項１３に記載の装置。

Images