(本文中に技術分野に該当する記載なし)
<クロスリファレンス>
本特許出願は「Ground Reference Scheme for a Memory Cell」という名称のVimercatiらによる2016年3月1日に出願された米国特許出願番号15/057,914号であって、本出願の譲受人に譲渡された出願の優先権を主張する。
以下は一般にメモリ装置に関連し、より詳しくは強誘電体メモリセル用のグラウンド・リファレンス・スキームに関する。
メモリ装置は、例えばコンピュータ、無線通信装置、カメラ、及びデジタルディスプレイなどの様々な電子装置中で情報を格納するために広く使用されている。情報は、メモリ装置の異なる状態にプログラミングすることで格納される。例えば、バイナリ装置はよくロジック「1」もしくはロジック「0」でしばしば表される2つの状態を有する。他のシステムでは、3つ以上の状態が格納され得る。格納された情報にアクセスするために、電子装置はメモリ装置中の格納された状態を読み出しもしくは検知(sense;センス)し得る。情報を格納するために、電子装置はメモリ装置の状態を書き込みもしくはプログラムし得る。
ランダムアクセスメモリ(RAM)、リードオンリーメモリ(ROM)、ダイナミックRAM(DRAM)、シンクロナス・ダイナミックRAM(SDRAM)、強誘電体RAM(FeRAM)、磁気RAM(MRAM)、抵抗変化型RAM(RRAM)、フラッシュメモリ、および、その他を含む様々な種類のメモリ装置が存在する。メモリ装置は揮発性もしくは不揮発性であり得る。例えばフラッシュメモリなどの不揮発メモリは、外部電源が存在しなくても長期間にわたってデータを格納できる。DRAMなどの揮発性メモリは外部電源によって定期的にリフレッシュされないと、時間とともに格納されたそれらの状態を失い得る。バイナリメモリ装置は揮発性メモリ装置の一例であり、コンデンサを充電もしくは放電することにより論理状態を格納できる。しかし、充電されたコンデンサは時間とともにリーク電流により放電され得るので、その結果、格納された情報を失う。揮発性メモリのある機構は、読み出しもしくは書き込みの速度が速いことなどの有利な性能を提供し得るが、不揮発性メモリの機構は周期的なリフレッシュがなくてもデータを格納できることなどが有利である。
FeRAMは、揮発性メモリと同様の装置構造を使用し得るが、格納装置として強誘電体コンデンサを使用しているために、不揮発性の性質を有し得る。このため、FeRAM装置は、他の不揮発性メモリ装置および揮発性メモリ装置に比べて優れた性能を有し得る。FeRAM検知スキームは、メモリセルに格納された状態を判定するために、デジット線電圧と比較するためのゼロではないリファレンス電圧を頼りにし得る。しかし、ゼロではないリファレンス電圧を使用することは、デジット線電圧の変動に適合できない可能性があり、読み出し動作でのエラーをさらに導く可能性がある。
本明細書の開示は以下の図面を参照し、含む。
本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームをサポートするメモリアレイの例を説明する図である。
本開示の様々な実施形態に従ったグラウンド・リファレンス・スキームをサポートするメモリセルの回路の例を説明する図である。
本開示の様々な実施形態に従ったグラウンド・リファレンス・スキームをサポートする強誘電体メモリセルの動作のためのヒステリシスプロットの例を説明する図である。
本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームをサポートする回路の例を説明する図である。
本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームのタイミング図の例を説明する図である。
本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームをサポートする回路の例を説明する図である。
本開示の様々な実施形態に従って動作するメモリセル用のグラウンド・リファレンス・スキームのタイミング図の例を説明する図である。
本開示の様々な実施形態に従ったグラウンド・リファレンス・スキームをサポートする強誘電体メモリアレイの例を説明する図である。
本開示の様々な実施形態に従ったグラウンド・リファレンス・スキームをサポートする、メモリアレイを含む装置の例を説明する図である。
本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームの1つ以上の方法を説明するフローチャートである。
本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームの1つ以上の方法を説明するフローチャートである。
メモリ装置はデジット線電圧検知動作の信頼性を増すためのグラウンド・リファレンス・スキームを使用できる。本明細書に記載するグラウンド・リファレンス・スキームは、デジット線の可能な読み出し電圧(すなわち、メモリセルのロジック「1」およびロジック「0」を表わす電圧)をグラウンドにセンタリングする技術を使用できる。読み出し動作中に検知されたデジット線電圧は、従って、センス増幅器に入力され得、グラウンド・リファレンスと比較され得る。グラウンド・リファレンス・スキームを用いない場合、読み出し動作中のデジット線電圧は、異なるセルもしくはアレイまたは両者とは異なり得る0ではない値と比較されなければならない可能性がある。従って、0ではない値との比較は、読み出し動作をデジット線の変動により敏感にさせることになり、そのためよりエラーを出しやすくなる。
例として、正の電圧がメモリセルの強誘電体コンデンサのプレートに印加され得、そのセルが、強誘電体コンデンサからデジット線に放電するために選択され得る。一旦ある時間が経過するとすぐに、または、一旦デジット線電圧がある閾値に到達すると、負の電圧が強誘電体コンデンサのプレートに印加され得る。負の電圧の印加は、メモリセルの論理状態(すなわち、ロジック「1」またはロジック「0」)を表すデジット線の2つの可能な値を0ボルトについてセンタリングするようにデジット線電圧を急落させ得る。デジット線の電圧は、その後、読み出されることができ、0ボルトに等しいリファレンス電圧と比較されることができる。例えば、正のデジット線電圧はロジック「1」を表すことができ、負のデジット線電圧はロジック「0」を表すことができる。
グラウンド・リファレンス・スキームの利点は、負の電圧源を必要とせずに実現されることでもある。例えば、リファレンスコンデンサを含むリファレンス回路がメモリセルと共に使用され得る。そのメモリセルは選択されることができ、同時(またはほとんど同時)にメモリセルのコンデンサのプレートに印加される電圧の反対の電圧がリファレンスコンデンサに印加され得る。セルに格納される電荷は、リファレンスコンデンサが格納した電荷をデジット線に出す間に、デジット線に移動され得る。このため、以下に記載するように、リファレンスコンデンサは電荷をデジット線から除去することができ、メモリセルの論理状態(すなわち、ロジック「1」またはロジック「0」)を表すデジット線の2つの可能な値を0ボルトについてセンタリングすることができる。従って、上述のグラウンド・リファレンス・スキームの利点が実現され得る。
前に紹介した本開示の機構は、メモリアレイとの関連で以下にさらに記載される。そして、特定の例がグラウンド・リファレンス・スキームのために使用され得る回路を参照して記載される。本開示のこれらおよび他の機構は、メモリセル用のグラウンド・リファレンス・スキームに関連する装置図、システム図、およびフローチャートによりさらに説明され、これらを参照して記載される。
図1は、本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームをサポートするメモリアレイ100の例を説明する。メモリアレイ100は、電子メモリ装置とも記載され得る。メモリアレイ100は、異なる状態を格納するようにプログラム可能なメモリセル105を含む。個々のメモリセル105は、ロジック「0」およびロジック「1」として示される2つの状態を格納するようにプログラムされ得る。いくつかのケースでは、メモリセル105は、3つ以上の論理状態を格納するように構成される。メモリセル105は、プログラム可能な状態を表現する電荷を格納するためのコンデンサを含み得る。例えば、充電されたコンデンサおよび充電されていないコンデンサは、それぞれ2つの論理状態を表わしうる。DRAM構造は、一般にこのような設計を使用し得るし、使用されるコンデンサは線形の電気分極特性を有する誘電体材料を含み得る。対照的に、強誘電体メモリセルは誘電体材料として強誘電体を有するコンデンサを含み得る。強誘電体コンデンサの異なる充電レベルは異なる論理状態を表わし得る。強誘電体材料は非線形の電気分極特性を有する。強誘電体メモリセル105のいくつかの詳細および利点については後述する。
読み出しおよび書き込みなどの動作は、メモリセル105上で適切なワード線110またはデジット線115(これらはアクセス線とも称され得る)を活性化もしくは選択することによって行われ得る。ワード線110またはデジット線115を活性化もしくは選択することは、個々の線に電圧を印加することを含み得る。いくつかのケースでは、デジット線115はビット線とも記載され得る。ワード線110およびデジット線115は、導電性材料で作られる。例えば、ワード線110およびデジット線115は、例えば、銅、アルミニウム、金、またはタングステンなどの金属から生成される。図1によると、メモリセル105の個々の行は1本のワード線110に接続され、メモリセル105の個々の列は1本のデジット線115に接続される。ワード線110のうちの1つとデジット線115のうちの1つを活性化させる(すなわち、電圧を印加する)ことにより、それらの交点にある1つのメモリセル105がアクセスされ得る。ワード線110およびデジット線115の交点は、メモリセルのアドレスと称され得る。
いくつかの構造では、例えばコンデンサなどのセルのロジック格納装置は、選択コンポーネントによってデジット線から電気的に分離され得る。ワード線110が選択コンポーネントに接続され得るし、選択コンポーネントを制御し得る。例えば、選択コンポーネントはトランジスタであっても良く、ワード線110はトランジスタのゲートに接続されても良い。ワード線110の活性化は、メモリセル105のコンデンサとメモリセル105の対応するデジット線115の間の電気的接続をもたらす。その後、デジット線はメモリセル105の読み出しもしくは書き込みのためにアクセスされ得る。
メモリセル105へのアクセスは、行デコーダ120および列デコーダ130を通じて制御され得る。いくつかの例では、行デコーダ120はメモリコントローラ140から行アドレスを受信し、受信した行アドレスに基づいて適切なワード線110を活性化する。同様に、列デコーダ130はメモリコントローラ140から列アドレスを受信し、適切なデジット線115を活性化する。このため、ワード線110およびデジット線115の活性化により、メモリセル105がアクセスされ得る。例えば、メモリアレイ100は、DL_1およびWL_3を活性化することによりメモリセル105にアクセスできる。
アクセスすると、メモリセル105は、格納されているメモリセル105の状態を判定するためにセンスコンポーネント125によって読み出しもしくは検知され得る。例えば、メモリセル105にアクセスした後でメモリセル105の強誘電体コンデンサは対応するデジット線115に放電され得、デジット線115上の電圧を誘導する。デジット線115の電圧はセンスコンポーネント125に入力され得、ここで、デジット線115の電圧がリファレンス電圧と比較され得る。強誘電体コンデンサを含むメモリセル105に関しては、メモリセルの読み出しは強誘電体コンデンサのプレートにバイアスをかける(例えば、電圧を印加する)ことを含み得る
センスコンポーネント125は、信号の違いを検出し増幅する(ラッチングとも称される)ための様々なトランジスタもしくは増幅器を含み得る。センスコンポーネント125は、デジット線115の電圧およびリファレンス電圧を受信し比較するセンス増幅器を含み得る。センス増幅器の出力は、少なくとも部分的に比較に基づいて、より高い(例えば正)またはより低い(例えば負またはグランド)供給電圧に動かされ得る。例として、デジット線115がリファレンス電圧よりも高い電圧を有する場合、センス増幅器の出力は正の供給電圧に動かされ得る。いくつかのケースでは、センス増幅器は追加的にデジット線115の出力を供給電圧に動かし得る。その後、センスコンポーネント125は、メモリセル105に格納された状態がロジック「1」であるという判定に使用され得る、センス増幅器の出力および/またはデジット線115の電圧をラッチする。代替的に、デジット線115がリファレンス電圧よりも低い電圧を有する場合、センス増幅器の出力は負またはグラウンド電圧に動かされ得る。センスコンポーネント125は、メモリセル105に格納された状態がロジック「0」であるという判定に使用され得るセンス増幅器の出力をラッチする。検出されたメモリセル105の論理状態は、その後、列デコーダ130を通じて入力135として出力され得る。
メモリアレイ100は、任意のまたはほとんど任意の電圧をリファレンス電圧として使用することができ、センスコンポーネント125は、メモリセル105の論理状態を判定するために、デジット線115の電圧をリファレンス電圧と比較することができる。しかし、メモリセル105の選択に起因するデジット線115上の電圧の大きさは、格納された状態(すなわちロジック「1」またはロジック「0」)、強誘電体コンデンサの特性、および印加された読み出し電圧などを含む様々な要因に基づいて変動し得る。これらの変動のため、検知される電圧はリファレンス電圧と大きさが比較的近く成り得、検知マージン(すなわち、ロジック「1」またはロジック「0」を表すデジット線電圧とリファレンス電圧の間の「マージン」)が減少し得る。このことが、メモリセル105の状態を正確に読みだすために読み出し回路をより感受性でより複雑にし、さもないと、狭い検知マージンが読み出しエラーを増大させ得る。さらに、リファレンス電圧自体にエラーがあり得る。例として、供給電圧の変動、温度、リファレンス線として使用されるデジット線115の特性(例えば、長さ、線の太さなど)、メモリセル105の特性(例えば、寄生エレメント)などは、リファレンス線の電圧の大きさに影響を及ぼし(例えば増大もしくは減少させ)得る。リファレンス電圧が他のメモリセル105を用いて生成された場合、メモリセル105の強誘電体コンデンサの特性は、リファレンス線上に生成された結果の電圧にさらに影響を及ぼし得る。
0ではないリファレンスを用いることに関連する追加の問題は、デジット線115自体の充電(例えば、寄生回路エレメントは得られるリファレンス電圧に影響を及ぼし得る)、およびメモリセル105のプレートに印加される読み出し電圧のエラー(例えば、より高いプレート電圧は異なる論理状態から得られる増大された電圧に関連し得うる)を含み得る。すなわち、いくつかのケースでは、強誘電体コンデンサから抽出される電荷の量を増やし、センシングウィンドウ(例えば、ロジック「1」およびロジック「0」から得られる電圧の差)を増大するために、より高いプレート電圧がメモリセル105に印加され得る。しかし、より高いプレート電圧を印加することは、リファレンス電圧と比較して両方の論理状態対して得られる電圧を増大させ得る。従って、得られる電圧は生成されたリファレンス電圧の周りにセンタリングされていない可能性があり、検知マージンが減少する可能性がある。
ゼロボルト(0V)をリファレンスとして使用すること(例えば、リファレンス電圧がグラウンドもしくは事実上のグラウンドである検知スキーム)は、検知動作を簡略化できる。本明細書に記載されるように、0Vをリファレンスとして使用する検知スキームは、グラウンド・リファレンス・スキームと称される。グラウンド・リファレンスは、0ではないリファレンス電圧を用いる場合に比べて、同様のセンシングウィンドウ(例えば、ロジック「1」およびロジック「0」から得られる電圧の差)および/または検知マージンを用いて、より正確な結果を生成し得る。例えば、グラウンド・リファレンス・スキームでは、正のデジット線電圧は、ある論理状態に対応し得るし、負のデジット線電圧は異なる論理状態に対応し得る。デジット線電圧が正もしくは負であるかは、デジット線電圧がある0ではない電圧より上もしくは下であるかよりも簡単に確定できる。グラウンド・リファレンス・スキームは0ではないリファレンス電圧の生成に伴うエラーも減少させることができ、リファレンス電圧の生成のための追加的な回路を使用しなくてもよい。さらに、グラウンド・リファレンスを用いることは、メモリアレイごとにばらつく可能性のある初期の好ましいリファレンス電圧の選択に関連するテストを減少させることができる。
グラウンド・リファレンス・スキームを用いるために、異なる論理状態から得られるデジット線115の可能な読み出し電圧は、ロジック「1」およびロジック「0」に関連する電圧がグラウンドの周りにセンタリングされるように調整され得る。デジット線115の電圧の調整を実現し得る回路および関連する方法は、以下にさらに詳細に記載される。図4および図5を参照しながら記載するように、いくつかの実施例では、デジット線115の電圧を調整するために負の電圧が強誘電体セルのプレートに印加され得る。図6および図7を参照しながら記載したものを含む他の実施例では、デジット線115の電圧を調整するためにリファレンス回路が使用され得る。例えば、逆にもしくは補完的に、電圧は強誘電体セルのプレートおよびリファレンスコンデンサのプレートに印加され得る。
メモリセル105は、関連したワード線110およびデジット線115を活性化することにより、設定もしくは書き込みされ得る。前述のように、ワード線110の活性化は、対応する行のメモリセル105をそれらの個々のデジット線115に電気的に接続する。ワード線110が活性化されている間に関連するデジット線115を制御することにより、メモリセル105は書き込みされ得る。すなわち、ロジック値がメモリセル105に格納され得る。列デコーダ130は、例えば入力135などのメモリセル105に書き込まれるデータを受け付け得る。強誘電体コンデンサの場合、メモリセル105は強誘電体コンデンサにわたって電圧を印加することによって書き込まれる。この処理は以下で詳しく論じる。
いくつかのメモリ構造では、メモリセル105へのアクセスは格納された論理状態を劣化もしくは破壊し得、メモリセル105に元の論理状態を戻すために、再書き込み動作もしくはリフレッシュ動作が行われ得る。例えば、DRAMでは、検知動作の間にコンデンサは部分的もしくは完全に放電され得、格納された論理状態が壊れる。このため、検知動作の後に、論理状態は再書き込みされ得る。さらに、1つのワード線110を活性化することは、その行の全てのメモリセルの放電をもたらし得、その行のいくつかもしくは全てのメモリセル105が再書き込みされる必要があり得る。
DRAMを含むいくつかのメモリ構造では、外部電源によって定期的にリフレッシュされないと、時間とともにそれらに格納された状態を失い得る。例えば、充電されたコンデンサは時間とともにリーク電流により放電され得、その結果、格納された情報の喪失をもたらす。これらのいわゆる揮発性メモリ装置のリフレッシュレートは比較的高く成り得る。例えば、DRAMでは1秒間に10回のリフレッシュ動作であり得る。それは、著しい電力消費をもたらす。メモリアレイがますます大きくなるとの、より大きな電力消費は、特に、バッテリーなどの有限の電力源に頼る移動装置に対するメモリアレイの配備もしくは動作を抑制し得る(例えば、供給電力、熱生成、材料の制限など)。しかし、強誘電体メモリセルは他のメモリ構造に比べて改善された性能をもたらし得る利点を有することができる。例えば、強誘電体メモリセルは蓄積電荷の劣化の影響を受けにくい傾向があるので、強誘電体メモリセル105を用いたメモリアレイ100は、より少ない数のリフレッシュを必要としうるか、もしくはリフレッシュを必要とせず、このため、動作のためにより小さい電力が必要となり得る。
メモリコントローラ140は、例えば行デコーダ120、列デコーダ130、およびセンスコンポーネント125などの様々なコンポーネントを通じて、メモリセル105の動作(例えば、読み出し、書き込み、再書き込み、リフレッシュなど)を制御し得る。メモリコントローラ140は、所望のワード線110およびデジット線115を活性化するために、行アドレス信号および列アドレス信号を生成し得る。メモリコントローラ140は、メモリアレイ100の動作の間に使用される様々な電位をさらに生成し得るし、制御し得る。一般的に、本明細書で論じられる印加電圧の振幅、形状、もしくは継続時間は、調整され得るか、または、変更され得るし、メモリアレイ100に対する様々な動作で異なり得る。さらに、メモリアレイ100中の1つ、複数、もしくは全てのメモリセル105は、同時にアクセスされ得る。例えば、全てのメモリセル105もしくは一群のメモリセル105が1つの論理状態に設定されるリセット動作の間に、メモリアレイ100の複数もしくは全てのセルが同時にアクセスされ得る。
いくつかのケースでは、メモリコントローラ140はグラウンド・リファレンス・スキームの機構を実装するために使用され得る。例としてメモリコントローラ140は、メモリセル105中の強誘電体コンデンサのプレートに読み出し電圧を印加するために使用される増幅装置に入力を提供し得る。いくつかの実施例では、メモリコントローラ140は増幅装置に負の電圧を提供することができ、増幅装置は次に強誘電体コンデンサのプレートに負の電圧を印加することができる。他の実施例では、メモリコントローラ140は、メモリセルおよびリファレンスコンデンサを選択するために1つ以上の増幅装置に選択電圧を提供でき、その後、補完電圧(complementary voltage)を関連する強誘電体セルのプレートおよびリファレンスコンデンサのプレートに印加できる。
図2は、本開示の様々な実施形態に従ったグラウンド・リファレンス・スキームをサポートするメモリセルの回路200の例を説明する。回路200は、図1を参照しながら記述したメモリセル105、ワード線110、デジット線115、およびセンスコンポーネント125の例である強誘電体メモリセル105−a、ワード線110−a(アクセス線110−aとも称される)、デジット線115−a、およびセンスコンポーネント125−aを含む。メモリセル105−aは、コンデンサ205などのロジック格納コンポーネントを含み得る。コンデンサ205は容量的に結合された第1のプレートと第2のプレートを有し、第1のプレートはセルプレート230と称されることがあり、第2のプレートはセル底部215と称されることがある。いくつかの実施例では、メモリセル105−aの動作を変更することなくコンデンサの位置が反転され得る。すなわち、第1のプレートがセル底部215に対応し得るし、第2のプレートがセルプレート230に対応し得る。図2の例では、セルプレート230はプレート線210を介してアクセスされることができ、セル底部215はデジット線115−aを介してアクセスされることができる。さらに図2の例では、コンデンサ205の端子は絶縁強誘電体材料によって分離されている。前述のとおり、コンデンサ205を充電することもしくは放電すること(すなわち、コンデンサ205の強誘電体材料の分極化)により、様々な状態が格納され得る。コンデンサ205を分極化させるために必要な電荷の総量は、残留分極(PR)値と称されることがあり、コンデンサ205の全体の半分だけ充電される電圧を抗電圧(coercive voltage、VC)と記載することがある。
格納されたコンデンサ205の状態は、回路200に表わされている様々な素子の動作により、読み出しもしくは検知されることができる。コンデンサ205は、デジット線115−aと電子的に通信し得る。例えば、選択コンポーネント220が非活性化されているときに、コンデンサ205はデジット線115−aから分離されることができるし、選択コンポーネント220が強誘電体メモリセル105−aを選択するために活性化されているときに、コンデンサ205はデジット線115−aに接続されることができる。換言すると、メモリセル105−aは、コンデンサ205と電子的に通信する選択コンポーネント220を用いて選択され得る。ここで、強誘電体メモリセル105−aは選択コンポーネント220および強誘電体コンデンサ205を含む。いくつかのケースでは、選択コンポーネント220はトランジスタであり、その動作は、トランジスタの閾値の大きさよりも大きい電圧をトランジスタゲートに印加することによって制御される。ワード線110−aは選択コンポーネント220を活性化し得る。例えば、ワード線110−aに印加された電圧がトランジスタゲートに印加されることで、コンデンサ205をデジット線115−aに接続する。代替的な実施形態では、選択コンポーネント220がプレート線210とセルプレート230の間にあり、コンデンサ205がデジット線115−aと選択コンポーネント220の他の端子の間にあるように、選択コンポーネント220とコンデンサ205の位置が入れ替えられ得る。この実施形態では、選択コンポーネント220はコンデンサ205を通じてデジット線115−aと電子的に通信したままになり得る。この構成は読み出し動作および書込み動作の代替的なタイミングならびにバイアスに関連し得る。
コンデンサ205のプレート間の強誘電体材料のため、さらに詳しく以下で論じるように、コンデンサ205はデジット線115−aとの接続時に放電しないことがあり得る。あるスキームでは、読み出しの間に強誘電体コンデンサ205に格納されている状態を検知するためにプレート線210およびワード線110−aは外部電圧によりバイアスされ得る。いくつかのケースでは、プレート線210およびワード線110−aに外部電圧を印加する前にデジット線115−aは事実上のグラウンドから分離される。強誘電体メモリセル105−aの選択は、コンデンサ205にわたる電圧の差(例えば、プレート線210電圧からデジット線115−a電圧を引いた値)をもたらし得る。印加された電圧の差は、コンデンサ205の最初の状態(例えば、最初の状態がロジック「1」を格納したか、それともロジック「0」を格納したか)に依存し得るコンデンサ205に格納された電荷の変化を生じさせ得、コンデンサ205に結果として格納された電荷に基づいてデジット線115−aの電圧を誘導する。その後、メモリセル105−aに格納された論理状態を判定するために、デジット線115−aに誘導された電圧は、センスコンポーネント125−aによってリファレンス(例えば、リファレンス線225の電圧)と比較され得る。
具体的な検知スキームもしくは処理は、多くの形式をとり得る。一例では、デジット線115−aは固有キャパシタンスを有することができ、プレート210に電圧が印加されることに応じてコンデンサ205が充電もしくは放電しているときに、0ではない電圧を発現させ得る。固有キャパシタンスは、デジット線115−aの物理的性質(大きさを含む)によって決まり得る。デジット線115−aは多くのメモリセル105に接続し得るので、デジット線115−aは無視できないキャパシタンス(例えば、ピコファラッド(pF)のオーダー)となる長さを有し得る。デジット線115−aの後続の電圧は、コンデンサ205の最初の論理状態に依存する可能性があり、センスコンポーネント125−aはこの電圧をリファレンスコンポーネントによって生成されたリファレンス電圧225と比較し得る。回路200は、読み出し動作中に可能なデジット線115電圧が0Vに対してセンタリングされるように動作し得る。すなわち、プレート線210に負の電圧が印加されるか、読み出し動作中にデジット線115の電圧がグラウンドと比較されることができるようにリファレンス回路(図示せず)が効果的にデジット線115の電圧を下げるために使用され得る。
いくつかの実施例では、リファレンス線225は、グラウンドにされていてもよい使用されていないデジット線である。例えば、プレート線210に電圧が印加されてもよく、コンデンサ底部215の電圧は格納された電荷に関連して変化し得る。コンデンサ底部215での電圧はセンスコンポーネント125−aでのリファレンス電圧と比較され得、リファレンス電圧との比較は印加電圧からもたらされるコンデンサ205の電荷の変化を示し得るし、従って、メモリセル105−aに格納されている論理状態を示し得る。リファレンス電圧は0V(すなわち、グラウンドもしくは事実上のグラウンド)であり得る。コンデンサ205中の電荷および電圧の関係は、図3を参照しながらさらに詳しく記載する。
メモリセル105−aに書き込むために、コンデンサ205にわたって電圧が印加され得る。様々な方法が使用され得る。1つの例では、選択コンポーネント220は、コンデンサ205をデジット線115−aに電気的に接続するためにワード線110−aを通じて活性化され得る。プレート線210を用いてセルプレート230の電圧を制御すること、およびデジット線115−aを用いてセル底部215の電圧を制御することにより、電圧はコンデンサ205にわたって印加され得る。ロジック「0」を書き込むためには、プレート210はハイをとり得る(すなわち、正の電圧が印加され得る)し、セル底部215はローをとり得る(例えば、デジット線115−aを用いて事実上のグラウンドにされる)。ロジック「1」を書き込むためには逆の処理が行われる。すなわち、セルプレート230がローをとり得、セル底部215がハイにとり得る。コンデンサ205の読み出しおよび書き込み動作は、強誘電体装置に関連する非線形特性から構成され得る。
図3は、本開示の様々な実施形態に従ったグラウンド・リファレンス・スキームをサポートするメモリセルについて、このような非線形特性の例をヒステリシス曲線300−aおよび300−bとともに説明する。ヒステリシス曲線300−aおよび300−bは、それぞれ、強誘電体メモリセルへの書き込み処理と読み出し処理の例を説明する。ヒステリシス曲線300は、強誘電体コンデンサ(例えば、図2のコンデンサ205)に格納された電荷Qを電圧Vの関数として描写している。
強誘電体材料は、自然発生する電気分極(すなわち、電界がなくても0ではない電気分極を維持する)によって特徴付けられる。強誘電体材料の例は、チタン酸バリウム(BaTiO3)、チタン酸鉛(PbTiO3)、チタン酸ジルコン酸鉛(PZT)、およびタンタル酸ストロンチウム・ビスマス(SBT)を含む。本明細書に記載する強誘電体コンデンサは、これらの強誘電体材料もしくは他の強誘電体材料を含み得る。強誘電体コンデンサ中の電気分極は、強誘電体材料の表面の正味荷電をもたらし、コンデンサの端子を通じて反対の電荷を引き付ける。このため、電荷が強誘電体材料とコンデンサの端子の間の界面に格納される。比較的長時間にわたって(たとえ無期限にでも)外部から印加される電界がなくても電気分極が維持され得るため、例えばDRAMアレイで使用されているコンデンサと比べて、電荷のリークは著しく削減される。このことは、いくつかのDRAM構造について前述したようなリフレッシュ動作を行う必要を小さくする。
ヒステリシス曲線300はコンデンサの1つの端子の視点から理解され得る。例として、強誘電体が負の分極を有する場合、正の電荷が端子に蓄積される。同様に、強誘電体が正の分極を有する場合、負の電荷が端子に蓄積される。さらに、ヒステリシス曲線300中の電圧はコンデンサにわたっての電圧の差と方向を表わしていることも理解されるべきである。例えば、問題になっている端子に正の電圧を印加し、第2の端子をグラウンドに維持することによって、正の電圧が印加され得る。問題になっている端子をグラウンドに維持し、第2の端子に正の電圧を印加すること(すなわち、問題になっている端子を負に分極させるように正の電圧が印加され得る)によって、負の電圧が印加され得る。同様に、2つの正の電圧、2つの負の電圧、もしくは正の電圧と負の電圧の任意の組み合わせが、ヒステリシス曲線300中に示す電圧の差を生成するために、適切なコンデンサ端子に印加され得る。
ヒステリシス曲線300−aに描写したように、強誘電体材料は電圧の差が0の状態で正の分極もしくは負の分極を維持できるので、2つの可能な荷電状態(荷電状態305および荷電状態310)をもたらす。図3の例によると、荷電状態305はロジック「0」を表わし、荷電状態310はロジック「1」を表わす。いくつかの実施例では、メモリセルの動作のための他のスキームを適用するために、個々の荷電状態のロジック値は反対であっても良い。
ロジック「0」もしくはロジック「1」は、電圧を印加することにより、強誘電体材料の電気分極(その結果として、コンデンサの端子の電荷)を制御することによって、メモリセルに書き込まれ得る。例えば、コンデンサにわたって正味の正電圧315を印加すると、荷電状態305−aに達するまで電荷の蓄積が起こる。電圧315を除去すると、荷電状態305−aは0電位での荷電状態305に達するまでパス320をたどる。同様に、荷電状態310−aをもたらす正味の負電圧325を印加することにより、荷電状態310は書き込まれる。負電圧325を除去した後で、荷電状態310−aは0電位での荷電状態310に達するまでパス330をたどる。
強誘電体コンデンサの格納された状態を読み出しもしくは検知するために、コンデンサにわたって電圧が印加される。それに応じて、格納された電荷が変化し、変化の度合いは初期の荷電状態に依存する。すなわち、コンデンサの格納された電荷の変化の度合いは、荷電状態305−bが最初に格納されていたか、荷電状態310−bが最初に格納されていたかによって変化する。例えば、ヒステリシス曲線300−bは、2つの可能な格納される荷電状態(荷電状態305−bおよび荷電状態310−b)を図示する。正味の電圧335がコンデンサのセルプレート(例えば、図2を参照するセルプレート230)に印加され得る。正の電荷として描写されているが、電圧335は負であっても良い。電圧335に応答して、荷電状態305−bはパス340をたどり得る。同様に、最初に荷電状態310−bが格納されていた場合、パス345をたどる。荷電状態305−cおよび荷電状態310−cの最終位置(final position)は、特定の検知動作および回路を含む多数の要因によって決まる。
いくつかのケースでは、最終電荷はメモリセルのデジット線の固有キャパシタンスに依存し得る。例えば、コンデンサが電気的にデジット線に接続されて電圧335が印加される場合、デジット線の電圧はその固有キャパシタンスに起因して上がる可能性があり、センスコンポーネントで測定される電圧はデジット線のもたらされる電圧に依存し得る。ヒステリシス曲線300―b上の最終荷電状態305−cおよび310−cの最終位置は、従って、デジット線のキャパシタンスに依存し得、ロードライン分析によって判定され得る。すなわち、荷電状態305−cおよび310−cはデジット線のキャパシタンスに関して定義され得る。その結果、コンデンサの電圧(電圧350または電圧355)は、異なり得るし、コンデンサの初期状態によって左右され得る。
セルプレートに印加された電圧(例えば、電圧355)とコンデンサにわたる電圧(例えば、電圧350および電圧355)の差をリファレンス電圧と比較することにより、コンデンサの初期状態が判定され得る。図2を参照することによって理解されるように、デジット線の電圧は、プレート線210に印加された電圧と結果としてコンデンサ205にわたる電圧の差として表され得る。上で論じたように、デジット線の電圧はコンデンサに格納された電荷の変化に少なくとも部分的に基づき、電荷の変化はコンデンサにわたって印加された電圧の大きさに関連する。いくつかの実施例では、リファレンス電圧は、電圧350と電圧355から得られるデジット線電圧の平均値であり、比較すると、検知されるデジット線電圧は、リファレンス電圧よりも高いもしくは低いと判定され得る。その後、比較に基づいて、強誘電体セルの値(すなわちロジック「0」もしくはロジック「1」)が判定され得る。
しかし、前に論じたように、デジット線およびリファレンス電圧は少なくとも部分的にセル特性(例えば、経年(age))、環境因子(例えば、温度)、印加電圧などに基づいて変動し得る。ある状況では、デジット線電圧の平均をリファレンス電圧として用いることが検知マージンを減少させ得る。例として、2つの論理状態からもたらされるデジット線電圧の変動は、デジット線電圧の平均を増大させる可能性があり、リファレンス電圧は1つのデジット線電圧の方に偏る可能性がある。0ではないリファレンス電圧(例えば、デジット線電圧の平均)の代わりにグラウンド・リファレンスを使用することは、リファレンス電圧に関連するエラーを削減でき、リファレンス電圧の生成を簡略化でき、さらに、検知動作に関する複雑性を削減できる。
上で論じたように、強誘電体コンデンサを用いないメモリセルの読み出しは、格納された論理状態を劣化もしくは破壊し得る。しかし、強誘電体メモリセル105は読み出し動作の後に最初の論理状態を保持し得る。例えば、荷電状態305−bが格納されていて読み出し動作が行われた場合、荷電状態は荷電状態305−cまでパス340をたどり、電圧335が除去された後に例えばパス340を逆方向にたどることによって、荷電状態は最初の荷電状態305−bに戻り得る。
図4は、本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームをサポートする回路400の例を説明する。回路400は、図1および図2を参照しながら記述したメモリセル105、ワード線110、デジット線115、およびセンスコンポーネント125の各々の例であるメモリセル105−b、ワード線110−b(アクセス線110−bとも称される)、デジット線115−b、およびセンスコンポーネント125−bを含む。回路400は、図2を参照しながら記述したプレート線210およびリファレンス線225の各々の例であるプレート線210−aおよびリファレンス線225−aも含む。回路400は、電圧源405、電圧源410、およびスイッチングコンポーネント420も含む。
デジット線115−bおよびリファレンス線225−aは、それぞれ、固有静電容量415−aおよび415−bを有し得る。固有静電容量415−aおよび415−bは電気装置でなくても良い。すなわち、2端子コンデンサでなくても良い。その代わりに、固有静電容量415−aおよび415−bは、デジット線115−bおよびリファレンス線225−aの、大きさを含む物理特性に依存し得る。いくつかのケースでは、リファレンス線225−aは使用されていないもしくは活性化されていないデジット線である。描画されていないが、いくつかの実施例では、デジット線115−bはスイッチングコンポーネントを介して事実上のグラウンドに接続される。事実上のグラウンドはアースグラウンドと比較すると0ボルトとは異なる(例えば、より大きい、またはより小さい)電圧に浮動し得るが、事実上のグラウンドは回路400の共通リファレンスとして動作し得、グラウンドもしくは0Vとして振る舞い得る。
リファレンス線225−aは、センスコンポーネント125−bによって、デジット線115−bとの比較のためのリファレンスとして使用され得る。いくつかの例では、リファレンス線225−aは、デジット線115−bの電圧との比較のためのグラウンド・リファレンスを提供するために、事実上のグラウンドに接続される。リファレンス線225−aは、トランジスタ(例えば、p型電界効果トランジスタ(FET))として実装され得るスイッチングコンポーネント420を通じて事実上のグラウンドから分離され得る。他のケースでは、リファレンス線225−aは、直接、事実上のグラウンドに接続される。
描画したように、メモリセル105−bはデジット線115−bと電子的に通信している。図2を参照しながら記載したように、メモリセル105−bは、ワード線110−bを介して強誘電体コンデンサと電子的に通信する選択コンポーネントを用いて選択され得る。選択コンポーネントの活性化は、強誘電体コンデンサをデジット線115−bに接続し得る。
プレート線210−aは強誘電体コンデンサ(例えば、強誘電体コンデンサのプレート)と電子的に通信し得る。メモリセル105−bを読み出すために、メモリセル105−bの強誘電体コンデンサのプレート線210−aに電圧が印加され得る。ワード線110−bへの電圧の印加と組み合わせたプレート線210−aへの正の電圧の印加は、強誘電体コンデンサがデジット線115−bを充電することをもたらす。正の電圧を印加した後で、デジット線115−bの電圧を調整するためにプレート線210−aに負の電圧が印加されることがある。いくつかのケースでは、正の電圧の印加に応答してデジット線115−bの電圧が閾値に達したと判定された後に、負の電圧が印加される。強誘電体コンデンサ中に格納された論理状態「0」からもたらされた電圧、および事実上のグラウンドの周りにセンタリングされる論理状態「1」からもたらされた電圧を、事実上のグラウンドの周りに調整するために、負の電圧は選択され得る。例として、強誘電体メモリアレイからの強誘電体メモリセルは、平均ロジック「1」電圧および平均ロジック「0」電圧を判定するために(例えば、様々なプレート電圧、温度などを適用することにより)テストされ、負の電圧は適切に選択され得る。他のケースでは、強誘電体メモリアレイ用に開発された数学モデルに基づいて、もしくは確立されたテスト結果に基づいて、負の電圧が選択され得る。いくつかのケースでは、外部電圧源、増幅器、ラインドライバなどを介して、電圧がプレート線210−aおよびワード線110−aに印加され得る。
メモリセル105−bに格納された状態を判定するために、センスコンポーネント125−bが使用され得る。いくつかのケースでは、センスコンポーネント125−bはセンス増幅器であり得るか、またはセンス増幅器を含み得る。センスコンポーネント125−bは、電圧源405および電圧源410によって動作されることができる。いくつかの例では、電圧源405は正の供給電圧であり、一方、電圧源410は負の供給電圧または事実上のグラウンドである。センスコンポーネント125―bは、デジット線115−bの電圧およびリファレンス線225−aの電圧に少なくとも部分的に基づいて、強誘電体メモリセル105−bのロジック値を判定するために使用され得る。センスコンポーネント125−bは、コントローラによって活性化もしくは不活性化され得る。いくつかのケースでは、デジット線115−bの電圧とリファレンス線225−aの電圧の間の比較をするために、センスコンポーネント125−bは、活性化されるかもしくは「点火(fired)」される。センスコンポーネント125−bは、センス増幅器の出力を電圧源405または電圧源410から供給される電圧にラッチできる。例えば、デジット線115−bの電圧がリファレンス線225−aの電圧よりも大きい場合、センスコンポーネント125−bは、センス増幅器の出力を電圧源405から供給される正の電圧にラッチできる。
図5は、本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームのタイミング図500の例を説明する。タイミング図500は、電圧を軸505上に、時間を軸510上に表わす。従って、様々なコンポーネントの電圧が時間の関数としてタイミング図500上に表わされ得る。例えば、タイミング図500は、ワード線電圧515、プレート電圧520、ならびに、デジット線電圧530−aおよび530−bを含む。タイミング図500は、読み出し電圧535、電圧閾値540、リファレンス電圧545およびタイミング閾値550も含む。タイミング図500は図4を参照しながら記載した回路400の動作の例を描写する。図5は、先行の図のコンポーネントを参照しながら以下に記載される。0に近づく電圧は個々の表現において軸510からオフセットされ得る。いくつかのケースでは、これらの電圧は0ボルトと同じ可能性があり、また、実質上0ボルトと同じ可能性がある。
図4で論じたように、プレート線210−aに電圧が印加され得る。いくつかの例では、読み出し電圧(すなわち、強誘電体コンデンサの状態の読み出しに使用される電圧)がプレート線210−aに印加される可能性があり、その強誘電体コンデンサがバイアスされる。強誘電体コンデンサのプレートで測定されるプレート電圧520は、読み出し電圧の印加と共に上昇し得る。読み出し電圧の印加の後、メモリセル105−bは他の電圧のワード線110−bへの印加によりアクセスされ得る。メモリセル105−aの選択コンポーネントのゲートで測定され得るワード線電圧515は、ワード線110−bへの電圧の印加と共に上昇し得る。ワード線電圧515が上昇すると共に、選択コンポーネントはメモリセル105−bのバイアスされた強誘電体コンデンサとデジット線115−bの間の導電性パスを提供し得る。従って、強誘電体コンデンサがデジット線115−bに放電するにつれて、デジット線電圧530が上昇し得る。デジット線電圧530は読み出し動作が開始する前は事実上のグラウンドにされていても良い。一例では、トランジスタ等のスイッチングコンポーネントがデジット線115−cをグラウンドに接続するために使用され得る。
ワード線110−bを選択すると、メモリセル105−bの強誘電体コンデンサのセル底部(例えば、図2を参照しながら記載したセル底部215)の電圧と固有静電容量415−aにわたる電圧が等しくなるまで、メモリセル105−bの強誘電体コンデンサは電荷を固有静電容量415−aと共有する。デジット線電圧530は格納された状態に基づいて2つの電圧の一方まで上昇し得る。しかし、上で論じたように、これらの2つの電圧はメモリセル105−bの特性、温度などによって変動し得る。ロジック「1」が強誘電体コンデンサに格納されている場合、デジット線電圧530−aがもたらされ得るし、ロジック「0」が強誘電体コンデンサに格納されている場合、デジット線電圧530−bがもたらされ得る。デジット線電圧530−aは強誘電体セルにわたるより小さな電圧の低下と関連し得、従って、図3を参照しながら記載したように、デジット線電圧530−bと比較した場合により高いデジット線電圧と関連し得る。
図5に記載した例に従って、デジット線電圧530が電圧閾値もしくはタイミング閾値550または両方に達した後、負の電圧がプレート線210−aに印加され、プレート電圧520を負に動かす。いくつかのケースでは、負の電圧は所定の継続時間(例えばタイミング閾値550を超える継続時間)にわたって正の電圧が印加されたと判定した後で印加され得る。強誘電体コンデンサの特性、デジット線の特性、強誘電体メモリセルの読み出しもしくは書き込みに伴うタイミング、またはこれらの任意の組み合わせに少なくとも部分的に基づいて、所定の継続時間が決定され得る。他のケースでは、負の電圧はデジット線が閾値に達したと判定されることに基づいて印加され得る。あるいは、いくつかのケースでは、負の電圧はデジット線電圧530が安定化した(例えば、デジット線電圧の変化の割合が閾値に達した)という判定に基づいて印加される。例えば、変化の割合が閾値(例えば、10mV/ns)よりも低いと判定され得る。他の実施例では、デジット線電圧530がデジット線電圧530−aもしくは530−bのいずれかの予測した安定化電圧パーセント幅(例えば5%以内)に入っているという判定に基づいて、負の電圧が印加される。いくつかのケースでは、予測された安定化電圧は、実験データ、予測モデルなどを用いて決定され得る。
プレート電圧520が負の電圧に遷移するので、デジット線電圧530は電荷を強誘電体コンデンサに戻すことができ、デジット線電圧530も減少し得る。デジット線電圧530の減少は、印加する負の大きさに依存し得る。いくつかのケースでは、デジット線電圧530−aもしくは530−bでもたらされる減少に少なくとも部分的に基づいて、負の電圧の大きさが選択される。いくつかの例では、デジット線電圧530−aおよび530−b(すなわち、メモリセルの選択によってもたらされる可能なデジット線電圧)を、事実上のグラウンド(例えば、タイミング図500に示すような0V)であるリファレンス電圧545の周りにセンタリングするために負の電圧が選択される。いくつかのケースでは、リファレンス電圧545は、スイッチングコンポーネント420を介してリファレンス線225−aを事実上のグラウンドに接続することにより生成され得る。負の電圧の印加によりもたらされたデジット線電圧530が安定化した後で、センスコンポーネント125は時刻555に点火(fire)される。
センスコンポーネント125−bは、デジット線電圧530をリファレンス電圧545と比較し得、それ故、センスコンポーネント125−bの出力は適切にラッチされ得る。例えば、強誘電体コンデンサによってロジック値「1」が格納される場合、センスコンポーネント125−bはデジット線電圧530−aをリファレンス電圧545と比較でき、デジット線電圧530−aがリファレンス電圧545よりも高いと判定できる。従って、センスコンポーネント125−bの出力は正の供給電圧にされ得るし、ラッチされ得る。この例では、センスコンポーネント125−bが正の供給電圧を出力するとき、デジット線115−bも供給電圧に動かされる。
図6は、本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームをサポートする回路600の例を説明する。回路600は、図1、図2、図4および図5を参照しながら記述したメモリセル105、ワード線110、デジット線115、およびセンスコンポーネント125の各々の例であり得る、メモリセル105−c、ワード線110−c(アクセス線110−cとも称される)、デジット線115−c、およびセンスコンポーネント125−cを含む。回路600は、図2および図4を参照しながら記述したプレート線210およびリファレンス線225の各々の例であり得る、プレート線210−bおよびリファレンス線225−bも含み得る。さらに、回路600は、図4を参照しながら記述した電圧源405、電圧源410、および固有静電容量415、ならびにスイッチングコンポーネント420の例であり得る、電圧源405−a、電圧源410−a、固有静電容量415−cおよび415−d、ならびにスイッチングコンポーネント420−aおよび420−bも含む。回路600は、デジット線115−cと電子的に通信可能で、リファレンスコンデンサ615、選択コンポーネント610、選択線620、およびリファレンスプレート線625を含み得るリファレンス回路605も含んでも良い。
選択コンポーネント610はデジット線115−cおよびリファレンスコンデンサ615を接続するために使用され得る。リファレンスコンデンサ615は、誘電コンデンサ、セラミックコンデンサ、電解コンデンサ、もしくは強誘電体コンデンサとして実装され得る。いくつかのケースでは、選択コンポーネント610はp型FETなどのトランジスタであり得る。選択線620は選択コンポーネント610と電子的に通信可能であり、選択コンポーネント610の活性化に使用される。例えば、リファレンスコンデンサ615は選択線620(強誘電体コンデンサの場合、ワード線として実装され得る)に電圧を印加することによってアクセスされ得る。ロジック「0」およびロジック「1」からもたらされるデジット線115−cの電圧がグラウンド・リファレンスの周りにセンタリングされるように、リファレンスコンデンサ615のサイズが選択され得る。一例では、コンデンサのサイズは、おおよそ80フェムトファラッド(fF)になるように選択される。いくつかのケースでは、リファレンスコンデンサ615のサイズは、ロジック「0」を格納している強誘電体コンデンサに関連する静電容量、およびロジック「1」を格納している強誘電体コンデンサに関連する静電容量の平均になるように選択され得る。他の実施例では、強誘電体コンデンサが使用されている場合、強誘電体コンデンサのサイズはメモリセル105−cの強誘電体コンデンサのサイズよりも大きくなるように選択され得る。いくつかの例では、ロジック「0」を格納している第1の強誘電体コンデンサおよびロジック「0」を格納している第2の強誘電体コンデンサを用いて、リファレンスコンデンサが実装され得る。
リファレンスプレート線625は、リファレンスコンデンサ615およびデジット線115−cと電子的に通信できる。初めに、正の電圧がリファレンスプレート線625に印加されることができ、さらに、メモリセル105−cの強誘電体コンデンサにバイアスをかけるためと、リファレンスコンデンサ615にバイアスをかけるために、0電圧がプレート線210−bに印加されることができる。いくつかのケースでは、リファレンスコンデンサ615の充電を可能にするために、リファレンスコンデンサ615の別の側はスイッチングコンポーネント420−bを介してグラウンド・リファレンスに維持され得る。続いて、メモリセル105−cおよびリファレンス回路605にアクセスするために、選択電圧がワード線110−cおよび選択線620に印加され得る。選択電圧のワード線110−cおよび選択線620への印加は、メモリセル105−cの強誘電体コンデンサおよびリファレンスコンデンサ615をそれぞれデジット線115−cに接続できる。いくつかのケースでは、デジット線115−cは、選択電圧が印加された後の継続時間にわたって事実上のグラウンドに接続されたままであっても良く、その後、グラウンドから分離されても良い。後の時点で、0電圧がリファレンスプレート線625に印加されても良く、正の電圧がプレート線210−bに印加されても良い。いくつかのケースでは、プレート線210−bに印加される正の電圧の大きさは、前にリファレンスコンデンサ615に印加された正の電圧の大きさと異なっていても良い。
逆のもしくは補完的な電圧を印加する(すなわち、0電圧をリファレンスプレート線625に印加し、正の電圧をプレート線210−bに印加する)ことは、リファレンスコンデンサ615が電荷をデジット線115−cから引き出す間に、強誘電体コンデンサをデジット線115−cに放電させることができる。デジット線115−c上で電荷が増大されると、デジット線115−cの電圧が増大し得る。そして、電荷がデジット線115−cから引き出されるとデジット線115−cの電圧が減少し得る。これらの補完的機能はロジック「1」およびロジック「0」の電圧(すなわち、メモリセル105−cの選択によってもたらされるデジット線115−cの可能な電圧)を、0ボルトの周りにセンタリングするために使用され得る。メモリセル105−cに格納されているロジック値を判定するために、デジット線115−cの電圧はリファレンス線225−bの電圧と比較されることができる。いくつかのケースでは、上で論じたように、リファレンス線225−bの電圧は事実上のグラウンドであり得る。いくつかのケースでは、外部電圧源、増幅器、またはラインドライバなどを介して、プレート線210−b、ワード線110−b、選択線620、およびリファレンスプレート線625に電圧が印加され得る。
図7は、本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームをサポートするタイミング図700の例を説明する。タイミング図700は、軸505−a上に電圧、軸510−a上に時間を表わす。様々なコンポーネントの電圧が時間の関数としてタイミング図700上に表わされ得る。例えば、タイミング図700は、図5を参照しながら記述したワード線電圧515、プレート電圧520、デジット線電圧530の各々の例であり得る、ワード線電圧515−a、プレート電圧520−a、並びにデジット線電圧530−cおよび530−dを含む。タイミング図700は、図5を参照しながら記述した読み出し電圧535およびリファレンス電圧545の例であり得る、読み出し電圧535−aおよびリファレンス電圧545−aも含み得る。タイミング図700は図6を参照しながら記載した回路600の動作からもたらされ得る。図7は、先行の図のコンポーネントを参照しながら以下に記載される。0に近づく電圧は表現を簡略化するために軸510からオフセットされ得る。いくつかのケースでは、これらの電圧は0ボルトと同じ可能性があり、また、実質上0ボルトと同じ可能性がある。
図6で論じたように、プレート線210−bにプレート電圧520−aが印加され、リファレンスコンデンサの他の側が事実上のグラウンドに保たれ得る間に、リファレンスコンデンサ615を充電するために、リファレンスプレート電圧710がリファレンスプレート線625に印加されることができる。いくつかのケースでは、印加される電圧の大きさは、読み出し動作に関連する電圧であり得る。その後、リファレンスコンデンサ615とデジット線115−cの間に選択コンポーネント610を介した導電性パスを生成するために、選択電圧705が選択線620に印加され得る。選択電圧705の印加と実質的に同時に、メモリセル105−cの強誘電体コンデンサとデジット線115−cの間に導電性パスを生成するために、ワード線電圧515−aがワード線110−cに印加され得る。いくつかのケースでは、メモリセル105−cおよびリファレンス回路605の両方の強誘電体コンデンサおよびリファレンスコンデンサにアクセスするために同じ電圧が使用されるが、他のケースでは異なる電圧が使用される。いくつかのケースでは、選択電圧705およびワード線電圧515−aが印加される前と印加された後で、デジット線電圧530はスイッチングコンポーネント415−cを介してグラウンドに維持され得る。
リファレンスプレート電圧710およびプレート電圧520−aは、その後、逆向き(例えば、電圧が補完的な方向に移動し得る)にリファレンスプレート線625およびプレート線210−bに印加され得る。従って、リファレンスプレート電圧710は減少し得るし、プレート電圧520−aは増大し得る。すなわち、リファレンスプレート線625に印加される電圧は0ボルトになるように除去され、そして、実質的に同時に、電圧(例えば読み出し電圧)がプレート線210−bに印加され得る。実質的に同時に電圧を印加することは、電圧を同時またはほとんど同時に印加することを意味する。実質的に同時に電圧を印加することは、ある期間中に1つの電圧を印加して2つ目の電圧を印加することも意味している(例えば、第1の電圧の印加から0.5ナノ秒(ns)以内に第2の電圧が印加される)。例として、リファレンスプレート電圧710の減少はプレート電圧520−aの増加と重なり得る。あるケースでは、ワード線110−cとリファレンスプレート線625への電圧の印加の間の期間は、メモリアレイの特性(例えば、伝播遅延)のため増大する。いくつかのケースでは、リファレンスプレート電圧710およびプレート電圧520−aの増加と減少は重複しておらず、複数の電圧の印加の間の期間は3ns規模であり得る。描画したように、プレート電圧520−aの増加はメモリセル105−cの強誘電体コンデンサをデジット線115−cに放電させる。一方、リファレンスプレート電圧710の減少はデジット線115−cから電荷を引き抜き得る。
デジット線115−cに電荷を提供することは、デジット線電圧530を上昇させ得、電荷を除去することはデジット線電圧530を低くし得る。デジット線115−cから除去される電荷の量は、リファレンスプレート電圧710の変化の割合、リファレンスコンデンサ615のサイズ、コンデンサ615に現在格納されている電荷、リファレンスプレート電圧710の大きさ、もしくはこれらの任意の組み合わせに関連し得る。いくつかのケースでは、もたらされるリファレンスプレート電圧710、およびリファレンスコンデンサ615のサイズは、デジット線電圧530−cおよび530−dを事実上のグラウンドの周辺にセンタリングするために選択される。センスコンポーネント125−cは、デジット線電圧530をリファレンス電圧545−aと比較するために時刻555−aに点火(fired)され得る。検知されたデジット線電圧530がハイ(例えば、デジット線電圧530−c)であり、リファレンス545−aと比較される場合、その後、センスコンポーネント125−cの出力およびデジット線電圧530−cは電圧源405−aによって供給される電圧まで上昇し得る。さもなければ、検知されたデジット線電圧530がロー(例えば、デジット線電圧530−d)であり、リファレンスと比較される場合、その後、センスコンポーネント125−cの出力およびデジット線電圧は電圧源410−aによって供給される電圧まで上昇し得る。センスコンポーネント125−cの出力はラッチされ得、メモリセル105−cに関連した格納された状態を判定するために使用される。
図8は、本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームをサポートするメモリアレイ100−aのブロック図800を示す。メモリアレイ100−aは、図1および図2を参照しながら記載したメモリコントローラ140とメモリセル105の例であり得るメモリコントローラ140−aとメモリセル105−aを含み得る。メモリコントローラ140−aは、バイアスコンポーネント810、タイミングコンポーネント815、およびデジット線(DL)電圧調整コンポーネント830を含み得るし、図1〜図7に記載したようにメモリアレイ100−aを動作させることができる。
メモリコントローラ140−aは、ワード線110−d(アクセス線110−dとも称される)、デジット線115−d、センスコンポーネント125−d、プレート線210−c、およびリファレンス回路605−a、およびメモリセル105−d(図1、図2、図4もしくは図6を参照しながら記載したワード線110、デジット線115、センスコンポーネント125、プレート線210、リファレンス回路605、およびメモリセルの例であり得る)と電子的に通信し得る。メモリアレイ100−aは、リファレンスコンポーネント820、ラッチ825、およびコントロール線835も含み得る。メモリアレイ100−aのコンポーネントは、互いに電子的に通信しうるし、図1〜図7に記載した機能を実行し得る。いくつかのケースでは、リファレンスコンポーネント820、センスコンポーネント125−a、およびラッチ825は、メモリコントローラ140−aのコンポーネントであり得る。
メモリコントローラ140−aは、ワード線110−d、プレート線210−a、もしくはデジット線115−dを、これらの様々なノードに電圧を印加することにより活性化するように構成され得る。いくつかのケースでは、メモリコントローラ140−aは、バイアスコンポーネント810を用いて動作することができる。例えば、バイアスコンポーネント810は、前述のようにメモリセル105−dの読み出しもしくは書き込みを行うようにメモリセル105−dを操作するための電圧を印加するように構成され得る。いくつかのケースでは、メモリコントローラ140−aは、図1を参照しながら記載した行デコーダ、列デコーダ、もしくは両方を含み得る。このことは、メモリコントローラ140−aが1つ以上のメモリセル105にアクセスできるようにする。バイアスコンポーネント810はセンスコンポーネント125−aのためのリファレンス信号を生成するために、リファレンスコンポーネント820に電圧を提供することもできる。さらに、バイアスコンポーネント810は、センスコンポーネント125−aの動作のための電圧を提供することもできる。
いくつかのケースではメモリコントローラ140−aは、タイミングコンポーネント815を用いて動作し得る。例えば、タイミングコンポーネント815は、本明細書で記論じた読み出しおよび書き込みなどのメモリ機能を実行するためのスイッチングならびに電圧の印加のタイミングを含む、様々なワード線選択もしくはプレートバイアスのタイミングを制御し得る。いくつかのケースでは、タイミングコンポーネント815はバイアスコンポーネント810の動作を制御し得る。いくつかのケースでは、タイミングコンポーネント815は、読み出し動作のためにメモリセル105−dを選択するため、およびリファレンス回路605−aを動作させるために使用され得る。
リファレンスコンポーネント820はセンスコンポーネント125−aのためのリファレンス信号を生成する様々なコンポーネントを含み得る。リファレンスコンポーネント820は、リファレンス信号を生成するように特に構成された回路を含み得る。いくつかの例では、リファレンスコンポーネント820は、他のメモリセル105であり得る。いくつかの例では、リファレンスコンポーネント820は、図3を参照しながら記載したように、2つの検知電圧(sense voltage)の間の電圧を出力するように構成され得る。あるいは、リファレンスコンポーネント820は事実上のグラウンドを出力するように設計され得る。センスコンポーネント125−aは、メモリセル105−dからの(デジット線115−dを介した)信号を、リファレンスコンポーネント820からのリファレンス信号と比較できる。論理状態を判定すると、センスコンポーネント125−aは、その後、出力をラッチ825に格納でき、それはメモリアレイ100−aが部品であるメモリ装置を用いる電子装置の動作に従って使用され得る。
いくつかのケースでは、メモリコントローラ140−aはコントロール線835を介してデジット線115−dの電圧を調整し得る。例えば、DL電圧調整コンポーネント830は、グラウンド・リファレンスが使用されるようにデジット線115−dの電圧を調整するために使用され得る。いくつかのケースでは、DL電圧調整コンポーネント830は最初の論理状態「1」もしくは「0」から得られるデジット線電圧をセンタリングするために使用され得る。例えば、DL電圧調整コンポーネント830は、バイアスコンポーネント810およびタイミングコンポーネント815と共に、正の電圧をプレート線210−cに印加し、デジット線115−dの電圧が閾値に達しているかを判定し、そして、デジット線115−dの電圧が閾値に達した後にプレート線210−cに負の電圧を印加するために使用され得る。ある例では、メモリコントローラ140−aはコントロール線835を用いてプレート線210−cにバイアスをかけることができる。
例えば、バイアスコンポーネント810は、メモリセル105−dの強誘電体コンデンサを第1の電圧源(例えば、正の電圧源)もしくは第2の電圧源(例えば負の電圧源)、または両方に接続できる。タイミングコンポーネント815および/またはDL電圧調整コンポーネント830は、デジット線115−dの電圧が正の電圧の印加に応じて閾値に達したと判定するために使用され得る。いくつかのケースでは、デジット線115−dの電圧が閾値に達したと判定することは、正の電圧が所定の継続時間にわたって印加されていると判定すること、デジット線の電圧が閾値電圧に達していると判定すること、デジット線の電圧の変化の割合が閾値に達したと判定すること、またはそれらの任意の組み合わせに、少なくとも部分的に基づき得る。メモリコントローラ140−aは、負の電圧が印加された後で、センスコンポーネント125−aにデジット線115−dの電圧をグラウンド・リファレンスと比較させるために使用され得る。いくつかのケースでは、デジット線電圧のグラウンド・リファレンスとの比較に少なくとも部分的に基づいて、強誘電体メモリセルのロジック値を決定するために、メモリコントローラ140−aはセンスコンポーネント125−aの出力を使用できる。
他の実施例では、第1の電圧をプレート線210−c、第1の電圧の逆である第2の電圧をリファレンス回路605−aに印加するために、DL電圧調整コンポーネント830は、バイアスコンポーネント810、タイミングコンポーネント815、およびリファレンス回路605−aと組み合わせて使用され得る。ある実施例では、メモリコントローラ140−aは、リファレンス回路605−aを始動させてプレート線210−cにバイアスをかけるために、バイアスコンポーネント810およびコントロール線835を使用する。
例えば、バイアスコンポーネント810は、第1の電圧源を強誘電体メモリセル105−dの強誘電体コンデンサに接続するために使用され得る。ここで、強誘電体コンデンサは第1の選択コンポーネントを介してデジット線115−dと電子的に通信している。バイアスコンポーネント810は、第2の電圧源をリファレンス回路605−aのリファレンスコンデンサに接続するために使用され得る。ここで、リファレンスコンデンサは第2の選択コンポーネントを介してデジット線と電子的に通信しており、第2の電圧は第1の電圧の逆で第1の電圧の印加に少なくとも部分的に基づいて印加される。いくつかのケースでは、タイミングコンポーネント815は、第1の電圧と第2の電圧を実質的に同時に印加するためにバイアスコンポーネント810を動作させる。バイアスコンポーネント810は、強誘電体メモリセルの読み出し動作を行うために第1の選択コンポーネントを活性化するため、および、読み出し動作の間にリファレンスコンデンサの電荷をデジット線115−dに移すために第2の選択コンポーネントを活性化するためにも使用され得る。バイアスコンポーネント810は、第1の電圧源を強誘電体コンデンサに接続する前、もしくは第2の電圧源をリファレンスコンデンサに接続する前に、デジット線を事実上のグラウンドにするためにも使用され得る。上記のように、センスコンポーネント125−aは、(デジット線115−dを通じた)メモリセル105−dからの信号を、リファレンスコンポーネント820からのリファレンス信号と比較できる。いくつかのケースでは、メモリコントローラ140−aは、デジット線の電圧のグラウンド・リファレンスとの比較に少なくとも部分的に基づいて、強誘電体メモリセルのロジック値を判定するために使用されるセンスコンポーネント125−aの出力を使用できる。
図9は、本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームをサポートするシステム900を説明する。システム900は、様々なコンポーネントに接続するためもしくは物理的にサポートするために、プリント基板であり得るかまたはプリント基板を含み得る装置905を含む。装置905は図1および図6を参照しながら記載したメモリアレイ100の例であり得るメモリアレイ100−bを含む。メモリアレイ100−bは、図1および図6を参照しながら記載したメモリコントローラ140の例であり得、ならびに図1、図2、図4、図6および図8を参照しながら記載したメモリセル105の例であり得る、メモリコントローラ140−bおよびメモリセル105−eを含み得る。装置905は、プロセッサ910、BIOSコンポーネント915、周辺コンポーネント920、入出力制御コンポーネント925、およびDL電圧調整コンポーネント940も含み得る。DL電圧調整コンポーネント940は、図8を参照しながら記載したようなDL電圧調整コンポーネント830の例であり得る。装置905のコンポーネントはバス930を介して互いに電子的に通信し得る。
プロセッサ910は、メモリコントローラ140−bを通じて動作するように構成され得る。いくつかのケースでは、プロセッサ910は、図1および図6を参照しながら記載したメモリコントローラ140の機能を実行し得る。他のケースでは、メモリコントローラ140−bはプロセッサ910中に統合され得る。プロセッサ910は汎用のプロセッサ、デジタルシグナルプロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールド・プログラマブル・ゲートアレイ(FPGA)もしくは他のプログラム可能なロジック装置、ディスクリートゲートもしくはトランジスタロジック、ディスクリートハードウェアコンポーネントであっても良く、または、プロセッサ910はこれらの種類のコンポーネントの組み合わせであっても良く、プロセッサ910は、メモリセル用のグラウンド・リファレンス・スキームのサポートを含む、本明細書に記載した様々な種類の機能を実行できる。プロセッサ910は、例えば、装置905に様々な機能やタスクを実行させるために、格納されたコンピュータ読み出し可能な命令を実行するように構成され得る。
BIOSコンポーネント915は、ファームウェアとして動作するベーシック・インプット/アウトプット・システム(BIOS)(システム900の様々なハードウェアコンポーネントを初期化および動作させることができる)を含むソフトウェアコンポーネントであり得る。BIOSコンポーネント915は、プロセッサ910と様々なコンポーネント(例えば、周辺コンポーネント920、入出力制御コンポーネント925など)の間のデータの流れも管理できる。BIOSコンポーネント915は、リードオンリーメモリ(ROM)、フラッシュメモリ、もしくは、任意の他の不揮発性メモリに格納されたプログラムまたはソフトウェアを含み得る。
周辺コンポーネント920は、任意の入力装置もしくは出力装置、または、装置905に統合されるこれらの装置のインタフェースであり得る。例は、ディスクコントローラ、サウンドコントローラ、グラフィックコントローラ、イーサネットコントローラ、モデム、USBコントローラ、シリアルポートもしくはパラレルポート、または周辺コンポーネントインターコネクト(PCI)もしくはアクセラレーテッド・グラフィックス・ポート(AGP)スロットなどの周辺カードスロットを含み得る。
入出力制御コンポーネント925は、プロセッサ910と周辺コンポーネント920、入力935または出力945を介して受信される入力装置もしくは出力装置の間のデータ通信を管理することができる。入出力制御コンポーネント925は、装置905に統合されていない周辺装置を管理することもできる。いくつかのケースでは、入出力制御コンポーネント925は、外部周辺装置への物理的な結合もしくはポートを表す。
入力935は、装置905もしくは装置905のコンポーネントに入力を提供する装置または装置905への外部信号を表し得る。それはユーザインタフェースもしくは他の装置間のインタフェースを含み得る。いくつかのケースでは、入力935は周辺コンポーネント920を介して装置905と連動する周辺装置であり得、または、入出力制御コンポーネント925によって管理され得る。
出力945は、装置905もしくは装置905の任意のコンポーネントから出力を受信するように構成された装置または装置905への外部信号として実装され得る。出力装置の例は、ディスプレイ、オーディオスピーカー、プリント装置、他のプロセッサ、もしくはプリント基板などを含み得る。いくつかのケースでは、出力945は周辺コンポーネント920を介して装置905と連動する周辺装置であり得、または、入出力制御コンポーネント925によって管理され得る。
メモリコントローラ140−b、装置905、および、メモリアレイ100−bのコンポーネントは、それらの機能を実行するために設計された回路により作り上げられても良い。これは、本明細書に記載された機能を実行するように構成された様々な回路素子(例えば、導電線、トランジスタ、コンデンサ、コイル、抵抗、増幅器、または、他の能動素子もしくは受動素子)を含み得る。
図10は、本開示の様々な実施形態に従ったメモリセルのためのグラウンド・リファレンス・スキームを用いる方法1000を説明するフローチャートを示す。方法1000の動作は、図1〜図9を参照しながら説明したように、メモリアレイ100によって実行され得る。例えば、方法1000の動作は、図1、図8および図9を参照しながら記述したように、メモリコントローラ140によって実行され得る。いくつかの例では、メモリコントローラ140は、以下に記載する機能を実行するために、メモリアレイ100の機能素子を制御するためのコードのセットを実行できる。追加的もしくは代替的に、メモリコントローラ140は、特殊用途向けハードウェアを用いて以下に記載する機構の機能を実行することができる。
ブロック1005において、方法は強誘電体メモリセルの強誘電体コンデンサに正の電圧を印加することを含み得る。ここで、強誘電体コンデンサはデジット線と電子的に通信している。ある例では、図8を参照しながら記載したように、ブロック1005の動作はバイアスコンポーネント810によって実行または促進され得る。
ブロック1010において、方法は、印加されている正の電圧に応答してデジット線の電圧が閾値に達したと判定することを含み得る。ある例では、図8を参照しながら記載したように、ブロック1010の動作はタイミングコンポーネント815によって実行または促進され得る。いくつかのケースでは、デジット線の電圧が閾値に達したと判定することは、デジット線の電圧が閾値電圧に達したと判定することを含む。追加的もしくは代替的に、デジット線の電圧が閾値に達したと判定することは、デジット線の電圧の変化の割合が閾値に達したと判定することを含み得る。
ブロック1015において、方法は、デジット線の電圧が閾値に達した後で強誘電体コンデンサに負の電圧を印加することを含み得る。ある例では、図8を参照しながら記載したように、ブロック1015の動作はバイアスコンポーネント810によって実行または促進され得る。いくつかのケースでは、強誘電体コンデンサに印加される負の電圧の大きさは少なくとも部分的に閾値に基づく。デジット線の電圧が閾値に達したと判定することは、正の電圧が所定の継続時間の間、印加されたと判定することを含み得る。所定の継続時間は、強誘電体コンデンサの特性、デジット線の特性、強誘電体メモリセルの読み出しもしくは書き込みに関連したタイミング、またはこれらの任意の組み合わせの少なくとも1つに、少なくとも部分的に基づき得る。いくつかのケースでは、方法は、負の電圧を印加した後にデジット線の電圧をグラウンド・リファレンスと比較することを含む。幾つかのケースでは、強誘電体メモリセルのロジック値は、デジット線の電圧のグランド・リファレンスとの比較に少なくとも部分的に基づいて判定される。
図11は、本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームを用いる方法1100を説明するフローチャートを示す。方法1100の動作は、図1〜図9を参照しながら記載したように、メモリアレイ100によって実行され得る。例えば、方法1100の動作は、図1、図8および図9を参照しながら記載したように、メモリコントローラ140によって実行され得る。いくつかの例では、メモリコントローラ140は、以下に記載する機能を実行するために、メモリアレイ100の機能素子を制御するためのコードのセットを実行できる。追加的もしくは代替的に、メモリコントローラ140は、特殊用途向けハードウェアを用いて以下に記載する機構の機能を実行することができる。
ブロック1105において、方法は強誘電体メモリセルの強誘電体コンデンサに第1の電圧を印加することを含み得る。ここで、強誘電体コンデンサはデジット線と電子的に通信している。ある実施例では、図8を参照しながら記載したように、ブロック1105の動作はバイアスコンポーネント810によって実行または促進され得る。いくつかの例では、方法は、強誘電体コンデンサおよびデジット線と電子的に通信する第1の選択コンポーネントを活性化することにより、読み出し動作のための強誘電体メモリセルを選択すること、ならびに、リファレンスコンデンサおよびデジット線と電子的に通信する第2の選択コンポーネントを活性化することを含み得る。いくつかのケースでは、第1の電圧を印加する前に、第1の選択コンポーネントおよび第2の選択コンポーネントが活性化される。
ブロック1110において、方法は、デジット線と電子的に通信するリファレンスコンデンサに第2の電圧を印加することを含み得る。ここで、第2の電圧は第1の電圧の逆であり、第1の電圧の印加に少なくとも部分的に基づいて印加される。ある例では、図8を参照しながら記載したように、ブロック1110の動作はバイアスコンポーネント810によって実行または促進され得る。いくつかの実施例では、第1の電圧と第2の電圧は実質的に同時に印加される。いくつかのケースでは、第1の選択コンポーネントおよび第2の選択コンポーネントは、第1の電圧および/または第2の電圧を印加する前に活性化される。いくつかの例では、方法は、第1の電圧もしくは第2の電圧を印加する前に、デジット線を事実上のグラウンドにすることを含み得る。いくつかの例では、方法は、リファレンスコンデンサに第2の電圧が印加された後にデジット線の電圧をグラウンド・リファレンスと比較することを含む。強誘電体メモリセルのロジック値を判定することは、デジット線の電圧のグラウンド・リファレンスとの比較に少なくとも部分的に基づき得る。
従って、方法1000および方法1100は、グラウンド・リファレンス・スキームの使用のために提供され得る。方法1000および方法1100は可能な実装を記述しており、他の実装が可能になるように、動作およびステップは並べ替えされ得るか、または修正され得ることは留意されるべきである。いくつかの実施例では、2つ以上の方法1000および方法1100からの機構が組み合わせられても良い。
本明細書で述べたことは例を提供するものであって、特許請求の範囲に記載された範囲、応用可能性、または例を限定するものではない。本開示の範囲から逸脱することなしに、上述した構成要素の機能や配置を変更してもよい。様々な例は、適宜、様々な手順もしくはコンポーネントを省略、置換、または追加するものであってもよい。また、ある例に関して述べた特徴を、他の例で組み合わせるようにしてもよい。
本明細書で添付図面と関連付けて説明したことは、例示的な構成を述べたものであって、実施可能なまたは特許請求の範囲の主旨内にある全ての例を示したわけではない。ここで使用した「例」及び「例示的な」という用語は、「例、実例、実施形態、もしくは説明としての役割をなす」という意味であって、「好ましい」や「他の例よりも有利な」という意味ではない。詳細な説明は、本明細書で記載する技術についての理解を提供するために、詳細な具体的詳細を含んでいる。しかし、本開示の技術は、それらの詳細な具体的詳細なしでも実施され得る。ある実例では、記述した例の概念を不明瞭にするのを避けるために、周知の構造及び装置をブロック図の形で示してある。
添付図面において、同様なコンポーネントもしくは構造は、同じ参照符号を有し得る。さらに、同じタイプの様々なコンポーネントは、参照符号の後に、ダッシュと、同様なコンポーネント間を区別する第2の符号とを付すことによって、区別され得る。第1の参照符号が本明細書中で使用される場合、この記載は、第2の参照符号にかかわらず、同じ第1の参照符号を有する同様なコンポーネントのいずれにも適用され得る。
本明細書に記載した情報および信号は、様々な異なる技術や技法のうちのいずれかを用いて表され得る。例えば、これまでの記載の全体にわたって参照された、データ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場もしくは磁気粒子、光場もしくは光粒子、あるいはそれらの任意の組み合わせによって表され得る。ある図は、複数の信号を1つの信号として示してもよいが、当業者であれば、その信号は信号のバス(ここで、バスは様々なビット幅を有している)を表し得る、と理解するであろう。
本明細書に記載したように、「事実上のグラウンド(virtual ground)」という語は、おおよそ0ボルト(0V)の電圧を保持しているがグラウンドに直接接続されていない電子回路のノードを指す。従って、事実上のグラウンドの電圧は、一時的に変動し得るし、安定した状態でほぼ0Vに戻り得る。事実上のグラウンドは、操作可能な増幅器および抵抗からなる分圧器などの様々な電子回路素子を用いて実装され得る。「事実上のグラウンドにする(Virtual grounding)」もしくは「事実上のグラウンドにされた(virtually grounded)」は、ほぼ0Vに接続されることを意味する。
「電子的に通信(electronic communication)」という用語は、コンポーネント間の電子の流れをサポートする、コンポーネント間の関係を表している。これは、コンポーネント間の直接的な接続を含み得るし、あるいは、それらの中間のコンポーネントを含んでもよい。電子的に通信しているコンポーネントは、(例えば、電圧が印加された回路内で)電子または信号を動的に交換し得るし、あるいは、(例えば、電圧が印加されていない回路内で)電子または信号を動的に交換しないものであってよいが、回路に電圧が印加されることに応じて電子または信号を交換するように構成されるか、もしくはそのように動作可能であり得る。一例として、スイッチ(例えばトランジスタ)を介して物理的に接続された2つのコンポーネントは、そのスイッチの状態(すなわち、開状態もしくは閉状態)にかかわらず、電子的に通信している。「分離された(isolated)」という語は、現在は電子が流れないコンポーネント間でのコンポーネント間の関係を表わす。例えば、スイッチによって物理的に接続された2つのコンポーネントは、スイッチが開いているとき、互いに分離され得る。
メモリアレイ100を含む本明細書で論じられた装置は、シリコン、ゲルマニウム、シリコン−ゲルマニウム合金、砒化ガリウム、窒化ガリウム等のような半導体基板上に形成されてもよい。いくつかのケースでは、基板は半導体ウェハである。他のケースでは、基板は、シリコン・オン・グラス(SOG)もしくはシリコン・オン・サファイア(SOP)等のシリコン・オン・インシュレータ(SOI)基板であってもよく、または、他の基板上の半導体材料のエピキシャル層であってもよい。基板もしくはその部分領域の導電性は、リン、ホウ素、または砒素を含むがこれらには限定されない様々な化学種を用いたドーピングによって、制御され得る。ドーピングは、基板の初期の形成又は成長中に、イオン注入もしくはその他の任意のドーピング手段によって行われ得る。
本明細書で議論されたトランジスタは、電界効果トランジスタ(FET)を表わし得るし、ソース、ドレインおよびゲートを含む3つ端子の装置を含む。端子は、導電性物質(例えば、金属)を通して他の電子素子に接続され得る。ソースおよびドレインは、導電性であっても良く、高濃度にドープされた(例えば、変性した)半導体領域を含み得る。ソースおよびドレインは低濃度にドープされた半導体領域もしくはチャネルから分離され得る。チャネルがn型(すなわち、主なキャリアは電子)である場合、FETはn型FETと称され得る。チャネルがp型(すなわち、主なキャリアは正孔)である場合、FETはp型FETと称され得る。チャネルは、絶縁するゲート酸化物によって覆われ得る。チャネルの導電性はゲートに電圧を印加することによって制御され得る。例えば、正の電圧もしくは負の電圧を、n型FETまたはp型FETの各々に印加することは、チャネルを導電性にし得る。トランジスタは、トランジスタの閾値電圧以上の電圧がトランジスタゲートに印加されたとき、「動作開始(on)」もしくは「活性化」される。トランジスタは、トランジスタの閾値電圧未満の電圧がトランジスタゲートに印加されたとき、「動作終了(off)」もしくは「不活性化」される。
本明細書での開示に関連して記載された様々な例示的なブロック、コンポーネント、およびモジュールは、本明細書に記載された機能を実行するように設計された、汎用プロセッサ、DSP、ASIC、FPGAもしくはその他のプログラマブルロジックデバイス、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェアコンポーネント、あるいはそれらの任意の組み合わせを用いて、実施もしくは実行され得る。汎用プロセッサは、マイクロプロセッサであってもよいが、代替として、プロセッサは、いずれかの従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであってもよい。プロセッサは、また、コンピューティングデバイスの組み合わせ(例えば、DSPとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、DSPコアと共同動作する1つ以上のマイクロプロセッサ、又は任意の他の同様な構成)として実装されてもよい。
本明細書に記載された機能は、ハードウェア、プロセッサによって実行されるソフトウェア、ファームウェア、又はそれらの任意の組み合わせにおいて実装され得る。プロセッサによって実行されるソフトウェアにおいて実装される場合には、その機能は、コンピュータ読み取り可能媒体上の1つ以上の命令もしくはコードとして、記憶されるかまたは送信され得る。その他の実施例および実装も、本開示ならびに添付の特許請求の範囲の範囲内である。例えば、ソフトウェアの性質上、上述した機能は、プロセッサによって実行されるソフトウェア、ハードウェア、ファームウェア、ハードワイヤリング、もしくはそれらのいずれかの組み合わせを用いて実施可能である。機能を実装する機構も様々な位置に物理的に配置されてよく、それは、機能の一部がそれぞれ異なる物理的位置で実施されるように分布されることを含む。また、特許請求の範囲を含む本明細書中で使用されているように、項目のリスト(例えば、「・・・のうちの少なくとも1つ」もしくは「・・・のうちの1つ以上」のようなフレーズによって始まる項目のリスト)中で使用される「or」は、包括的なリストを示す。例えば、A、B、もしくはCのうちの少なくとも1つというリストは、A、もしくはB、またはC、またはAB、またはAC、またはBC、あるいはABC(すなわち、AおよびBおよびC)を意味する。
コンピュータ読み取り可能媒体は、非一時的コンピュータ記憶媒体と、コンピュータプログラムをある場所から他の場所へ転送することを容易なものにする何らかの媒体を含む通信媒体との両方を含む。非一時的記憶媒体は、汎用のもしくは特定用途向けのコンピュータによってアクセス可能な、任意の利用可能な媒体であってよい。一例として、非一時的コンピュータ読み取り可能媒体は、RAM、ROM、電気的消去可能なプログラマブル・リードオンリメモリ(EEPROM)、コンパクトディスク(CD)ROMもしくはその他の光ディスク記憶デバイス、磁気ディスク記憶デバイスまたはその他の磁気記憶デバイス、あるいは、所望のプログラムコード手段を命令又はデータ構造の形式で担持しもしくは記憶するように使用可能であって、かつ、汎用もしくは特定用途向けのコンピュータ、あるいは、汎用又は特定用途向けのプロセッサによってアクセス可能である他の非一時的媒体を含み得るが、これらに限定されない。
また、任意の接続が、適切にコンピュータ読み取り可能媒体と呼ばれる。例えば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者線(DSL)、又は、赤外、高周波、マイクロ波等の無線技術を用いて、ウェブサイト、サーバ、又はその他のリモートソースから送信される場合には、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者線(DSL)、または、赤外、高周波、マイクロ波等の無線技術が、上記媒体の定義に含まれる。本明細書で使用されるディスク(diskおよびdisc)は、CD、レーザディスク、光ディスク、デジタル多用途ディスク(DVD)、フロッピディスク、およびブルーレイディスクを含む。ディスク(disk)は通常データを磁気的に再生するのに対し、ディスク(disc)はデータをレーザで光学的に再生する。それらの組み合わせも、コンピュータ読み取り可能媒体の範囲内に含まれ得る。
本明細書に述べたことは、当業者が本開示を実施または使用することを可能にするために提供される。本開示に対する様々な変更は、当業者にとって容易になし得るものであり、本明細書に定義された一般的な原理も、本開示の範囲から逸脱することなく、他の変形例に適用され得る。従って、本開示は、ここに述べた例や設計に限定されるべきものではなく、本明細書に述べた原理および新規な特徴と矛盾しない最も広い範囲が本開示に認められるべきである。
(本文中に技術分野に該当する記載なし)
<クロスリファレンス>
本特許出願は「Ground Reference Scheme for a Memory Cell」という名称のVimercatiらによる2016年3月1日に出願された米国特許出願番号15/057,914号であって、本出願の譲受人に譲渡された出願の優先権を主張する2017年3月1日に出願されたPCT出願番号PCT/US2017/020251の優先権を主張する。これらの出願は、明示的に参照することによってその全体が本明細書に含まれる。
以下は一般にメモリ装置に関連し、より詳しくは強誘電体メモリセル用のグラウンド・リファレンス・スキームに関する。
メモリ装置は、例えばコンピュータ、無線通信装置、カメラ、及びデジタルディスプレイなどの様々な電子装置中で情報を格納するために広く使用されている。情報は、メモリ装置の異なる状態にプログラミングすることで格納される。例えば、バイナリ装置はよくロジック「1」もしくはロジック「0」でしばしば表される2つの状態を有する。他のシステムでは、3つ以上の状態が格納され得る。格納された情報にアクセスするために、電子装置はメモリ装置中の格納された状態を読み出しもしくは検知(sense;センス)し得る。情報を格納するために、電子装置はメモリ装置の状態を書き込みもしくはプログラムし得る。
ランダムアクセスメモリ(RAM)、リードオンリーメモリ(ROM)、ダイナミックRAM(DRAM)、シンクロナス・ダイナミックRAM(SDRAM)、強誘電体RAM(FeRAM)、磁気RAM(MRAM)、抵抗変化型RAM(RRAM)、フラッシュメモリ、および、その他を含む様々な種類のメモリ装置が存在する。メモリ装置は揮発性もしくは不揮発性であり得る。例えばフラッシュメモリなどの不揮発メモリは、外部電源が存在しなくても長期間にわたってデータを格納できる。DRAMなどの揮発性メモリは外部電源によって定期的にリフレッシュされないと、時間とともに格納されたそれらの状態を失い得る。バイナリメモリ装置は揮発性メモリ装置の一例であり、コンデンサを充電もしくは放電することにより論理状態を格納できる。しかし、充電されたコンデンサは時間とともにリーク電流により放電され得るので、その結果、格納された情報を失う。揮発性メモリのある機構は、読み出しもしくは書き込みの速度が速いことなどの有利な性能を提供し得るが、不揮発性メモリの機構は周期的なリフレッシュがなくてもデータを格納できることなどが有利である。
FeRAMは、揮発性メモリと同様の装置構造を使用し得るが、格納装置として強誘電体コンデンサを使用しているために、不揮発性の性質を有し得る。このため、FeRAM装置は、他の不揮発性メモリ装置および揮発性メモリ装置に比べて優れた性能を有し得る。FeRAM検知スキームは、メモリセルに格納された状態を判定するために、デジット線電圧と比較するためのゼロではないリファレンス電圧を頼りにし得る。しかし、ゼロではないリファレンス電圧を使用することは、デジット線電圧の変動に適合できない可能性があり、読み出し動作でのエラーをさらに導く可能性がある。
本明細書の開示は以下の図面を参照し、含む。
本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームをサポートするメモリアレイの例を説明する図である。
本開示の様々な実施形態に従ったグラウンド・リファレンス・スキームをサポートするメモリセルの回路の例を説明する図である。
本開示の様々な実施形態に従ったグラウンド・リファレンス・スキームをサポートする強誘電体メモリセルの動作のためのヒステリシスプロットの例を説明する図である。
本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームをサポートする回路の例を説明する図である。
本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームのタイミング図の例を説明する図である。
本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームをサポートする回路の例を説明する図である。
本開示の様々な実施形態に従って動作するメモリセル用のグラウンド・リファレンス・スキームのタイミング図の例を説明する図である。
本開示の様々な実施形態に従ったグラウンド・リファレンス・スキームをサポートする強誘電体メモリアレイの例を説明する図である。
本開示の様々な実施形態に従ったグラウンド・リファレンス・スキームをサポートする、メモリアレイを含む装置の例を説明する図である。
本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームの1つ以上の方法を説明するフローチャートである。
本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームの1つ以上の方法を説明するフローチャートである。
メモリ装置はデジット線電圧検知動作の信頼性を増すためのグラウンド・リファレンス・スキームを使用できる。本明細書に記載するグラウンド・リファレンス・スキームは、デジット線の可能な読み出し電圧(すなわち、メモリセルのロジック「1」およびロジック「0」を表わす電圧)をグラウンドにセンタリングする技術を使用できる。読み出し動作中に検知されたデジット線電圧は、従って、センス増幅器に入力され得、グラウンド・リファレンスと比較され得る。グラウンド・リファレンス・スキームを用いない場合、読み出し動作中のデジット線電圧は、異なるセルもしくはアレイまたは両者とは異なり得る0ではない値と比較されなければならない可能性がある。従って、0ではない値との比較は、読み出し動作をデジット線の変動により敏感にさせることになり、そのためよりエラーを出しやすくなる。
例として、正の電圧がメモリセルの強誘電体コンデンサのプレートに印加され得、そのセルが、強誘電体コンデンサからデジット線に放電するために選択され得る。一旦ある時間が経過するとすぐに、または、一旦デジット線電圧がある閾値に到達すると、負の電圧が強誘電体コンデンサのプレートに印加され得る。負の電圧の印加は、メモリセルの論理状態(すなわち、ロジック「1」またはロジック「0」)を表すデジット線の2つの可能な値を0ボルトについてセンタリングするようにデジット線電圧を急落させ得る。デジット線の電圧は、その後、読み出されることができ、0ボルトに等しいリファレンス電圧と比較されることができる。例えば、正のデジット線電圧はロジック「1」を表すことができ、負のデジット線電圧はロジック「0」を表すことができる。
グラウンド・リファレンス・スキームの利点は、負の電圧源を必要とせずに実現されることでもある。例えば、リファレンスコンデンサを含むリファレンス回路がメモリセルと共に使用され得る。そのメモリセルは選択されることができ、同時(またはほとんど同時)にメモリセルのコンデンサのプレートに印加される電圧の反対の電圧がリファレンスコンデンサに印加され得る。セルに格納される電荷は、リファレンスコンデンサが格納した電荷をデジット線に出す間に、デジット線に移動され得る。このため、以下に記載するように、リファレンスコンデンサは電荷をデジット線から除去することができ、メモリセルの論理状態(すなわち、ロジック「1」またはロジック「0」)を表すデジット線の2つの可能な値を0ボルトについてセンタリングすることができる。従って、上述のグラウンド・リファレンス・スキームの利点が実現され得る。
前に紹介した本開示の機構は、メモリアレイとの関連で以下にさらに記載される。そして、特定の例がグラウンド・リファレンス・スキームのために使用され得る回路を参照して記載される。本開示のこれらおよび他の機構は、メモリセル用のグラウンド・リファレンス・スキームに関連する装置図、システム図、およびフローチャートによりさらに説明され、これらを参照して記載される。
図1は、本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームをサポートするメモリアレイ100の例を説明する。メモリアレイ100は、電子メモリ装置とも記載され得る。メモリアレイ100は、異なる状態を格納するようにプログラム可能なメモリセル105を含む。個々のメモリセル105は、ロジック「0」およびロジック「1」として示される2つの状態を格納するようにプログラムされ得る。いくつかのケースでは、メモリセル105は、3つ以上の論理状態を格納するように構成される。メモリセル105は、プログラム可能な状態を表現する電荷を格納するためのコンデンサを含み得る。例えば、充電されたコンデンサおよび充電されていないコンデンサは、それぞれ2つの論理状態を表わしうる。DRAM構造は、一般にこのような設計を使用し得るし、使用されるコンデンサは線形の電気分極特性を有する誘電体材料を含み得る。対照的に、強誘電体メモリセルは誘電体材料として強誘電体を有するコンデンサを含み得る。強誘電体コンデンサの異なる充電レベルは異なる論理状態を表わし得る。強誘電体材料は非線形の電気分極特性を有する。強誘電体メモリセル105のいくつかの詳細および利点については後述する。
読み出しおよび書き込みなどの動作は、メモリセル105上で適切なワード線110またはデジット線115(これらはアクセス線とも称され得る)を活性化もしくは選択することによって行われ得る。ワード線110またはデジット線115を活性化もしくは選択することは、個々の線に電圧を印加することを含み得る。いくつかのケースでは、デジット線115はビット線とも記載され得る。ワード線110およびデジット線115は、導電性材料で作られる。例えば、ワード線110およびデジット線115は、例えば、銅、アルミニウム、金、またはタングステンなどの金属から生成される。図1によると、メモリセル105の個々の行は1本のワード線110に接続され、メモリセル105の個々の列は1本のデジット線115に接続される。ワード線110のうちの1つとデジット線115のうちの1つを活性化させる(すなわち、電圧を印加する)ことにより、それらの交点にある1つのメモリセル105がアクセスされ得る。ワード線110およびデジット線115の交点は、メモリセルのアドレスと称され得る。
いくつかの構造では、例えばコンデンサなどのセルのロジック格納装置は、選択コンポーネントによってデジット線から電気的に分離され得る。ワード線110が選択コンポーネントに接続され得るし、選択コンポーネントを制御し得る。例えば、選択コンポーネントはトランジスタであっても良く、ワード線110はトランジスタのゲートに接続されても良い。ワード線110の活性化は、メモリセル105のコンデンサとメモリセル105の対応するデジット線115の間の電気的接続をもたらす。その後、デジット線はメモリセル105の読み出しもしくは書き込みのためにアクセスされ得る。
メモリセル105へのアクセスは、行デコーダ120および列デコーダ130を通じて制御され得る。いくつかの例では、行デコーダ120はメモリコントローラ140から行アドレスを受信し、受信した行アドレスに基づいて適切なワード線110を活性化する。同様に、列デコーダ130はメモリコントローラ140から列アドレスを受信し、適切なデジット線115を活性化する。このため、ワード線110およびデジット線115の活性化により、メモリセル105がアクセスされ得る。例えば、メモリアレイ100は、DL_1およびWL_3を活性化することによりメモリセル105にアクセスできる。
アクセスすると、メモリセル105は、格納されているメモリセル105の状態を判定するためにセンスコンポーネント125によって読み出しもしくは検知され得る。例えば、メモリセル105にアクセスした後でメモリセル105の強誘電体コンデンサは対応するデジット線115に放電され得、デジット線115上の電圧を誘導する。デジット線115の電圧はセンスコンポーネント125に入力され得、ここで、デジット線115の電圧がリファレンス電圧と比較され得る。強誘電体コンデンサを含むメモリセル105に関しては、メモリセルの読み出しは強誘電体コンデンサのプレートにバイアスをかける(例えば、電圧を印加する)ことを含み得る
センスコンポーネント125は、信号の違いを検出し増幅する(ラッチングとも称される)ための様々なトランジスタもしくは増幅器を含み得る。センスコンポーネント125は、デジット線115の電圧およびリファレンス電圧を受信し比較するセンス増幅器を含み得る。センス増幅器の出力は、少なくとも部分的に比較に基づいて、より高い(例えば正)またはより低い(例えば負またはグランド)供給電圧に動かされ得る。例として、デジット線115がリファレンス電圧よりも高い電圧を有する場合、センス増幅器の出力は正の供給電圧に動かされ得る。いくつかのケースでは、センス増幅器は追加的にデジット線115の出力を供給電圧に動かし得る。その後、センスコンポーネント125は、メモリセル105に格納された状態がロジック「1」であるという判定に使用され得る、センス増幅器の出力および/またはデジット線115の電圧をラッチする。代替的に、デジット線115がリファレンス電圧よりも低い電圧を有する場合、センス増幅器の出力は負またはグラウンド電圧に動かされ得る。センスコンポーネント125は、メモリセル105に格納された状態がロジック「0」であるという判定に使用され得るセンス増幅器の出力をラッチする。検出されたメモリセル105の論理状態は、その後、列デコーダ130を通じて入力135として出力され得る。
メモリアレイ100は、任意のまたはほとんど任意の電圧をリファレンス電圧として使用することができ、センスコンポーネント125は、メモリセル105の論理状態を判定するために、デジット線115の電圧をリファレンス電圧と比較することができる。しかし、メモリセル105の選択に起因するデジット線115上の電圧の大きさは、格納された状態(すなわちロジック「1」またはロジック「0」)、強誘電体コンデンサの特性、および印加された読み出し電圧などを含む様々な要因に基づいて変動し得る。これらの変動のため、検知される電圧はリファレンス電圧と大きさが比較的近く成り得、検知マージン(すなわち、ロジック「1」またはロジック「0」を表すデジット線電圧とリファレンス電圧の間の「マージン」)が減少し得る。このことが、メモリセル105の状態を正確に読みだすために読み出し回路をより感受性でより複雑にし、さもないと、狭い検知マージンが読み出しエラーを増大させ得る。さらに、リファレンス電圧自体にエラーがあり得る。例として、供給電圧の変動、温度、リファレンス線として使用されるデジット線115の特性(例えば、長さ、線の太さなど)、メモリセル105の特性(例えば、寄生エレメント)などは、リファレンス線の電圧の大きさに影響を及ぼし(例えば増大もしくは減少させ)得る。リファレンス電圧が他のメモリセル105を用いて生成された場合、メモリセル105の強誘電体コンデンサの特性は、リファレンス線上に生成された結果の電圧にさらに影響を及ぼし得る。
0ではないリファレンスを用いることに関連する追加の問題は、デジット線115自体の充電(例えば、寄生回路エレメントは得られるリファレンス電圧に影響を及ぼし得る)、およびメモリセル105のプレートに印加される読み出し電圧のエラー(例えば、より高いプレート電圧は異なる論理状態から得られる増大された電圧に関連し得うる)を含み得る。すなわち、いくつかのケースでは、強誘電体コンデンサから抽出される電荷の量を増やし、センシングウィンドウ(例えば、ロジック「1」およびロジック「0」から得られる電圧の差)を増大するために、より高いプレート電圧がメモリセル105に印加され得る。しかし、より高いプレート電圧を印加することは、リファレンス電圧と比較して両方の論理状態対して得られる電圧を増大させ得る。従って、得られる電圧は生成されたリファレンス電圧の周りにセンタリングされていない可能性があり、検知マージンが減少する可能性がある。
ゼロボルト(0V)をリファレンスとして使用すること(例えば、リファレンス電圧がグラウンドもしくは事実上のグラウンドである検知スキーム)は、検知動作を簡略化できる。本明細書に記載されるように、0Vをリファレンスとして使用する検知スキームは、グラウンド・リファレンス・スキームと称される。グラウンド・リファレンスは、0ではないリファレンス電圧を用いる場合に比べて、同様のセンシングウィンドウ(例えば、ロジック「1」およびロジック「0」から得られる電圧の差)および/または検知マージンを用いて、より正確な結果を生成し得る。例えば、グラウンド・リファレンス・スキームでは、正のデジット線電圧は、ある論理状態に対応し得るし、負のデジット線電圧は異なる論理状態に対応し得る。デジット線電圧が正もしくは負であるかは、デジット線電圧がある0ではない電圧より上もしくは下であるかよりも簡単に確定できる。グラウンド・リファレンス・スキームは0ではないリファレンス電圧の生成に伴うエラーも減少させることができ、リファレンス電圧の生成のための追加的な回路を使用しなくてもよい。さらに、グラウンド・リファレンスを用いることは、メモリアレイごとにばらつく可能性のある初期の好ましいリファレンス電圧の選択に関連するテストを減少させることができる。
グラウンド・リファレンス・スキームを用いるために、異なる論理状態から得られるデジット線115の可能な読み出し電圧は、ロジック「1」およびロジック「0」に関連する電圧がグラウンドの周りにセンタリングされるように調整され得る。デジット線115の電圧の調整を実現し得る回路および関連する方法は、以下にさらに詳細に記載される。図4および図5を参照しながら記載するように、いくつかの実施例では、デジット線115の電圧を調整するために負の電圧が強誘電体セルのプレートに印加され得る。図6および図7を参照しながら記載したものを含む他の実施例では、デジット線115の電圧を調整するためにリファレンス回路が使用され得る。例えば、逆にもしくは補完的に、電圧は強誘電体セルのプレートおよびリファレンスコンデンサのプレートに印加され得る。
メモリセル105は、関連したワード線110およびデジット線115を活性化することにより、設定もしくは書き込みされ得る。前述のように、ワード線110の活性化は、対応する行のメモリセル105をそれらの個々のデジット線115に電気的に接続する。ワード線110が活性化されている間に関連するデジット線115を制御することにより、メモリセル105は書き込みされ得る。すなわち、ロジック値がメモリセル105に格納され得る。列デコーダ130は、例えば入力135などのメモリセル105に書き込まれるデータを受け付け得る。強誘電体コンデンサの場合、メモリセル105は強誘電体コンデンサにわたって電圧を印加することによって書き込まれる。この処理は以下で詳しく論じる。
いくつかのメモリ構造では、メモリセル105へのアクセスは格納された論理状態を劣化もしくは破壊し得、メモリセル105に元の論理状態を戻すために、再書き込み動作もしくはリフレッシュ動作が行われ得る。例えば、DRAMでは、検知動作の間にコンデンサは部分的もしくは完全に放電され得、格納された論理状態が壊れる。このため、検知動作の後に、論理状態は再書き込みされ得る。さらに、1つのワード線110を活性化することは、その行の全てのメモリセルの放電をもたらし得、その行のいくつかもしくは全てのメモリセル105が再書き込みされる必要があり得る。
DRAMを含むいくつかのメモリ構造では、外部電源によって定期的にリフレッシュされないと、時間とともにそれらに格納された状態を失い得る。例えば、充電されたコンデンサは時間とともにリーク電流により放電され得、その結果、格納された情報の喪失をもたらす。これらのいわゆる揮発性メモリ装置のリフレッシュレートは比較的高く成り得る。例えば、DRAMでは1秒間に10回のリフレッシュ動作であり得る。それは、著しい電力消費をもたらす。メモリアレイがますます大きくなるとの、より大きな電力消費は、特に、バッテリーなどの有限の電力源に頼る移動装置に対するメモリアレイの配備もしくは動作を抑制し得る(例えば、供給電力、熱生成、材料の制限など)。しかし、強誘電体メモリセルは他のメモリ構造に比べて改善された性能をもたらし得る利点を有することができる。例えば、強誘電体メモリセルは蓄積電荷の劣化の影響を受けにくい傾向があるので、強誘電体メモリセル105を用いたメモリアレイ100は、より少ない数のリフレッシュを必要としうるか、もしくはリフレッシュを必要とせず、このため、動作のためにより小さい電力が必要となり得る。
メモリコントローラ140は、例えば行デコーダ120、列デコーダ130、およびセンスコンポーネント125などの様々なコンポーネントを通じて、メモリセル105の動作(例えば、読み出し、書き込み、再書き込み、リフレッシュなど)を制御し得る。メモリコントローラ140は、所望のワード線110およびデジット線115を活性化するために、行アドレス信号および列アドレス信号を生成し得る。メモリコントローラ140は、メモリアレイ100の動作の間に使用される様々な電位をさらに生成し得るし、制御し得る。一般的に、本明細書で論じられる印加電圧の振幅、形状、もしくは継続時間は、調整され得るか、または、変更され得るし、メモリアレイ100に対する様々な動作で異なり得る。さらに、メモリアレイ100中の1つ、複数、もしくは全てのメモリセル105は、同時にアクセスされ得る。例えば、全てのメモリセル105もしくは一群のメモリセル105が1つの論理状態に設定されるリセット動作の間に、メモリアレイ100の複数もしくは全てのセルが同時にアクセスされ得る。
いくつかのケースでは、メモリコントローラ140はグラウンド・リファレンス・スキームの機構を実装するために使用され得る。例としてメモリコントローラ140は、メモリセル105中の強誘電体コンデンサのプレートに読み出し電圧を印加するために使用される増幅装置に入力を提供し得る。いくつかの実施例では、メモリコントローラ140は増幅装置に負の電圧を提供することができ、増幅装置は次に強誘電体コンデンサのプレートに負の電圧を印加することができる。他の実施例では、メモリコントローラ140は、メモリセルおよびリファレンスコンデンサを選択するために1つ以上の増幅装置に選択電圧を提供でき、その後、補完電圧(complementary voltage)を関連する強誘電体セルのプレートおよびリファレンスコンデンサのプレートに印加できる。
図2は、本開示の様々な実施形態に従ったグラウンド・リファレンス・スキームをサポートするメモリセルの回路200の例を説明する。回路200は、図1を参照しながら記述したメモリセル105、ワード線110、デジット線115、およびセンスコンポーネント125の例である強誘電体メモリセル105−a、ワード線110−a(アクセス線110−aとも称される)、デジット線115−a、およびセンスコンポーネント125−aを含む。メモリセル105−aは、コンデンサ205などのロジック格納コンポーネントを含み得る。コンデンサ205は容量的に結合された第1のプレートと第2のプレートを有し、第1のプレートはセルプレート230と称されることがあり、第2のプレートはセル底部215と称されることがある。いくつかの実施例では、メモリセル105−aの動作を変更することなくコンデンサの位置が反転され得る。すなわち、第1のプレートがセル底部215に対応し得るし、第2のプレートがセルプレート230に対応し得る。図2の例では、セルプレート230はプレート線210を介してアクセスされることができ、セル底部215はデジット線115−aを介してアクセスされることができる。さらに図2の例では、コンデンサ205の端子は絶縁強誘電体材料によって分離されている。前述のとおり、コンデンサ205を充電することもしくは放電すること(すなわち、コンデンサ205の強誘電体材料の分極化)により、様々な状態が格納され得る。コンデンサ205を分極化させるために必要な電荷の総量は、残留分極(PR)値と称されることがあり、コンデンサ205の全体の半分だけ充電される電圧を抗電圧(coercive voltage、VC)と記載することがある。
格納されたコンデンサ205の状態は、回路200に表わされている様々な素子の動作により、読み出しもしくは検知されることができる。コンデンサ205は、デジット線115−aと電子的に通信し得る。例えば、選択コンポーネント220が非活性化されているときに、コンデンサ205はデジット線115−aから分離されることができるし、選択コンポーネント220が強誘電体メモリセル105−aを選択するために活性化されているときに、コンデンサ205はデジット線115−aに接続されることができる。換言すると、メモリセル105−aは、コンデンサ205と電子的に通信する選択コンポーネント220を用いて選択され得る。ここで、強誘電体メモリセル105−aは選択コンポーネント220および強誘電体コンデンサ205を含む。いくつかのケースでは、選択コンポーネント220はトランジスタであり、その動作は、トランジスタの閾値の大きさよりも大きい電圧をトランジスタゲートに印加することによって制御される。ワード線110−aは選択コンポーネント220を活性化し得る。例えば、ワード線110−aに印加された電圧がトランジスタゲートに印加されることで、コンデンサ205をデジット線115−aに接続する。代替的な実施形態では、選択コンポーネント220がプレート線210とセルプレート230の間にあり、コンデンサ205がデジット線115−aと選択コンポーネント220の他の端子の間にあるように、選択コンポーネント220とコンデンサ205の位置が入れ替えられ得る。この実施形態では、選択コンポーネント220はコンデンサ205を通じてデジット線115−aと電子的に通信したままになり得る。この構成は読み出し動作および書込み動作の代替的なタイミングならびにバイアスに関連し得る。
コンデンサ205のプレート間の強誘電体材料のため、さらに詳しく以下で論じるように、コンデンサ205はデジット線115−aとの接続時に放電しないことがあり得る。あるスキームでは、読み出しの間に強誘電体コンデンサ205に格納されている状態を検知するためにプレート線210およびワード線110−aは外部電圧によりバイアスされ得る。いくつかのケースでは、プレート線210およびワード線110−aに外部電圧を印加する前にデジット線115−aは事実上のグラウンドから分離される。強誘電体メモリセル105−aの選択は、コンデンサ205にわたる電圧の差(例えば、プレート線210電圧からデジット線115−a電圧を引いた値)をもたらし得る。印加された電圧の差は、コンデンサ205の最初の状態(例えば、最初の状態がロジック「1」を格納したか、それともロジック「0」を格納したか)に依存し得るコンデンサ205に格納された電荷の変化を生じさせ得、コンデンサ205に結果として格納された電荷に基づいてデジット線115−aの電圧を誘導する。その後、メモリセル105−aに格納された論理状態を判定するために、デジット線115−aに誘導された電圧は、センスコンポーネント125−aによってリファレンス(例えば、リファレンス線225の電圧)と比較され得る。
具体的な検知スキームもしくは処理は、多くの形式をとり得る。一例では、デジット線115−aは固有キャパシタンスを有することができ、プレート210に電圧が印加されることに応じてコンデンサ205が充電もしくは放電しているときに、0ではない電圧を発現させ得る。固有キャパシタンスは、デジット線115−aの物理的性質(大きさを含む)によって決まり得る。デジット線115−aは多くのメモリセル105に接続し得るので、デジット線115−aは無視できないキャパシタンス(例えば、ピコファラッド(pF)のオーダー)となる長さを有し得る。デジット線115−aの後続の電圧は、コンデンサ205の最初の論理状態に依存する可能性があり、センスコンポーネント125−aはこの電圧をリファレンスコンポーネントによって生成されたリファレンス電圧225と比較し得る。回路200は、読み出し動作中に可能なデジット線115電圧が0Vに対してセンタリングされるように動作し得る。すなわち、プレート線210に負の電圧が印加されるか、読み出し動作中にデジット線115の電圧がグラウンドと比較されることができるようにリファレンス回路(図示せず)が効果的にデジット線115の電圧を下げるために使用され得る。
いくつかの実施例では、リファレンス線225は、グラウンドにされていてもよい使用されていないデジット線である。例えば、プレート線210に電圧が印加されてもよく、コンデンサ底部215の電圧は格納された電荷に関連して変化し得る。コンデンサ底部215での電圧はセンスコンポーネント125−aでのリファレンス電圧と比較され得、リファレンス電圧との比較は印加電圧からもたらされるコンデンサ205の電荷の変化を示し得るし、従って、メモリセル105−aに格納されている論理状態を示し得る。リファレンス電圧は0V(すなわち、グラウンドもしくは事実上のグラウンド)であり得る。コンデンサ205中の電荷および電圧の関係は、図3を参照しながらさらに詳しく記載する。
メモリセル105−aに書き込むために、コンデンサ205にわたって電圧が印加され得る。様々な方法が使用され得る。1つの例では、選択コンポーネント220は、コンデンサ205をデジット線115−aに電気的に接続するためにワード線110−aを通じて活性化され得る。プレート線210を用いてセルプレート230の電圧を制御すること、およびデジット線115−aを用いてセル底部215の電圧を制御することにより、電圧はコンデンサ205にわたって印加され得る。ロジック「0」を書き込むためには、プレート210はハイをとり得る(すなわち、正の電圧が印加され得る)し、セル底部215はローをとり得る(例えば、デジット線115−aを用いて事実上のグラウンドにされる)。ロジック「1」を書き込むためには逆の処理が行われる。すなわち、セルプレート230がローをとり得、セル底部215がハイにとり得る。コンデンサ205の読み出しおよび書き込み動作は、強誘電体装置に関連する非線形特性から構成され得る。
図3は、本開示の様々な実施形態に従ったグラウンド・リファレンス・スキームをサポートするメモリセルについて、このような非線形特性の例をヒステリシス曲線300−aおよび300−bとともに説明する。ヒステリシス曲線300−aおよび300−bは、それぞれ、強誘電体メモリセルへの書き込み処理と読み出し処理の例を説明する。ヒステリシス曲線300は、強誘電体コンデンサ(例えば、図2のコンデンサ205)に格納された電荷Qを電圧Vの関数として描写している。
強誘電体材料は、自然発生する電気分極(すなわち、電界がなくても0ではない電気分極を維持する)によって特徴付けられる。強誘電体材料の例は、チタン酸バリウム(BaTiO3)、チタン酸鉛(PbTiO3)、チタン酸ジルコン酸鉛(PZT)、およびタンタル酸ストロンチウム・ビスマス(SBT)を含む。本明細書に記載する強誘電体コンデンサは、これらの強誘電体材料もしくは他の強誘電体材料を含み得る。強誘電体コンデンサ中の電気分極は、強誘電体材料の表面の正味荷電をもたらし、コンデンサの端子を通じて反対の電荷を引き付ける。このため、電荷が強誘電体材料とコンデンサの端子の間の界面に格納される。比較的長時間にわたって(たとえ無期限にでも)外部から印加される電界がなくても電気分極が維持され得るため、例えばDRAMアレイで使用されているコンデンサと比べて、電荷のリークは著しく削減される。このことは、いくつかのDRAM構造について前述したようなリフレッシュ動作を行う必要を小さくする。
ヒステリシス曲線300はコンデンサの1つの端子の視点から理解され得る。例として、強誘電体が負の分極を有する場合、正の電荷が端子に蓄積される。同様に、強誘電体が正の分極を有する場合、負の電荷が端子に蓄積される。さらに、ヒステリシス曲線300中の電圧はコンデンサにわたっての電圧の差と方向を表わしていることも理解されるべきである。例えば、問題になっている端子に正の電圧を印加し、第2の端子をグラウンドに維持することによって、正の電圧が印加され得る。問題になっている端子をグラウンドに維持し、第2の端子に正の電圧を印加すること(すなわち、問題になっている端子を負に分極させるように正の電圧が印加され得る)によって、負の電圧が印加され得る。同様に、2つの正の電圧、2つの負の電圧、もしくは正の電圧と負の電圧の任意の組み合わせが、ヒステリシス曲線300中に示す電圧の差を生成するために、適切なコンデンサ端子に印加され得る。
ヒステリシス曲線300−aに描写したように、強誘電体材料は電圧の差が0の状態で正の分極もしくは負の分極を維持できるので、2つの可能な荷電状態(荷電状態305および荷電状態310)をもたらす。図3の例によると、荷電状態305はロジック「0」を表わし、荷電状態310はロジック「1」を表わす。いくつかの実施例では、メモリセルの動作のための他のスキームを適用するために、個々の荷電状態のロジック値は反対であっても良い。
ロジック「0」もしくはロジック「1」は、電圧を印加することにより、強誘電体材料の電気分極(その結果として、コンデンサの端子の電荷)を制御することによって、メモリセルに書き込まれ得る。例えば、コンデンサにわたって正味の正電圧315を印加すると、荷電状態305−aに達するまで電荷の蓄積が起こる。電圧315を除去すると、荷電状態305−aは0電位での荷電状態305に達するまでパス320をたどる。同様に、荷電状態310−aをもたらす正味の負電圧325を印加することにより、荷電状態310は書き込まれる。負電圧325を除去した後で、荷電状態310−aは0電位での荷電状態310に達するまでパス330をたどる。
強誘電体コンデンサの格納された状態を読み出しもしくは検知するために、コンデンサにわたって電圧が印加される。それに応じて、格納された電荷が変化し、変化の度合いは初期の荷電状態に依存する。すなわち、コンデンサの格納された電荷の変化の度合いは、荷電状態305−bが最初に格納されていたか、荷電状態310−bが最初に格納されていたかによって変化する。例えば、ヒステリシス曲線300−bは、2つの可能な格納される荷電状態(荷電状態305−bおよび荷電状態310−b)を図示する。正味の電圧335がコンデンサのセルプレート(例えば、図2を参照するセルプレート230)に印加され得る。正の電荷として描写されているが、電圧335は負であっても良い。電圧335に応答して、荷電状態305−bはパス340をたどり得る。同様に、最初に荷電状態310−bが格納されていた場合、パス345をたどる。荷電状態305−cおよび荷電状態310−cの最終位置(final position)は、特定の検知動作および回路を含む多数の要因によって決まる。
いくつかのケースでは、最終電荷はメモリセルのデジット線の固有キャパシタンスに依存し得る。例えば、コンデンサが電気的にデジット線に接続されて電圧335が印加される場合、デジット線の電圧はその固有キャパシタンスに起因して上がる可能性があり、センスコンポーネントで測定される電圧はデジット線のもたらされる電圧に依存し得る。ヒステリシス曲線300―b上の最終荷電状態305−cおよび310−cの最終位置は、従って、デジット線のキャパシタンスに依存し得、ロードライン分析によって判定され得る。すなわち、荷電状態305−cおよび310−cはデジット線のキャパシタンスに関して定義され得る。その結果、コンデンサの電圧(電圧350または電圧355)は、異なり得るし、コンデンサの初期状態によって左右され得る。
セルプレートに印加された電圧(例えば、電圧355)とコンデンサにわたる電圧(例えば、電圧350および電圧355)の差をリファレンス電圧と比較することにより、コンデンサの初期状態が判定され得る。図2を参照することによって理解されるように、デジット線の電圧は、プレート線210に印加された電圧と結果としてコンデンサ205にわたる電圧の差として表され得る。上で論じたように、デジット線の電圧はコンデンサに格納された電荷の変化に少なくとも部分的に基づき、電荷の変化はコンデンサにわたって印加された電圧の大きさに関連する。いくつかの実施例では、リファレンス電圧は、電圧350と電圧355から得られるデジット線電圧の平均値であり、比較すると、検知されるデジット線電圧は、リファレンス電圧よりも高いもしくは低いと判定され得る。その後、比較に基づいて、強誘電体セルの値(すなわちロジック「0」もしくはロジック「1」)が判定され得る。
しかし、前に論じたように、デジット線およびリファレンス電圧は少なくとも部分的にセル特性(例えば、経年(age))、環境因子(例えば、温度)、印加電圧などに基づいて変動し得る。ある状況では、デジット線電圧の平均をリファレンス電圧として用いることが検知マージンを減少させ得る。例として、2つの論理状態からもたらされるデジット線電圧の変動は、デジット線電圧の平均を増大させる可能性があり、リファレンス電圧は1つのデジット線電圧の方に偏る可能性がある。0ではないリファレンス電圧(例えば、デジット線電圧の平均)の代わりにグラウンド・リファレンスを使用することは、リファレンス電圧に関連するエラーを削減でき、リファレンス電圧の生成を簡略化でき、さらに、検知動作に関する複雑性を削減できる。
上で論じたように、強誘電体コンデンサを用いないメモリセルの読み出しは、格納された論理状態を劣化もしくは破壊し得る。しかし、強誘電体メモリセル105は読み出し動作の後に最初の論理状態を保持し得る。例えば、荷電状態305−bが格納されていて読み出し動作が行われた場合、荷電状態は荷電状態305−cまでパス340をたどり、電圧335が除去された後に例えばパス340を逆方向にたどることによって、荷電状態は最初の荷電状態305−bに戻り得る。
図4は、本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームをサポートする回路400の例を説明する。回路400は、図1および図2を参照しながら記述したメモリセル105、ワード線110、デジット線115、およびセンスコンポーネント125の各々の例であるメモリセル105−b、ワード線110−b(アクセス線110−bとも称される)、デジット線115−b、およびセンスコンポーネント125−bを含む。回路400は、図2を参照しながら記述したプレート線210およびリファレンス線225の各々の例であるプレート線210−aおよびリファレンス線225−aも含む。回路400は、電圧源405、電圧源410、およびスイッチングコンポーネント420も含む。
デジット線115−bおよびリファレンス線225−aは、それぞれ、固有静電容量415−aおよび415−bを有し得る。固有静電容量415−aおよび415−bは電気装置でなくても良い。すなわち、2端子コンデンサでなくても良い。その代わりに、固有静電容量415−aおよび415−bは、デジット線115−bおよびリファレンス線225−aの、大きさを含む物理特性に依存し得る。いくつかのケースでは、リファレンス線225−aは使用されていないもしくは活性化されていないデジット線である。描画されていないが、いくつかの実施例では、デジット線115−bはスイッチングコンポーネントを介して事実上のグラウンドに接続される。事実上のグラウンドはアースグラウンドと比較すると0ボルトとは異なる(例えば、より大きい、またはより小さい)電圧に浮動し得るが、事実上のグラウンドは回路400の共通リファレンスとして動作し得、グラウンドもしくは0Vとして振る舞い得る。
リファレンス線225−aは、センスコンポーネント125−bによって、デジット線115−bとの比較のためのリファレンスとして使用され得る。いくつかの例では、リファレンス線225−aは、デジット線115−bの電圧との比較のためのグラウンド・リファレンスを提供するために、事実上のグラウンドに接続される。リファレンス線225−aは、トランジスタ(例えば、p型電界効果トランジスタ(FET))として実装され得るスイッチングコンポーネント420を通じて事実上のグラウンドから分離され得る。他のケースでは、リファレンス線225−aは、直接、事実上のグラウンドに接続される。
描画したように、メモリセル105−bはデジット線115−bと電子的に通信している。図2を参照しながら記載したように、メモリセル105−bは、ワード線110−bを介して強誘電体コンデンサと電子的に通信する選択コンポーネントを用いて選択され得る。選択コンポーネントの活性化は、強誘電体コンデンサをデジット線115−bに接続し得る。
プレート線210−aは強誘電体コンデンサ(例えば、強誘電体コンデンサのプレート)と電子的に通信し得る。メモリセル105−bを読み出すために、メモリセル105−bの強誘電体コンデンサのプレート線210−aに電圧が印加され得る。ワード線110−bへの電圧の印加と組み合わせたプレート線210−aへの正の電圧の印加は、強誘電体コンデンサがデジット線115−bを充電することをもたらす。正の電圧を印加した後で、デジット線115−bの電圧を調整するためにプレート線210−aに負の電圧が印加されることがある。いくつかのケースでは、正の電圧の印加に応答してデジット線115−bの電圧が閾値に達したと判定された後に、負の電圧が印加される。強誘電体コンデンサ中に格納された論理状態「0」からもたらされた電圧、および事実上のグラウンドの周りにセンタリングされる論理状態「1」からもたらされた電圧を、事実上のグラウンドの周りに調整するために、負の電圧は選択され得る。例として、強誘電体メモリアレイからの強誘電体メモリセルは、平均ロジック「1」電圧および平均ロジック「0」電圧を判定するために(例えば、様々なプレート電圧、温度などを適用することにより)テストされ、負の電圧は適切に選択され得る。他のケースでは、強誘電体メモリアレイ用に開発された数学モデルに基づいて、もしくは確立されたテスト結果に基づいて、負の電圧が選択され得る。いくつかのケースでは、外部電圧源、増幅器、ラインドライバなどを介して、電圧がプレート線210−aおよびワード線110−aに印加され得る。
メモリセル105−bに格納された状態を判定するために、センスコンポーネント125−bが使用され得る。いくつかのケースでは、センスコンポーネント125−bはセンス増幅器であり得るか、またはセンス増幅器を含み得る。センスコンポーネント125−bは、電圧源405および電圧源410によって動作されることができる。いくつかの例では、電圧源405は正の供給電圧であり、一方、電圧源410は負の供給電圧または事実上のグラウンドである。センスコンポーネント125―bは、デジット線115−bの電圧およびリファレンス線225−aの電圧に少なくとも部分的に基づいて、強誘電体メモリセル105−bのロジック値を判定するために使用され得る。センスコンポーネント125−bは、コントローラによって活性化もしくは不活性化され得る。いくつかのケースでは、デジット線115−bの電圧とリファレンス線225−aの電圧の間の比較をするために、センスコンポーネント125−bは、活性化されるかもしくは「点火(fired)」される。センスコンポーネント125−bは、センス増幅器の出力を電圧源405または電圧源410から供給される電圧にラッチできる。例えば、デジット線115−bの電圧がリファレンス線225−aの電圧よりも大きい場合、センスコンポーネント125−bは、センス増幅器の出力を電圧源405から供給される正の電圧にラッチできる。
図5は、本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームのタイミング図500の例を説明する。タイミング図500は、電圧を軸505上に、時間を軸510上に表わす。従って、様々なコンポーネントの電圧が時間の関数としてタイミング図500上に表わされ得る。例えば、タイミング図500は、ワード線電圧515、プレート電圧520、ならびに、デジット線電圧530−aおよび530−bを含む。タイミング図500は、読み出し電圧535、電圧閾値540、リファレンス電圧545およびタイミング閾値550も含む。タイミング図500は図4を参照しながら記載した回路400の動作の例を描写する。図5は、先行の図のコンポーネントを参照しながら以下に記載される。0に近づく電圧は個々の表現において軸510からオフセットされ得る。いくつかのケースでは、これらの電圧は0ボルトと同じ可能性があり、また、実質上0ボルトと同じ可能性がある。
図4で論じたように、プレート線210−aに電圧が印加され得る。いくつかの例では、読み出し電圧(すなわち、強誘電体コンデンサの状態の読み出しに使用される電圧)がプレート線210−aに印加される可能性があり、その強誘電体コンデンサがバイアスされる。強誘電体コンデンサのプレートで測定されるプレート電圧520は、読み出し電圧の印加と共に上昇し得る。読み出し電圧の印加の後、メモリセル105−bは他の電圧のワード線110−bへの印加によりアクセスされ得る。メモリセル105−aの選択コンポーネントのゲートで測定され得るワード線電圧515は、ワード線110−bへの電圧の印加と共に上昇し得る。ワード線電圧515が上昇すると共に、選択コンポーネントはメモリセル105−bのバイアスされた強誘電体コンデンサとデジット線115−bの間の導電性パスを提供し得る。従って、強誘電体コンデンサがデジット線115−bに放電するにつれて、デジット線電圧530が上昇し得る。デジット線電圧530は読み出し動作が開始する前は事実上のグラウンドにされていても良い。一例では、トランジスタ等のスイッチングコンポーネントがデジット線115−cをグラウンドに接続するために使用され得る。
ワード線110−bを選択すると、メモリセル105−bの強誘電体コンデンサのセル底部(例えば、図2を参照しながら記載したセル底部215)の電圧と固有静電容量415−aにわたる電圧が等しくなるまで、メモリセル105−bの強誘電体コンデンサは電荷を固有静電容量415−aと共有する。デジット線電圧530は格納された状態に基づいて2つの電圧の一方まで上昇し得る。しかし、上で論じたように、これらの2つの電圧はメモリセル105−bの特性、温度などによって変動し得る。ロジック「1」が強誘電体コンデンサに格納されている場合、デジット線電圧530−aがもたらされ得るし、ロジック「0」が強誘電体コンデンサに格納されている場合、デジット線電圧530−bがもたらされ得る。デジット線電圧530−aは強誘電体セルにわたるより小さな電圧の低下と関連し得、従って、図3を参照しながら記載したように、デジット線電圧530−bと比較した場合により高いデジット線電圧と関連し得る。
図5に記載した例に従って、デジット線電圧530が電圧閾値もしくはタイミング閾値550または両方に達した後、負の電圧がプレート線210−aに印加され、プレート電圧520を負に動かす。いくつかのケースでは、負の電圧は所定の継続時間(例えばタイミング閾値550を超える継続時間)にわたって正の電圧が印加されたと判定した後で印加され得る。強誘電体コンデンサの特性、デジット線の特性、強誘電体メモリセルの読み出しもしくは書き込みに伴うタイミング、またはこれらの任意の組み合わせに少なくとも部分的に基づいて、所定の継続時間が決定され得る。他のケースでは、負の電圧はデジット線が閾値に達したと判定されることに基づいて印加され得る。あるいは、いくつかのケースでは、負の電圧はデジット線電圧530が安定化した(例えば、デジット線電圧の変化の割合が閾値に達した)という判定に基づいて印加される。例えば、変化の割合が閾値(例えば、10mV/ns)よりも低いと判定され得る。他の実施例では、デジット線電圧530がデジット線電圧530−aもしくは530−bのいずれかの予測した安定化電圧パーセント幅(例えば5%以内)に入っているという判定に基づいて、負の電圧が印加される。いくつかのケースでは、予測された安定化電圧は、実験データ、予測モデルなどを用いて決定され得る。
プレート電圧520が負の電圧に遷移するので、デジット線電圧530は電荷を強誘電体コンデンサに戻すことができ、デジット線電圧530も減少し得る。デジット線電圧530の減少は、印加する負の大きさに依存し得る。いくつかのケースでは、デジット線電圧530−aもしくは530−bでもたらされる減少に少なくとも部分的に基づいて、負の電圧の大きさが選択される。いくつかの例では、デジット線電圧530−aおよび530−b(すなわち、メモリセルの選択によってもたらされる可能なデジット線電圧)を、事実上のグラウンド(例えば、タイミング図500に示すような0V)であるリファレンス電圧545の周りにセンタリングするために負の電圧が選択される。いくつかのケースでは、リファレンス電圧545は、スイッチングコンポーネント420を介してリファレンス線225−aを事実上のグラウンドに接続することにより生成され得る。負の電圧の印加によりもたらされたデジット線電圧530が安定化した後で、センスコンポーネント125は時刻555に点火(fire)される。
センスコンポーネント125−bは、デジット線電圧530をリファレンス電圧545と比較し得、それ故、センスコンポーネント125−bの出力は適切にラッチされ得る。例えば、強誘電体コンデンサによってロジック値「1」が格納される場合、センスコンポーネント125−bはデジット線電圧530−aをリファレンス電圧545と比較でき、デジット線電圧530−aがリファレンス電圧545よりも高いと判定できる。従って、センスコンポーネント125−bの出力は正の供給電圧にされ得るし、ラッチされ得る。この例では、センスコンポーネント125−bが正の供給電圧を出力するとき、デジット線115−bも供給電圧に動かされる。
図6は、本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームをサポートする回路600の例を説明する。回路600は、図1、図2、図4および図5を参照しながら記述したメモリセル105、ワード線110、デジット線115、およびセンスコンポーネント125の各々の例であり得る、メモリセル105−c、ワード線110−c(アクセス線110−cとも称される)、デジット線115−c、およびセンスコンポーネント125−cを含む。回路600は、図2および図4を参照しながら記述したプレート線210およびリファレンス線225の各々の例であり得る、プレート線210−bおよびリファレンス線225−bも含み得る。さらに、回路600は、図4を参照しながら記述した電圧源405、電圧源410、および固有静電容量415、ならびにスイッチングコンポーネント420の例であり得る、電圧源405−a、電圧源410−a、固有静電容量415−cおよび415−d、ならびにスイッチングコンポーネント420−aおよび420−bも含む。回路600は、デジット線115−cと電子的に通信可能で、リファレンスコンデンサ615、選択コンポーネント610、選択線620、およびリファレンスプレート線625を含み得るリファレンス回路605も含んでも良い。
選択コンポーネント610はデジット線115−cおよびリファレンスコンデンサ615を接続するために使用され得る。リファレンスコンデンサ615は、誘電コンデンサ、セラミックコンデンサ、電解コンデンサ、もしくは強誘電体コンデンサとして実装され得る。いくつかのケースでは、選択コンポーネント610はp型FETなどのトランジスタであり得る。選択線620は選択コンポーネント610と電子的に通信可能であり、選択コンポーネント610の活性化に使用される。例えば、リファレンスコンデンサ615は選択線620(強誘電体コンデンサの場合、ワード線として実装され得る)に電圧を印加することによってアクセスされ得る。ロジック「0」およびロジック「1」からもたらされるデジット線115−cの電圧がグラウンド・リファレンスの周りにセンタリングされるように、リファレンスコンデンサ615のサイズが選択され得る。一例では、コンデンサのサイズは、おおよそ80フェムトファラッド(fF)になるように選択される。いくつかのケースでは、リファレンスコンデンサ615のサイズは、ロジック「0」を格納している強誘電体コンデンサに関連する静電容量、およびロジック「1」を格納している強誘電体コンデンサに関連する静電容量の平均になるように選択され得る。他の実施例では、強誘電体コンデンサが使用されている場合、強誘電体コンデンサのサイズはメモリセル105−cの強誘電体コンデンサのサイズよりも大きくなるように選択され得る。いくつかの例では、ロジック「0」を格納している第1の強誘電体コンデンサおよびロジック「0」を格納している第2の強誘電体コンデンサを用いて、リファレンスコンデンサが実装され得る。
リファレンスプレート線625は、リファレンスコンデンサ615およびデジット線115−cと電子的に通信できる。初めに、正の電圧がリファレンスプレート線625に印加されることができ、さらに、メモリセル105−cの強誘電体コンデンサにバイアスをかけるためと、リファレンスコンデンサ615にバイアスをかけるために、0電圧がプレート線210−bに印加されることができる。いくつかのケースでは、リファレンスコンデンサ615の充電を可能にするために、リファレンスコンデンサ615の別の側はスイッチングコンポーネント420−bを介してグラウンド・リファレンスに維持され得る。続いて、メモリセル105−cおよびリファレンス回路605にアクセスするために、選択電圧がワード線110−cおよび選択線620に印加され得る。選択電圧のワード線110−cおよび選択線620への印加は、メモリセル105−cの強誘電体コンデンサおよびリファレンスコンデンサ615をそれぞれデジット線115−cに接続できる。いくつかのケースでは、デジット線115−cは、選択電圧が印加された後の継続時間にわたって事実上のグラウンドに接続されたままであっても良く、その後、グラウンドから分離されても良い。後の時点で、0電圧がリファレンスプレート線625に印加されても良く、正の電圧がプレート線210−bに印加されても良い。いくつかのケースでは、プレート線210−bに印加される正の電圧の大きさは、前にリファレンスコンデンサ615に印加された正の電圧の大きさと異なっていても良い。
逆のもしくは補完的な電圧を印加する(すなわち、0電圧をリファレンスプレート線625に印加し、正の電圧をプレート線210−bに印加する)ことは、リファレンスコンデンサ615が電荷をデジット線115−cから引き出す間に、強誘電体コンデンサをデジット線115−cに放電させることができる。デジット線115−c上で電荷が増大されると、デジット線115−cの電圧が増大し得る。そして、電荷がデジット線115−cから引き出されるとデジット線115−cの電圧が減少し得る。これらの補完的機能はロジック「1」およびロジック「0」の電圧(すなわち、メモリセル105−cの選択によってもたらされるデジット線115−cの可能な電圧)を、0ボルトの周りにセンタリングするために使用され得る。メモリセル105−cに格納されているロジック値を判定するために、デジット線115−cの電圧はリファレンス線225−bの電圧と比較されることができる。いくつかのケースでは、上で論じたように、リファレンス線225−bの電圧は事実上のグラウンドであり得る。いくつかのケースでは、外部電圧源、増幅器、またはラインドライバなどを介して、プレート線210−b、ワード線110−b、選択線620、およびリファレンスプレート線625に電圧が印加され得る。
図7は、本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームをサポートするタイミング図700の例を説明する。タイミング図700は、軸505−a上に電圧、軸510−a上に時間を表わす。様々なコンポーネントの電圧が時間の関数としてタイミング図700上に表わされ得る。例えば、タイミング図700は、図5を参照しながら記述したワード線電圧515、プレート電圧520、デジット線電圧530の各々の例であり得る、ワード線電圧515−a、プレート電圧520−a、並びにデジット線電圧530−cおよび530−dを含む。タイミング図700は、図5を参照しながら記述した読み出し電圧535およびリファレンス電圧545の例であり得る、読み出し電圧535−aおよびリファレンス電圧545−aも含み得る。タイミング図700は図6を参照しながら記載した回路600の動作からもたらされ得る。図7は、先行の図のコンポーネントを参照しながら以下に記載される。0に近づく電圧は表現を簡略化するために軸510からオフセットされ得る。いくつかのケースでは、これらの電圧は0ボルトと同じ可能性があり、また、実質上0ボルトと同じ可能性がある。
図6で論じたように、プレート線210−bにプレート電圧520−aが印加され、リファレンスコンデンサの他の側が事実上のグラウンドに保たれ得る間に、リファレンスコンデンサ615を充電するために、リファレンスプレート電圧710がリファレンスプレート線625に印加されることができる。いくつかのケースでは、印加される電圧の大きさは、読み出し動作に関連する電圧であり得る。その後、リファレンスコンデンサ615とデジット線115−cの間に選択コンポーネント610を介した導電性パスを生成するために、選択電圧705が選択線620に印加され得る。選択電圧705の印加と実質的に同時に、メモリセル105−cの強誘電体コンデンサとデジット線115−cの間に導電性パスを生成するために、ワード線電圧515−aがワード線110−cに印加され得る。いくつかのケースでは、メモリセル105−cおよびリファレンス回路605の両方の強誘電体コンデンサおよびリファレンスコンデンサにアクセスするために同じ電圧が使用されるが、他のケースでは異なる電圧が使用される。いくつかのケースでは、選択電圧705およびワード線電圧515−aが印加される前と印加された後で、デジット線電圧530はスイッチングコンポーネント420−aを介してグラウンドに維持され得る。
リファレンスプレート電圧710およびプレート電圧520−aは、その後、逆向き(例えば、電圧が補完的な方向に移動し得る)にリファレンスプレート線625およびプレート線210−bに印加され得る。従って、リファレンスプレート電圧710は減少し得るし、プレート電圧520−aは増大し得る。すなわち、リファレンスプレート線625に印加される電圧は0ボルトになるように除去され、そして、実質的に同時に、電圧(例えば読み出し電圧)がプレート線210−bに印加され得る。実質的に同時に電圧を印加することは、電圧を同時またはほとんど同時に印加することを意味する。実質的に同時に電圧を印加することは、ある期間中に1つの電圧を印加して2つ目の電圧を印加することも意味している(例えば、第1の電圧の印加から0.5ナノ秒(ns)以内に第2の電圧が印加される)。例として、リファレンスプレート電圧710の減少はプレート電圧520−aの増加と重なり得る。あるケースでは、ワード線110−cとリファレンスプレート線625への電圧の印加の間の期間は、メモリアレイの特性(例えば、伝播遅延)のため増大する。いくつかのケースでは、リファレンスプレート電圧710およびプレート電圧520−aの増加と減少は重複しておらず、複数の電圧の印加の間の期間は3ns規模であり得る。描画したように、プレート電圧520−aの増加はメモリセル105−cの強誘電体コンデンサをデジット線115−cに放電させる。一方、リファレンスプレート電圧710の減少はデジット線115−cから電荷を引き抜き得る。
デジット線115−cに電荷を提供することは、デジット線電圧530を上昇させ得、電荷を除去することはデジット線電圧530を低くし得る。デジット線115−cから除去される電荷の量は、リファレンスプレート電圧710の変化の割合、リファレンスコンデンサ615のサイズ、リファレンスコンデンサ615に現在格納されている電荷、リファレンスプレート電圧710の大きさ、もしくはこれらの任意の組み合わせに関連し得る。いくつかのケースでは、もたらされるリファレンスプレート電圧710、およびリファレンスコンデンサ615のサイズは、デジット線電圧530−cおよび530−dを事実上のグラウンドの周辺にセンタリングするために選択される。センスコンポーネント125−cは、デジット線電圧530をリファレンス電圧545−aと比較するために時刻555−aに点火(fired)され得る。検知されたデジット線電圧530がハイ(例えば、デジット線電圧530−c)であり、リファレンス電圧545−aと比較される場合、その後、センスコンポーネント125−cの出力およびデジット線電圧530−cは電圧源405−aによって供給される電圧まで上昇し得る。さもなければ、検知されたデジット線電圧530がロー(例えば、デジット線電圧530−d)であり、リファレンスと比較される場合、その後、センスコンポーネント125−cの出力およびデジット線電圧は電圧源410−aによって供給される電圧まで上昇し得る。センスコンポーネント125−cの出力はラッチされ得、メモリセル105−cに関連した格納された状態を判定するために使用される。
図8は、本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームをサポートするメモリアレイ100−aのブロック図800を示す。メモリアレイ100−aは、図1および図2を参照しながら記載したメモリコントローラ140とメモリセル105の例であり得るメモリコントローラ140−aとメモリセル105−aを含み得る。メモリコントローラ140−aは、バイアスコンポーネント810、タイミングコンポーネント815、およびデジット線(DL)電圧調整コンポーネント830を含み得るし、図1〜図7に記載したようにメモリアレイ100−aを動作させることができる。
メモリコントローラ140−aは、ワード線110−d(アクセス線110−dとも称される)、デジット線115−d、センスコンポーネント125−d、プレート線210−c、およびリファレンス回路605−a、およびメモリセル105−d(図1、図2、図4もしくは図6を参照しながら記載したワード線110、デジット線115、センスコンポーネント125、プレート線210、リファレンス回路605、およびメモリセルの例であり得る)と電子的に通信し得る。メモリアレイ100−aは、リファレンスコンポーネント820、ラッチ825、およびコントロール線835も含み得る。メモリアレイ100−aのコンポーネントは、互いに電子的に通信しうるし、図1〜図7に記載した機能を実行し得る。いくつかのケースでは、リファレンスコンポーネント820、センスコンポーネント125−a、およびラッチ825は、メモリコントローラ140−aのコンポーネントであり得る。
メモリコントローラ140−aは、ワード線110−d、プレート線210−a、もしくはデジット線115−dを、これらの様々なノードに電圧を印加することにより活性化するように構成され得る。いくつかのケースでは、メモリコントローラ140−aは、バイアスコンポーネント810を用いて動作することができる。例えば、バイアスコンポーネント810は、前述のようにメモリセル105−dの読み出しもしくは書き込みを行うようにメモリセル105−dを操作するための電圧を印加するように構成され得る。いくつかのケースでは、メモリコントローラ140−aは、図1を参照しながら記載した行デコーダ、列デコーダ、もしくは両方を含み得る。このことは、メモリコントローラ140−aが1つ以上のメモリセル105にアクセスできるようにする。バイアスコンポーネント810はセンスコンポーネント125−aのためのリファレンス信号を生成するために、リファレンスコンポーネント820に電圧を提供することもできる。さらに、バイアスコンポーネント810は、センスコンポーネント125−aの動作のための電圧を提供することもできる。
いくつかのケースではメモリコントローラ140−aは、タイミングコンポーネント815を用いて動作し得る。例えば、タイミングコンポーネント815は、本明細書で記論じた読み出しおよび書き込みなどのメモリ機能を実行するためのスイッチングならびに電圧の印加のタイミングを含む、様々なワード線選択もしくはプレートバイアスのタイミングを制御し得る。いくつかのケースでは、タイミングコンポーネント815はバイアスコンポーネント810の動作を制御し得る。いくつかのケースでは、タイミングコンポーネント815は、読み出し動作のためにメモリセル105−dを選択するため、およびリファレンス回路605−aを動作させるために使用され得る。
リファレンスコンポーネント820はセンスコンポーネント125−aのためのリファレンス信号を生成する様々なコンポーネントを含み得る。リファレンスコンポーネント820は、リファレンス信号を生成するように特に構成された回路を含み得る。いくつかの例では、リファレンスコンポーネント820は、他のメモリセル105であり得る。いくつかの例では、リファレンスコンポーネント820は、図3を参照しながら記載したように、2つの検知電圧(sense voltage)の間の電圧を出力するように構成され得る。あるいは、リファレンスコンポーネント820は事実上のグラウンドを出力するように設計され得る。センスコンポーネント125−aは、メモリセル105−dからの(デジット線115−dを介した)信号を、リファレンスコンポーネント820からのリファレンス信号と比較できる。論理状態を判定すると、センスコンポーネント125−aは、その後、出力をラッチ825に格納でき、それはメモリアレイ100−aが部品であるメモリ装置を用いる電子装置の動作に従って使用され得る。
いくつかのケースでは、メモリコントローラ140−aはコントロール線835を介してデジット線115−dの電圧を調整し得る。例えば、DL電圧調整コンポーネント830は、グラウンド・リファレンスが使用されるようにデジット線115−dの電圧を調整するために使用され得る。いくつかのケースでは、DL電圧調整コンポーネント830は最初の論理状態「1」もしくは「0」から得られるデジット線電圧をセンタリングするために使用され得る。例えば、DL電圧調整コンポーネント830は、バイアスコンポーネント810およびタイミングコンポーネント815と共に、正の電圧をプレート線210−cに印加し、デジット線115−dの電圧が閾値に達しているかを判定し、そして、デジット線115−dの電圧が閾値に達した後にプレート線210−cに負の電圧を印加するために使用され得る。ある例では、メモリコントローラ140−aはコントロール線835を用いてプレート線210−cにバイアスをかけることができる。
例えば、バイアスコンポーネント810は、メモリセル105−dの強誘電体コンデンサを第1の電圧源(例えば、正の電圧源)もしくは第2の電圧源(例えば負の電圧源)、または両方に接続できる。タイミングコンポーネント815および/またはDL電圧調整コンポーネント830は、デジット線115−dの電圧が正の電圧の印加に応じて閾値に達したと判定するために使用され得る。いくつかのケースでは、デジット線115−dの電圧が閾値に達したと判定することは、正の電圧が所定の継続時間にわたって印加されていると判定すること、デジット線の電圧が閾値電圧に達していると判定すること、デジット線の電圧の変化の割合が閾値に達したと判定すること、またはそれらの任意の組み合わせに、少なくとも部分的に基づき得る。メモリコントローラ140−aは、負の電圧が印加された後で、センスコンポーネント125−aにデジット線115−dの電圧をグラウンド・リファレンスと比較させるために使用され得る。いくつかのケースでは、デジット線電圧のグラウンド・リファレンスとの比較に少なくとも部分的に基づいて、強誘電体メモリセルのロジック値を決定するために、メモリコントローラ140−aはセンスコンポーネント125−aの出力を使用できる。
他の実施例では、第1の電圧をプレート線210−c、第1の電圧の逆である第2の電圧をリファレンス回路605−aに印加するために、DL電圧調整コンポーネント830は、バイアスコンポーネント810、タイミングコンポーネント815、およびリファレンス回路605−aと組み合わせて使用され得る。ある実施例では、メモリコントローラ140−aは、リファレンス回路605−aを始動させてプレート線210−cにバイアスをかけるために、バイアスコンポーネント810およびコントロール線835を使用する。
例えば、バイアスコンポーネント810は、第1の電圧源を強誘電体メモリセル105−dの強誘電体コンデンサに接続するために使用され得る。ここで、強誘電体コンデンサは第1の選択コンポーネントを介してデジット線115−dと電子的に通信している。バイアスコンポーネント810は、第2の電圧源をリファレンス回路605−aのリファレンスコンデンサに接続するために使用され得る。ここで、リファレンスコンデンサは第2の選択コンポーネントを介してデジット線と電子的に通信しており、第2の電圧は第1の電圧の逆で第1の電圧の印加に少なくとも部分的に基づいて印加される。いくつかのケースでは、タイミングコンポーネント815は、第1の電圧と第2の電圧を実質的に同時に印加するためにバイアスコンポーネント810を動作させる。バイアスコンポーネント810は、強誘電体メモリセルの読み出し動作を行うために第1の選択コンポーネントを活性化するため、および、読み出し動作の間にリファレンスコンデンサの電荷をデジット線115−dに移すために第2の選択コンポーネントを活性化するためにも使用され得る。バイアスコンポーネント810は、第1の電圧源を強誘電体コンデンサに接続する前、もしくは第2の電圧源をリファレンスコンデンサに接続する前に、デジット線を事実上のグラウンドにするためにも使用され得る。上記のように、センスコンポーネント125−aは、(デジット線115−dを通じた)メモリセル105−dからの信号を、リファレンスコンポーネント820からのリファレンス信号と比較できる。いくつかのケースでは、メモリコントローラ140−aは、デジット線の電圧のグラウンド・リファレンスとの比較に少なくとも部分的に基づいて、強誘電体メモリセルのロジック値を判定するために使用されるセンスコンポーネント125−aの出力を使用できる。
図9は、本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームをサポートするシステム900を説明する。システム900は、様々なコンポーネントに接続するためもしくは物理的にサポートするために、プリント基板であり得るかまたはプリント基板を含み得る装置905を含む。装置905は図1および図6を参照しながら記載したメモリアレイ100の例であり得るメモリアレイ100−bを含む。メモリアレイ100−bは、図1および図6を参照しながら記載したメモリコントローラ140の例であり得、ならびに図1、図2、図4、図6および図8を参照しながら記載したメモリセル105の例であり得る、メモリコントローラ140−bおよびメモリセル105−eを含み得る。装置905は、プロセッサ910、BIOSコンポーネント915、周辺コンポーネント920、入出力制御コンポーネント925、およびDL電圧調整コンポーネント940も含み得る。DL電圧調整コンポーネント940は、図8を参照しながら記載したようなDL電圧調整コンポーネント830の例であり得る。装置905のコンポーネントはバス930を介して互いに電子的に通信し得る。
プロセッサ910は、メモリコントローラ140−bを通じて動作するように構成され得る。いくつかのケースでは、プロセッサ910は、図1および図6を参照しながら記載したメモリコントローラ140の機能を実行し得る。他のケースでは、メモリコントローラ140−bはプロセッサ910中に統合され得る。プロセッサ910は汎用のプロセッサ、デジタルシグナルプロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールド・プログラマブル・ゲートアレイ(FPGA)もしくは他のプログラム可能なロジック装置、ディスクリートゲートもしくはトランジスタロジック、ディスクリートハードウェアコンポーネントであっても良く、または、プロセッサ910はこれらの種類のコンポーネントの組み合わせであっても良く、プロセッサ910は、メモリセル用のグラウンド・リファレンス・スキームのサポートを含む、本明細書に記載した様々な種類の機能を実行できる。プロセッサ910は、例えば、装置905に様々な機能やタスクを実行させるために、格納されたコンピュータ読み出し可能な命令を実行するように構成され得る。
BIOSコンポーネント915は、ファームウェアとして動作するベーシック・インプット/アウトプット・システム(BIOS)(システム900の様々なハードウェアコンポーネントを初期化および動作させることができる)を含むソフトウェアコンポーネントであり得る。BIOSコンポーネント915は、プロセッサ910と様々なコンポーネント(例えば、周辺コンポーネント920、入出力制御コンポーネント925など)の間のデータの流れも管理できる。BIOSコンポーネント915は、リードオンリーメモリ(ROM)、フラッシュメモリ、もしくは、任意の他の不揮発性メモリに格納されたプログラムまたはソフトウェアを含み得る。
周辺コンポーネント920は、任意の入力装置もしくは出力装置、または、装置905に統合されるこれらの装置のインタフェースであり得る。例は、ディスクコントローラ、サウンドコントローラ、グラフィックコントローラ、イーサネットコントローラ、モデム、USBコントローラ、シリアルポートもしくはパラレルポート、または周辺コンポーネントインターコネクト(PCI)もしくはアクセラレーテッド・グラフィックス・ポート(AGP)スロットなどの周辺カードスロットを含み得る。
入出力制御コンポーネント925は、プロセッサ910と周辺コンポーネント920、入力935または出力945を介して受信される入力装置もしくは出力装置の間のデータ通信を管理することができる。入出力制御コンポーネント925は、装置905に統合されていない周辺装置を管理することもできる。いくつかのケースでは、入出力制御コンポーネント925は、外部周辺装置への物理的な結合もしくはポートを表す。
入力935は、装置905もしくは装置905のコンポーネントに入力を提供する装置または装置905への外部信号を表し得る。それはユーザインタフェースもしくは他の装置間のインタフェースを含み得る。いくつかのケースでは、入力935は周辺コンポーネント920を介して装置905と連動する周辺装置であり得、または、入出力制御コンポーネント925によって管理され得る。
出力945は、装置905もしくは装置905の任意のコンポーネントから出力を受信するように構成された装置または装置905への外部信号として実装され得る。出力装置の例は、ディスプレイ、オーディオスピーカー、プリント装置、他のプロセッサ、もしくはプリント基板などを含み得る。いくつかのケースでは、出力945は周辺コンポーネント920を介して装置905と連動する周辺装置であり得、または、入出力制御コンポーネント925によって管理され得る。
メモリコントローラ140−b、装置905、および、メモリアレイ100−bのコンポーネントは、それらの機能を実行するために設計された回路により作り上げられても良い。これは、本明細書に記載された機能を実行するように構成された様々な回路素子(例えば、導電線、トランジスタ、コンデンサ、コイル、抵抗、増幅器、または、他の能動素子もしくは受動素子)を含み得る。
図10は、本開示の様々な実施形態に従ったメモリセルのためのグラウンド・リファレンス・スキームを用いる方法1000を説明するフローチャートを示す。方法1000の動作は、図1〜図9を参照しながら説明したように、メモリアレイ100によって実行され得る。例えば、方法1000の動作は、図1、図8および図9を参照しながら記述したように、メモリコントローラ140によって実行され得る。いくつかの例では、メモリコントローラ140は、以下に記載する機能を実行するために、メモリアレイ100の機能素子を制御するためのコードのセットを実行できる。追加的もしくは代替的に、メモリコントローラ140は、特殊用途向けハードウェアを用いて以下に記載する機構の機能を実行することができる。
ブロック1005において、方法は強誘電体メモリセルの強誘電体コンデンサに正の電圧を印加することを含み得る。ここで、強誘電体コンデンサはデジット線と電子的に通信している。ある例では、図8を参照しながら記載したように、ブロック1005の動作はバイアスコンポーネント810によって実行または促進され得る。
ブロック1010において、方法は、印加されている正の電圧に応答してデジット線の電圧が閾値に達したと判定することを含み得る。ある例では、図8を参照しながら記載したように、ブロック1010の動作はタイミングコンポーネント815によって実行または促進され得る。いくつかのケースでは、デジット線の電圧が閾値に達したと判定することは、デジット線の電圧が閾値電圧に達したと判定することを含む。追加的もしくは代替的に、デジット線の電圧が閾値に達したと判定することは、デジット線の電圧の変化の割合が閾値に達したと判定することを含み得る。
ブロック1015において、方法は、デジット線の電圧が閾値に達した後で強誘電体コンデンサに負の電圧を印加することを含み得る。ある例では、図8を参照しながら記載したように、ブロック1015の動作はバイアスコンポーネント810によって実行または促進され得る。いくつかのケースでは、強誘電体コンデンサに印加される負の電圧の大きさは少なくとも部分的に閾値に基づく。デジット線の電圧が閾値に達したと判定することは、正の電圧が所定の継続時間の間、印加されたと判定することを含み得る。所定の継続時間は、強誘電体コンデンサの特性、デジット線の特性、強誘電体メモリセルの読み出しもしくは書き込みに関連したタイミング、またはこれらの任意の組み合わせの少なくとも1つに、少なくとも部分的に基づき得る。いくつかのケースでは、方法は、負の電圧を印加した後にデジット線の電圧をグラウンド・リファレンスと比較することを含む。幾つかのケースでは、強誘電体メモリセルのロジック値は、デジット線の電圧のグランド・リファレンスとの比較に少なくとも部分的に基づいて判定される。
図11は、本開示の様々な実施形態に従ったメモリセル用のグラウンド・リファレンス・スキームを用いる方法1100を説明するフローチャートを示す。方法1100の動作は、図1〜図9を参照しながら記載したように、メモリアレイ100によって実行され得る。例えば、方法1100の動作は、図1、図8および図9を参照しながら記載したように、メモリコントローラ140によって実行され得る。いくつかの例では、メモリコントローラ140は、以下に記載する機能を実行するために、メモリアレイ100の機能素子を制御するためのコードのセットを実行できる。追加的もしくは代替的に、メモリコントローラ140は、特殊用途向けハードウェアを用いて以下に記載する機構の機能を実行することができる。
ブロック1105において、方法は強誘電体メモリセルの強誘電体コンデンサに第1の電圧を印加することを含み得る。ここで、強誘電体コンデンサはデジット線と電子的に通信している。ある実施例では、図8を参照しながら記載したように、ブロック1105の動作はバイアスコンポーネント810によって実行または促進され得る。いくつかの例では、方法は、強誘電体コンデンサおよびデジット線と電子的に通信する第1の選択コンポーネントを活性化することにより、読み出し動作のための強誘電体メモリセルを選択すること、ならびに、リファレンスコンデンサおよびデジット線と電子的に通信する第2の選択コンポーネントを活性化することを含み得る。いくつかのケースでは、第1の電圧を印加する前に、第1の選択コンポーネントおよび第2の選択コンポーネントが活性化される。
ブロック1110において、方法は、デジット線と電子的に通信するリファレンスコンデンサに第2の電圧を印加することを含み得る。ここで、第2の電圧は第1の電圧の逆であり、第1の電圧の印加に少なくとも部分的に基づいて印加される。ある例では、図8を参照しながら記載したように、ブロック1110の動作はバイアスコンポーネント810によって実行または促進され得る。いくつかの実施例では、第1の電圧と第2の電圧は実質的に同時に印加される。いくつかのケースでは、第1の選択コンポーネントおよび第2の選択コンポーネントは、第1の電圧および/または第2の電圧を印加する前に活性化される。いくつかの例では、方法は、第1の電圧もしくは第2の電圧を印加する前に、デジット線を事実上のグラウンドにすることを含み得る。いくつかの例では、方法は、リファレンスコンデンサに第2の電圧が印加された後にデジット線の電圧をグラウンド・リファレンスと比較することを含む。強誘電体メモリセルのロジック値を判定することは、デジット線の電圧のグラウンド・リファレンスとの比較に少なくとも部分的に基づき得る。
従って、方法1000および方法1100は、グラウンド・リファレンス・スキームの使用のために提供され得る。方法1000および方法1100は可能な実装を記述しており、他の実装が可能になるように、動作およびステップは並べ替えされ得るか、または修正され得ることは留意されるべきである。いくつかの実施例では、2つ以上の方法1000および方法1100からの機構が組み合わせられても良い。
装置が記載される。いくつかの例では、装置は、強誘電体メモリセルの強誘電体コンデンサに正の電圧を印加するための手段であって、前記強誘電体コンデンサはデジット線と電子的に通信している手段、前記正の電圧が印加されることに応じて、前記デジット線の電圧が閾値に達したと判定するための手段、および、前記デジット線の前記電圧が前記閾値に達した後で、前記強誘電体コンデンサに負の電圧を印加するための手段を含み得る。
いくつかの実施例では、装置は、前記負の電圧が印加された後で、前記デジット線の前記電圧をグラウンド・リファレンスと比較するための手段を含み得る。いくつかの実施例では、装置は、前記デジット線の前記電圧を前記グラウンド・リファレンスと比較するための手段に少なくとも部分的に基づいて、前記強誘電体メモリセルのロジック値を判定するための手段を含み得る。いくつかの例では、前記強誘電体コンデンサに印加される前記負の電圧の大きさは、前記閾値に少なくとも部分的に基づく。いくつかの例では、前記デジット線の前記電圧が前記閾値に達したと判定するための手段は、前記正の電圧が所定の継続時間の間、印加されていると判定するための手段を含む。
いくつかの実施例では、前記所定の継続時間は、前記強誘電体コンデンサの特性、前記デジット線の特性、前記強誘電体メモリセルへの読み出しもしくは書き込みに関連したタイミング、またはこれらの任意の組み合わせの少なくとも1つに、少なくとも部分的に基づく。いくつかの例では、前記デジット線の前記電圧が前記閾値に達したと判定するための手段は、前記デジット線の前記電圧が前記閾値電圧に達したと判定するための手段を含む。いくつかの実施例では、前記デジット線の前記電圧が前記閾値に達したと判定するための手段は、前記デジット線の前記電圧の変化の割合が前記閾値に達したと判定するための手段を含む。
装置が記載される。いくつかの例では、装置は、強誘電体メモリセルの強誘電体コンデンサに第1の電圧を印加するための手段であって、前記強誘電体コンデンサはデジット線と電子的に通信している手段、および前記デジット線と電子的に通信しているリファレンスコンデンサに第2の電圧を印加するための手段を含み得る。前記第2の電圧は、前記第1の電圧の逆であり、前記第1の電圧を印加するための手段に少なくとも部分的に基づいて印加される。
いくつかの例では、装置は、読み出し動作のために前記強誘電体メモリセルを選択するための手段を含み得る。前記選択するための手段は、前記強誘電体コンデンサおよび前記デジット線と電子的に通信している第1の選択コンポーネントを活性化するための手段、ならびに、前記リファレンスコンデンサおよび前記デジット線と電子的に通信している第2の選択コンポーネントを活性化するための手段を含む。いくつかの例では、装置は、前記第2の電圧が前記リファレンスコンデンサに印加された後に、前記デジット線の電圧をグラウンド・リファレンスと比較するための手段を含む。
いくつかの例では、装置は、前記デジット線の前記電圧と前記グラウンド・リファレンスを比較するための手段に少なくとも部分的に基づいて、前記強誘電体メモリセルのロジック値を判定するための手段を含み得る。いくつかの実施例では、前記第1の電圧および第2の電圧が実質的に同時に印加される。いくつかの実施例では、装置は、前記第1の電圧もしくは前記第2の電圧を印加する前に、前記デジット線を事実上のグラウンドにするための手段を含み得る。
装置が記載される。いくつかの例では、装置は、デジット線と電子的に通信している強誘電体コンデンサを含む強誘電体メモリセル、正の電圧源を前記強誘電体コンデンサに接続するための手段、および、前記デジット線の電圧が閾値に達した後で負の電圧源を前記強誘電体コンデンサに接続するための手段を含み得る。
いくつかの例では、装置は、前記強誘電体コンデンサに負の電圧が印加された後で、前記デジット線の前記電圧をグラウンド・リファレンスと比較するための手段を含み得る。いくつかの例では、装置は、前記デジット線の前記電圧の前記グラウンド・リファレンスとの比較に少なくとも部分的に基づいて、前記強誘電体メモリセルのロジック値を判定するための手段を含み得る。いくつかの実施例では、装置は、前記強誘電体コンデンサに印加された正の電圧に応答して、前記デジット線の電圧が前記閾値に達したと判定するための手段を含み得る。
いくつかの例では、装置は、所定の継続時間の間、前記強誘電体コンデンサに前記正の電圧源の電圧が印加されていると判定するための手段、および、前記所定の継続時間の間、前記正の電圧源の前記電圧が印加されていると判定するための手段に少なくとも部分的に基づいて、前記デジット線の前記電圧が前記閾値に達したと判定するための手段を含み得る。いくつかの例では、装置は、前記デジット線の前記電圧の変化の割合が前記閾値に達したと判定するための手段を含み得る。
装置が記載される。いくつかの例では、装置は、デジット線および第1の選択コンポーネントと電子的に通信している強誘電体コンデンサを含む強誘電体メモリセル、第2の選択コンポーネントを介して前記デジット線と電子的に通信しているリファレンスコンデンサ、第1の電圧源を前記強誘電体コンデンサに接続するための手段、および、第2の電圧源を前記リファレンスコンデンサに接続するための手段を含むことができ、前記第2の電圧源の出力は前記第1の電圧源の出力の逆である。
いくつかの例では、装置は、前記強誘電体メモリセルの読み出し動作を行うために、前記第1の選択コンポーネントを活性化するための手段、および、前記読み出し動作中に前記リファレンスコンデンサの電荷を前記デジット線に移動するために、前記第2の選択コンポーネントを活性化するための手段を含み得る。いくつかの例では、装置は、前記第2の電圧源の電圧が前記リファレンスコンデンサに印加された後に、前記デジット線の電圧をグラウンド・リファレンスと比較するための手段を含み得る。いくつかの例では、装置は、前記デジット線の前記電圧の前記グラウンド・リファレンスとの比較に少なくとも部分的に基づいて、前記強誘電体メモリセルのロジック値を判定するための手段を含み得る。いくつかの例では、装置は、前記第1の電圧源を前記強誘電体コンデンサに接続する前、もしくは前記第2の電圧源を前記リファレンスコンデンサに接続する前に、前記デジット線を事実上のグラウンドにするための手段を含み得る。
本明細書で述べたことは例を提供するものであって、特許請求の範囲に記載された範囲、応用可能性、または例を限定するものではない。本開示の範囲から逸脱することなしに、上述した構成要素の機能や配置を変更してもよい。様々な例は、適宜、様々な手順もしくはコンポーネントを省略、置換、または追加するものであってもよい。また、ある例に関して述べた特徴を、他の例で組み合わせるようにしてもよい。
本明細書で添付図面と関連付けて説明したことは、例示的な構成を述べたものであって、実施可能なまたは特許請求の範囲の主旨内にある全ての例を示したわけではない。ここで使用した「例」及び「例示的な」という用語は、「例、実例、実施形態、もしくは説明としての役割をなす」という意味であって、「好ましい」や「他の例よりも有利な」という意味ではない。詳細な説明は、本明細書で記載する技術についての理解を提供するために、詳細な具体的詳細を含んでいる。しかし、本開示の技術は、それらの詳細な具体的詳細なしでも実施され得る。ある実例では、記述した例の概念を不明瞭にするのを避けるために、周知の構造及び装置をブロック図の形で示してある。
添付図面において、同様なコンポーネントもしくは構造は、同じ参照符号を有し得る。さらに、同じタイプの様々なコンポーネントは、参照符号の後に、ダッシュと、同様なコンポーネント間を区別する第2の符号とを付すことによって、区別され得る。第1の参照符号が本明細書中で使用される場合、この記載は、第2の参照符号にかかわらず、同じ第1の参照符号を有する同様なコンポーネントのいずれにも適用され得る。
本明細書に記載した情報および信号は、様々な異なる技術や技法のうちのいずれかを用いて表され得る。例えば、これまでの記載の全体にわたって参照された、データ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場もしくは磁気粒子、光場もしくは光粒子、あるいはそれらの任意の組み合わせによって表され得る。ある図は、複数の信号を1つの信号として示してもよいが、当業者であれば、その信号は信号のバス(ここで、バスは様々なビット幅を有している)を表し得る、と理解するであろう。
本明細書に記載したように、「事実上のグラウンド(virtual ground)」という語は、おおよそ0ボルト(0V)の電圧を保持しているがグラウンドに直接接続されていない電子回路のノードを指す。従って、事実上のグラウンドの電圧は、一時的に変動し得るし、安定した状態でほぼ0Vに戻り得る。事実上のグラウンドは、操作可能な増幅器および抵抗からなる分圧器などの様々な電子回路素子を用いて実装され得る。「事実上のグラウンドにする(Virtual grounding)」もしくは「事実上のグラウンドにされた(virtually grounded)」は、ほぼ0Vに接続されることを意味する。
「電子的に通信(electronic communication)」という用語は、コンポーネント間の電子の流れをサポートする、コンポーネント間の関係を表している。これは、コンポーネント間の直接的な接続を含み得るし、あるいは、それらの中間のコンポーネントを含んでもよい。電子的に通信しているコンポーネントは、(例えば、電圧が印加された回路内で)電子または信号を動的に交換し得るし、あるいは、(例えば、電圧が印加されていない回路内で)電子または信号を動的に交換しないものであってよいが、回路に電圧が印加されることに応じて電子または信号を交換するように構成されるか、もしくはそのように動作可能であり得る。一例として、スイッチ(例えばトランジスタ)を介して物理的に接続された2つのコンポーネントは、そのスイッチの状態(すなわち、開状態もしくは閉状態)にかかわらず、電子的に通信している。「分離された(isolated)」という語は、現在は電子が流れないコンポーネント間でのコンポーネント間の関係を表わす。例えば、スイッチによって物理的に接続された2つのコンポーネントは、スイッチが開いているとき、互いに分離され得る。
メモリアレイ100を含む本明細書で論じられた装置は、シリコン、ゲルマニウム、シリコン−ゲルマニウム合金、砒化ガリウム、窒化ガリウム等のような半導体基板上に形成されてもよい。いくつかのケースでは、基板は半導体ウェハである。他のケースでは、基板は、シリコン・オン・グラス(SOG)もしくはシリコン・オン・サファイア(SOP)等のシリコン・オン・インシュレータ(SOI)基板であってもよく、または、他の基板上の半導体材料のエピキシャル層であってもよい。基板もしくはその部分領域の導電性は、リン、ホウ素、または砒素を含むがこれらには限定されない様々な化学種を用いたドーピングによって、制御され得る。ドーピングは、基板の初期の形成又は成長中に、イオン注入もしくはその他の任意のドーピング手段によって行われ得る。
本明細書で議論されたトランジスタは、電界効果トランジスタ(FET)を表わし得るし、ソース、ドレインおよびゲートを含む3つ端子の装置を含む。端子は、導電性物質(例えば、金属)を通して他の電子素子に接続され得る。ソースおよびドレインは、導電性であっても良く、高濃度にドープされた(例えば、変性した)半導体領域を含み得る。ソースおよびドレインは低濃度にドープされた半導体領域もしくはチャネルから分離され得る。チャネルがn型(すなわち、主なキャリアは電子)である場合、FETはn型FETと称され得る。チャネルがp型(すなわち、主なキャリアは正孔)である場合、FETはp型FETと称され得る。チャネルは、絶縁するゲート酸化物によって覆われ得る。チャネルの導電性はゲートに電圧を印加することによって制御され得る。例えば、正の電圧もしくは負の電圧を、n型FETまたはp型FETの各々に印加することは、チャネルを導電性にし得る。トランジスタは、トランジスタの閾値電圧以上の電圧がトランジスタゲートに印加されたとき、「動作開始(on)」もしくは「活性化」される。トランジスタは、トランジスタの閾値電圧未満の電圧がトランジスタゲートに印加されたとき、「動作終了(off)」もしくは「不活性化」される。
本明細書での開示に関連して記載された様々な例示的なブロック、コンポーネント、およびモジュールは、本明細書に記載された機能を実行するように設計された、汎用プロセッサ、DSP、ASIC、FPGAもしくはその他のプログラマブルロジックデバイス、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェアコンポーネント、あるいはそれらの任意の組み合わせを用いて、実施もしくは実行され得る。汎用プロセッサは、マイクロプロセッサであってもよいが、代替として、プロセッサは、いずれかの従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであってもよい。プロセッサは、また、コンピューティングデバイスの組み合わせ(例えば、DSPとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、DSPコアと共同動作する1つ以上のマイクロプロセッサ、又は任意の他の同様な構成)として実装されてもよい。
本明細書に記載された機能は、ハードウェア、プロセッサによって実行されるソフトウェア、ファームウェア、又はそれらの任意の組み合わせにおいて実装され得る。プロセッサによって実行されるソフトウェアにおいて実装される場合には、その機能は、コンピュータ読み取り可能媒体上の1つ以上の命令もしくはコードとして、記憶されるかまたは送信され得る。その他の実施例および実装も、本開示ならびに添付の特許請求の範囲の範囲内である。例えば、ソフトウェアの性質上、上述した機能は、プロセッサによって実行されるソフトウェア、ハードウェア、ファームウェア、ハードワイヤリング、もしくはそれらのいずれかの組み合わせを用いて実施可能である。機能を実装する機構も様々な位置に物理的に配置されてよく、それは、機能の一部がそれぞれ異なる物理的位置で実施されるように分布されることを含む。また、特許請求の範囲を含む本明細書中で使用されているように、項目のリスト(例えば、「・・・のうちの少なくとも1つ」もしくは「・・・のうちの1つ以上」のようなフレーズによって始まる項目のリスト)中で使用される「or」は、包括的なリストを示す。例えば、A、B、もしくはCのうちの少なくとも1つというリストは、A、もしくはB、またはC、またはAB、またはAC、またはBC、あるいはABC(すなわち、AおよびBおよびC)を意味する。
コンピュータ読み取り可能媒体は、非一時的コンピュータ記憶媒体と、コンピュータプログラムをある場所から他の場所へ転送することを容易なものにする何らかの媒体を含む通信媒体との両方を含む。非一時的記憶媒体は、汎用のもしくは特定用途向けのコンピュータによってアクセス可能な、任意の利用可能な媒体であってよい。一例として、非一時的コンピュータ読み取り可能媒体は、RAM、ROM、電気的消去可能なプログラマブル・リードオンリメモリ(EEPROM)、コンパクトディスク(CD)ROMもしくはその他の光ディスク記憶デバイス、磁気ディスク記憶デバイスまたはその他の磁気記憶デバイス、あるいは、所望のプログラムコード手段を命令又はデータ構造の形式で担持しもしくは記憶するように使用可能であって、かつ、汎用もしくは特定用途向けのコンピュータ、あるいは、汎用又は特定用途向けのプロセッサによってアクセス可能である他の非一時的媒体を含み得るが、これらに限定されない。
また、任意の接続が、適切にコンピュータ読み取り可能媒体と呼ばれる。例えば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者線(DSL)、又は、赤外、高周波、マイクロ波等の無線技術を用いて、ウェブサイト、サーバ、又はその他のリモートソースから送信される場合には、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者線(DSL)、または、赤外、高周波、マイクロ波等の無線技術が、上記媒体の定義に含まれる。本明細書で使用されるディスク(diskおよびdisc)は、CD、レーザディスク、光ディスク、デジタル多用途ディスク(DVD)、フロッピディスク、およびブルーレイディスクを含む。ディスク(disk)は通常データを磁気的に再生するのに対し、ディスク(disc)はデータをレーザで光学的に再生する。それらの組み合わせも、コンピュータ読み取り可能媒体の範囲内に含まれ得る。
本明細書に述べたことは、当業者が本開示を実施または使用することを可能にするために提供される。本開示に対する様々な変更は、当業者にとって容易になし得るものであり、本明細書に定義された一般的な原理も、本開示の範囲から逸脱することなく、他の変形例に適用され得る。従って、本開示は、ここに述べた例や設計に限定されるべきものではなく、本明細書に述べた原理および新規な特徴と矛盾しない最も広い範囲が本開示に認められるべきである。