強誘電体メモリセル等のメモリセルは、1つの論理状態(意図した論理状態)と関連付けられた電荷で書き込まれ得、その後、該セルは、異なる反転した論理状態と関連付けられた電荷で再書き込みされ得る。この論理状態の反転(又はビット反転)は、長時間、同じ論理状態を蓄積することに起因するセル上の影響に対抗し得、反転した論理状態を蓄積するにもかかわらず、セルは、意図した論理状態を有するように読み出され得る。すなわち、セル中に蓄積された電荷は、強誘電分域の移動を緩和するために変化し得るが、セル中に蓄積されるべきと理解される論理値は不変であり得る。
例えば、意図した論理状態(例えば、論理1)と関連付けられた電荷をある期間蓄積したセルは、反転した論理状態(例えば、論理0)と関連付けられた異なる電荷を蓄積するために再書き込みされ得る。そして、再書き込みの上で実施された後続の読み出し動作は、意図した論理状態(論理1)が依然として読み出される結果をもたらし、このことは、反転した論理状態と関連付けられた異なる電荷をセルが実際には蓄積するにもかかわらず生じ得る。
幾つかの場合、意図した論理状態がセルから読み出され得るように、且つ適切な論理状態(例えば、意図した論理状態又は反転した論理状態)がセルに書き込まれ得るように、追加のロジックが実装され得る。実例として、インジケータがセルと関連付けられ得、インジケータの値は、セルにより蓄積された論理状態が意図した論理状態であるか、それとも反転した論理状態であるかを示すために使用され得る。意図した論理状態は、初めに蓄積された論理状態、又はメモリセルからの読み出しを意図する論理状態に対応し得る。反転した論理状態は、意図した論理状態とは反対の論理状態であり得る。
意図した又は反転した論理状態のインジケータの値は、適切にセルから読み出す又はセルに書き込むことを可能にするために、メモリアレイ中のセンシングコンポーネントに提供され得る。例えば、該値は、反転した論理状態を蓄積するセルと関連付けられるセンスコンポーネントに提供され得、セルのセンシング動作からもたらされる出力を変更するように、センスコンポーネントを始動させ得る。そうした場合、読み出された論理状態は、センシングされた又は実際の論理状態とは異なる。別の例では、インジケータは、多数のセルから読み出された論理状態を有効にするためにインジケータに基づいてコードワードを修正し得る誤り訂正符号(ECC)ロジックに提供され得る。
幾つかの場合、初めに蓄積された又は意図した論理状態を読み出すために使用される追加のロジックは、他のセンシングコンポーネントと通信しない方法で実装され得る。すなわち、意図した論理状態又は異なる論理状態の何れがセルにより蓄積されているかを示す値は、センスコンポーネント又はECCロジックに提供されなくてもよい。幾つかの例では、例えば、読み出された論理状態が蓄積された論理状態と同じである場合に、“真のトランジスタ”と称され得るトランジスタの第1のセットが真の論理状態をセルから読み出す又はセルに書き込むために使用され得るように、センスコンポーネントの周囲にトランジスタの第1及び第2のセットが構成され得る。そして、セルにより蓄積された又はセルに対して意図した論理状態とは異なる論理状態を読み出す又は書き込むために、“反転のトランジスタ”と称され得るトランジスタの第2のセットが使用され得、例えば、読み出される論理状態は、蓄積された論理状態とは反対である。真のトランジスタ又は反転のトランジスタは、意図した論理状態又は反転した論理状態の何れがセルにより蓄積されたか又はセルに書き込まれたかに基づいて活性化され得る。そのため、セルが真のトランジスタを通じてアクセスされるか、それとも反転のトランジスタを通じてアクセスされるかは、セルが意図した状態を現在蓄積するか、それとも反転した状態を現在蓄積するかに依存し得る。
幾つかの場合、論理状態が反転した論理状態である場合に、セルにより蓄積された論理状態を読み出す及びライトバックするために、反転のトランジスタが使用され得る一方で、論理状態が意図した論理状態である場合に、セルにより蓄積された論理状態を読み出す及びライトバックするために、真のトランジスタが使用され得る。この方法では、センスコンポーネント(例えば、センスアンプ)は、意図した論理状態を反映するために、もたらされる結果電圧を変更するか否かを判定しなくても、センスコンポーネントの入力でセンシングされる信号に基づいて、意図した論理状態に対応する電圧を生成し得る。幾つかの例では、セルにより蓄積された論理状態は、真のトランジスタを使用して読み出され得、反転した論理状態は、反転のトランジスタを使用してセルにライトバックされ得る。そのため、センスコンポーネントがセンシング動作からもたらされる電圧を異なる電圧に変更しなくても、反転した論理状態がセルに再書き込みされ得る。
幾つかの例では、読み出し又は書き込み動作のために、トランジスタの第1のセットが使用されるのか、それともトランジスタの第2のセットが使用されるのかを判定するためにカウンタが使用され得る。実例として、アレイのセルにより蓄積された論理状態は、順次反転され得、カウンタの値は、更新される最後のセルのアドレスを反映するために、反転に伴い同時に更新され得る。カウンタの値は、アクセスされる(例えば、読み出される又は書き込まれる)セルが意図した論理状態又は反転した論理状態の何れを蓄積していると予想されるかを判定するために使用され得る。実例として、カウンタの値と関連付けられたアドレスが、アクセスされるセルのアドレスと比較される。
幾つかの場合、セルのアドレスがカウンタ値と関連付けられたアドレス以下である場合、セルは反転した論理状態を蓄積している(すなわち、セルは再書き込みされている)と判定され得る。反対に、セルのアドレスがカウンタ値と関連付けられたアドレスを上回る場合、セルは意図した論理状態を蓄積している(すなわち、セルは再書き込みされていない)と判定され得る。したがって、意図した論理状態の反転した状態を蓄積していると予想されるセルへの書き込み動作に対しては、反転した論理状態をセルに書き込むために、反転のトランジスタが代わりに使用され得る。したがって、反転のトランジスタを使用する後続の読み出し動作は、意図した論理状態をもたらすであろう。
上で紹介された開示の機構は、メモリアレイの文脈で更に後述される。例示的な回路と該回路の動作に対する具体例が続いて記述される。開示のこれら又はその他の機構は、データビットの反転に関する装置図、システム図、及びフローチャートの参照によって更に説明され、参照しながら更に記述される。
図1は、本開示の様々な実施形態に従ったデータビットの反転を支持する例示的メモリアレイ100を説明する。メモリアレイ100は、電子メモリ装置とも称され得る。メモリアレイ100は、異なる状態を蓄積するようにプログラム可能なメモリセル105を含む。各メモリセル105は、論理0及び論理1で示される2つの状態を蓄積するようにプログラム可能であり得る。幾つかの場合、メモリセル105は、3つ以上の状態を蓄積するように構成される。メモリセル105は、プログラム可能な状態を表す電荷を蓄積するためのコンデンサを含み得、例えば、充電及び非充電のコンデンサは2つの論理状態を夫々表し得る。
DRAMアーキテクチャは、そうした設計を一般的に使用し得、用いられるコンデンサは、線形の電気分極特性を有する誘電材料を含み得る。一方、強誘電体メモリセルは、誘電材料として強誘電体を有するコンデンサを含み得る、強誘電体コンデンサの電荷の異なるレベルは、異なる論理状態を表し得る。強誘電体材料は、非線形の分極特性を有し、強誘電体メモリセル105の幾つかの詳細及び利点は、以下で論じられる。強誘電体材料はまた、インプリント(imprinting)の影響を受けやすいことがあり、インプリントは、長時間の同じ電荷への暴露又は同じ電荷の蓄積に起因して、強誘電分域のドリフトと共に生じ得る。本明細書に記述される技術は、メモリアレイ中に強誘電体を用いる有利な面を著しく変更することなく、インプリントに対抗し得る。
読み出し及び書き込み等の動作は、適切なアクセス線110及びデジット線115を活性化又は選択することによって、メモリセル105上で実施され得る。アクセス線110はワード線110とも称され得、デジット線115はビット線115とも称され得る。ワード線110又はデジット線115を活性化又は選択することは、個別の線に電圧を印加することを含み得る。ワード線110及びデジット線115は導電性材料で作られる。例えば、ワード線110及びデジット線115は金属(例えば、銅、アルミニウム、金、タングステン等)、金属合金、又はその他の導電性材料等で作られてもよい。図1の例に従うと、メモリセル105の各行は単一のワード線110に接続され、メモリセル105の各列は単一のデジット線115に接続される。1つのワード線110及び1つのデジット線115を活性化する(例えば、ワード線110又はデジット線115に電圧を印加する)ことによって、それらの交点で単一のメモリセル105がアクセスされ得る。メモリセル105にアクセスすることは、メモリセル105を読み出すこと又は書き込むことを含み得る。ワード線110及びデジット線115の交点はメモリセルのアドレスと称され得る。
幾つかのアーキテクチャでは、セルの論理蓄積デバイス(例えば、コンデンサ)は、選択コンポーネントによってデジット線から電気的に絶縁され得る。ワード線110は、選択コンポーネントに接続され得、選択コンポーネントを制御し得る。例えば、選択コンポーネントはトランジスタであってもよく、ワード線110は、トランジスタのゲートに接続されてもよい。ワード線110を活性化することは、メモリセル105のコンデンサとその対応するデジット線115との間の電気的接続又は閉回路をもたらす。デジット線は、メモリセル105の読み出し又は書き込みの何れかのためにその後アクセスされ得る。
メモリセル105へのアクセスは、行デコーダ120及び列デコーダ130を通じて制御され得る。幾つかの例では、行デコーダ120は、メモリコントローラ140から行アドレスを受信し、受信された行アドレスに基づいて適切なワード線110を活性化する。同様に、列デコーダ130は、メモリコントローラ140から列アドレスを受信し、適切なデジット線115を活性化する。例えば、メモリアレイ100は、WL_1〜WL_Mと名付けられた多数のワード線110と、DL_1〜DL_Nと名付けられた多数のデジット線115とを含み得、ここで、N及びMはアレイのサイズに依存する。したがって、ワード線110及びデジット線115、例えば、WL_2及びDL_3を活性化することによって、それらの交点におけるメモリセル105がアクセスされ得る。
アクセスすると、メモリセル105は、メモリセル105の蓄積状態を判定するために、センスコンポーネント125によって読み出され得又はセンシングされ得る。例えば、メモリセル105へのアクセス後、メモリセル105の強誘電体コンデンサは、その対応するデジット線115上に放電し得る。強誘電体コンデンサの放電は、強誘電体コンデンサに対してバイアスすること又は電圧を印加することに基づき得る。放電は、デジット線115の電圧を変更することを誘発し得、センスコンポーネント125は、メモリセル105の蓄積状態を判定するために、デジット線115の電圧をリファレンス電圧(図示せず)と比較し得る。例えば、デジット線115がリファレンス電圧よりも高い電圧を有する場合、その後センスコンポーネント125は、メモリセル105中の蓄積状態が論理1であったと判定し得、逆もまた同様である。
センシング動作の信頼性は、メモリセル105の読み出しからもたらされるセンシングウィンドウに依存し得る。実例として、より大きなセンシングウィンドウは、より小さなセンシングウィンドウよりも僅かなビットエラーと関連付けられ得る。センシングウィンドウは、論理1を蓄積する場合にメモリセル105の読み出しからもたらされるデジット線115の電圧と、論理0を蓄積する場合にメモリセルの読み出しからもたらされるデジット線115の電圧との差として判定され得る。センスコンポーネント125は、ラッチングと称され得る、信号中の差を検出及び増幅するために、様々なトランジスタ及びアンプを含み得る。メモリセル105の検出された論理状態は、出力135として、列デコーダ130を通じてその後出力され得る。
メモリセル105は、関連するワード線110及びデジット線115を活性化することによってセットされ得、又は書き込まれ得る。上で論じられたように、ワード線110の活性化は、(複数の)メモリセル105の対応する行をそれらの個別のデジット線115に電気的に接続する。ワード線110が活性化される間に、関連するデジット線115を制御することによって、メモリセル105は書き込まれ得、すなわち、メモリセル105中に論理値が蓄積され得る。列デコーダ130は、メモリセル105に書き込まれるデータ、例えば入力135を受け入れ得る。強誘電体メモリセル105は、強誘電体コンデンサに渡って電圧を印加することによって書き込まれ得る。このプロセスは、以下でより詳細に論じられる。
幾つかのメモリアーキテクチャでは、メモリセル105へのアクセスは、蓄積された論理状態を劣化又は破壊し得、元の論理状態をメモリセル105に戻すために、再書き込み又はリフレッシュ動作が実施され得る。DRAMでは、例えば、コンデンサは、センシング動作中に部分的に又は完全に放電され得、蓄積された論理状態を破壊する。そのため、センシング動作後に論理状態が再書き込みされ得る。また、単一のワード線110を活性化することは、行中の全てのメモリセルの放電をもたらし得、したがって、行中のメモリセル105の幾つか又は全ては再書き込みされる必要があり得る。
DRAMを含む幾つかのメモリアーキテクチャは、外部電源により定期的にリフレッシュされない限り、それらの蓄積状態を時間と共に喪失し得る。例えば、充電されたコンデンサは、リーク電流を通じて時間と共に放電され得、蓄積された情報の喪失をもたらす。これらのいわゆる揮発性メモリデバイスのリフレッシュレートは比較的高くなることがあり、例えば、DRAMアレイに対して1秒間に10回のリフレッシュ動作であり得、それは、著しい電力消費をもたらし得る。より大きなメモリアレイの増加と共に、電力消費の増加は、特に、電池等の有限の電源に依存するモバイルデバイスのためのメモリアレイの配備又は動作(例えば、電源、発熱、材料限界等)を阻害し得る。以下で論じられるように、強誘電体メモリセル105は、他のメモリアーキテクチャと比較して向上した性能をもたらし得る有益な特性を有し得る。
実例として、強誘電体メモリセル105は、DRAMメモリセルと比較して、長時間(例えば、数時間、数日、数か月等)、蓄積状態を保持し得、それは、リフレッシュ動作の必要性を削減又は省略し得る。しかしながら、長時間(例えば、数時間、数日、数か月等)、論理状態を蓄積する強誘電体メモリセル105は、時間と共に、関連付けられた強誘電体コンデンサ内の強誘電分域の移動を経験し得る。このインプリントは、強誘電体メモリセル105からの後続の読み出し動作及び強誘電体メモリセル105への後続の書き込み動作に負の影響を与え得る。実例として、長時間蓄積された論理状態とは反対の論理状態を強誘電体メモリセル105に書き込むことは、以下でより詳細に記述されるように、“ソフト書き込み”状態をもたらし得る。ソフト書き込みは、強誘電体メモリセルに対するセンシングウィンドウの減少により特徴づけられ得る、劣化した読み出し動作をもたらし得る。幾つかの場合、上で論じられた長時間は、日、月、又はそれら以上等の一定期間と必ずしも関連付けられなくてもよいが、代わりに、論理値の蓄積と、読み出し/書き込みエラーの増加が生じ得る又は生じると予想される後続の時点との間の時間と関連付けられ得る。
したがって、メモリアレイ100のメモリセル105は、強誘電体メモリセルの信頼性を維持するために、異なる論理状態で書き込まれ得、例えば、ビットエラーレート、書き込みエラー等を削減する。幾つかの例では、メモリアレイ100は、メモリアレイ100の又はメモリアレイ100のサブセクションの各強誘電体メモリセル105を、現在蓄積された論理状態とは反対であって、強誘電体メモリセルからの読み出しを意図する論理状態とは反対の論理状態(例えば、反転した論理状態)で定期的に書き込み得る。実例として、メモリコントローラ140は、期間(例えば、予想されるセンシングウィンドウが初期値を蓄積した後に閾値を下回る時点に対応する期間)を識別し得、識別された期間に従って、メモリアレイ100の1つ以上の強誘電体メモリセル105を更新し得る。幾つかの場合、該期間は、強誘電体メモリセル105の内部特性、メモリアレイ100の温度、強誘電体メモリセル105の寿命、又は強誘電体メモリセル105の読み出しからもたらされるセンシングウィンドウ等に基づいて判定されてもよい。
何れの強誘電体メモリセル105が意図した論理状態を蓄積しているか、及び何れの強誘電体メモリセル105が反転した論理状態を蓄積しているかをメモリコントローラ140(又はメモリアレイ100の別のコンポーネント、若しくはメモリアレイ100を使用する別のコンポーネント)が認識するように、メモリセルの論理状態を反転するために追加のロジックが使用され得る。幾つかの例では、1つ以上のインジケータが1つ以上のメモリと関連付けられ得、インジケータの値は、メモリセルが意図した論理状態又は反転した論理状態の何れを蓄積しているかを示すために使用され得る。
例として、値“1”は、反転した論理状態が蓄積されていることを示し得る一方で、“0”の値は、意図した論理状態が蓄積されていることを示し得る。この値は、センスコンポーネント125に提供され得、センスコンポーネント125は、センシング動作を実施した後にセンスコンポーネント125により生成される電圧を維持又は反転するために、該値を使用し得る。実例として、メモリセル105が反転した論理状態0を蓄積している場合、センスコンポーネント125に渡って負の電圧が生成され得、ここで、センシング動作が実施された後、正の端子はデジット線115と関連付けられ、負の端子はリファレンス線と関連付けられる(すなわち、デジット線115は、リファレンス線よりも低電圧であり得る)。センスコンポーネント125は、インジケータから値“1”を受信することに基づいて、意図する論理状態1に対応する正の電圧がセンスコンポーネントに渡って印加されるように、電圧をその後反転し得る。
幾つかの場合、出力するための適切な電圧、例えば、意図した又は反転した論理状態に対応する電圧を判定するために、センスコンポーネント125においてインジケータの値を処理することは、遅延時間の増加、センスコンポーネントへの不要な変更、又は読み出し動作中のエラーの増加の可能性をもたらし得る。例えば、インジケータの値に適応するために、センスコンポーネント125は他のアーキテクチャから変更され得、時々、インジケータの値は間違い得る。更に、ECCロジックが使用される場合、インジケータの値に適応するために、同様の変更が必要になり得る。センスコンポーネント125又はECCロジック等のセンシングコンポーネントへの物理的又は動作的変更を避けるために、追加の処理が全くなく、又は僅かな追加の処理で、センスコンポーネントが意図した又は反転した論理状態を出力し得るように、センスコンポーネント125の周囲に追加のコンポーネントが配置され得る。例えば、強誘電体メモリセル105により現在蓄積されている論理状態を読み出すために、トランジスタの第1のセット又は“真のトランジスタ”が使用され得、強誘電体メモリセル105により蓄積された論理状態とは反対の論理状態を読み出すために、トランジスタの第2のセット又は“反転のトランジスタ”が使用され得る。真のトランジスタ及び反転のトランジスタは、意図した論理状態が強誘電体メモリセル105により蓄積されているか否かに基づいて、アクセス動作に対して戦略的に活性化され得る。幾つかの例では、真のトランジスタ及び反転のトランジスタを活性化することは、強誘電体メモリセル105と関連付けられたアドレスと、反転した論理状態を蓄積しているメモリセルの最後のグループのアドレスを示すために使用されるカウンタの値とに基づく。
メモリコントローラ140は、行デコーダ120、列デコーダ130、及びセンスコンポーネント125等の様々なコンポーネントを通じて、メモリセル105の動作(例えば、読み出し、書き込み、再書き込み、リフレッシュ等)を制御し得る。メモリコントローラ140は、所望のワード線110及びデジット線115を活性化するために、行アドレス信号及び列アドレス信号を生成し得る。メモリコントローラ140は、メモリアレイ100の動作中に使用される様々な電位をも生成及び制御し得る。一般的に、本明細書で論じられる印加電圧の振幅、形状、又は存続期間は、調整又は変更され得、メモリアレイ100の動作するための様々な動作に対して異なり得る。更に、メモリアレイ100内の1つの、多数の、又は全てのメモリセル105は同時にアクセスされ得、例えば、メモリアレイ100の多数の又は全てのセルは、全てのメモリセル105又はメモリセル105のグループが単一の論理状態にセットされるリセット動作中に同時にアクセスされ得る。
幾つかの場合、メモリコントローラ140は、強誘電体メモリセル105の性能を維持するために使用され得る。例えば、メモリコントローラ140は、1つ以上の強誘電体メモリセル105にアクセスする場合に、真のトランジスタ又は反転のトランジスタの何れかを活性化するために使用され得る。幾つかの例では、メモリコントローラ140は、強誘電体メモリセル105により蓄積された論理状態を読み出すために、真のトランジスタを活性化し得、反対の論理状態を強誘電体メモリセル105に書き込むために、反転のトランジスタを続いて活性化し得る。この方法では、反転した論理状態が強誘電体メモリセル105にライトバックされ得、該強誘電体メモリセル105により蓄積され得るように、又は別の場合では、意図した論理状態が、反転した論理状態を現在蓄積している強誘電体メモリセル105にライトバックされ得、該強誘電体メモリセル105により蓄積されるように、メモリコントローラ140は、強誘電体メモリセル105により蓄積された論理状態を反転し得る。
メモリコントローラ140はまた、強誘電体メモリセル105のグループの論理状態が反転した場合に、カウンタの値を更新し得る。カウンタの値は、該(複数の)強誘電体メモリセルに対応するアドレスと関連付けられ得る。強誘電体メモリセル105のグループに対して読み出し又は書き込む場合、メモリコントローラ140は、真のトランジスタ又は反転のトランジスタの何れが活性化されるかを判定するために、強誘電体メモリセル105のグループに対応するアドレスを、カウンタの値と関連付けられたアドレスと比較し得る。
幾つかの例では、カウンタと関連付けられたアドレスよりも小さい、アクセスされた強誘電体メモリセル105のアドレスは、反転した論理状態を蓄積する強誘電体メモリセル105を示し、反転のトランジスタが使用されるべきことを示す。この方法では、メモリコントローラ140は、強誘電体メモリセル105から意図した論理状態を読み出し得る。また、メモリコントローラ140は、強誘電体メモリセル105の状態に基づいて、適切な論理状態を強誘電体メモリセル105に書き込み得、例えば、強誘電体メモリセル105が反転した論理状態を蓄積していると予想される場合、意図した論理状態の代わりに、反転した論理状態を強誘電体メモリセル105に書き込み得る。
図2は、本開示の様々な実施形態に従ったデータビットの反転を支持する例示的回路200を説明する。回路200は、図1を参照しながら記述したようなメモリセル105、ワード線110、デジット線115、及びセンスコンポーネント125の夫々例示であり得るメモリセル105−a、ワード線110−a、デジット線115−a、及びセンスコンポーネント125−aを含む。メモリセル105−aは、第1のプレート、セルプレート230と第2のセルプレート、セル底部215とを有するコンデンサ205等の論理蓄積コンポーネントを含み得る。セルプレート230及びセル底部215は、それらの間に配置された強誘電体材料を通じて容量的に結合され得る。セルプレート230及びセル底部215の配向は、メモリセル105−aの動作を変更することなく交換され得る。回路200は、選択コンポーネント220及びリファレンス線225をも含む。図2の例では、セルプレート230はプレート線210を介してアクセスされ得、セル底部215はデジット線115−aを介してアクセスされ得る。上述したように、コンデンサ205を充電又は放電することによって様々な状態が蓄積され得る。
コンデンサ205の蓄積状態は、回路200中に表された様々な素子を動作することによって読み出され得又はセンシングされ得る。コンデンサ205は、デジット線115−aと電子通信し得る。例えば、コンデンサ205は、選択コンポーネント220が不活性化された場合にデジット線115−aから絶縁され得、コンデンサ205は、選択コンポーネント220が活性化された場合にデジット線115−aに接続され得る。選択コンポーネント220の活性化は、メモリセル105−aの選択と称され得る。幾つかの場合、選択コンポーネント220はトランジスタであり、その動作は、トランジスタのゲートに電圧を印加することによって制御され、ここで、該電圧の大きさは、トランジスタの閾値電圧の大きさよりも大きい。ワード線110−aは選択コンポーネント220を活性化し得、例えば、ワード線110−aに印加された電圧は、トランジスタのゲートに印加され、コンデンサ205をデジット線115−aと接続する。
他の例では、選択コンポーネント220及びコンデンサ205の位置は、選択コンポーネント220がプレート線210とセルプレート230との間に接続されるように、及びコンデンサ205がデジット線115−aと選択コンポーネント220の他の端子との間にあるように切り替えられ得る。この実施形態では、選択コンポーネント220は、コンデンサ205を通じてデジット線115−aとの電子通信を維持し得る。この構成は、読み出し及び書き込み動作に対する交互のタイミング及びバイアスと関連付けられ得る。
コンデンサ205のプレート間の強誘電体材料に起因して、以下でより詳細に論じられるように、コンデンサ205は、デジット線115−aに接続されると放電しないことがある。一スキームでは、強誘電体コンデンサ205により蓄積された論理状態をセンシングするために、ワード線110−aはメモリセル105−aを選択するためにバイアスされ得、プレート線210に電圧が印加され得る。幾つかの場合、デジット線115−aは、プレート線210及びワード線110−aをバイアスする前に、事実上グランドされ、事実上のグランドからその後絶縁され、それは“浮遊”と称され得る。プレート線210をバイアスすることは、コンデンサ205に渡る電圧差(例えば、プレート線210の電圧 − デジット線115−aの電圧)をもたらし得る。該電圧差は、コンデンサ205上の蓄積電荷中に変化を生み出し得、ここで、蓄積電荷中の変化の大きさは、コンデンサ205の初期状態、例えば、初期状態が論理1又は論理0の何れを蓄積したかに依存し得る。このことは、コンデンサ205上に蓄積された電荷に基づいて、デジット線115−aの電圧に変化を生じさせ得る。セルプレート230への電圧を変更することによるメモリセル105−aの動作は、“セルプレートの移動”と称され得る。
デジット線115−aの電圧の変化は、その固有の静電容量に依存し得る。すなわち、デジット線115−aに電荷が流れると、幾つかの有限の電荷がデジット線115−a中に蓄積され得、もたらされる結果電圧は固有の静電容量に依存する。固有の静電容量は、デジット線115−aの、寸法を含む物理的特徴に依存し得る。デジット線115−aは、無視できない(例えば、フェムトファラッド(fF)のオーダの)静電容量をもたらす長さを有し得るので、デジット線115−aは、多くのメモリセル105に接続し得る。デジット線115−aの結果電圧は、メモリセル105−a中の蓄積された論理状態を判定するために、センスコンポーネント125−aによりリファレンス(例えば、リファレンス線225の電圧)とその後比較され得る。その他のセンシングプロセスが使用されてもよい。
センスコンポーネント125−aは、ラッチングと称され得る、信号の差を検出又は増幅するための様々なトランジスタ又はアンプを含み得る。センスコンポーネント125−aは、デジット線115−aの電圧と、リファレンス電圧であり得るリファレンス線225の電圧とを受け取って比較するセンスアンプを含み得る。センスアンプの出力は、該比較に基づいて、より高い(例えば、正の)又はより低い(例えば、負の又はグランドの)供給電圧に動かされ得る。実例として、デジット線115−aがリファレンス線225よりも高い電圧を有する場合、その後センスアンプの出力は正の供給電圧に動かされ得る。幾つかの場合、センスアンプはデジット線115−aを供給電圧に付加的に動かし得る。センスコンポーネント125−aは、センスアンプの出力及び/又はデジット線115−aの電圧をその後ラッチし得、それは、メモリセル105−a中の蓄積状態、例えば、論理1を判定するために使用され得る。或いは、デジット線115−aがリファレンス線225よりも低い電圧を有する場合、センスアンプの出力は、負又はグランドの電圧に動かされ得る。センスコンポーネント125−aは、メモリセル105−a中の蓄積状態、例えば、論理0を判定するために、センスアンプの出力を同様にラッチし得る。メモリセル105−aのラッチされた論理状態は、例えば、図1に関する出力135として、列デコーダ130を通じてその後出力され得る。
メモリセル105−aに書き込むために、コンデンサ205に渡って電圧が印加され得る。様々な方法が使用され得る。一例では、選択コンポーネント220は、コンデンサ205をデジット線115−aに電気的に接続するために、ワード線110−aを通じて活性化され得る。(プレート線210を通じて)セルプレート230と(デジット線115−aを通じて)セル底部215との電圧を制御することによって、コンデンサ205に渡って電圧が印加され得る。論理0を書き込むために、セルプレート230は高くされ得、すなわち正の電圧がプレート線210に印加され得、セル底部215は低くされ得、例えば、デジット線115−aを事実上グランドし、又は負の電圧をデジット線115−aに印加する。論理1を書き込むために反対のプロセスが実施され、ここで、セルプレート230は低くされ、セル底部215は高くされる。
幾つかの例では、メモリセル105−aが長時間、論理状態を蓄積する、例えば、アクセスされることなくある期間、初期の論理状態を蓄積する場合、コンデンサ205内の強誘電体の双極子又は分域は、再秩序化又は移動を開始し得る。強誘電分域の移動は、反対の論理状態がコンデンサ205に書き込まれる場合に、誤った書き込み動作をもたらし得る。この移動は、コンデンサ205により蓄積された論理状態をセンシングする場合に、誤った読み出し動作を更にもたらし得る。したがって、メモリセル105−aにより蓄積された論理状態は、コンデンサ205内の強誘電分域の再秩序化を緩和するために、反対の論理状態で定期的に書き込まれ得、このプロセスは、メモリセル105−a中に蓄積されたビットのフリッピング又は反転と称され得る。以下の論考において、用語“フリッピング”(若しくは“フリップした”)及び“反転”(若しくは“反転した”)は交換可能に使用され得る。以下で論じられるように、フリップしたビットを蓄積するメモリセル105−aの意図したビット値を読み出すために、追加のロジックが使用され得る。分域の移動をもたらす期間は、用いられる強誘電体材料によって、又は異なる実装によって異なり得る。数秒、数分、数時間、数日等のオーダの期間が様々なシナリオにおいて移動をもたらし得る。
幾つかの場合、センスコンポーネント125−aは、2つの入力線240と指定された極性とを有し得る。例えば、センスコンポーネント125−aの第1の入力線240−aは正端子として指定され得、センスコンポーネントの125−aの第2の入力線240−bは負端子として指定され得る。センスコンポーネント125−aと、対応する入力線240とは、センスコンポーネントの“中心部(gut)”235と称されて包含され得る。センスコンポーネント中心部235は、センスコンポーネント125−aが回路200中に挿入される点と、センスコンポーネント125−aが回路200から絶縁され得る点とを描写し得る。センスコンポーネント125−aは、第1の入力線240−aがデジット線115−aと電子通信するように、及び第2の入力線240−bがリファレンス線225と電子通信するように、回路200内に配置され得る。一例では、論理状態0を書き込むために、プレート線210がより高い電圧に動かされ(論理0を書き込み)、事実上のグランドにその後動かされる(コンデンサに渡る電圧を除去する)一方で、センスコンポーネント125−aは、第1の入力線240−aを介してデジット線115−aを事実上のグランドに動かし得、第2の入力線240−bを介してリファレンス線225をより高い電圧に動かし得る。
幾つかの場合、例えば、第1の入力線240−aがリファレンス線225と電子通信し、第2の入力線240−bがデジット線115−aと電子通信するように、センスコンポーネント125−aは、回路200に対して極性をフリップするように再構成され得る。センスコンポーネント125−aは、論理状態0を書き込むようにその後向けられ得る。そうした場合、強誘電体メモリセル105−aに反転した論理状態が書き込まれ得るように、プレート線210がより高い電圧に動かされ(コンデンサに渡る電圧を除去し)、事実上のグランドにその後動かされる(論理1を書き込む)一方で、デジット線115−aは、第2の入力線240−bを介してより高い電圧に動かされ得る。センスコンポーネント125−aに提供される論理状態とは異なる論理状態を強誘電体メモリセル105−aに書き込むことを可能にする、この極性切り換えを実装するために、トランジスタの多数のセットが使用され得る。実例として、トランジスタの第2のセット(“反転のトランジスタ”)が構成を切り替え得る一方で、トランジスタの第1のセット(“真のトランジスタ”)は元の構成を維持し得る。
図3は、本開示の様々な実施形態に従って動作される強誘電体メモリセルに対するヒステリシス曲線300−a及び300−bを有する非線形特性の例を説明する。ヒステリシス曲線300−a及び300−bは、例示的強誘電体メモリセルの書き込み及び読み出しプロセスを夫々説明する。ヒステリシス曲線300は、電圧差Vの関数として、強誘電体コンデンサ(例えば、図2のコンデンサ205)上に蓄積された電荷Qを図示する。
強誘電体材料は、自発的電気分極により特徴付けられ、すなわち、それは、電界がない場合に非ゼロの電気分極を維持する。例示的強誘電体材料は、チタン酸バリウム(BaTiO3)、チタン酸鉛(PbTiO3)、チタン酸ジルコン酸鉛(PZT)、及びタンタル酸ストロンチウムビスマス(SBT)を含む。本明細書に記述される強誘電体コンデンサは、これら又はその他の強誘電体材料を含み得る。強誘電体コンデンサ内の電気分極は、強誘電体材料の表面に正味電荷をもたらし、コンデンサ端子を通じて反対の電荷を引き付ける。したがって、強誘電体材料とコンデンサ端子との境界に電荷が蓄積される。比較的長時間、無期限にさえ、外部に印加された電界がない場合にも、電気分極は維持され得るので、電荷漏洩は、例えば、DRAMアレイに用いられるコンデンサと比較して顕著に減少し得る。このことは、幾つかのDRAMアーキテクチャに対して上述したようなリフレッシュ動作を実施する必要性を削減し得る。
ヒステリシス曲線300は、コンデンサの単一の端子の視点から理解され得る。例として、強誘電体材料が負の分極を有する場合、正の電荷が端子に蓄積される。同様に、強誘電体材料が正の分極を有する場合、負の電荷が端子に蓄積される。また、ヒステリシス曲線300中の電圧は、コンデンサに渡る電圧差を表し、指向性があることを理解すべきである。例えば、正の電圧は、当該端子(例えば、セルプレート230)に正の電圧が印加され、第2の端子(例えば、セル底部215)をグランド(又は約ゼロボルト(0V))に維持することによって実現され得る。負の電圧は、当該端子をグランドに維持し、第2の端子に正の電圧を印加することによって印加され得、すなわち、正の電圧は、当該端子を消極的に分極するように印加され得る。同様に、ヒステリシス曲線300に示される電圧差を生成するために、2つの正の電圧、2つの負の電圧、又は正及び負の電圧の任意の組み合わせが適切なコンデンサ端子に印加され得る。
ヒステリシス曲線300−aに図示されるように、強誘電体材料は、ゼロの電圧差で正又は負の分極を維持し得、2つの可能な充電状態:電荷状態305及び電荷状態310をもたらす。図3の例に従うと、電荷状態305は論理0を表し、電荷状態310は論理1を表す。幾つかの例では、メモリセルを動作するための他のスキームに適応するために、夫々の電荷状態の論理値は逆にされてもよい。
論理0又は1は、強誘電体材料の電気分極、それ故コンデンサ端子上の電荷を電圧の印加により制御することによって、メモリセルに書き込まれ得る。例えば、正味正の電圧315をコンデンサに渡って印加することは、電荷状態305−aに到達するまで電荷の蓄積をもたらす。電圧315を除去すると、電荷状態305−aは、ゼロ電位において電荷状態305に到達するまで経路320に従う。同様に、電荷状態310は、正味負の電圧325を印加することによって書き込まれ、それは電荷状態310−aをもたらす。負の電圧325を除去した後、電荷状態310−aは、ゼロ電圧において電荷状態310に到達するまで経路330に従う。電荷状態305−a及び310−aは、残留分極値、すなわち、外部のバイアス(例えば、電圧)を除去すると残留する分極(又は電荷)とも称され得る。抗電圧は、電荷(又は分極)がゼロである電圧である。
強誘電体コンデンサの蓄積状態を読み出す又はセンシングするために、コンデンサに電圧が印加され得る。これに応じて、蓄積された電荷Qは変化し、該変化の程度は初期の電荷状態に依存し、すなわち、最終的な蓄積電荷(Q)は、電荷状態305−b又は310−bの何れが初期に蓄積されたかに依存し得る。例えば、ヒステリシス曲線300−bは、蓄積された2つの可能な電荷状態305−b及び310−bを説明する。コンデンサのセルプレート、例えば、図2に関するセルプレート230に電圧335が印加され得る。正の電圧として図示されるが、電圧335は負であってもよい。電圧335に応じて、電荷状態305−bは経路340に従い得る。同様に、電荷状態310−bが初期に蓄積された場合、その後、それは経路345に従う。電荷状態305−c及び電荷状態310−cの最終位置は、具体的なセンシングスキーム及び回路を含む複数の要因に依存する。
幾つかの場合、最終的な電荷は、メモリセルに接続されたデジット線の固有の静電容量に依存し得る。例えば、コンデンサがデジット線に電気的に接続され、電圧335が印加された場合、デジット線の電圧は、その固有の静電容量に起因して上昇し得る。そのため、センスコンポーネントで測定される電圧は、電圧335と等しくないことがあり、代わりに、デジット線の電圧に依存し得る。ヒステリシス曲線300−b上の最終的な電荷状態305−c及び310−cの位置は、それ故、デジット線の静電容量に依存し得、負荷線分析を通じて判定され得、すなわち、電荷状態305−c及び310−cは、デジット線の静電容量に関して定義され得る。結果として、コンデンサの電圧、電圧350又は電圧355は、異なり得、コンデンサの初期状態に依存し得る。
デジット線電圧をリファレンス電圧と比較することによって、コンデンサの初期状態が判定され得る。デジット線電圧は、電圧335と、コンデンサに渡る最終電圧、電圧350又は電圧355との差、すなわち、(電圧335 − 電圧350)又は(電圧335 − 電圧355)であり得る。蓄積された論理状態を判定するために、すなわち、デジット線電圧がリファレンス電圧よりも高いか、それとも低いかを判定するために、リファレンス電圧は、その大きさが2つの可能なデジット線電圧の間にあるように生成され得る。例えば、リファレンス電圧は、2つの量、(電圧335 − 電圧350)及び(電圧335 − 電圧355)の平均であってもよい。センスコンポーネントにより比較されると、センシングされたデジット線電圧は、リファレンス電圧よりも高い又は低いと判定され得、強誘電体メモリセルの蓄積された論理状態(すなわち、論理0又は1)が判定され得る。
上で論じたように、強誘電体コンデンサを使用しないメモリセルの読み出しは、セルが読み出される場合に、蓄積された論理状態を劣化又は破壊し得る。強誘電体メモリセルは、しかしながら、読み出し動作後に初期の論理状態を維持し得る、例えば、電荷状態310−bが蓄積された場合、電荷状態は、読み出し動作中であって電圧350を印加した後に、電荷状態310−cへの経路345に従い得る。幾つかの場合、強誘電体メモリセルの読み出しは、セルの論理状態をディスターブし得る。実例として、強誘電体メモリセルの読み出し後には、電荷状態310−bがもはや蓄積されないことがある。それ故、ライトバック手続が実施され得る。そうした場合、ライトバック手続は、セルの電荷をその初期の電荷状態310−bに復元するために、電圧の印加を伴い得る。
インプリント状態(すなわち、インプリントされたセル)の下での強誘電体コンデンサの動作は、代替的経路345−aに従い得る。代替的経路345−aは、電荷状態310−cよりも小さい電荷状態310−eと、350よりも大きい、コンデンサに渡る電圧350−aとに関連付けられ得る。それ故、デジット線のもたらされる結果電圧(電圧335 − 電圧350−a)は、電圧350と関連付けられたデジット線115の電圧よりも小さいことがある。また、(例えば、電荷状態305−dと電荷状態310−dとの間で測定されるような)残留分極は、疲労(fatigue)と共に減少し得る。結果として、デジット線のもたらされる結果電圧の差、(電圧335 − 電圧350−a)及び(電圧335 − 電圧355)もより小さくなり得、それは、より小さなセンシングウィンドウと読み出しエラー数の増加とを生み出し得る。強誘電体コンデンサが従う経路の変化は、時間と共に増加し得、ドリフトと称され得る。インプリントされた強誘電体コンデンサに反対の論理状態を書き込むことは、ソフト書き込みをもたらし得、又はソフト書き込みと称され得る、ソフト書き込みは、電荷状態305−d等の、強誘電体コンデンサにより蓄積されているより低い電荷状態と関連付けられ得、結果として、強誘電体コンデンサは、デジット線と関連付けられた電荷のより少ない量を共有し得る。したがって、後続の読み出し動作のセンシングウィンドウも縮小され得る。
幾つかの例では、強誘電体コンデンサにより現在蓄積されている論理状態とは異なる(例えば、反対の)論理状態が、設定された間隔で強誘電体コンデンサに書き込まれ得る。このことは、強誘電体コンデンサによる論理値の蓄積と、強誘電体コンデンサにより蓄積された論理状態の読み出しとの間に生じるドリフトの量を最小限にし得る。幾つかの例では、強誘電体コンデンサが電荷状態310−b等の第1の電荷状態を、アクセスされることなく、決められた期間蓄積する場合、強誘電体コンデンサには反対の蓄積状態(例えば、電荷状態305−b)が書き込まれ得る。強誘電体コンデンサが依然としてアクセスされない場合、時間と共に、ヒステリシス曲線は反対方向に移動し得る。第2の期間の後、強誘電体コンデンサに初期の電荷状態310−bがライトバックされ得る。この方法では、ドリフトの大きさは減少し得、インプリントの影響は緩和され得る。しかしながら、メモリアレイは、強誘電体コンデンサが反対の論理状態を蓄積するにもかかわらず、強誘電体コンデンサから意図した論理状態を依然として読み出し得る。
反対の論理状態をライトバックするために、及び意図した論理状態を強誘電体メモリセルから読み出すために、トランジスタの多数のセットが使用され得る。実例として、真の論理状態を強誘電体メモリセルから読み出し/強誘電体メモリセルに書き込むことを可能にするために、センスコンポーネントの周囲にトランジスタの第1のセットが構成され得る。そして、反転した論理状態を蓄積する強誘電体コンデンサから意図した論理状態を読み出すために、センスコンポーネントの周囲にトランジスタの第2のセットが構成され得る。また、トランジスタの第2のセットは、反転した論理状態を蓄積していると予想される強誘電体メモリセルに反転した論理状態を書き込むために使用され得る。
図4Aは、本開示の様々な実施形態に従ったデータビットの反転を支持する例示的回路400−aを説明する。回路400−aは、図1及び図2を参照しながら記述したメモリセル105、ワード線110、デジット線115、及びセンスコンポーネント125の夫々例示であり得るメモリセル105−b及び105−c、ワード線110−b(アクセス線とも称され得る)、デジット線115−b、並びにセンスコンポーネント125−bを含む。メモリセル105−b及び105−cは、図3を参照しながら記述したような特徴を伴い動作する強誘電体コンデンサを含み得る。回路400−aは、図2を参照しながら記述したプレート線210及びリファレンス線225の夫々例示であり得るプレート線210−a及びリファレンス線225−aをも含む。回路400−aは、電圧源405、電圧源410、等化スイッチ420−a及び420−b、並びに絶縁コンポーネント425−a及び425−bをも含む。等化スイッチ420及び絶縁コンポーネント425は、一般的にスイッチングコンポーネントとも称され得る。
デジット線115−b及びリファレンス線225−aは、固有の静電容量415−a及び415−bを夫々有し得る。固有の静電容量415−a及び415−bは、電気デバイスでなくてもよく、すなわち、それらは、2端子コンデンサでなくてもよい。代わりに、固有の静電容量415−a及び415−bは、デジット線115−b及びリファレンス線225−aの、寸法を含む物理的特徴からもたらされる静電容量を表し得る。幾つかの場合、リファレンス線225−aは、未使用の又は非活性のデジット線である。幾つかの例では、デジット線115−b及びリファレンス線225−aは、等化スイッチ420−a及び420−bを通じて事実上のグランドに接続され得、又は事実上のグランドから分離され得る。事実上のグランドは、回路400−aに対する共通のリファレンスとしての機能を果たし得、接地と比較した場合にゼロボルトとは異なる(例えば、大きい又は小さい)電圧に事実上のグランドは浮遊し得るが、グランド又は0Vとも称され得る。
幾つかの例では、スイッチングコンポーネントに印加される線形の等化電圧を増加又は減少することによって、等化スイッチ420−a又は420−bを夫々活性化又は不活性化するために、制御信号(例えば、線形の等化信号)が使用され得る。幾つかの場合、等化スイッチ420−aは、デジット線115−bが使用されていない間にデジット線1150−bの電圧が浮遊することを防止するために使用され得る。等化スイッチ420−a及び420−b、並びに絶縁コンポーネント425−a及び425−bは、トランジスタ(例えば、電界効果トランジスタ(FET))として実装され得る。
図示されるように、第1の強誘電体メモリセル105−bは、デジット線115−bと電子通信する。第1の強誘電体メモリセル105−bは、図2を参照しながら記述したように、ワード線110−bを介して強誘電体コンデンサと電子通信する選択コンポーネントを含み得る。選択コンポーネントは、ワード線110−bに電圧を印加することによって活性化され得、強誘電体コンデンサとデジット線115−bとの間の導電経路を提供するために使用され得る。一例では、第1の強誘電体メモリセル105−bは、強誘電体コンデンサにより蓄積された状態を判定するための読み出し動作のために、選択コンポーネントを使用して選択され得る。幾つかの例では、メモリアレイは、第1の強誘電体メモリセル105−bを含むメモリセルのセット又は“ページ”に同時にアクセスする。ページは、アドレスと関連付けられ得、関連付けられたアドレスを使用してアクセスされ得る。
デジット線115−bの電圧と比較するためのリファレンスを提供するために、リファレンス線225−aに電圧が印加され得る。リファレンス線225−aの電圧は、デジット線115−bの電圧に対する比較のためのリファレンスとして、センスコンポーネント125−bにより使用され得る。幾つかの場合、リファレンス線225−aは、アクセスされる場合(例えば、センシング動作中)にリファレンス電圧を提供する、第2の強誘電体メモリセル105−c等のメモリセルと電子通信する。
プレート線210−aは、強誘電体コンデンサとも電子通信し得る。幾つかの場合、強誘電体コンデンサのプレートは、(例えば、読み出し動作のために)プレート線210−aを介してバイアスされ得る。ワード線110−bに電圧を印加することと組み合わせて、コンデンサに渡って非ゼロの電圧を印加することは、強誘電体コンデンサがデジット線115−bを充電する結果をもたらし得る。すなわち、第1の強誘電体メモリセル105−bにアクセスすると、強誘電体コンデンサは、固有の静電容量415−aを介してデジット線115−bと電荷を共有し得る。幾つかの例では、デジット線115−bは、グランドリファレンス又は供給電圧に動かされ得、強誘電体コンデンサに渡って電圧を印加するために、プレート線210−aにおいて電圧が印加され得る。例えば、プレート線210−aに印加される電圧は、第1の電圧から第2の電圧へ傾斜され得る。幾つかの例では、プレート線210−aに一定電圧が印加され得、強誘電体コンデンサに渡って電圧を印加するために、デジット線115−bの電圧は、事実上のグランド又は供給電圧に動かされ得る。
絶縁コンポーネント425−a及び425−bは、デジット線115−b及びリファレンス線225−aをセンスコンポーネント125−bから絶縁するために使用され得る。回路400−aから絶縁され得る制御線を含むセンスコンポーネント125−bの一部は、センスコンポーネントの内部又は中心部と称され得る。トランジスタの第1のセットであり得る絶縁コンポーネント425−aは、絶縁コンポーネントの第1のセットであり得、絶縁コンポーネント425−a−1及び425−a−2を含み得る。トランジスタの第1のセットは、それ故、センスコンポーネントに関して第1の構成を有し得る。絶縁コンポーネントの第1のセットは、真の絶縁コンポーネント425−a又は真のトランジスタと称され得、第1の真の絶縁コンポーネント425−a−1(又はトランジスタの第1のセットの内の第1のトランジスタ)を介した第1の入力線240−cとデジット線115−bとの間の導電経路と、第2の真の絶縁コンポーネント425−a−2(又はトランジスタの第1のセットの内の第2のトランジスタ)を介した第2の入力線240−dとリファレンス線225−aとの間の導電経路とを提供するために、センスコンポーネント125−bについて構成され得る。真の絶縁コンポーネント425−aは、(例えば、コントローラを介して)制御線の第1のセットを使用して活性化され得る。
トランジスタの第2のセットであり得る絶縁コンポーネント425−bは、絶縁コンポーネントの第2のセットであり得、絶縁コンポーネント425−b−1及び425−b−2を含み得る。絶縁コンポーネントの第2のセットは、反転の絶縁コンポーネント425−b又は反転のトランジスタと称され得、第1の反転の絶縁コンポーネント425−b−1(トランジスタの第2のセットの内の第1のトランジスタ)を介した第2の入力線240−dとデジット線115−aとの間の導電経路と、第2の反転の絶縁コンポーネント425−b−2(トランジスタの第2のセットの内の第2のトランジスタ)を介した第1の入力線240−cとリファレンス線225−aとの間の導電経路とを提供するために、センスコンポーネント125−bについて構成され得る。トランジスタの第2のセットは、それ故、センスコンポーネントに関して第2の構成を有し得る。反転の絶縁コンポーネント425−bは、(例えば、コントローラを介して)制御線の第2のセットを使用して活性化され得る。幾つかの場合、制御線の第1及び第2のセットは、制御線の第1のセットへの第1の電圧と制御ノードの第2のセットへの反対の電圧を提供し、逆もまた同様である共通の制御ノードと通信する。この方法では、反転の絶縁コンポーネント425−bが不活性化される一方で、真の絶縁コンポーネント425−aが活性化され得、逆もまた同様である。
センスコンポーネント125−bは、第1の強誘電体メモリセル105−bの蓄積状態を判定するために使用され得る。幾つかの場合、センスコンポーネント125−bは、センスアンプであり、又はセンスアンプを含む。センスコンポーネント125−bは、電圧源405及び電圧源410により動作され得る。幾つかの例では、電圧源410が負の供給電圧又は事実上のグランドである一方で、電圧源405は正の供給電圧である。センスコンポーネント125−bは、デジット線115−bの電圧とリファレンス線225−aの電圧とに基づいて、第1の強誘電体メモリセル105−bの論理値を判定するために使用され得る。幾つかの例では、センスコンポーネント125−bは、デジット線115−bの電圧とリファレンス線225−aの電圧との比較を始動するために、例えば、コントローラによって、活性化又は“発動(fire)”される。
センスコンポーネント125−bは、電圧源405又は電圧源410の何れかにより提供された電圧に、センスアンプの出力をラッチし得る。幾つかの場合、該出力電圧は、センスコンポーネント125−bの極性に従って判定される(例えば、出力電圧は、第1の入力線240−cと第2の入力線240−dとの差に等しい)。実例として、デジット線115−bの電圧がリファレンス線225−aの電圧よりも大きい場合、その後センスコンポーネント125−bは、電圧源405から供給された正の電圧で、センスアンプの出力をラッチし得る。センスコンポーネント125−bは、第1の強誘電体メモリセル105−bに論理値を書き込むためにも使用され得る。実例として、書き込み動作中、センスコンポーネント125−bは、論理状態1を第1の強誘電体メモリセル105−bに書き込むために、プレート線210−aにおいて印加される電圧よりも大きい電圧の印加するために始動させられ得る。幾つかの例では、センスコンポーネント125−bにより印加される電圧は、電圧源405及び410に依存する。実例として、電圧源405は、プレート線210−aにおいて印加される電圧よりも大きい電圧を提供し得る。
幾つかの例では、第1の強誘電体メモリセル105−bの性能を維持するために回路400−aを動作するために、コントローラが使用され得る。実例として、コントローラは、センシング動作を実施するように、又はデジット線115−b及び/若しくはリファレンス線225−aに電圧を印加するように、センスコンポーネント125−bを始動させるために使用され得る。コントローラは、(例えば、制御線の第1のセット及び第2の制御線を介して)等化スイッチ420及び絶縁コンポーネント425を活性化又は不活性化するために、並びにワード線110−bを介して第1の強誘電体メモリセル105−bを選択するためにも使用され得る。幾つかの例では、コントローラは、ワード線110−bを使用して第1の強誘電体メモリセル105−bにアクセスするために、並びにプレート線210−a及びデジット線115−bを使用して第1の強誘電体メモリセル105−bに対して読み出す及び/又は書き込むために使用され得る。コントローラは、第1の強誘電体メモリセル105−b又はメモリアレイのサブセクション内の強誘電体メモリセルが論理状態をある期間蓄積したことを判定することを助力するための1つ以上のコンポーネント(例えば、タイミングコンポーネント)を含み得る。該期間が経過したと識別した後、コントローラは、第1の強誘電体メモリセル105−bに反対の論理状態を書き込むために、ワード線110−b、プレート線210−a、デジット線115−b、センスコンポーネント125−b、及び絶縁コンポーネント425を使用し得る。
実例として、コントローラは、真の絶縁コンポーネント425−aを活性化し得、反転の絶縁コンポーネント425−bを不活性化し得、真の絶縁コンポーネント425−aを介して、メモリにより蓄積された論理状態をセンシングするようにセンスコンポーネント125−bを始動させ得る。センスコンポーネント125−bは、第1の強誘電体メモリセル105−bにより蓄積された論理状態に対応する電圧をその後出力し得る。続いて、コントローラは、真の絶縁コンポーネント425−aを不活性化し得、反転の絶縁コンポーネント425−bを活性化し得、センシングした論理状態を第1の強誘電体メモリセル105−bにライトバックするために出力電圧を使用し得る。ただし、以下でより詳細に論じられるように、反転の絶縁コンポーネント425−bを使用することによって、第1の強誘電体メモリセル105−bには反対の論理状態がライトバックされ得る。
コントローラはまた、メモリセルが反転した論理値を蓄積していることを追跡し得る。実例として、コントローラは、反転した論理状態を蓄積するためにページが更新される度に、カウンタ430をインクリメントし得る。幾つかの場合、カウンタ430は、反転した論理状態と共に更新される最後のページのアドレスを蓄積するために更新され得る。幾つかの例では、カウンタ430の値は、第3の強誘電体メモリセルとして実装され得る不揮発性メモリ(例えば、不揮発性ラッチ)中に蓄積され得る。別のページの後続のアクセス動作(例えば、読み出し/書き込み)中に、コントローラは、(例えば、第1の入力におけるカウンタ430の第1の値と、第2の入力におけるページのアドレスとを受信するコンパレータを介して)カウンタ430の値をアクセスされるページのアドレスと比較し得る。アクセスされているアドレスがカウンタ430と関連付けられたアドレスよりも小さい場合、コントローラは、アクセスされているメモリセルは反転した論理状態を蓄積している又は蓄積していると予想されると判定し得る。したがって、コントローラは、データをメモリセルから読み出し又はメモリセルに書き込むために、反転の絶縁コンポーネント425−bを活性化し得る。アクセスされているアドレスがカウンタ430と関連付けられたアドレスよりも大きい場合、コントローラは、メモリセルにより現在蓄積されている状態を読み出すために、又は意図した論理状態をメモリセルに書き込むために、真の絶縁コンポーネント425−bを活性化し得る。
強誘電体メモリセルの技術の文脈で回路400−aの構成が概して論じられているが、この構成は、その他の種類のメモリセル(例えば、DRAM、メモリRAM(MRAM)等)を動作するために同様に使用され得る。実例として、意図した又は反転した論理状態をその他の種類のメモリセルから読み出し及び/又はその他の種類のメモリセルに蓄積するために、真の絶縁コンポーネント425−a及び反転の絶縁コンポーネント425−bが同様に使用され得る。
図4Bは、本開示の様々な実施形態に従って真の絶縁コンポーネント425−aが活性化され、反転の絶縁コンポーネント425−bが不活性化される回路400−bの例示的動作を説明する。参照を容易にするために、不活性化された反転の絶縁コンポーネント425−bと第2の強誘電体メモリセル105−cとは、回路400−b中に図示されていない。図4Bに示されるように、真の絶縁コンポーネント425−a−1及び425−a−2の活性化は、第1の入力線240−cとデジット線115−bとの間の導電経路と、第2の入力線240−dとリファレンス線225−aとの間の別の導電経路とを提供する。この構成は、メモリセル105−dにより現在蓄積されている論理状態(すなわち、真の論理状態)に対応する電圧をセンスコンポーネント125−bが出力することをもたらし得る。例えば、メモリセル105−dが論理値1を蓄積する場合、センスコンポーネント125−bは、論理値1に対応する電圧を出力するであろう。この構成は、反転した論理状態を蓄積しないメモリセルにアクセスするために使用され得る。
図4Cは、本開示の様々な実施形態に従って真の絶縁コンポーネント425−aが不活性化され、反転の絶縁コンポーネント425−bが活性化される回路400−cの例示的動作を説明する。参照を容易にするために、不活性化された真の絶縁コンポーネント425−aと第2の強誘電体メモリセル105−cとは、回路400−c中に図示されていない。図4Cに示されるように、反転の絶縁コンポーネント425−b−1及び425−b−2の活性化は、第1の入力線240−cとリファレンス線225−aとの間の導電経路と、第2の入力線240−dとデジット線115−bとの間の別の導電経路とを提供する。この構成は、メモリセル105−eにより現在蓄積されている論理状態とは反対の論理状態(すなわち、反転した論理状態)に対応する電圧をセンスコンポーネント125−bが出力することをもたらし得る。例えば、メモリセル105−eが論理値1を蓄積する場合、センスコンポーネント125−bは、論理値0に対応する電圧を出力するであろう。
この構成は、反転した論理状態を蓄積している又は蓄積していると予想されるメモリセルにアクセスするために使用され得る。実例として、コントローラは、メモリセル105−eにアクセスするために使用されるアドレスが書き込み動作のために選択されていることを判定し得る。コントローラは、アクセスされるアドレスがカウンタと関連付けられたアドレスよりも小さいことをも判定し得、ページに対して反転動作が実施されたこと、及びメモリセル105−eが反転した論理状態を蓄積していることを判定し得る。したがって、後続の読み出し動作中に適切な論理状態が読み出されることを確実にするために、コントローラは、反転した論理状態をページのメモリセルに書き込み得る。実例として、コントローラは、反転の絶縁コンポーネント425−bを介して、メモリセルに論理状態を書き込み得る。
図5Aは、本開示の様々な実施形態に従った例示的回路の動作の側面を説明する例示的タイミング図500−aを示す。タイミング図500−aは、軸505上の電圧と、軸510上の時間とを図示する。したがって、第1の強誘電体メモリセル105−b等のメモリセルの読み出し又はメモリセルへの書き込みからもたらされる電圧は、時間の関数として表され得る。例えば、タイミング図500−aは、真の絶縁電圧515−a、反転の絶縁電圧515−b、ワード線電圧525、プレート線電圧520、デジット線530−a及び530−b、並びに内部若しくは中心部電圧535−a及び535−bを含む。タイミング図500−aは、読み出し電圧545、リファレンス電圧550、及び発動時間555をも含み得る。
幾つかの例では、タイミング図500−aは、真の絶縁コンポーネント425−aを使用する例示的読み出し及びライトバック動作を説明する。表示を容易にするために、ゼロに近い電圧は、軸510からオフセットされ得、幾つかの場合、これらの電圧は、ゼロに等しくてもよく、又はゼロにほぼ等しくてもよい、更に、幾つかの場合、幾つかの信号のタイミングは、時間的に前後し得、相互に重複し得る。タイミング図500−aは、図4A〜図4Cを参照しながら記述した回路400の例示的動作を図示する。図5Aは、先行する図のコンポーネントを参照しながら以下に記述される。図5Aは、真の絶縁コンポーネント425−aを使用してメモリセル上で実施される読み出し及びライトバック動作の側面を説明し得、それは、回路400―b中に提供された構成に対応し得る。図5C中で論じられる動作は、真の論理状態を蓄積するメモリセルに対する読み出し及び書き込みのために使用され得る。
図4A〜図4Cを参照しながら論じたように、反転の絶縁コンポーネント425−bに反転の絶縁電圧515−bが印加される一方で、真の絶縁コンポーネント425−aに真の絶縁電圧515−aが印加されて、読み出し操作が開始し得る。反転の絶縁電圧515−bは、反転の絶縁コンポーネント425−bを不活性化するために使用される電圧(例えば、事実上のグランド)であり得る一方で、真の絶縁電圧515−aは、真の絶縁コンポーネント425−aを活性化するために使用される電圧であり得る。同時に、プレート線210−aにプレート線電圧520が印加され得る。続いて、ワード線110−bにワード線電圧525が印加され得、第1の強誘電体メモリセル105−bを選択する。ワード線110−bの選択は、その時点でデジット線電圧530が増加し得る固有の静電容量415−aと電荷を共有するように、第1の強誘電体メモリセル105−bの強誘電体コンデンサを始動させ得る。
デジット線電圧530の増加は、第1の強誘電体メモリセル105−bにより初期に蓄積された論理状態に依存し得る。実例として、第1の強誘電体メモリセル105−bが論理状態1を初めに蓄積した場合、デジット線115−b上にはデジット線電圧530−aが生じ得る。対照的に、第1の強誘電体メモリセル105−bが論理状態0を初めに蓄積した場合、デジット線115−b上にはデジット線電圧530−bが生じ得る。真の絶縁電圧515−aはその後除去され得、センスコンポーネント125−bを回路400から絶縁し、その後間もなくして、発動時間555において、もたらされるデジット線電圧をリファレンス電圧550と比較するように、センスコンポーネント125−bが始動させられ得る。デジット線115−bは、センスコンポーネント125−bの内部部分又は中心部から絶縁され得るので、もたらされるデジット線電圧530は、比較全体を通じて維持され得る。リファレンス電圧550は、第2の入力線240−dと電子通信し得るリファレンス線225−aに印加され得る。
比較の結果に依存して、中心部電圧535は、高電圧源405の電圧又は低電圧源410の電圧の何れかに動かされ得る。実例として、デジット線115−b上にデジット線電圧530−aが存在する場合、中心部電圧535−aは、高電圧源405の電圧に動かされ得る。中心部電圧535−a及び535−bは、第1の入力線240−cにおいて測定され得る。同時に、第2の入力線240−dの電圧は、低電圧源410に動かされ得る。さもなければ、デジット線115−b上にデジット線電圧530−bが存在する場合、中心部電圧535−bは、低電圧源410に動かされ得、第2の入力線240−dの電圧は、高電圧源405に動かされ得る。センスコンポーネント125−bの出力電圧(例えば、出力電圧=第1の入力線240−cの電圧 − 第2の入力線240−dの電圧)は、ラッチ中に蓄積され得、第1の強誘電体メモリセル105−bにより蓄積された対応する論理状態を判定するために、メモリコントローラにより読み出され得る。実例として、読み出し動作が実施された後に中心部電圧535−aが正である場合、メモリコントローラは、第1の強誘電体メモリセル105−bは論理状態1を初めに蓄積したと判定し得る。
センスコンポーネント125−bの出力電圧を蓄積した後、センスコンポーネント125−bを回路400中に電子的に戻し、且つデジット線115−bと第1の入力線240−cとの間の導電経路を提供する真の絶縁コンポーネント425−aに、真の絶縁電圧515−aが再印加され得る。デジット線115−bを第1の入力線240−cに再接続することは、もたらされる中心電圧535にデジット線電圧530が動かされ得る結果をもたらし得る。実例として、第1の強誘電体メモリセル105−bが論理状態1を初めに蓄積した場合、対応するデジット線電圧530−aは、中心部電圧535−aに上昇し得る。又は、第1の強誘電体メモリセル105−bが論理状態0を初めに蓄積した場合、対応するデジット線電圧530−bは、中心部電圧535−bに減少し得る。
読み出された論理状態を第1の強誘電体メモリセル105−bに戻すために、ライトバック動作がその後実施され得る。ライトバック動作は、2つの部分560を含み得る。ライトバックされる論理状態は、デジット線115−bの電圧に依存し得る。実例として、論理状態0をライトバックする場合、デジット線電圧530−bは、事実上のグランド又はその近くであり得、プレート線電圧520は、読み出し電圧545又はその近くであり得、第1の強誘電体メモリセル105―bに渡って印加されている正の電圧をもたらす。第2の部分560−b中に、プレート線電圧520は減少させられ得、第1の強誘電体メモリセル105−bに渡る電圧は除去され得、メモリセルのもたらされる電荷状態(例えば、電荷状態305)は論理0と関連付けられ得る。論理状態1をライトバックする場合、デジット線電圧530−b及びプレート線電圧520は、読み出し電圧545又はその近くであり得、第1の強誘電体メモリセル105−bに渡って何ら電圧が印加されない結果をもたらす。第2の部分560−b中、プレート線電圧520は減少させられ得、第1の強誘電体メモリセル105−bに渡る電圧は負に動かされ得る。ライトバック動作の終了時において、デジット線115−bは、事実上のグランドに動かされ得、メモリセルのもたらされる電荷状態(例えば、電荷状態310)は論理1と関連付けられ得る。
図5Aに説明されるように、真の絶縁コンポーネント425−aを使用する読み出し動作は、第1の強誘電体メモリセル105−bにより現在蓄積されている論理状態に対応する電圧をセンスコンポーネント125−bが出力する結果をもたらし得る。そして、真の絶縁コンポーネント425−aを使用するライトバック動作は、読み出された同じ論理状態が第1の強誘電体メモリセル105−bにライトバックされる結果をもたらし得る。幾つかの場合、メモリコントローラは、メモリセル、第1の強誘電体メモリセル105−bを含むメモリセルのグループにアクセスするために使用されるアドレスを、メモリセル又はページが反転した論理状態を蓄積していること追跡するカウンタと関連付けられたアドレスと比較することに基づいて、真の絶縁コンポーネント425−aを選択し得る。
図5Bは、本開示の様々な実施形態に従った例示的回路の動作の側面を説明する例示的タイミング図500−bを示す。タイミング図500−bは、軸505上の電圧と、軸510上の時間とを図示する。したがって、第1の強誘電体メモリセル105−b等のメモリセルの読み出しからもたらされるセンシング電圧は、時間の関数として表され得る。タイミング図500−bは、図4A〜図4Cを参照しながら記述した回路400の例示的動作を図示する。図5Bは、先行する図のコンポーネントを参照しながら以下に記述される。図5Bは、真の絶縁コンポーネント425−aを使用して読み出し動作が実施され、反転の絶縁コンポーネント425−bを使用してライトバック動作が実施される間の、メモリセルに対するデータ反転動作の側面を説明し得る。ライトバック動作は、回路400−c中に提供された構成に対応し得る一方で、読み出し動作は、回路400−b中に提供された構成に対応し得る。図5C中で論じられる動作は、メモリセルにより蓄積された論理状態を反転及び非反転する(すなわち、真を戻す)ために使用され得る。
図4A〜図4C及び図5Aを参照しながら論じたように、第1の強誘電体メモリセル105−bは、真の絶縁コンポーネント425−aを使用して読み出され得る。図5Aで実施される読み出し動作と同様に、第1の強誘電体メモリセル105−bが論理0を初めに蓄積した場合には中心部電圧535−bが生じ得る一方で、第1の強誘電体メモリセル105−bが論理1を初めに蓄積した場合には中心部電圧535−aが生じ得る。したがって、メモリコントローラは、センスコンポーネント125−bの出力電圧に基づいて、第1の強誘電体メモリセル105−bの真の論理状態を読み出し得る。幾つかの場合ではあるが、メモリコントローラは、反転動作中に論理状態の読み出しを抑制し得る。しかしながら、出力が蓄積された後、反転の絶縁コンポーネント425−bを使用してライトバック動作が実施され得る。すなわち、反転の絶縁コンポーネント425−bを活性化するために反転の絶縁電圧515−dが増加させられ得る一方で、真の絶縁電圧515−cは、事実上のグランド又はその近くに維持され得る。結果として、ライトバック動作のために、デジット線115−bに第2の入力線240−dの電圧が印加され得る。
上で論じられたように、第2の入力線240−dの電圧は、中心部電圧535の反対に移動する。したがって、センスコンポーネント125−bを回路400に電気的に戻した後、デジット線電圧530は、対応する中心部電圧535に従わないことがあるが、補足的な中心部電圧に従い得る。それ故、センシングされた論理状態を第1の強誘電体メモリセル105−bにライトバックするために使用されるデジット線電圧530は、反対の論理状態と関連付けられ得、第1の強誘電体メモリセル105−bは、反転した論理状態を蓄積し得る。例えば、第1の強誘電体メモリセル105−bは、論理1を初めに蓄積し得、(例えば、ワード線電圧525をアサートすることによって)第1の強誘電体メモリセル105−bがアクセスされた場合、デジット線電圧530−aが生じ得る。第1の強誘電体メモリセル105−bを読み出すために、真の絶縁コンポーネント425−aが使用され得、第2の入力線240−dの電圧が低電圧源410の電圧に動かされ得る一方で、中心部電圧535−aは高電圧源405の電圧に動かされ得る。それ故、センスコンポーネントの出力電圧は、論理1に対応し得、ラッチ中に蓄積され得る。
反転の絶縁コンポーネント425−bを介して、センスコンポーネント125−bが回路400に電子的に戻された場合、デジット線115−bは第2の入力線240−dに電子的に接続され得る。したがって、デジット線電圧530−aは、中心部電圧535−aの反対の電圧(例えば、事実上のグランド)に動かされ得る。その後、ライトバックの第1の部分560−a中に、第1の強誘電体メモリセル105−bに渡って正の電圧が印加され得、第2の部分560−b中に、続いて除去され得る。したがって、第1の強誘電体メモリセル105−bのもたらされる電荷状態(例えば、電荷状態305)は論理0に対応し得る。
図5Bに説明されるように、反転動作は、真の絶縁コンポーネント425−aを使用する読み出し動作と、反転の絶縁コンポーネント425−bを使用するライトバック動作とを含み得る。真の絶縁コンポーネント425−aを使用する読み出し動作は、第1の強誘電体メモリセル105−bにより現在蓄積されている論理状態に対応する電圧をセンスコンポーネント125−bが出力する結果をもたらし得る。そして、反転の絶縁コンポーネント425−bを使用するライトバック動作は、反対の論理状態が第1の強誘電体メモリセル105−bにライトバックされる結果をもたらし得る。幾つかの場合、メモリコントローラは、メモリアレイ中の各1つのメモリセル又はメモリセルのグループに反転動作を順次実施し得る。実例として、メモリコントローラは、第1のページに対応する第1のアドレスを選択し、第1のページに含まれる各メモリセルに対して反転動作を同時に実施し得る。メモリコントローラは、第2のページに対応する第2のアドレスをその後選択し得、第2のページに対して反転動作を実施し得る、等々。反転動作が実施された後、ページのメモリセルは、反転した論理状態、又は意図した論理状態の反対の論理状態を蓄積し得る。最後のページに到達した後、メモリセルがそれらの意図した論理状態を再度蓄積するように、メモリコントローラは、反転動作を実施するアドレスを通じて逆方向に働き得る。
メモリセル又はページが反転されていることを追跡するために、カウンタが使用され得る。実例として、各反転動作と共に、カウンタの値がインクリメントされ得る。幾つかの場合、カウンタの値と、アクセスされるページのアドレスとの間で直接の比較を可能にするために、各アドレスはカウンタの値にマッピングされ得る。別の例では、反転される最後のページのアドレスがカウンタにおいて蓄積され得る。メモリコントローラは、カウンタにおいて蓄積されたアドレスをアクセスされるページのアドレスと比較し得、該ページにおいて蓄積されたデータが真であるか、それとも反転されているかを判定し得る。
図5Cは、本開示の様々な実施形態に従った例示的回路の動作の側面を説明する例示的タイミング図500−cを示す。タイミング図500−cは、軸505上の電圧と、軸510上の時間とを図示する。したがって、第1の強誘電体メモリセル105−b等のメモリセルの読み出しからもたらされるセンシング電圧は、時間の関数として表され得る。タイミング図500−cは、図4A〜図4Cを参照しながら記述した回路400の例示的動作を図示する。図5Cは、先行する図のコンポーネントを参照しながら以下に記述される。図5Cは、回路400−c中に提供された構成に対応し得る、反転の絶縁コンポーネント425−bを使用してメモリセル上で実施される読み出し及びライトバック動作の側面を説明し得る。図5Cで論じられる動作は、反転した論理状態を蓄積するメモリセルに対する読み出し及び書き込みのために使用され得る。
図4A〜図4Cを参照しながら論じたように、真の絶縁電圧515−cが真の絶縁コンポーネント425−aに印加される一方で、反転の絶縁電圧515−dが反転の絶縁コンポーネント425−bに印加されて、読み出し動作が開始され得る。真の絶縁電圧515−cが真の絶縁コンポーネント425−aを不活性化するために使用される電圧(例えば、事実上のグランド)であり得る一方で、反転の絶縁電圧515−dは、反転の絶縁コンポーネント425−bを活性化するために使用される電圧であり得る。同時に、プレート線210−aにプレート線電圧520が印加され得る。続いて、ワード線110−bにワード線電圧525が印加され得、第1の強誘電体メモリセル105−bを選択する。図5Aを参照しながら上述したように、ワード線110−bの選択は、その時点でデジット線電圧530が増加し得る固有の静電容量415−aと電荷を共有するように、第1の強誘電体メモリセル105−bの強誘電体コンデンサを始動させ得る。ただし、デジット線115−bは、第1の入力線240−cの代わりに、第2の入力線240−dに電子的に接続され得る。
真の絶縁電圧515−aはその後除去され得、センスコンポーネント125−bを回路400−aから絶縁し、その後間もなくして、発動時間555において、もたらさるデジット線電圧をリファレンス電圧550と比較するように、センスコンポーネント125−bが始動させられ得る。比較の結果に依存して、中心部電圧535は、高電圧源405の電圧又は低電圧源410の電圧の何れかに動かされ得る。実例として、デジット線115−b、それ故、第2の入力線240−d上にデジット線電圧530−aが存在する場合、その後、中心部電圧535−aは、低電圧源410の電圧に動かされ得る。第1の入力線240−cにおいて中心部電圧535−a及び535−bが測定される。同時に、第2の入力線240−cの電圧は、高電圧源405に動かされ得る。
さもなければ、デジット線115−b上にデジット線電圧530−bが存在する場合、中心部電圧535−bは高電圧源405に動かされ得、第2の入力線240−dの電圧は低電圧源405に動かされ得る。デジット線115−bはセンスコンポーネント125−bの中心部から絶縁され得るので、もたらされるデジット線電圧530は、比較全体を通じて維持され得る。センスコンポーネント125−bの出力電圧(例えば、出力電圧=第1の入力線240−cの電圧 − 第2の入力線240−dの電圧)は、ラッチ中に蓄積され得、第1の強誘電体メモリセル105−bにより蓄積された対応する論理状態を判定するために、メモリコントローラによって読み出され得る。したがって、センスコンポーネント125−bの出力電圧は、メモリセル105−bにより蓄積された論理状態とは反対の論理状態に対応し得る。実例として、メモリセルが論理状態1を初めに蓄積したにもかかわらず、中心部電圧535−aが低電圧(例えば、事実上のグランド)である場合、メモリコントローラは、第1の強誘電体メモリセル105−bは論理状態0を初めに蓄積したと判定し得る。
センスコンポーネント125−bの出力電圧を蓄積した後、センスコンポーネント125−bを回路400中に電子的に戻し、且つデジット線115−bと第2の入力線240−dとの間の導電経路を提供する反転の絶縁コンポーネント425−bに、反転の絶縁電圧515−dが再印加され得る。デジット線115−bを第2の入力線240−dに再接続することは、第1の入力線240−cにおいて、もたらされる中心部電圧535−aとは反対の電圧にデジット線電圧530が動かされる結果をもたらし得る。実例として、第1の強誘電体メモリセル105−bが論理状態1を初めに蓄積した場合、(中心部電圧535−aは第1の入力線240−cにおいて測定され、デジット線115−bは第2の入力線240−dに接続されるので)対応するデジット線電圧530−aは、中心部電圧535−aへの補足的な電圧に上昇し得る。又は、第1の強誘電体メモリセル105−bが論理状態0を初めに蓄積した場合、対応するデジット線電圧530−bは、中心部電圧535−bへの補足的な電圧に減少し得る。
それ故、センシングされた論理状態を第1の強誘電体メモリセル105−bにライトバックするために使用されるデジット線電圧530は、反対の論理状態と関連付けられ得、第1の強誘電体メモリセル105−bは、反転した論理状態を蓄積し得る。例えば、第1の強誘電体メモリセル105−bは論理1を初めに蓄積し得、(例えば、ワード線電圧525をアサートすることにより)第1の強誘電体メモリセル105−bがアクセスされた場合、デジット線電圧530−aがもたらされ得る。第1の強誘電体メモリセル105−bを読み出すために、反転の絶縁コンポーネント425−aが使用され得、第2の入力線240−dの電圧が高電圧源405の電圧に動かされ得る一方で、中心部電圧535−aは、低電圧源410の電圧に動かされ得る。それ故、センスコンポーネントの出力電圧は、論理0に対応し得、ラッチ中に蓄積され得る。
反転の絶縁コンポーネント425−bを介してセンスコンポーネント125−bが回路400に電子的に戻された場合、デジット線115−bは第2の入力線240−dに電子的に接続され得る。したがって、デジット線電圧530−aは、中心部電圧535−aの反対の電圧(例えば、読み出し電圧545)に動かされ得る。その後、ライトバックの第1の部分560−a中に、プレート線電圧520は読み出し電圧545でもあり得、第1の強誘電体メモリセル105−bに渡って何ら電圧が印加されなくてもよい。第2の部分560−b中、プレート線電圧520は除去され得、第1の強誘電体メモリセル105−bに渡って負の電圧が印加され得る。ライトバック動作の終了時において、デジット線115−bは、事実上のグランドに動かされ得、メモリセルのもたらされる電荷状態(例えば、電荷状態310)は論理1と関連付けられ得る。
図6は、本開示の様々な実施形態に従った高速サイクルを使用する強誘電体メモリセルの回復を支持するメモリアレイ605のブロック図600を示す。メモリアレイ605は、電子メモリ装置と称され得、図1、図2、及び図4を参照しながら記述したようなメモリコントローラ140及びメモリセル105の例示であり得るメモリコントローラ615と1つ以上のメモリセル710とを含む。幾つかの場合、メモリセル710は、図1を参照しながら記述したような多数のメモリセル105と関連付けられ得る。メモリコントローラ615は、バイアスコンポーネント650及びタイミングコンポーネント655を含み得、図1に記述したようにメモリアレイ605を動作し得る。
メモリコントローラ615は、図1、図2、及び図4を参照しながら記述したワード線110、デジット線115、センスコンポーネント125、及びプレート線210の例示であり得るワード線620、デジット線640、センスコンポーネント635、及びプレート線625と電子通信し得る。メモリアレイ605は、リファレンスコンポーネント630及びラッチ645をも含み得る。メモリアレイ605のコンポーネントは、相互に電子通信し得、図1〜図5を参照しながら記述した機能の側面を実施し得る。幾つかの場合、リファレンスコンポーネント630、センスコンポーネント635、及びラッチ645は、メモリコントローラ615のコンポーネントであり得る。
幾つかの例では、デジット線640は、センスコンポーネント635及び強誘電体メモリセル610の強誘電体コンデンサと電子通信する。強誘電体メモリセル610は、論理状態(例えば、第1又は第2の論理状態)で書き込み可能であり得る。ワード線620は、メモリコントローラ615及び強誘電体メモリセル610の選択コンポーネントと電子通信し得る。プレート線625は、メモリコントローラ615及び強誘電体メモリセル610の強誘電体コンデンサのプレートと電子通信し得る。センスコンポーネント635は、メモリコントローラ615、リファレンス線660、デジット線640、及びラッチ645と電子通信し得る。リファレンスコンポーネント630は、メモリコントローラ615及びリファレンス線660と電子通信し得る。センス制御線665は、センスコンポーネント635及びメモリコントローラ615と電子通信し得る。これらのコンポーネントは、その他のコンポーネント、接続、又はバスを介して、上で列挙されないコンポーネントに加えて、メモリアレイ605の内部及び外部の両方のその他のコンポーネントとも電子通信し得る。
メモリコントローラ615は、ワード線620、プレート線625、又はデジット線640を、それらの様々なノードに電圧を印加することによって活性化するように構成され得る。例えば、バイアスコンポーネント650は、上述したようにメモリセル610を読み出す又は書き込むために、メモリセル610を動作させるための電圧を印加するように構成され得る。幾つかの場合、メモリコントローラ615は、図1を参照しながら記述したように、行デコーダ、列デコーダ、又はそれら両方を含み得る。このことは、メモリコントローラ615を1つ以上のメモリセル105にアクセス可能にし得る。バイアスコンポーネント650はまた、センスコンポーネント635に対するリファレンス信号を生成するための電位をリファレンスコンポーネント630に提供し得る。また、バイアスコンポーネント650は、センスコンポーネント635の動作のための電位を提供し得る。
幾つかの場合、メモリコントローラ615は、その動作をタイミングコンポーネント655を使用して実施し得る。例えば、タイミングコンポーネント655は、本明細書で論じた、読み出し及び書き込み等のメモリ機能を実施するためのスイッチング及び電圧印加に対するタイミングを含む、様々なワード線選択及びプレートバイアスのタイミングを制御し得る。幾つかの場合、タイミングコンポーネント655はバイアスコンポーネント650の動作を制御し得る。
リファレンスコンポーネント630は、センスコンポーネント635に対するリファレンス信号を生成するための様々なコンポーネントを含み得る。リファレンスコンポーネント630は、リファレンス信号を生み出すように構成された回路を含み得る。幾つかの場合、リファレンスコンポーネント630は、他の強誘電体メモリセル105を使用して実装され得る。センスコンポーネント635は、(デジット線640を通じた)メモリセル610からの信号を、リファレンスコンポーネント630からのリファレンス信号と比較し得る。論理状態を判定すると、センスコンポーネントは、該出力をラッチ645中にその後蓄積し得、ここで、該出力は、メモリアレイ605が一部である電子デバイスの動作に従って使用され得る。センスコンポーネント635は、ラッチ及び強誘電体メモリセルと電子通信するセンスアンプを含み得る。
幾つかの場合、メモリコントローラは、メモリセル710により蓄積された論理状態を反転する側面を実施するために使用され得る。例えば、メモリコントローラ615は、センスコンポーネント及びメモリセルと電子通信するトランジスタの第1のセットを通じて、メモリセルにより蓄積された第1の論理状態を読み出し得、センスコンポーネント及びメモリセルと電子通信するトランジスタの第2のセットを通じて、第1の論理状態とは異なる第2の論理状態をメモリセルに書き込み得、ここで、トランジスタの第2のセットはトランジスタの第1のセットとは異なる。メモリコントローラ615は、カウンタの第1の値を、メモリセルのセットに対応する第1のアドレスと関連付けられた第2の値と付加的に比較することであって、該カウンタの第1の値は第2のアドレスと関連付けられることと、該比較に基づいて、トランジスタの第1のセット又はトランジスタの第2のセットを使用して、メモリセルのセットに対応する論理状態のセットを読み出すことであって、ここで、トランジスタの第1のセット及びトランジスタの第2のセットは、センスコンポーネント及びメモリセルのセットと電子通信することと、をなし得る。
幾つかの例では、メモリアレイ605は、センスコンポーネント635及びメモリセル610と電子通信するトランジスタの第1のセット(例えば、絶縁コンポーネント425−a)を通じて、メモリセルにより蓄積された第1の論理状態を読み出すための手段を含み得る。メモリアレイ605は、センスコンポーネント635及びメモリセル610と電子通信するトランジスタの第2のセット(例えば、絶縁コンポーネント425−b)を通じて、第1の論理状態とは異なる第2の論理状態をメモリセルに書き込むための手段をも含み得、ここで、トランジスタの第2のセットはトランジスタの第1のセットとは異なる。メモリアレイ605は、トランジスタの第1のセット及びセンスコンポーネント635と電子通信するデジット線640を介してメモリセル610を放電するための手段と、センスコンポーネント635をメモリセル610から絶縁するための手段と、デジット線640の電圧をリファレンス電圧と比較するために、絶縁後にセンスコンポーネント635を活性化するための手段とをも含み得る。
幾つかの例では、メモリアレイ605は、カウンタの第1の値を、複数のメモリセル610に対応する第1のアドレスと関連付けられた第2の値と比較するための手段を含み得、該カウンタの第1の値は、第2のアドレスと関連付けられる。メモリアレイ605は、該比較に少なくとも部分的に基づいて、トランジスタの第1のセット又はトランジスタの第2のセットを使用して、複数のメモリセル610に対応する複数の論理状態を読み出すための手段をも含み得、ここで、トランジスタの第1のセット及びトランジスタの第2のセットは、センスコンポーネント635及び複数のメモリセル610と電子通信する。メモリアレイ605は、読み出し動作のために、第1のアドレスと関連付けられたメモリセル610を複数のメモリセル610から選択するための手段をも含み得る。
図7は、本開示の様々な側面に従ったデータビットの反転を支持するメモリコントローラ715のブロック図700を示す。メモリコントローラ715は、図6を参照しながら記述したメモリコントローラ615の側面の一例であり得る。メモリコントローラ715は、センスコンポーネントマネージャ725、コンパレータ730、選択コンポーネント735、絶縁コンポーネント740、アドレスモニタ750、論理状態識別器755、アドレスセレクタ760、反転コンポーネント765を含み得る。メモリコントローラ715は、図6を参照しながら記述したようなバイアスコンポーネント650及びタイミングコンポーネント655をも含み得る。これらのモジュールの各々は、(例えば、1つ以上のバスを介して)相互に直接又は間接的に通信し得る。
第1の例では、センスコンポーネントマネージャ725は、センスコンポーネント及びメモリセルと電子通信するトランジスタの第1のセットを通じて、メモリセルにより蓄積された第1の論理状態(例えば、真の論理状態)を読み出すように、センスコンポーネントを始動させ得る。第1の論理状態を読み出すことは、トランジスタの第1のセット及びセンスコンポーネントと電子通信するデジット線を介してメモリセルの放電を生じさせるためのメモリセルを選択するために、選択コンポーネント735を使用することを含み得る。放電後にセンスコンポーネントをメモリセルから絶縁するために、絶縁コンポーネント740が使用され得、センスコンポーネントマネージャ725は、デジット線の電圧をリファレンス電圧と比較するために、センスコンポーネントを続いて活性化し得る。センスコンポーネントを絶縁することは、トランジスタの第1のセットを不活性化させるために絶縁コンポーネント740を使用することを含み得る。
幾つかの例では、センスコンポーネントマネージャ725は、センスコンポーネント及びメモリセルと電子通信するトランジスタの第2のセットを通じて、第1の論理状態とは異なる第2の論理状態(例えば、反転した論理状態)をメモリセルに書き込むように、センスコンポーネントにさせ得る。幾つかの場合、トランジスタの第2のセットはトランジスタの第1のセットとは異なり得る。第2の論理状態を書き込むことは、センスコンポーネントでの比較後にトランジスタの第2のセットを活性化するために、絶縁コンポーネント740を使用することを含み得る。したがって、デジット線の電圧をリファレンス電圧と比較することの結果として生じる、センスコンポーネントのもたらされた結果電圧がデジット線に印加され得る。幾つかの場合、第1の論理状態を読み出すこと、及び第2の論理状態をメモリセルに書き込むことは、定期的に生じる。タイミングコンポーネント655等のタイミングコンポーネントは、第2の論理状態をいつ書き込むかを判定するために使用され得る。幾つかの場合、第1の論理状態を読み出すこと、及び第2の論理状態を書き込むことに対する定期性は、該メモリセルを含むメモリアレイのサブセクションの温度、該メモリセルと関連付けられたアクセスレート、該メモリセル上で実施されるアクセス動作の数、又はそれらの任意の組み合わせに少なくとも部分的に基づく。
アドレスモニタ750は、メモリセルが反転した論理状態を蓄積していることを追跡するために使用され得る。実例として、アドレスモニタ750は、第2の論理状態を書き込むことに少なくとも部分的に基づいてカウンタの値を更新し得、ここで、カウンタの値は、メモリセルにアクセスするために使用されるアドレスと関連付けられる。カウンタの値は、不揮発性ラッチ中に蓄積され得る。幾つかの例では、アドレスモニタ750は、それ自身をカウンタとして実装され得る。幾つかの場合、コンパレータ730は、カウンタの値を、メモリセルにアクセスために使用されるアドレスと比較し得る。センスコンポーネントマネージャ725は、(例えば、アドレスがカウンタの値よりも小さいと判定することによって)後続の読み出し動作中にトランジスタの第2のセットを通じてメモリセルの読み出しを判定するために、該比較を使用し得る。したがって、論理状態識別器755は、メモリセルが第2の論理状態を蓄積するにもかかわらず、センスコンポーネントの出力が第1の論理状態に対応すると判定し得る。
幾つかの例では、アドレスセレクタ760は、該メモリセルを含む複数のメモリセルに対応する第1のアドレスを選択し得、ここで、センスコンポーネントは、複数のメモリセルと電子通信し、読み出し動作を開始するようにセンスコンポーネントマネージャ725を始動させ得る。読み出し動作は、複数のメモリセルの内の各メモリセルの論理状態を読み出すことを含み得る。複数のメモリセルを読み出した後、センスコンポーネントマネージャ725は、反対の(反転した)論理状態をメモリセルの各々にライトバックするライトバック動作を始動し得る。幾つかの場合、ライトバックをトランジスタの第2のセットを通じて実施させるために、絶縁コンポーネント740はセンスコンポーネントマネージャ725と協働し得る。反転した論理状態をライトバックした後、アドレスモニタ750は、カウンタの値を、第1のアドレスと等しい第1の値に更新し得る。この方法では、アドレスモニタは、メモリセルが反転した論理状態を蓄積していること追跡し得る(例えば、カウンタの値よりも小さいアドレスと関連付けられた任意のメモリセルは、反転した論理状態を蓄積していると判定され得る)。
幾つかの例では、アドレスセレクタ760は、次のアドレスと関連付けられ第2の複数のメモリセルに対応する、第1の値よりも大きい第2の値を選択し得る。反転コンポーネント765は、第2の複数のメモリセルの論理状態を次のアドレスに基づいて反転し得、アドレスモニタ750は、第2の値に等しくするためにカウンタの値をインクリメントし得る。別の例では、アドレスセレクタ760は、第1のアドレスが最大のアドレス値であることに少なくとも部分的に基づいて、次のアドレスと関連付けられ第2の複数のメモリセルに対応する、第1の値よりも小さい第2の値を選択し得る。反転コンポーネント765は、第2の複数のメモリセルの論理状態を次のアドレスに基づいて反転し得、アドレスモニタ750は、第2の値に等しくするために、カウンタの値をデクリメントし得る。
第2の例では、コンパレータ730は、カウンタの第1の値を、複数のメモリセル(例えば、ページ)の第1のアドレスと関連付けられた第2の値と比較し得、ここで、カウンタの第1の値は第2のアドレスと関連付けられる。幾つかの例では、選択コンポーネント735は、読み出し動作のために、第1のアドレスと関連付けられたメモリセルを複数のメモリセルから選択し得る。センスコンポーネントマネージャ725は、該比較に基づいて、トランジスタの第1のセット又はトランジスタの第2のセットを使用して、複数の論理状態を複数のメモリセルから読み出すための読み出し動作を開始し得る。トランジスタの第1のセット及びトランジスタの第2のセットは、センスコンポーネント及び複数のメモリセルと電子通信し、絶縁コンポーネント740を使用して活性化/不活性化され得る。実例として、反転コンポーネント765は、(例えば、第1のアドレスと関連付けられた値がカウンタの値よりも小さい場合に)該比較に基づいて、複数のメモリセルの内のメモリセルにより蓄積された論理状態とは反対の論理状態を読み出したと判定し得る。したがって、センスコンポーネントマネージャ725及び絶縁コンポーネント740は、メモリセルにより蓄積された論理状態の反対の論理状態をトランジスタの第2のセットを使用して読み出すために協働し得る。絶縁コンポーネント740は、トランジスタの第2のセットを活性化するために使用され得る。
幾つかの例では、反転コンポーネント765は、第2の複数のメモリセルに対応する第2の複数の論理状態を反転し、アドレスモニタ750は、第2の複数のメモリセルのアドレスに少なくとも部分的に基づいて、カウンタの第1の値を更新する。幾つかの場合、センスコンポーネントマネージャ725がトランジスタの第2のセットを使用して複数の論理状態を読み出し得るように、絶縁コンポーネント740は、該比較に基づいて、トランジスタの第2のセットを活性化する。別の例では、センスコンポーネントマネージャ725は、該比較に基づいて、トランジスタの第2のセットを使用して、第2の複数の論理状態を複数のメモリセルに書き込み得る。
図8は、本開示の様々な側面に従ったデータビットの反転を支持するデバイス805を含むシステム800の図を示す。デバイス805は、例えば、図1、図5、及び図6を参照しながら上述したようなメモリアレイ605又はメモリアレイ100のコンポーネントの一例であり得、又は該コンポーネントを含み得る。
デバイス805は、通信を送受信するためのコンポーネントを含む、双方向の音声及びデータ通信のためのコンポーネントを含み得、メモリセル810、メモリコントローラ815、BIOSコンポーネント820、プロセッサ825、入出力コントローラ830、及び周辺コンポーネント835を含む。
メモリコントローラ815は、本明細書に記述されるような1つ以上のメモリセルを動作し得る。具体的には、メモリコントローラ815は、アレイのデータビットの反転を支持するように構成され得る。幾つかの場合、メモリコントローラ815は、図1を参照しながら記述したように、行デコーダ、列デコーダ、又はそれら両方(図示せず)を含み得る。
BIOSコンポーネント820は、ファームウェアとして動作するベーシックインプット/アウトプットシステム(BIOS)を含むソフトウェアコンポーネントであり、それは、様々なハードウェアコンポーネントを初期化し得、動かし得る。BIOSコンポーネント820は、プロセッサと様々な他のコンポーネント、例えば、周辺コンポーネント、入出力制御コンポーネント等との間のデータの流れをも管理し得る。BIOSコンポーネント820は、リードオンリーメモリ(ROM)、フラッシュメモリ、又は任意のその他の不揮発性メモリ中に蓄積されたプログラム又はソフトウェアを含み得る。
プロセッサ825は、インテリジェントハードウェアデバイス(例えば、汎用プロセッサ、デジタルシグナルプロセッサ(DSP)、中央処理装置(CPU)、マイクロコントローラ、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)、プログラム可能論理デバイス、分離したゲート若しくはトランジスタ論理コンポーネント、分離したハードウェアコンポーネント、又はそれらの任意の組み合わせ)を含み得る。幾つかの場合、プロセッサ825は、メモリコントローラを使用してメモリアレイを動作するように構成され得る。その他の場合、メモリコントローラは、プロセッサ825中に集積され得る。プロセッサ825は、様々な機能(例えば、アレイのデータビットの反転を支持する機能又はタスク)を実施するために、メモリ中に蓄積されたコンピュータ可読命令を実行するように構成され得る。
入出力コントローラ830は、デバイス805に対する入力信号及び出力信号を管理し得る。入出力制御コンポーネント830は、デバイス805中に集積されない周辺装置をも管理し得る。幾つかの場合、入出力制御コンポーネント830は、外部周辺装置への物理的接続又はポートを表し得る。幾つかの場合、入出力コントローラ830は、iOS(登録商標)、ANDROID(登録商標)、MS−DOS(登録商標)、MS−WINDOWS(登録商標)、OS/2(登録商標)、UNIX(登録商標)、LINUX(登録商標)、又は別のモバイル若しくはデスクトップオペレーティングシステム等のオペレーティングシステムを利用し得る。
周辺コンポーネント835は、任意の入力若しくは出力デバイス、又はそうしたデバイスに対するインタフェースを含み得る。例示として、ディスクコントローラ、音声コントローラ、画像コントローラ、イーサネットコントローラ、モデム、ユニバーサルシリアルバス(USB)コントローラ、直列若しくは並列ポート、又はペリフェラルコンポーネントインタコネクト(PCI)若しくはアクセラレーテッドグラフィックスポート(AGP)スロット等の周辺カードスロットが挙げられ得る。
入力840は、デバイス805又はそのコンポーネントへの入力を提供する、デバイス805の外にあるデバイス又は信号を表し得る。これは、ユーザインタフェース、又はその他のデバイスとのインタフェース若しくはその他のデバイス間のインタフェースを含み得る。幾つかの場合、入力840は、入出力コントローラ830により管理され得、周辺コンポーネント835を介してデバイス805と相互作用し得る。
出力845は、デバイス805又はそのコンポーネントの何れかからの出力を受信するように構成された、デバイス805の外にあるデバイス又は信号を表し得る。出力845の例は、表示装置、音声スピーカ、プリントデバイス、別のプロセッサ、又はプリント回路基板等を含み得る。幾つかの場合、出力845は、周辺コンポーネント835を介してデバイス805とインタフェースで連結する周辺装置であり得る。幾つかの場合、出力845は、入出力コントローラ830により管理され得る。
デバイス805のコンポーネントは、それらの機能を実行するように設計された回路を含み得る。これは、本明細書に記載される機能を実行するように構成された様々な回路素子、例えば、導電線、トランジスタ、コンデンサ、インダクタ、抵抗、アンプ、又はその他の能動素子若しくは非能動素子を含み得る。
図9は、本開示の様々な実施形態に従ったデータビットの反転のための方法900を説明するフローチャートを示す。方法900の動作は、本明細書に記述されたようなメモリアレイ100を動作するためのものであり得る。例えば、方法900の動作は、図1、図6、及び図8を参照しながら記述したようなメモリコントローラ140により実施され得る。幾つかの例では、メモリコントローラ140は、後述する機能を実施するために、メモリアレイ100の機能的要素を制御するためのコードのセットを実行し得る。付加的に又は代替的に、メモリコントローラ140は、以下で記述される機能の機構を専用のハードウェアを使用して実行し得る。
ブロック905において、メモリアレイ100は、センスコンポーネント及びメモリセルと電子通信するトランジスタの第1のセットを通じて、メモリセルにより蓄積された第1の論理状態を読み出し得る。ブロック905の動作は、図1〜図5Cを参照しながら記述した方法に従って実施され得る。幾つかの例では、ブロック905の動作の側面は、図6及び図8を参照しながら記述したようなセンスコンポーネントマネージャによって実施され得る。第1の論理状態を読み出すことは、トランジスタの第1のセット及びセンスコンポーネントと電子通信するデジット線を介してメモリセルを放電し、センスコンポーネントをメモリセルから絶縁することと、デジット線の電圧をリファレンス電圧と比較するために、該絶縁後にセンスコンポーネントを活性化することとを含み得る。幾つかの場合、センスコンポーネントは、トランジスタの第1のセットを不活性化することによって絶縁され得る。
ブロック910において、メモリアレイ100は、センスコンポーネント及びメモリセルと電子通信するトランジスタの第2のセットを通じて、第1の論理状態とは異なる第2の論理状態をメモリセルに書き込み得、ここで、トランジスタの第2のセットはトランジスタの第1のセットとは異なる。ブロック910の動作は、図1〜図5Cを参照しながら記述した方法に従って実施され得る。幾つかの例では、ブロック910の動作の側面は、図6及び図8を参照しながら記述したようなセンスコンポーネントマネージャによって実施され得る。第2の論理状態を書き込むことは、センスコンポーネントでの比較後に、トランジスタの第2のセットを活性化することと、センスコンポーネントのもたらされた電圧をデジット線に印加することとを含み得、ここで、もたらされた該電圧は、デジット線の電圧をリファレンス電圧と比較した結果に少なくとも部分的に基づく。
幾つかの例では、方法は、第2の論理状態を書き込むことに少なくとも部分的に基づいて、カウンタの値を更新することを含み得、ここで、カウンタの値は、メモリセルにアクセスするために使用されるアドレスと関連付けられる。カウンタの値は、メモリセルにアクセスするために使用されるアドレスと比較され得、第2の論理状態を書き込んだ後、カウンタの値のアドレスとの比較に少なくとも部分的に基づいて、トランジスタの第2のセットを通じて、メモリセルに対する後続の読み出し動作が実施され得る。幾つかの場合、トランジスタの第2のセットを通じて第2の論理状態を蓄積するメモリセルを読み出す場合に、センスコンポーネントの出力は第1の論理状態に対応すると判定され得る。
方法の幾つかの例では、第1の論理状態を読み出すこと、及び第2の論理状態を書き込むことは、定期的に生じ得る。実例として、第1の論理状態を読み出すこと、及び第2の論理状態を書き込むことに対する定期性は、該メモリセルを含むメモリアレイのサブセクションの温度、該メモリセルと関連付けられたアクセスレート、該メモリセル上で実施されるアクセス動作の数、又はそれらの任意の組み合わせに少なくとも部分的に基づく。
幾つかの例では、方法は、該メモリセルを含む複数のメモリセルに対応する第1のアドレスを選択することを含み得、ここで、センスコンポーネントは、複数のメモリセルと電子通信する。複数のメモリセルの内の各メモリセルの論理状態は、センスコンポーネント及び該メモリセルと電子通信するトランジスタの第1のセットを通じて読み出され得る。そして、複数のメモリセルの内のメモリセルの論理状態は、センスコンポーネント及び該メモリセルと電子通信するトランジスタの第2のセットを通じて、反対の論理状態で書き込まれ得る。
幾つかの例では、カウンタの値は、第1のアドレスに等しい第1の値に更新され得る。幾つかの例では、第1の値よりも大きく、第2の複数のメモリセルに対応する次のアドレスと関連付けられた第2の値が選択され得る。方法は、第2の複数のメモリセルの論理状態を反転することを含み得る。論理状態を反転した後、方法は、第2の値に等しくするために、カウンタの値をインクリメントすることを含み得る。幾つかの例では、第1のアドレスが最大のアドレス値であることに少なくとも部分的に基づいて、第1の値よりも小さく、第2の複数のメモリセルに対応する次のアドレスと関連付けられた第2の値が選択され得る。方法は、第2の複数のメモリセルの論理状態を反転することを含み得る。論理状態を反転した後、方法は、第2の値に等しくするために、カウンタの値をデクリメントすることを含み得る。
図10は、本開示の様々な実施形態に従ったデータビットの反転のための方法1000を説明するフローチャートを示す。方法1000の動作は、本明細書に記述されたようなメモリアレイ100を動作するためのものであり得る。例えば、方法1000の動作は、図1、図6、及び図8を参照しながら記述したようなメモリコントローラ140により実施され得る。幾つかの例では、メモリアレイ100は、後述する機能を実施するために、デバイスの機能的要素を制御するためのコードのセットを実行し得る。付加的に又は代替的に、メモリアレイ100は、以下で記述される機能の機構を専用のハードウェアを使用して実行し得る。
ブロック1005において、メモリアレイ100は、カウンタの第1の値を、メモリセルのセットに対応する第1のアドレスと関連付けられた第2の値と比較し得、カウンタの第1の値は、第2のアドレスと関連付けられる。ブロック1005の動作は、図1〜図5Cを参照しながら記述した方法に従って実施され得る。幾つかの例では、ブロック1005の動作の側面は、図6及び図8を参照しながら記述したようなコンパレータによって実施され得る。幾つかの例では、方法は、読み出し動作のために、第1のアドレスと関連付けられたメモリセルを複数のメモリセルから選択することを含み得る。
ブロック1010において、メモリアレイ100は、該比較に基づいて、トランジスタの第1のセット又はトランジスタの第2のセットを使用して、メモリセルのセットに対応する論理状態のセットを読み出し得、ここで、トランジスタの第1のセット及びトランジスタの第2のセットは、センスコンポーネント及びメモリセルのセットと電子通信する。ブロック1010の動作は、図1〜図5Cを参照しながら記述した方法に従って実施され得る。幾つかの例では、ブロック1010の動作の側面は、図6及び図8を参照しながら記述したようなセンスコンポーネントマネージャによって実施され得る。幾つかの例では、方法は、該比較に少なくとも部分的に基づいて、複数のメモリセルの内のメモリセルにより蓄積された論理状態とは反対の論理状態を読み出したと判定することを含み得、メモリセルにより蓄積された反対の論理状態は、トランジスタの第2のセットを使用して読み出され得る。
幾つかの場合、方法は、第2の複数のメモリセルに対応する第2の複数の論理状態を反転することと、第2の複数のメモリセルのアドレスに少なくとも部分的に基づいて、カウンタの第1の値を更新することとを含み得る。幾つかの例では、カウンタの第1の値は、第1のアドレスと関連付けられた第2の値以上であると判定され得、該判定に少なくとも部分的に基づいて、トランジスタの第2のセットを使用して該複数の論理状態が読み出され得る。幾つかの例では、カウンタの第1の値は、第1のアドレスと関連付けられた第2の値以上であると判定され、該判定に少なくとも部分的に基づいて、トランジスタの第2のセットを使用して第2の複数の論理状態がメモリセルに書き込まれる。
したがって、方法900及び方法1000は、アレイ中のデータビットの反転のために提供され得る。方法900及び方法1000は可能的実装を記述し、該動作及びステップは、その他の実装が可能であるように組み替えられ得、さもなければ修正され得ることに留意すべきである。幾つかの例では、方法900及び方法1000の内の2つ以上からの機構は組み合わせられ得る。
本明細書の説明は、例示を提供し、請求項に記載される範囲、適用性、又は例を制限しない。開示の範囲から逸脱することなく、論じられた要素の機能及び配置の変更がなされ得る。様々な例では、様々な手続又はコンポーネントを適宜省略し得、代替し得、又は追加し得る。また、幾つかの例に関して記述された機構は、その他の例において組み合わせられ得る。
添付の図面に関連して本明細書に記載される説明は、例示的構成を記述し、実装され得る又は請求項の範囲内にある全ての例を表さない。本明細書で使用されるように、用語 “例”、“模範的”、及び“実施形態”は、“好適”又は“その他の例よりも有利”ではなく“一例、実例、又は説明として役立つこと”を意味する。詳細な説明は、記述される技術の理解を提供する目的のための具体的詳細を含む。これらの技術は、しかしながら、これらの具体的詳細なしに実施され得る。幾つかの実例では、記述される例の内容を不明確にすることを避けるために、周知の構造体及びデバイスはブロック図の形式で示される。
添付の図において、同様のコンポーネント又は機構は、同様の参照ラベルを有し得る。更に、同じ種類の様々なコンポーネントは、同様のコンポーネントの中で区別するダッシュ及び第2のラベルを参照ラベルに続けることによって区別され得る。第1の参照ラベルが明細書に使用される場合、説明は、第2の参照ラベルに関係なく、同じ第1の参照ラベルを有する同様のコンポーネントの任意の1つに適用できる。
本明細書に記述される情報及び信号は、様々な異なる科学技術及び技術の何れかを使用して表され得る。例えば、上述の説明全体通じて言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、及びチップは、電圧、電流、電磁波、磁界若しくは磁性粒子、光場若しくは光粒子、又はそれらの任意の組み合わせにより表され得る。幾つかの図面は、複数の信号を単一の信号として説明し得るが、バスが様々なビット幅を有し得る場合に、信号は複数の信号のバスを表し得ることを当該技術分野の技術者は理解するであろう。
本明細書で用いられるように、用語“事実上のグランド(virtual ground)”は、約ゼロボルト(0V)の電圧に保持されるがグランドと直接接続されない電気回路のノードを指す。したがって、事実上のグランドの電圧は、一時的に変動し得、定常状態で約0Vに戻り得る。事実上のグランドは、オペアンプ及び抵抗を含む電圧分圧器等の様々な電子回路素子を使用して実装され得る。その他の実装も可能である。“事実上グランドする(virtual grounding)”又は“事実上グランドされる(virtually grounded)”は約0Vに接続されることを意味する。
用語“電子通信”は、コンポーネント間の電子流動を支持するコンポーネント間の関係を指す。これは、コンポーネント間の直接接続を含み得、又は介在コンポーネントを含み得る。電子通信するコンポーネントは、(例えば、通電された回路中の)電子又は信号を能動的に交換し得、又は(例えば、非通電の回路中の)の電子又は信号を能動的に交換しないことがあるが、回路が通電されると電子又は信号を交換するように構成され得又は動作可能であり得る。例として、スイッチ(例えば、トランジスタ)を介して物理的に接続された2つのコンポーネントは、スイッチの状態(すなわち、開放又は閉鎖)に関わらず電子通信する。
用語“絶縁”は、コンポーネント間を電子が現在流れることができないコンポーネント間の関係を指し、コンポーネントは、それらの間に開放スイッチがある場合に相互に絶縁される。例えば、スイッチにより物理的に接続された2つのコンポーネントは、スイッチが開放された場合に相互に絶縁され得る。
メモリアレイ100を含む本明細書で論じられるデバイスは、シリコン、ゲルマニウム、シリコンゲルマニウム合金、ヒ化ガリウム、窒化ガリウム等の半導体基板上に形成され得る。幾つかの場合、該基板は半導体ウエハである。その他の場合、該基板は、シリコンオングラス(SOG)若しくはシリコンオンサファイア(SOP)等のシリコンオンインシュレータ(SOI)基板、又は別の基板上の半導体材料のエピタキシャル層であり得る。基板又は基板のサブ領域の導電性は、リン、ホウ素、又はヒ素を含むがそれらに限定されない様々な化学種を用いたドーピングを通じて制御され得る。ドーピングは、イオン注入により、又は任意のその他のドーピング手段により、基板の初期の形成又は成長中に実行され得る。
本明細書で論じられる1つ以上のトランジスタは、電界効果トランジスタ(FET)を表し得、ソース、ドレイン、及びゲートを含む3端子デバイスを含み得る。端子は、導電性材料、例えば金属を通じて他の電子素子に接続され得る。ソース及びドレインは、導電性であり得、高濃度にドープされた、例えば縮退した、半導体領域を含み得る。ソース及びドレインは、低濃度にドープされた半導体領域又はチャネルによって分離され得る。チャネルがn型(すなわち、主たるキャリアが電子)である場合、該FETはn型FETと称され得る。チャネルがp型(すなわち、主たるキャリアがホール)である場合、該FETはp型FETと称され得る。チャネルは、絶縁ゲート酸化物によって覆われ得る。チャネルの導電性は、ゲートに電圧を印加することによって制御され得る。例えば、正の電圧又は負の電圧をn型FET又はp型FETに夫々印加することは、チャネルが導電性になる結果をもたらし得る。トランジスタの閾値電圧以上の電圧がトランジスタのゲートに印加された場合、トランジスタは“オン”又は“活性化”にされ得る。トランジスタの閾値電圧未満の電圧がトランジスタのゲートに印加された場合、トランジスタは“オフ”又は“不活性化”にされ得る。
本明細書の開示と関連して記述される様々な説明ブロック、コンポーネント、及びモジュールは、本明細書に記述される機能を実行するように設計された汎用プロセッサ、DSP、ASIC、FPGA若しくはその他のプログラム可能論理デバイス、分離したゲート若しくはトランジスタ論理、分離したハードウェアコンポーネント、又はそれらの任意の組み合わせで実装又は実施され得る。汎用プロセッサは、マイクロプロセッサであり得るが、代わりに、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、又はステートマシーンであり得る。プロセッサはまた、コンピューティングデバイスの組み合わせ(例えば、DSPとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、DSPコアと併せた1つ以上のマイクロプロセッサ、又は任意のその他のそうした構成)として実装され得る。
本明細書に記述される機能は、ハードウェア、プロセッサにより実行されるソフトウェア、ファームウェア、又はそれらの任意の組み合わせで実装され得る。プロセッサにより実行されるソフトウェアに実装される場合、機能は、コンピュータ可読媒体上の1つ以上の命令又はコードとして蓄積され得又は送信され得る。その他の例及び実装は、本開示及び添付の請求項の範囲内である。例えば、ソフトウェアの性質に起因して、上述の機能は、プロセッサにより実行されるソフトウェア、ハードウェア、ファームウェア、配線、又はこれらの任意の組み合わせを使用して実装できる。機能を実装する機構はまた、機能の(複数の)部分が異なる物理的位置に実装されるように分散されることを含む、様々な位置に物理的に配置され得る。また、請求項を含む本明細書で使用されるように、項目のリスト(例えば、“少なくとも1つの”又は“の内の1つ以上”等の句により前置きされる項目のリスト)に使用されるような“又は”は、例えば、A、B、又はCの内の少なくとも1つのリストがA又はB又はC又はAB又はAC又はBC又はABC(すなわちA及びB及びC)を意味するように包含的リストを示す。
コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む非一時的コンピュータ記憶媒体及び通信媒体の両方を含む。非一時的記憶媒体は、汎用又は専用のコンピュータによりアクセスできる任意の利用可能な媒体であり得る。例として、非限定的に、非一時的コンピュータ可読媒体は、RAM、ROM、電気的消去可能プログラム可能リードオンリーメモリ(EEPROM)、コンパクトディスク(CD)ROM若しくはその他の光ディスクストレージ、磁気ディスクストレージ若しくはその他の磁気ストレージデバイス、又は所望のプログラムコード手段を命令若しくはデータ構造の形式で搬送若しくは蓄積するのに使用でき、且つ汎用若しくは専用コンピュータ又は汎用若しくは専用プロセッサによりアクセスできる任意のその他の非一時的媒体を含み得る。
また、任意の接続は、コンピュータ可読媒体として適切に称される。例えば、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者線(DSL)、又は赤外線、無線、及びマイクロ波等の無線技術を使用してウェブサイト、サーバ、又はその他の遠隔ソースからソフトウェアが送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者線(DSL)、又は赤外線、無線、及びマイクロ波等の無線技術は媒体の定義に含まれる。本明細書で使用されるように、磁気ディスク(disk)及び光学ディスク(disc)は、CD、レーザディスク、光ディスク、デジタル多目的ディスク(DVD)、フロッピーディスク、ブルーレイディスクを含み、ここで、光学ディスクがレーザでデータを光学的に再生する一方で、磁気ディスクはデータを磁気的に通常再生する。上記されたものの組み合わせもコンピュータ可読媒体の範囲に含まれる。
本明細書の説明は、当業者が開示を製作又は使用できるように提供される。開示への様々な変更が当業者に容易に分かるであろうし、本明細書で定義される包括的な原理は開示の範囲を逸脱することなくその他の変形に適用し得る。したがって、開示は、本明細書に記述された例示及び設計に制限されるべきではなく、本明細書に開示された原理及び新規の機構と一致する最も広い範囲に一致すべきである。