TWI636457B - 陣列資料位元反轉 - Google Patents

陣列資料位元反轉 Download PDF

Info

Publication number
TWI636457B
TWI636457B TW106120749A TW106120749A TWI636457B TW I636457 B TWI636457 B TW I636457B TW 106120749 A TW106120749 A TW 106120749A TW 106120749 A TW106120749 A TW 106120749A TW I636457 B TWI636457 B TW I636457B
Authority
TW
Taiwan
Prior art keywords
voltage
transistors
memory
value
group
Prior art date
Application number
TW106120749A
Other languages
English (en)
Other versions
TW201812758A (zh
Inventor
查理斯 L 依葛爾斯
Charles L. Ingalls
史考特 J 德納爾
Scott J. Derner
Original Assignee
美商美光科技公司
Micron Technology, Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司, Micron Technology, Inc. filed Critical 美商美光科技公司
Publication of TW201812758A publication Critical patent/TW201812758A/zh
Application granted granted Critical
Publication of TWI636457B publication Critical patent/TWI636457B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本發明描述用於記憶體陣列位元反轉之方法、系統及設備。一記憶體單元(例如，一鐵電記憶體單元)可經寫入有與一邏輯狀態相關聯之一電荷，該邏輯狀態可為該單元之預期邏輯狀態之反轉。即，一或多個記憶體單元之實際邏輯狀態可經反轉，但該等記憶體單元之該預期邏輯狀態可保持不變。不同組電晶體可經組態於一單元之一感測組件周圍以能夠從該單元讀取預期邏輯狀態及反轉邏輯狀態或將該預期邏輯狀態及該反轉邏輯狀態寫入至該單元。例如，一第一組電晶體可用於讀取當前儲存於一記憶體單元處之邏輯狀態，而一第二組電晶體可用於讀取從該當前儲存之邏輯狀態反轉之一邏輯狀態。

Description

陣列資料位元反轉
下文大體上係關於記憶體裝置且更具體言之係關於維持儲存邏輯值達延長時段之鐵電記憶體單元之效能。 記憶體裝置廣泛用於將資訊儲存於各種電子裝置中，諸如電腦、無線通信裝置、相機、數位顯示器及類似物。藉由程式化一記憶體裝置之不同狀態而儲存資訊。例如，二進位裝置具有兩個狀態，其等通常由一邏輯「1」或一邏輯「0」表示。在其他系統中，可儲存兩個以上狀態。為存取所儲存之資訊，電子裝置可讀取或感測記憶體裝置中之經儲存狀態。為儲存資訊，電子裝置可將狀態寫入或程式化於記憶體裝置中。 存在各種類型之記憶體裝置，包含隨機存取記憶體(RAM)、唯讀記憶體(ROM)、動態RAM (DRAM)、同步動態RAM (SDRAM)、鐵電RAM (FeRAM)、磁性RAM (MRAM)、電阻式RAM (RRAM)、快閃記憶體等等。記憶體裝置可係揮發性或非揮發性。非揮發性記憶體(例如，快閃記憶體)可甚至在缺乏一外部電源的情況下儲存資料達延長時段。揮發性記憶體裝置(例如，DRAM)可隨時間丟失其等儲存狀態，除非其等由一外部電源週期性刷新。一二進位記憶體裝置可(例如)包含一充電電容器或一放電電容器。然而，一充電電容器可透過洩漏電流隨時間變成放電，從而導致儲存資訊之丟失。揮發性記憶體之特定特徵可提供效能優勢，諸如更快之讀取速度或寫入速度，而非揮發性記憶體之特徵(諸如在無週期性刷新的情況下儲存資料之能力)可係有利的。 FeRAM可使用類似於揮發性記憶體之裝置架構，但可歸因於使用一鐵電電容器作為一儲存裝置而具有非揮發性性質。因此，相較於其他非揮發性及揮發性記憶體裝置，FeRAM裝置可具有改良效能。FeRAM裝置之一鐵電記憶體單元可儲存一邏輯狀態(例如，邏輯1)達一延長時段(例如，數小時、數日、數月等)。在此時段內，鐵電記憶體單元之一鐵電電容器內之鐵電域可偏移，偏移之量值及效應可隨時間增大。由於此偏移，鐵電記憶體單元可在後續寫入操作或讀取操作期間經歷降級效能。
根據本發明之一項實施例，提供一種用於操作一記憶體陣列之方法，其包括：透過與一感測組件及一記憶體單元電子連通之一第一組電晶體讀取由該記憶體單元儲存之一第一邏輯狀態；及透過與該感測組件及該記憶體單元電子連通之一第二組電晶體將不同於該第一邏輯狀態之一第二邏輯狀態寫入至該記憶體單元，其中該第二組電晶體不同於該第一組電晶體。 根據本發明之另一實施例，提供一種用於操作一記憶體陣列之方法，其包括：比較一計數器之一第一值與相關聯於對應於複數個記憶體單元之一第一位址之一第二值，該計數器之該第一值與一第二位址相關聯；及至少部分基於該比較而使用一第一組電晶體或一第二組電晶體讀取對應於該複數個記憶體單元之複數個邏輯狀態，其中該第一組電晶體及該第二組電晶體與一感測組件及該複數個記憶體單元電子連通。 根據本發明之一進一步實施例，提供一種記憶體陣列，其包括：一第一鐵電記憶體單元；一參考線；一感測組件，其與該第一鐵電記憶體單元及該參考線電子連通；一第一組電晶體，其與該第一鐵電記憶體單元、該參考線及該感測組件電子連通，該第一組電晶體具有相對於該感測組件之一第一組態；及一第二組電晶體，其與該第一鐵電記憶體單元、該參考線及該感測組件電子連通，該第二組電晶體具有相對於該感測組件之一第二組態。
交叉參考 本專利申請案主張2016年6月21日申請之Ingalls之標題為「Array Data Bit Inversion」之美國專利申請案第15/188,890號之優先權，該案經讓渡給其受讓人。 一記憶體單元(諸如一鐵電記憶體單元)可經寫入有與一個邏輯狀態(一預期邏輯狀態)相關聯之一電荷，且接著單元可經重寫有與一不同反轉邏輯狀態相關聯之一電荷。此邏輯狀態反轉(或位元反轉)可歸因於儲存相同邏輯狀態達延長時段而抵抗對單元之效應；且儘管儲存反轉邏輯狀態，單元仍可經讀取以具有預期邏輯狀態。換言之，儲存於單元中之電荷可改變，以便減輕偏移鐵電域，但理解為儲存於單元中之邏輯狀態可保持不變。 例如，已儲存與一預期邏輯狀態(例如，邏輯1)相關聯之一電荷達一時段之一單元可經重寫以儲存與一反轉邏輯狀態(例如，邏輯0)相關聯之一不同電荷。且對重寫單元執行之一後續讀取操作仍可導致讀取預期邏輯狀態(邏輯1)；儘管單元實際上儲存與反轉邏輯狀態相關聯之不同電荷，此仍可發生。 在一些情況中，可實施額外邏輯，使得可從單元讀取預期邏輯狀態且使得可將適當邏輯狀態(例如，預期邏輯狀態或反轉邏輯狀態)寫入至單元。例如，一指示符可與單元相關聯，且指示符之一值可用於指示由單元儲存之邏輯值是否係預期邏輯狀態或反轉邏輯狀態。預期邏輯狀態可對應於最初儲存之邏輯狀態或意欲從記憶體單元讀取之邏輯狀態。反轉邏輯狀態可係與預期邏輯狀態相反之一邏輯狀態。 可將預期邏輯狀態或反轉邏輯狀態之一指示符之值提供至一記憶體陣列中之感測組件以能夠從單元適當讀取或適當寫入至單元。例如，可將該值提供至與儲存一反轉邏輯狀態之一單元相關聯之一感測組件且可觸發感測組件以改變由單元之一感測操作所致之一輸出。在此等情況中，所讀取之邏輯狀態不同於所感測之邏輯狀態或實際邏輯狀態。在另一實例中，可將指示符提供至錯誤校正碼(ECC)邏輯，其可基於指示符來修改一碼字以便驗證從數個單元讀取之邏輯狀態。 在一些情況中，可以不與其他感測組件進行通信之一方式實施用於讀取最初儲存之邏輯狀態或預期邏輯狀態之額外邏輯。即，可不將指示是否由單元儲存一預期或不同邏輯狀態之一值提供至感測組件或ECC邏輯。在一些實例中，一第一組電晶體及一第二組電晶體可經組態於一感測組件周圍，使得第一組電晶體(其可稱為「真電晶體」)可用於從單元讀取一真邏輯狀態或將真邏輯狀態寫入至單元(例如，若所讀取之邏輯狀態相同於所儲存之邏輯狀態)。且第二組電晶體(其可稱為「反轉電晶體」)可用於讀取或寫入不同於由單元儲存或預期之邏輯狀態之一邏輯狀態(例如，所讀取之邏輯狀態與所儲存之邏輯狀態相反)。可基於預期邏輯狀態或一反轉邏輯狀態是否由單元儲存或寫入至單元而啟動真電晶體或反轉電晶體。故是否透過真電晶體或反轉電晶體存取一單元可取決於單元當前是否儲存預期狀態或反轉狀態。 在一些情況中，若邏輯狀態係預期邏輯狀態，則可使用真電晶體來讀取及寫回由單元儲存之邏輯狀態，而若邏輯狀態係反轉邏輯狀態，則可使用反轉電晶體來讀取及寫回由單元儲存之邏輯狀態。以此方式，感測組件(例如，感測放大器)可基於在感測組件之輸入處感測之信號來產生對應於預期邏輯狀態之一電壓而不必判定是否改變所得電壓來反映預期邏輯狀態。在一些實例中，可使用真電晶體讀取由單元儲存之一邏輯狀態且可使用反轉電晶體將反轉邏輯狀態寫回至單元。故可在感測組件不必將由感測操作所致之電壓改變為一不同電壓的情況下將反轉邏輯狀態重寫至單元。 在一些實例中，可使用一計數器以判定第一組電晶體及第二組電晶體之哪一者用於一讀取或寫入操作。例如，可依序反轉由一陣列之單元儲存之邏輯狀態且可與反轉同時更新一計數器之一值以反映待更新之最後單元之位址。計數器之值可用於判定是否期望待存取(例如，讀取或寫入)之一單元儲存一邏輯狀態或一反轉邏輯狀態。例如，可比較與計數器之值相關聯之一位址與待存取之單元之一位址。 在一些情況中，若單元之位址小於或等於與計數器值相關聯之位址，則可判定單元儲存一反轉邏輯狀態(即，單元已經重寫)。相反地，若單元之位址大於與計數器值相關聯之位址，則可判定單元儲存一預期邏輯狀態(即，單元尚未經重寫)。因此，對於至期望儲存一預期邏輯狀態之一反轉狀態之一單元之一寫入操作，可代替地使用反轉電晶體以將反轉邏輯狀態寫入至單元。因此，使用反轉電晶體之一後續讀取操作將產生預期邏輯狀態。 下文在一記憶體陣列之內容背景中進一步描述上文介紹之本發明之特徵。接著，針對一例示性電路及電路操作描述特定實例。本發明之此等及其他特徵進一步藉由與資料位元反轉相關之設備圖、系統圖及流程圖繪示且參考其等加以描述。 圖1繪示根據本發明之各種實施例之支援資料位元反轉之一例示性記憶體陣列100。記憶體陣列100亦可被稱為一電子記憶體設備。記憶體陣列100包含可程式化以儲存不同狀態之記憶體單元105。各記憶體單元105可程式化以儲存表示為一邏輯0及一邏輯1之兩個狀態。在一些情況中，記憶體單元105經組態以儲存兩個以上邏輯狀態。一記憶體單元105可包含一電容器來儲存表示可程式化狀態之一電荷；例如，一充電及未充電電容器可分別表示兩個邏輯狀態。 DRAM架構通常可使用此一設計，且所採用之電容器可包含具有線性電極化性質之一介電材料。相比而言，一鐵電記憶體單元可包含具有一鐵電體作為介電材料之一電容器。一鐵電電容器之不同電荷位準可表示不同邏輯狀態。鐵電材料具有非線性極化性質；在下文論述一鐵電記憶體單元105之一些細節及優勢。鐵電材料亦可易受印痕影響，此可歸因於延長曝露於相同電荷或相同電荷之儲存而隨著鐵電域偏移發生。本文中描述之技術可在不顯著更改在記憶體陣列中採用鐵電體之有益態樣的情況下對抗印痕。 可藉由啟動或選擇適當字線110及數位線115而對記憶體單元105執行諸如讀取及寫入之操作。存取線110亦可被稱為字線110且數位線115亦可被稱為位元線115。啟動或選擇一字線110或一數位線115可包含施加一電壓至各自線。字線110及數位線115係由導電材料製成。例如，字線110及數位線115可由金屬(諸如銅、鋁、金、鎢等)、金屬合金、其他導電材料或類似物製成。根據圖1之實例，記憶體單元105之各列經連接至一單一字線110，且記憶體單元105之各行經連接至一單一數位線115。藉由啟動一個字線110及一個數位線115 (例如，施加一電壓至字線110或數位線115)，可在其等之交叉點處存取一單一記憶體單元105。存取記憶體單元105可包含讀取或寫入記憶體單元105。一字線110及數位線115之交叉點可被稱為一記憶體單元之一位址。 在一些架構中，一單元之邏輯儲存裝置(例如，一電容器)可藉由一選擇組件而與數位線電隔離。字線110可經連接至選擇組件且可控制該選擇組件。例如，選擇組件可係一電晶體且字線110可經連接至電晶體之閘極。啟動字線110導致一記憶體單元105之電容器與其對應數位線115之間的一電連接或閉合電路。接著，可存取數位線以讀取或寫入記憶體單元105。 可透過一列解碼器120及一行解碼器130控制存取記憶體單元105。在一些實例中，一列解碼器120從記憶體控制器140接收一列位址且基於所接收之列位址啟動適當字線110。類似地，一行解碼器130從記憶體控制器140接收一行位址且啟動適當數位線115。例如，記憶體陣列100可包含多個字線110 (標記為WL_1至WL_M)及多個數位線115 (標記為DL_1至DL_N)，其中M及N取決於陣列大小。因此，藉由啟動一字線110及一數位線115 (例如，WL_2及DL_3)，可存取在其等交叉點處之記憶體單元105。 在存取之後，可由感測組件125讀取或感測一記憶體單元105以判定記憶體單元105之經儲存狀態。例如，在存取記憶體單元105之後，記憶體單元105之鐵電電容器可放電至其對應數位線115上。將鐵電電容器放電可基於加偏壓或施加一電壓於鐵電電容器。放電可引發數位線115之一電壓改變，感測組件125可比較其與一參考電壓(未展示)，以便判定記憶體單元105之經儲存狀態。例如，若數位線115具有高於參考電壓之一電壓，則感測組件125可判定記憶體單元105中之經儲存狀態為一邏輯1且反之亦然。 一感測操作之可靠性可取決於由讀取記憶體單元105所致之一感測窗。例如，與一較小感測窗相比，一較大感測窗可與更少位元錯誤相關聯。感測窗可判定為在儲存一邏輯1時由讀取一記憶體單元105所致之一數位線115之一電壓與在儲存一邏輯0時由讀取記憶體單元所致之數位線115之一電壓之間的差。感測組件125可包含各種電晶體或放大器以便偵測且放大信號之差，此可被稱為鎖存。記憶體單元105之經偵測邏輯狀態接著可透過行解碼器130輸出作為輸出135。 可藉由啟動相關字線110及數位線115設定或寫入一記憶體單元105。如上文論述，啟動一字線110將記憶體單元105之對應列與其等各自數位線115電連接。藉由在啟動字線110時控制相關數位線115，可寫入一記憶體單元105，即，可將一邏輯值儲存於記憶體單元105中。行解碼器130可接受將寫入至記憶體單元105之資料(例如，輸入135)。可藉由跨鐵電電容器施加一電壓而寫入一鐵電記憶體單元105。在下文中更詳細論述此程序。 在一些記憶體架構中，存取記憶體單元105可使所儲存之邏輯狀態降級或損毀且可執行重寫或刷新操作以將原始邏輯狀態傳回至記憶體單元105。在DRAM中，例如，電容器可在一感測操作期間部分或完全放電，從而損壞所儲存之邏輯狀態。故可在一感測操作之後重寫邏輯狀態。另外，啟動一單一字線110可導致列中之所有記憶體單元放電；因此，可需要重寫列中之若干或所有記憶體單元105。 一些記憶體架構(包含DRAM)可隨時間丟失其等儲存狀態，除非其等由一外部電源週期性刷新。例如，一充電電容器可透過洩漏電流隨時間變成放電，從而導致經儲存資訊之丟失。此等所謂的揮發性記憶體裝置之刷新速率可係相對高的(例如，對於DRAM，每秒數十個刷新操作)，此可導致明顯的電力消耗。隨著記憶體陣列愈來愈大，尤其對於依靠一有限電源(諸如一電池)之行動裝置而言，增大之電力消耗可抑制記憶體陣列之部署或操作(例如，電力供應、熱產生、材料限制等)。如下文論述，鐵電記憶體單元105可具有可導致相對於其他記憶體架構改良之效能之有益性質。 例如，鐵電記憶體單元105可相對於一DRAM記憶體單元留存一經儲存狀態達更長時段(例如，數小時、數日、數月等)，此可減小或消除刷新操作之需要。然而，儲存一邏輯狀態達一延長時段(例如，數小時、數日、數月等)之一鐵電記憶體單元105可隨時間經歷一相關聯鐵電電容器內之一鐵電域偏移。此印痕可不利地影響從鐵電記憶體單元105之後續讀取操作及至鐵電記憶體單元105之後續寫入操作。例如，將與儲存達一延長時段之一邏輯狀態相反之一邏輯狀態寫入至鐵電記憶體單元105可導致一「軟寫入」條件，如將在下文更詳細描述。一軟寫入可導致一降級讀取操作，其特徵可為鐵電記憶體單元之一減小感測窗。在一些情況中，上文論述之延長時段可不必與諸如一日、一月或更長之一組時段相關聯，而可代替地與儲存一邏輯值與可發生或期望發生增大讀取/寫入錯誤之一後續時間點之間的時間相關聯。 因此，記憶體陣列100之記憶體單元105可經寫入有不同邏輯狀態以維持鐵電記憶體單元之可靠性，例如，減小一位元錯誤率、寫入錯誤等。在一些實例中，記憶體陣列100可將與當前儲存之邏輯狀態相反(例如，反轉邏輯狀態)且與意欲從鐵電記憶體單元讀取之邏輯狀態相反之一邏輯狀態週期性寫入記憶體陣列100或記憶體陣列100之一子區段之各鐵電記憶體單元105。例如，記憶體控制器140可識別一時段(例如，對應於所期望之感測窗在儲存一初始值之後下降至低於一臨限值之一時間點之一時段)且可根據經識別時段更新記憶體陣列100之一或多個鐵電記憶體單元105。在一些情況中，可基於鐵電記憶體單元105之內部特性、記憶體陣列100之一溫度、鐵電記憶體單元105之一壽命、由讀取鐵電記憶體單元105所致之一感測窗或類似物來判定時段。 額外邏輯可用於反轉一記憶體單元之一邏輯狀態，使得記憶體控制器140 (或記憶體陣列100之另一組件或使用記憶體陣列100)意識到哪些鐵電記憶體單元105儲存預期邏輯狀態且哪些鐵電記憶體單元105儲存反轉邏輯狀態。在一些實例中，一或多個指示符可與一或多個記憶體相關聯，且指示符之值可用於指示記憶體單元是否儲存預期邏輯狀態或反轉邏輯狀態。 舉實例而言，一值「0」可指示儲存預期邏輯狀態，而一值「1」可指示儲存反轉邏輯狀態。可將此值提供至感測組件125，感測組件125可在執行一感測操作之後使用該值來維持或反轉由感測組件125產生之一電壓。例如，在執行一感測操作之後，若一記憶體單元105儲存一反轉邏輯狀態0，則可跨感測組件125產生一負電壓，其中正終端與數位線115相關聯且負終端與參考線相關聯(即，數位線115可處於低於參考線之一電壓)。感測組件125接著可反轉電壓，使得基於從指示符接收一值「1」而跨感測組件施加對應於一預期邏輯狀態1之一正電壓。 在一些情況中，處理感測組件125處之指示符值以判定適當輸出電壓(例如，對應於預期邏輯狀態或反轉邏輯狀態之電壓)可導致增大延時、對感測組件之非所要修改或一讀取操作中之錯誤之一增大可能性。例如，感測組件125可自其他架構修改以適應指示符值，且有時指示符值可不正確。此外，若使用ECC邏輯，則可需要類似修改來適應指示符值。為避免對感測組件(諸如感測組件125或ECC邏輯)之實體修改或操作修改，可圍繞感測組件125放置額外組件，使得感測組件可輸出不具有或幾乎具有極少額外處理之預期邏輯狀態或反轉邏輯狀態。例如，一第一組電晶體或「真電晶體」可用於讀取當前由一鐵電記憶體單元105儲存之邏輯狀態，且一第二組電晶體或「反轉電晶體」可用於讀取與由鐵電記憶體單元105儲存之邏輯狀態相反之一邏輯狀態。可基於是否由鐵電記憶體單元105儲存一預期邏輯狀態而策略性啟動真電晶體及反轉電晶體以用於存取操作。在一些實例中，啟動真電晶體及反轉電晶體係基於與鐵電記憶體單元105相關聯之一位址及用於指示儲存反轉邏輯狀態之最後記憶體單元群組之一位址之一計數器之一值。 記憶體控制器140可透過各種組件(諸如列解碼器120、行解碼器130及感測組件125)控制記憶體單元105之操作(例如，讀取、寫入、重寫、刷新等)。記憶體控制器140可產生列及行位址信號以便啟動所要字線110及數位線115。記憶體控制器140亦可產生且控制在記憶體陣列100之操作期間使用之各種電壓電位。一般言之，本文所論述之一經施加電壓之振幅、形狀或持續時間可經調整或變化且可針對用於操作記憶體陣列100之各種操作而不同。此外，可同時存取記憶體陣列100內之一個、多個或所有記憶體單元105；例如，在其中將所有記憶體單元105或一記憶體單元105群組設定至一單一邏輯狀態之一重設操作期間可同時存取記憶體陣列100之多個或所有單元。 在一些情況中，記憶體控制器140可用於維持一鐵電記憶體單元105之效能。例如，記憶體控制器140可用於在存取一或多個鐵電記憶體單元105時啟動真電晶體或反轉電晶體。在一些實例中，記憶體控制器140可啟動真電晶體以讀取由鐵電記憶體單元105儲存之一邏輯狀態，且可在隨後啟動反轉電晶體以將相反邏輯狀態寫入至鐵電記憶體單元105。以此方式，記憶體控制器140可反轉由一鐵電記憶體單元105儲存之一邏輯狀態，使得可將反轉邏輯狀態寫回至鐵電記憶體單元105且由其儲存，或在其他情況中，使得可將預期邏輯狀態寫回至當前儲存一反轉邏輯狀態之一鐵電記憶體單元105且由其儲存。 記憶體控制器140亦可在反轉一鐵電記憶體單元105群組之邏輯狀態時更新一計數器之一值。計數器之值可與對應於鐵電記憶體單元之一位址相關聯。當讀取或寫入至一鐵電記憶體單元105群組時，記憶體控制器140可比較對應於鐵電記憶體單元105群組之位址與相關聯於計數器之值之一位址以判定是否啟動真電晶體或反轉電晶體。 在一些實例中，經存取鐵電記憶體單元105之位址小於與計數器相關聯之位址指示鐵電記憶體單元105儲存反轉邏輯狀態且應使用反轉電晶體。以此方式，記憶體控制器140可從鐵電記憶體單元105讀取預期邏輯狀態。另外，記憶體控制器140可基於鐵電記憶體單元105之狀態而將適當邏輯狀態寫入至鐵電記憶體單元105，例如，在期望一鐵電記憶體單元105儲存一反轉邏輯狀態之情況下可代替預期邏輯狀態而將一反轉邏輯狀態寫入至鐵電記憶體單元105。 圖2繪示根據本發明之各種實施例之支援資料位元反轉之一例示性電路200。電路200包含一記憶體單元105-a、字線110-a、數位線115-a及感測組件125-a，其等分別可為如參考圖1描述之一記憶體單元105、字線110、數位線115及感測組件125之實例。記憶體單元105-a可包含一邏輯儲存組件，諸如具有一第一板極(單元板極230)及一第二板極(單元底部215)之電容器205。單元板極230及單元底部215可透過定位在其等之間的一鐵電材料電容式耦合。單元板極230及單元底部215之定向可在不改變記憶體105-a之操作之情況下交換。電路200亦包含選擇組件220及參考線225。在圖2之實例中，可經由板極線210存取單元板極230且可經由數位線115-a存取單元底部215。如上文描述，可藉由使電容器205充電或放電儲存各種狀態。 可藉由操作在電路200中所表示之各種元件而讀取或感測電容器205之經儲存狀態。電容器205可與數位線115-a電子連通。例如，當撤銷啟動選擇組件220時，電容器205可與數位線115-a隔離，且當啟動選擇組件220時，電容器205可經連接至數位線115-a。啟動選擇組件220可被稱為選擇記憶體單元105-a。在一些情況中，選擇組件220係一電晶體且藉由施加一電壓至電晶體閘極而控制其操作，其中電壓量值大於電晶體之臨限量值。字線110-a可啟動選擇組件220；例如，施加至字線110-a之一電壓經施加至電晶體閘極，從而連接電容器205與數位線115-a。 在其他實例中，可切換選擇組件220及電容器205之位置，使得選擇組件220連接在板極線210與單元板極230之間且使得電容器205介於數位線115-a與選擇組件220之另一終端之間。在此實施例中，選擇組件220可透過電容器205保持與數位線115-a電子連通。此組態可與用於讀取及寫入操作之替代時序及偏壓相關聯。 歸因於電容器205之板極之間的鐵電材料，且如下文更詳細論述，電容器205可不在連接至數位線115-a之後放電。在一個方案中，為感測由鐵電電容器205儲存之邏輯狀態，字線110-a可經偏壓以選擇記憶體單元105-a且可施加一電壓至板極線210。在一些情況中，在加偏壓於板極線210及字線110-a之前，數位線115-a虛擬接地且接著與虛擬接地隔離，此可被稱為「浮動」。加偏壓於板極線210可導致跨電容器205之一電壓差(例如，板極線210電壓減去數位線115-a電壓)。電壓差可產生電容器205上之經儲存電荷之一改變，其中經儲存電荷之改變量值可取決於電容器205之初始狀態，例如，初始狀態是否儲存一邏輯1或一邏輯0。此可基於儲存於電容器205上之電荷而導致數位線115-a之一電壓改變。藉由改變至單元板極230之電壓之記憶體單元105-a之操作可被稱為「移動單元板極」。 數位線115-a之電壓改變可取決於其固有電容。即，隨著電荷流動通過數位線115-a，某有限電荷可經儲存於數位線115-a中且所得電壓取決於固有電容。固有電容可取決於實體特性，包含數位線115-a之尺寸。數位線115-a可連接許多記憶體單元105，故數位線115-a可具有導致一不可忽略電容(例如，約幾毫微微法拉(fF))之一長度。接著，可由感測組件125-a比較數位線115-a之所得電壓與一參考(例如，參考線225之一電壓)以便判定記憶體單元105-a中所儲存之邏輯狀態。可使用其他感測程序。 感測組件125-a可包含各種電晶體或放大器以偵測且放大信號之差，此可被稱為鎖存。感測組件125-a可包含一感測放大器，其接收且比較數位線115-a之電壓與參考線225之電壓(其可為一參考電壓)。感測放大器輸出可基於該比較而經驅動至更高(例如，正)或更低(例如，負或接地)供應電壓。例如，若數位線115-a具有高於參考線225之一電壓，則感測放大器輸出可經驅動至一正供應電壓。在一些情況中，感測放大器可另外將數位線115-a驅動至供應電壓。感測組件125-a接著可鎖存感測放大器之輸出及/或數位線115-a之電壓，其可用於判定記憶體單元105-a中之經儲存狀態(例如，邏輯1)。替代地，若數位線115-a具有低於參考線225之一電壓，則感測放大器輸出可經驅動至一負電壓或接地電壓。感測組件125-a可類似地鎖存感測放大器輸出以判定記憶體單元105-a中之經儲存狀態(例如，邏輯0)。記憶體單元105-a之經鎖存邏輯狀態接著可例如透過行解碼器130輸出作為參考圖1之輸出135。 為寫入記憶體單元105-a，可跨電容器205施加一電壓。可使用各種方法。在一個實例中，可透過字線110-a啟動選擇組件220以便將電容器205電連接至數位線115-a。可藉由控制單元板極230之電壓(透過板極線210)及單元底部215之電壓(透過數位線115-a)而跨電容器205施加一電壓。為寫入一邏輯0，單元板極230可為高(即，可施加一正電壓至板極線210)且單元底部215可為低(即，虛擬接地或施加一負電壓至數位線115-a)。執行相反程序來寫入一邏輯1，其中單元板極230為低且單元底部215為高。 在一些實例中，若記憶體單元105-a儲存一邏輯狀態達一延長時段(例如，在未被存取的情況下儲存一初始邏輯狀態達一時段)，則電容器205內之鐵電偶極或鐵電域可開始重新排序或偏移。鐵電域之偏移可在將相反邏輯狀態寫入至電容器205時導致一失敗寫入操作。此偏移可在感測由電容器205儲存之邏輯狀態時進一步導致一失敗讀取操作。因此，由記憶體單元105-a儲存之邏輯狀態可經週期性寫入有相反邏輯狀態以減輕電容器205內之鐵電域之重新排序；此程序可被稱為翻轉或反轉儲存於記憶體單元105-a中之位元。在下列論述中，術語「翻轉」(或「經翻轉」)及「反轉」(或「經反轉」)可互換使用。如下文論述，額外邏輯可用於讀取儲存一翻轉位元之一記憶體單元105-a之預期位元值。導致域偏移之時段可隨著所採用之鐵電材料或不同實施方案而變化。約數秒、數分鐘、數小時、數日等之時段在各種案例中可導致一偏移。 在一些情況中，感測組件125-a可具有兩個輸入線240及一指定極性。例如，感測組件125-a之第一輸入線240-a可經指定為正終端且感測組件125-a之第二輸入線240-b可經指定為負終端。感測組件125-a及對應輸入線240可被稱為感測組件「狹道(gut)」235之物包圍。感測組件狹道235可描畫感測組件125-a插入至電路200中之點及感測組件125-a可與電路200隔離之點。感測組件125-a可經放置於電路200內，使得第一輸入線240-a與數位線115-a電子連通且使得第二輸入線240-b與參考線225電子連通。在一個實例中，為寫入一邏輯0，感測組件125-a可經由第一輸入線240-a將數位線115-a驅動至一虛擬接地且可經由第二輸入線240-b將參考線225驅動至一更高電壓，而板極線210經驅動至一更高電壓(寫入邏輯0)且接著驅動至虛擬接地(移除跨電容器之電壓)。 在一些情況中，感測組件125-a可經重新組態以相對於電路200翻轉極性，例如，使得第一輸入線240-a與參考線225電子連通且第二輸入線240-b與數位線115-a電子連通。感測組件125-a接著可經引導以寫入一邏輯狀態0。在此等情況中，可經由第二輸入線240-b將數位線115-a驅動至一更高電壓，而板極線210經驅動至一更高電壓(移除跨電容器之電壓)且接著驅動至虛擬接地(寫入一邏輯1)，使得反轉邏輯狀態可經寫入至鐵電記憶體單元105-a。多組電晶體可用於實施此極性切換以能夠將不同於提供至感測組件125-a之一邏輯狀態之一邏輯狀態寫入至鐵電記憶體單元105-a。例如，一第一組電晶體(「真電晶體」)可維持原始組態，而第二組電晶體(「反轉電晶體」)可切換組態。 圖3使用根據本發明之各種實施例操作之一鐵電記憶體單元之磁滯曲線300-a及300-b繪示非線性性質之實例。磁滯曲線300-a及300-b分別繪示一例示性鐵電記憶體單元寫入及讀取程序。磁滯曲線300描繪依據一電壓差V而變化之儲存於一鐵電電容器(例如，圖2之電容器205)上之電荷Q。 一鐵電材料之特徵為一自發電極化，即，其在不存在一電場的情況下維持一非零電極化。例示性鐵電材料包含鈦酸鋇(BaTiO3 )、鈦酸鉛(PbTiO3 )、鋯鈦酸鉛(PZT)及鉍鉭酸(SBT)。本文描述之鐵電電容器可包含此等或其他鐵電材料。一鐵電電容器內之電極化導致鐵電材料之表面處之一淨電荷且透過電容器終端吸引相反電荷。因此，電荷經儲存於鐵電材料與電容器終端之介面處。因為可在不存在一外部施加之電場的情況下相對長時間甚至無限地維持電極化，故相較於(例如)DRAM陣列中所採用之電容器，可顯著減少電荷洩漏。此可降低執行如上文針對一些DRAM架構描述之刷新操作之需要。 可從一電容器之一單一終端之觀點理解磁滯曲線300。舉實例而言，若鐵電材料具有一負極化，則正電荷累積在終端處。同樣地，若鐵電材料具有一正極化，則負電荷累積在終端處。另外，應理解，磁滯曲線300中之電壓表示跨電容器之一電壓差且係方向性的。例如，可藉由施加一正電壓至所述終端(例如，一單元板極230)及使第二終端(例如，一單元底部215)維持於接地(或約零伏特(0 V))而實現一正電壓。可藉由使所述終端維持於接地及施加一正電壓至第二終端而施加一負電壓，即，可施加正電壓以使所述終端負極化。類似地，可施加兩個正電壓、兩個負電壓或正電壓及負電壓之任何組合至適當電容器終端以產生在磁滯曲線300中展示之電壓差。 如在磁滯曲線300-a中描繪，鐵電材料可使用一零電壓差維持一正極化或負極化，從而導致兩個可能充電狀態：電荷狀態305及電荷狀態310。根據圖3之實例，電荷狀態305表示一邏輯0且電荷狀態310表示一邏輯1。在一些實例中，可反轉各自電荷狀態之邏輯值以適應用於操作一記憶體單元之其他方案。 可藉由控制鐵電材料之電極化及因此電容器終端上之電荷(藉由施加電壓)而將一邏輯0或1寫入記憶體單元。例如，跨電容器施加一淨正電壓315導致電荷累積，直至達到電荷狀態305-a。在移除電壓315之後，電荷狀態305-a沿著路徑320直至其達到零電壓電位下之電荷狀態305。類似地，藉由施加一淨負電壓325寫入電荷狀態310，此導致電荷狀態310-a。在移除負電壓325之後，電荷狀態310-a沿著路徑330直至其達到零電壓下之電荷狀態310。電荷狀態305-a及電荷狀態310-a亦可被稱為殘餘極化(Pr)值，即，在移除外部偏壓(例如，電壓)之後餘留之極化(或電荷)。矯頑電壓係電荷(或極化)為零之電壓。 為讀取或感測鐵電電容器之經儲存狀態，可將一電壓施加至電容器。作為回應，經儲存電荷Q改變，且改變程度取決於初始電荷狀態，即，最終經儲存電荷(Q)可取決於最初是否儲存電荷狀態305-b或310-b。例如，磁滯曲線300-b繪示兩個可能經儲存電荷狀態305-b及310-b。可將電壓335施加至一電容器單元板極(例如，參考圖2之單元板極230)。雖然描繪為一正電壓，但電壓335可係負的。回應於電壓335，電荷狀態305-b可沿著路徑340。同樣地，若最初儲存電荷狀態310-b，則其沿著路徑345。電荷狀態305-c及310-c之最終位置取決於數個因數，包含特定感測方案及電路。 在一些情況中，最終電荷可取決於連接至記憶體單元之數位線之固有電容。例如，若電容器經電連接至數位線且施加電壓335，則數位線之電壓可歸因於其固有電容而升高。故在一感測組件處量測之一電壓可不等於電壓335且代替地可取決於數位線之電壓。因此，磁滯曲線300-b上之最終電荷狀態305-c及310-c之位置可取決於數位線之電容且可透過一負載線分析判定，即，可相對於數位線電容定義電荷狀態305-c及310-c。因此，電容器之電壓、電壓350或電壓355可係不同的且可取決於電容器之初始狀態。 藉由比較數位線電壓與一參考電壓，可判定電容器之初始狀態。數位線電壓可係電壓335與跨電容器之最終電壓(電壓350或電壓355)之間的差，即，(電壓335-電壓350)或(電壓335-電壓355)。可產生一參考電壓，使得其量值介於兩個可能數位線電壓之間以便判定經儲存邏輯狀態，即，判定數位線電壓是否高於或低於參考電壓。例如，參考電壓可係兩個量(電壓335-電壓350)及(電壓335-電壓355)之一平均值。在由感測組件比較之後，可將經感測數位線電壓判定為高於或低於參考電壓，且可判定鐵電記憶體單元之經儲存邏輯值(即，一邏輯0或1)。 如上文論述，讀取不使用一鐵電電容器之一記憶體單元可使讀取單元時之經儲存邏輯狀態降級或損毀。然而，一鐵電記憶體單元可在一讀取操作之後維持初始邏輯狀態。例如，若儲存電荷狀態310-b，則電荷狀態可在一讀取操作期間且在施加電壓350之後沿著路徑345至電荷狀態310-c。在一些情況中，讀取一鐵電記憶體單元可干擾單元之邏輯狀態。例如，在讀取鐵電記憶體單元之後可不再儲存電荷狀態310-b。因此，可執行一寫回程序。在此等情況中，寫回程序可涉及施加一電壓以將單元電荷還原至其初始電荷狀態310-b。 在一印痕條件(即，一印痕單元)下操作之一鐵電電容器可沿著一替代路徑345-a。替代路徑345-a可與小於電荷狀態310-c之一電荷狀態310-e及大於350之跨電容器之一電壓350-a相關聯。因此，數位線之所得電壓(電壓335-電壓350-a)可小於與電壓350相關聯之數位線115之電壓。另外，殘餘極化(例如，如在電荷狀態305-d與電荷狀態310-d之間量測)可隨著疲勞而減小。因此，數位線之所得電壓(電壓335-電壓350-a)及(電壓335-電壓355)之間的差亦可更小，此可產生一更小感測窗及增大讀取錯誤數目。一鐵電電容器所沿之路徑之改變可隨時間增大且可被稱為漂移。將一相反邏輯狀態寫入至一印痕鐵電電容器可導致或被稱為一軟寫入。一軟寫入可與由鐵電電容器儲存之一較低電荷狀態(諸如電荷狀態305-d)相關聯，且因此，鐵電電容器可與一相關聯數位線共用較少量電荷。因此，亦可減小一後續讀取操作之感測窗。 在一些實例中，可按經組態間隔將不同於當前由鐵電電容器儲存之邏輯狀態(例如，與其相反)之一邏輯狀態寫入至鐵電電容器。此可最小化在由一鐵電電容器儲存一邏輯值與讀取由鐵電電容器儲存之邏輯狀態之間發生的漂移量。在一些實例中，若鐵電電容器在未被存取的情況下儲存一第一電荷狀態(諸如電荷狀態310-b)達一判定時段，則可將相反電荷狀態(例如，電荷狀態305-b)寫入至鐵電電容器。隨時間，若鐵電電容器仍未被存取，則磁滯曲線可在相反方向上偏移。在一第二時段之後，可將初始電荷狀態310-b寫回至鐵電電容器。以此方式，可減小漂移量值且可減輕印痕效應。然而，儘管鐵電電容器儲存一相反邏輯狀態，記憶體陣列仍可從鐵電電容器讀取預期邏輯狀態。 多組電晶體可用於寫回一相反邏輯狀態且用於從一鐵電記憶體單元讀取一預期邏輯狀態。例如，一第一組電晶體可經組態於一感測組件周圍以能夠從一鐵電記憶體單元讀取真邏輯狀態/將真邏輯狀態寫入至一鐵電記憶體單元。且一第二組電晶體可經組態於一感測組件周圍以用於從儲存一反轉邏輯狀態之一鐵電電容器讀取一預期邏輯狀態。另外，第二組電晶體可用於將一反轉邏輯狀態寫入至期望儲存一反轉邏輯狀態之一鐵電電容器。 圖4A繪示根據本發明之各種實施例之支援資料位元反轉之一例示性電路400-a。電路400-a包含記憶體單元105-b及105-c、字線110-b (其亦可被稱為一存取線)、數位線115-b及感測組件125-b，其等分別係參考圖1及圖2描述之一記憶體單元105、字線110、數位線115及感測組件125之實例。記憶體單元105-b及105-c可包含使用如參考圖3描述之特性操作之一鐵電電容器。電路400-a亦包含板極線210-a及參考線225-a，其等分別係參考圖2描述之板極線210及參考線225之實例。電路400-a亦包含電壓源405、電壓源410、等化開關420-a及420-b以及隔離組件425-a及425-b。等化開關420及隔離組件425亦可大體上稱為切換組件。 數位線115-b及參考線225-a可分別具有固有電容415-a及415-b。固有電容415-a及415-b可不係電裝置，即，其等可不係雙終端電容器。代替地，固有電容415-a及415-b可表示由數位線115-b及參考線225-a之實體特性(包含尺寸)所致之電容。在一些情況中，參考線225-a係一未使用或非作用數位線。在一些實例中，數位線115-b及參考線225-a可透過等化開關420-a及420-b連接至虛擬接地或與虛擬接地分開。一虛擬接地可充當電路400-a之一共同參考且亦可被稱為接地或0 V，但虛擬接地在與一接地比較時可浮動至不同於(例如，大於或小於)零伏特之一電壓。 在一些實例中，控制信號(例如，一線性等化信號)可用於分別藉由增大或減小施加至切換組件之一線性等化電壓而啟動或撤銷啟動等化開關420-a或420-b。在一些情況中，等化開關420-a可用於在未使用數位線115-b時防止數位線115-b之電壓浮動。等化開關420-a及420-b以及隔離組件425-a及425-b可經實施為電晶體(例如，場效電晶體(FET))。 如描繪，第一鐵電記憶體單元105-b與數位線115-b電子連通。第一鐵電記憶體單元105-b可包含經由字線110-b與一鐵電電容器電子連通之一選擇組件，如參考圖2描述。選擇組件可藉由施加一電壓至字線110-b而啟動且可用於提供鐵電電容器與數位線115-b之間的一導電路徑。在一個實例中，可使用選擇組件選擇第一鐵電記憶體單元105-b以用於一讀取操作以判定由鐵電電容器儲存之一狀態。在一些實例中，一記憶體陣列同時存取一組記憶體單元或包含第一鐵電記憶體單元105-b之一「頁」。一頁可與一位址相關聯且可使用相關聯位址來存取。 可將一電壓施加至參考線225-a以提供用於與數位線115-b之電壓比較之一參考。參考線225-a之電壓可被感測組件125-b用作用於與數位線115-b之電壓比較之一參考。在一些情況中，參考線225-a與在存取時(例如，在一感測操作期間)提供一參考電壓之一記憶體單元(諸如一第二鐵電記憶體單元105-c)電子連通。 板極線210-a亦可與鐵電電容器電子連通。在一些情況中，可經由板極線210-a加偏壓於鐵電電容器之一板極(例如，針對一讀取操作)。跨電容器施加一非零電壓結合施加一電壓至字線110-b可導致鐵電電容器對數位線115-b充電。即，在存取第一鐵電記憶體單元105-b之後，鐵電電容器可經由固有電容415-a而與數位線115-b共用電荷。在一些實例中，數位線115-b可經驅動至一接地參考或一供應電壓，且可在板極線210-a處施加一電壓以跨鐵電電容器施加一電壓。例如，施加至板極線210-a之電壓可自一第一電壓漸增至一第二電壓。在一些實例中，一恆定電壓可經施加至板極線210-a且數位線115-b之電壓可經驅動至一虛擬接地或一供應電壓以跨鐵電電容器施加一電壓。 隔離組件425-a及425-b可用於使數位線115-b及參考線225-a與感測組件125-b隔離。感測組件中包含可與電路400-a隔離之控制線之部分可被稱為感測組件125-b之內部或狹道。隔離組件425-a (其可係一第一組電晶體)可係一第一組隔離組件且可包含隔離組件425-a-1及425-a-2。第一組電晶體因此可具有相對於感測組件之一第一組態。第一組隔離組件可被稱為真隔離組件425-a或真電晶體且可經組態於感測組件125-b附近以經由一第一真隔離組件425-a-1 (或第一組電晶體之一第一電晶體)提供第一輸入線240-c與數位線115-b之間的一導電路徑且經由第二真隔離組件425-a-2 (或第一組電晶體之一第二電晶體)提供第二輸入線240-d與參考線225-a之間的一導電路徑。可使用一第一組控制線(例如，經由一控制器)啟動真隔離組件425-a。 隔離組件425-b (其可係一第二組電晶體)可係一第二組隔離組件且可包含隔離組件425-b-1及425-b-2。第二組隔離組件可被稱為反轉隔離組件425-b或反轉電晶體且可經組態於感測組件125-b附近以經由第一反轉隔離組件425-b-1 (第二組電晶體之第一電晶體)提供第二輸入線240-d與數位線115-a之間的一導電路徑且經由第二反轉隔離組件425-b-2 (第二組電晶體之第二電晶體)提供第一輸入線240-c與參考線225-a之間的一導電路徑。第二組電晶體因此可具有相對於感測組件之一第二組態。可使用一第二組控制線(例如，經由一控制器)啟動反轉隔離組件425-b。在一些情況中，第一組控制線及第二組控制線與提供一第一電壓至第一組控制線且提供相反電壓至第二組控制線之一共同控制節點電子連通，且反之亦然。以此方式，在撤銷啟動反轉隔離組件425-b時，可啟動真隔離組件425-a，且反之亦然。 感測組件125-b可用於判定第一鐵電記憶體單元105-b之經儲存狀態。在一些情況中，感測組件125-b係或包含一感測放大器。可由電壓源405及電壓源410操作感測組件125-b。在一些實例中，電壓源405係一正供應電壓，而電壓源410係一負供應電壓或一虛擬接地。感測組件125-b可用於基於數位線115-b之電壓及參考線225-a之電壓判定第一鐵電記憶體單元105-b之一邏輯值。在一些實例中，(例如，由一控制器)啟動或「起動」感測組件125-b以觸發數位線115-b之電壓與參考線225-a之電壓之間的一比較。 感測組件125-b可將一感測放大器之輸出鎖存至由電壓源405或電壓源410提供之電壓。在一些情況中，根據感測組件125-b之極性判定輸出電壓(例如，輸出電壓等於第一輸入線240-c與第二輸入線240-d之間的差)。例如，若數位線115-b之電壓大於參考線225-a之電壓，則感測組件125-b可將感測放大器之輸出鎖存在從電壓源405供應之一正電壓。感測組件125-b亦可用於將一邏輯值寫入至第一鐵電記憶體單元105-b。例如，在一寫入操作期間，感測組件125-b可經觸發以施加大於在板極線210-a處施加之電壓之一電壓以將一邏輯狀態1寫入至第一鐵電記憶體單元105-b。在一些實例中，由感測組件125-b施加之電壓取決於電壓源405及410。例如，電壓源405可提供大於在板極線210-a處施加之電壓之電壓。 在一些實例中，一控制器可用於操作電路400-a以維持第一鐵電記憶體單元105-b之效能。例如，控制器可用於觸發感測組件125-b以執行一感測操作或施加一電壓至數位線115-b及/或參考線225-a。控制器亦可用於(例如，經由一第一組控制線及一第二組控制線)啟動或撤銷啟動等化開關420及隔離組件425且經由字線110-b選擇第一鐵電記憶體單元105-b。在一些實例中，控制器可用於使用字線110-b存取第一鐵電記憶體單元105-b且使用板極線210-a及數位線115-b讀取/寫入至第一鐵電記憶體單元105-b。控制器可包含一或多個組件(例如，一時序組件)以協助判定第一鐵電記憶體單元105-b或一記憶體陣列之一子區段內之一鐵電記憶體單元已儲存一邏輯狀態達一時段。在識別已經過該時段之後，控制器可使用字線110-b、板極線210-a、數位線115-b、感測組件125-b及隔離組件425以將相反邏輯狀態寫入至第一鐵電記憶體單元105-b。 例如，控制器可啟動真隔離組件425-a，撤銷啟動反轉隔離組件425-b且可觸發感測組件125-b以經由真隔離組件425-a感測由記憶體儲存之邏輯狀態。感測組件125-b接著可輸出對應於由第一鐵電記憶體單元105-b儲存之邏輯狀態之一電壓。隨後，控制器可撤銷啟動真隔離組件425-a，啟動反轉隔離組件425-b且使用輸出電壓以將經感測邏輯狀態寫回至第一鐵電記憶體單元105-b。然而，藉由使用反轉隔離組件425-b，相反邏輯狀態可經寫回至第一鐵電記憶體單元105-b，如將在下文更詳細論述。 控制器亦可記錄哪些記憶體單元儲存反轉邏輯值。例如，每當更新一頁時，控制器可使一計數器430累加以儲存反轉邏輯狀態。在一些情況中，計數器430可經更新以儲存使用反轉邏輯狀態更新之最後頁之位址。在一些實例中，計數器430之一值可經儲存於非揮發性記憶體(例如，一非揮發性鎖存器)中，其可經實施為一第三鐵電記憶體單元。在另一頁之後續存取操作(例如，讀取/寫入)中，控制器可(例如，經由在一第一輸入處接收計數器430之一第一值且在一第二輸入處接收待存取之一頁位址之一比較器)比較計數器430之一值與該頁位址。若所存取之位址小於與計數器430相關聯之位址，則控制器可判定所存取之記憶體單元儲存或期望儲存反轉邏輯狀態。因此，控制器可啟動反轉隔離組件425-b以從記憶體單元讀取資料或將資料寫入至記憶體單元。若所存取之位址大於與計數器430相關聯之位址，則控制器可啟動真隔離組件425-b以讀取當前由記憶體單元儲存之狀態或將一預期邏輯狀態寫入至記憶體單元。 儘管在鐵電記憶體單元技術之內容背景中大體上論述電路400-a之組態，但此組態可類似地用於操作其他類型之記憶體單元(例如，DRAM、記憶體-RAM (MRAM)等)。例如，真隔離組件425-a及反轉隔離組件425-b可類似地用於從其他類型之記憶體單元讀取預期或反轉邏輯狀態及/或將預期或反轉邏輯狀態儲存至其他類型之記憶體單元。 圖4B繪示電路400-b之一例示性操作，其中根據本發明之各種實施例啟動真隔離組件425-a且撤銷啟動反轉隔離組件425-b。為易於參考，在電路400-b中未繪製撤銷啟動之反轉隔離組件425-b及第二鐵電記憶體單元105-c。如在圖4B中展示，啟動真隔離組件425-a-1及425-a-2提供第一輸入線240-c與數位線115-b之間的一導電路徑及第二輸入線240-d與參考線225-a之間的另一導電路徑。此組態可導致感測組件125-b輸出對應於當前由記憶體單元105-d儲存之邏輯狀態(即，真邏輯狀態)之一電壓。例如，若記憶體單元105-d儲存一邏輯值1，則感測組件125-b將輸出對應於邏輯值1之一電壓。此組態可用於存取並不儲存一反轉邏輯狀態之一記憶體單元。 圖4C繪示電路400-c之一例示性操作，其中根據本發明之各種實施例撤銷啟動真隔離組件425-a且啟動反轉隔離組件425-b。為易於參考，在電路400-c中未繪製撤銷啟動之真隔離組件425-a及第二鐵電記憶體單元105-c。如在圖4C中展示，啟動反轉隔離組件425-b-1及425-b-2提供第一輸入線240-c與參考線225-a之間的一導電路徑及第二輸入線240-d與數位線115-b之間的另一導電路徑。此組態可導致感測組件125-b輸出對應於與當前由記憶體單元105-e儲存之邏輯狀態相反之一邏輯狀態(即，反轉邏輯狀態)之一電壓。例如，若記憶體單元105-e儲存一邏輯值1，則感測組件125-b將輸出對應於邏輯值0之一電壓。 此組態可用於存取儲存或期望儲存一反轉邏輯狀態之一記憶體單元。例如，控制器可判定針對一寫入操作選擇用於存取記憶體單元105-e之一位址。控制器亦可判定待存取之位址小於與計數器相關聯之位址，且可判定已針對該頁執行一反轉操作且記憶體單元105-e儲存一反轉邏輯狀態。因此，為確保在一後續讀取操作期間讀取適當邏輯狀態，控制器可將反轉邏輯狀態寫入至該頁之記憶體單元。例如，控制器可經由反轉隔離組件425-b將邏輯狀態寫入至記憶體單元。 圖5A展示繪示根據本發明之各種實施例之例示性電路之操作之態樣之一例示性時序圖500-a。時序圖500-a描繪軸505上之電壓及軸510上之時間。因此，由讀取或寫入至一記憶體單元(諸如第一鐵電記憶體單元105-b)所致之電壓可表示為時間之函數。例如，時序圖500-a包含真隔離電壓515-a、反轉隔離電壓515-b、字線電壓525、板極線電壓520、數位線電壓530-a及530-b及內部或狹道電壓535-a及535-b。時序圖500-a亦可包含讀取電壓545、參考電壓550及起動時間555。 在一些實例中，時序圖500-a繪示使用真隔離組件425-a之一例示性讀取及寫回操作。為易於表示，接近零之電壓可從軸510移位；在一些情況中，此等電壓可等於或約等於零。此外，在一些情況中，特定信號之時序可在時間上向前或向後移動或可彼此重疊。時序圖500-a描繪參考圖4A至圖4C描述之電路400之一例示性操作。在下文參考先前圖之組件描述圖5A。圖5A可繪示使用真隔離組件425-a對一記憶體單元執行之一讀取及寫回操作之態樣，其可對應於電路400-b中提供之組態。圖5C中論述之操作可用於讀取及寫入至儲存真邏輯狀態之記憶體單元。 如參考圖4A至圖4C論述，一讀取操作可開始於將一真隔離電壓515-a施加至真隔離組件425-a，同時將一反轉隔離電壓515-b施加至反轉隔離組件425-b。真隔離電壓515-a可係用於啟動真隔離組件425-a之一電壓，而反轉隔離電壓515-b可係用於撤銷啟動反轉隔離組件425-b之一電壓(例如，虛擬接地)。同時，可將板極線電壓520施加至板極線210-a。隨後，可將字線電壓525施加至字線110-b，從而選擇第一鐵電記憶體單元105-b。選擇字線110-b可觸發第一鐵電記憶體單元105-b之一鐵電電容器以與固有電容415-a共用電荷，此時數位線電壓530可增大。 數位線電壓530之增大可取決於由第一鐵電記憶體單元105-b最初儲存之邏輯狀態。例如，若第一鐵電記憶體單元105-b最初儲存一邏輯狀態1，則可在數位線115-b上導致數位線電壓530-a。相反地，若第一鐵電記憶體單元105-b最初儲存一邏輯狀態0，則可在數位線115-b上導致數位線電壓530-b。接著可移除真隔離電壓515-a，從而使感測組件125-b與電路400隔離，且此後不久，可在起動時間555觸發感測組件125-b以比較所得數位線電壓與參考電壓550。由於數位線115-b可與感測組件125-b之內部或狹道隔離，故可貫穿比較維持所得數位線電壓530。參考電壓550可經施加至參考線225-a，其可與第二輸入線240-d電子連通。 取決於比較結果，可將狹道電壓535驅動至高電壓源405之電壓或低電壓源410之電壓。例如，若數位線電壓530-a存在於數位線115-b上，則可將狹道電壓535-a驅動至高電壓源405之電壓。可在第一輸入線240-c處量測狹道電壓535-a及535-b。同時，可將第二輸入線240-d之電壓驅動至低電壓源410。否則，若數位線電壓530-b存在於數位線115-b上，則可將狹道電壓535-b驅動至低電壓源410，且可將第二輸入線240-d之電壓驅動至高電壓源405。感測組件125-b之輸出電壓(例如，輸出電壓=第一輸入線240-c之電壓–第二輸入線240-d之電壓)可經儲存於一鎖存器中且由一記憶體控制器讀取以判定由第一鐵電記憶體單元105-b儲存之對應邏輯狀態。例如，若狹道電壓535-a在執行一讀取操作之後為正，則記憶體控制器可判定第一鐵電記憶體單元105-b最初儲存一邏輯狀態1。 在儲存感測組件125-b之輸出電壓之後，可將真隔離電壓515-a重新施加至真隔離組件425-a，從而使感測組件125-b電子返回至電路400中且提供數位線115-b與第一輸入線240-c之間的一導電路徑。將數位線115-b重新連接至第一輸入線240-c可導致數位線電壓530可經驅動至所得狹道電壓535。例如，若第一鐵電記憶體單元105-b最初儲存一邏輯狀態1，則對應數位線電壓530-a可升高至狹道電壓535-a。或，若第一鐵電記憶體單元105-b最初儲存一邏輯狀態0，則對應數位線電壓530-b可減小至狹道電壓535-b。 接著可執行一寫回操作以將經讀取邏輯狀態傳回至第一鐵電記憶體單元105-b。一寫回操作可包含兩個部分560。寫回之邏輯狀態可取決於數位線115-b之電壓。例如，當寫回邏輯狀態0時，數位線電壓530-b可處於或接近一虛擬接地且板極線電壓520可處於或接近讀取電壓545，從而導致跨第一鐵電記憶體單元105-b施加一正電壓。在第二部分560-b期間，板極線電壓520可減小，跨第一鐵電記憶體單元105-b之電壓可經移除，且記憶體單元之所得電荷狀態(例如，電荷狀態305)可與一邏輯0相關聯。當寫回邏輯狀態1時，數位線電壓530-b及板極線電壓520可處於或接近讀取電壓545，從而導致未跨第一鐵電記憶體單元105-b施加電壓。在第二部分560-b期間，板極線電壓520可減小且跨第一鐵電記憶體單元105-b之電壓可經驅動為負。在寫回操作結束時，數位線115-b可經驅動至一虛擬接地且記憶體單元之所得電荷狀態(例如，電荷狀態310)可與一邏輯1相關聯。 如在圖5A中繪示，使用真隔離組件425-a之一讀取操作可導致感測組件125-b輸出對應於當前由第一鐵電記憶體單元105-b儲存之邏輯狀態之一電壓。且使用真隔離組件425-a之一寫回操作可導致所讀取之相同邏輯狀態經寫回至第一鐵電記憶體單元105-b。在一些情況中，一記憶體控制器可基於用於存取包含第一鐵電記憶體單元105-b之一記憶體單元群組之一位址與相關聯於記錄哪些記憶體單元或頁儲存反轉邏輯狀態之一計數器之一位址之一比較來選擇真隔離組件425-a。 圖5B展示繪示根據本發明之各種實施例之例示性電路之一操作之態樣之一例示性時序圖500-b。時序圖500-b描繪軸505上之電壓及軸510上之時間。因此，由讀取一記憶體單元(諸如第一鐵電記憶體單元105-b)所致之感測電壓可表示為時間之函數。時序圖500-b描繪參考圖4A至圖4C描述之電路400之一例示性操作。在下文參考先前圖之組件描述圖5B。圖5B可繪示一記憶體單元之一資料反轉操作之態樣，在此期間使用真隔離組件425-a執行一讀取操作且使用反轉隔離組件425-b執行一寫回操作。讀取操作可對應於電路400-b中提供之組態，而寫回操作可對應於電路400-c中提供之組態。圖5C中論述之操作可用於反轉及非反轉(即，返回至真)由記憶體單元儲存之邏輯狀態。 如參考圖4A至圖4C及圖5A論述，可使用真隔離組件425-a讀取第一鐵電記憶體單元105-b。類似於在圖5A中執行之讀取操作，可在第一鐵電記憶體單元105-b最初儲存一邏輯1之情況下導致狹道電壓535-a，而可在第一鐵電記憶體單元105-b最初儲存一邏輯0之情況下導致狹道電壓535-b。因此，記憶體控制器可基於感測組件125-b之輸出電壓來讀取第一鐵電記憶體單元105-b之真邏輯狀態。儘管在一些情況中，記憶體控制器可避免在一反轉操作期間讀取一邏輯狀態。然而，在儲存輸出之後，可使用反轉隔離組件425-b執行寫回操作。即，真隔離電壓515-c可維持在或接近虛擬接地，而反轉隔離電壓515-d可增大以啟動反轉隔離組件425-b。因此，第二輸入線240-d之電壓可經施加至數位線115-b以用於寫回操作。 如上文論述，第二輸入線240-d之電壓與狹道電壓535相反地移動。因此，在將感測組件125-b電返回至電路400之後，數位線電壓530可不遵循對應狹道電壓535而可遵循互補狹道電壓。因此，用於將經感測邏輯狀態寫回至第一鐵電記憶體單元105-b之數位線電壓530可與相反邏輯狀態相關聯且第一鐵電記憶體單元105-b可儲存一反轉邏輯狀態。例如，第一鐵電記憶體單元105-b最初可儲存一邏輯1且可在(例如，藉由確證字線電壓525)存取第一鐵電記憶體單元105-b時導致數位線電壓530-a。真隔離組件425-a可用於讀取第一鐵電記憶體單元105-b且狹道電壓535-a可經驅動至高電壓源405之電壓，而第二輸入線240-d之電壓可經驅動至低電壓源410之電壓。因此，感測組件之輸出電壓可對應於一邏輯1且可經儲存於一鎖存器中。 當感測組件125-b經由反轉隔離組件425-b電子返回至電路400時，數位線115-b可經電子連接至第二輸入線240-d。因此，數位線電壓530-a可經驅動至狹道電壓535-a之相反電壓(例如，虛擬接地)。接著，在寫回之第一部分560-a期間，可跨第一鐵電記憶體單元105-b施加一正電壓，且隨後在第二部分560-b期間移除該正電壓。因此，第一鐵電記憶體單元105-b之所得電荷狀態(例如，電荷狀態305)可對應於一邏輯0。 如在圖5B中繪示，一反轉操作可包含使用真隔離組件425-a之一讀取操作及使用反轉隔離組件425-b之一寫回操作。使用真隔離組件425-a之讀取操作可導致感測組件125-b輸出對應於當前由第一鐵電記憶體單元105-b儲存之邏輯狀態之一電壓。且使用反轉隔離組件425-b之寫回操作可導致相反邏輯狀態經寫回至第一鐵電記憶體單元105-b。在一些情況中，一記憶體控制器可對一記憶體陣列中之各記憶體單元或記憶體單元群組依序執行反轉操作。例如，記憶體控制器選擇對應於一第一頁之一第一位址且可針對包含於第一頁中之各記憶體單元同時執行一反轉操作。記憶體控制器接著可選擇對應於第二頁之一第二位址且針對第二頁執行一反轉操作，以此類推。在執行一反轉操作之後，該頁之記憶體單元可儲存反轉邏輯狀態或一預期邏輯狀態之相反邏輯狀態。在達到最後頁之後，記憶體控制器可透過執行反轉操作之位址向後工作，使得記憶體單元再次儲存其等預期邏輯狀態。 一計數器可用於記錄哪些記憶體單元或頁已經反轉。例如，計數器之一值可隨著各反轉操作而累加。在一些情況中，各位址可經映射至計數器之一值以實現計數器之值與待存取之一頁之一位址之直接比較。在另一實例中，待反轉之最後頁之位址可經儲存於計數器處。記憶體控制器可比較儲存於計數器處之位址與待存取之一頁之一位址且判定儲存於該頁處之資料是否係真或反轉。 圖5C展示繪示根據本發明之各種實施例之例示性電路之一操作之態樣之一例示性時序圖500-c。時序圖500-c描繪軸505上之電壓及軸510上之時間。因此，由讀取一記憶體單元(諸如第一鐵電記憶體單元105-b)所致之感測電壓可表示為時間之函數。時序圖500-c描繪參考圖4A至圖4C描述之電路400之一例示性操作。在下文參考先前圖之組件描述圖5C。圖5C可繪示使用反轉隔離組件425-b對一記憶體單元執行之一讀取及寫回操作之態樣，其可對應於電路400-c中提供之組態。圖5C中論述之操作可用於讀取及寫入至儲存反轉邏輯狀態之記憶體單元。 如參考圖4A至圖4C論述，一讀取操作可開始於將一反轉隔離電壓515-d施加至反轉隔離組件425-b，同時將一真隔離電壓515-c施加至真隔離組件425-a。反轉隔離電壓515-d可係用於啟動反轉隔離組件425-b之一電壓，而真隔離電壓515-c可係用於撤銷啟動真隔離組件425-a之一電壓(例如，虛擬接地)。同時，可將板極線電壓520施加至板極線210-a。隨後，可將字線電壓525施加至字線110-b，從而選擇第一鐵電記憶體單元105-b。選擇字線110-b可觸發第一鐵電記憶體單元105-b之一鐵電電容器以與一固有電容415-a共用電荷，此時數位線電壓530可增大，如在上文參考圖5A描述。然而，數位線115-b可經電子連接至第二輸入線240-d而非第一輸入線240-c。 接著可移除真隔離電壓515-a，從而使感測組件125-b與電路400-a隔離，且此後不久，可在起動時間555觸發感測組件125-b以比較所得數位線電壓與參考電壓550。取決於比較結果，可將狹道電壓535驅動至高電壓源405之電壓或低電壓源410之電壓。例如，若數位線電壓530-a存在於數位線115-b及因此第二輸入線240-d上，則可將狹道電壓535-a驅動至低電壓源410之電壓。在第一輸入線240-c處量測狹道電壓535-a及535-b。同時，可將第二輸入線240-d之電壓驅動至高電壓源405。 否則，若數位線電壓530-b存在於數位線115-b上，則可將狹道電壓535-b驅動至高電壓源405，且可將第二輸入線240-d之電壓驅動至低電壓源410。由於數位線115-b可與感測組件125-b之狹道隔離，故可貫穿比較維持所得數位線電壓530。感測組件125-b之輸出電壓(例如，輸出電壓=第一輸入線240-c之電壓–第二輸入線240-d之電壓)可經儲存於一鎖存器中且由一記憶體控制器讀取以判定由第一鐵電記憶體單元105-b儲存之對應邏輯狀態。因此，感測組件125-b之輸出電壓可對應於與由記憶體單元105-b儲存之邏輯狀態相反之一邏輯狀態。例如，儘管記憶體單元最初儲存一邏輯狀態1，但若狹道電壓535-a係一低電壓(例如，虛擬接地)，則記憶體控制器可判定第一鐵電記憶體單元105-b最初儲存一邏輯狀態0。 在儲存感測組件125-b之輸出電壓之後，可將反轉隔離電壓515-d重新施加至反轉隔離組件425-b，從而將感測組件125-b電子返回至電路400中且提供數位線115-b與第二輸入線240-d之間的一導電路徑。將數位線115-b重新連接至第二輸入線240-d可導致數位線電壓530經驅動至與第一輸入線240-c處之所得狹道電壓535-a相反之一電壓。例如，若第一鐵電記憶體單元105-b最初儲存一邏輯狀態1，則對應數位線電壓530-a可升高至與狹道電壓535-a互補之一電壓(由於在第一輸入線240-c處量測狹道電壓535-a且將數位線115-b連接至第二輸入線240-d)。或，若第一鐵電記憶體單元105-b最初儲存一邏輯狀態0，則對應數位線電壓530-b可減小至與狹道電壓535-b互補之電壓。 因此，用於將經感測邏輯狀態寫回至第一鐵電記憶體單元105-b之數位線電壓530可與相反邏輯狀態相關聯且第一鐵電記憶體單元105-b可儲存一反轉邏輯狀態。例如，第一鐵電記憶體單元105-b最初可儲存一邏輯1且可在(例如，藉由確證字線電壓525)存取第一鐵電記憶體單元105-b時導致數位線電壓530-a。反轉隔離組件425-b可用於讀取第一鐵電記憶體單元105-b且狹道電壓535-a可經驅動至低電壓源410之電壓，而第二輸入線240-d之電壓可經驅動至高電壓源405之電壓。因此，感測組件之輸出電壓可對應於一邏輯0且可經儲存於一鎖存器中。 當感測組件125-b經由反轉隔離組件425-b電子返回至電路400時，數位線115-b可經電子連接至第二輸入線240-d。因此，數位線電壓530-a可經驅動至狹道電壓535-a之相反電壓(例如，讀取電壓545)。接著，在寫回之第一部分560-a期間，板極線電壓520亦可處於讀取電壓545且未跨第一鐵電記憶體單元105-b施加電壓。在第二部分560-b期間，可移除板極線電壓520且可跨第一鐵電記憶體單元105-b施加一負電壓。在寫回操作結束時，數位線115-b可經驅動至一虛擬接地且記憶體單元之所得電荷狀態(例如，電荷狀態310)可與一邏輯1相關聯。 圖6展示根據本發明之各種實施例之支援使用快速循環之一鐵電記憶體單元之復原之一記憶體陣列605之一方塊圖600。記憶體陣列605可被稱為一電子記憶體設備且包含記憶體控制器615及一或多個記憶體單元610，其等可係如參考圖1、圖2及圖4描述之記憶體控制器140及一記憶體單元105之實例。在一些情況中，一記憶體單元610可與如參考圖1描述之多個記憶體單元105相關聯。記憶體控制器615可包含偏壓組件650及時序組件655，且可如在圖1中描述般操作記憶體陣列605。 記憶體控制器615可與字線620、數位線640、感測組件635及板極線625電子連通，其等可係參考圖1、圖2及圖4描述之字線110、數位線115、感測組件125及板極線210之實例。記憶體陣列605亦可包含參考組件630及鎖存器645。記憶體陣列605之組件可彼此電子連通且可執行參考圖1至圖5描述之功能之態樣。在一些情況中，参考组件630、感測組件635及鎖存器645可係記憶體控制器615之組件。 在一些實例中，數位線640與感測組件635及鐵電記憶體單元610之一鐵電電容器電子連通。一鐵電記憶體單元610可經寫入有一邏輯狀態(例如，一第一或第二邏輯狀態)。字線620可與記憶體控制器615及鐵電記憶體單元610之一選擇組件電子連通。板極線625可與記憶體控制器615及鐵電記憶體單元610之鐵電電容器之一板極電子連通。感測組件635可與記憶體控制器615、參考線660、數位線640及鎖存器645電子連通。參考組件630可與記憶體控制器615及參考線660電子連通。感測控制線665可與感測組件635及記憶體控制器615電子連通。此等組件亦可經由其他組件、連接或匯流排與除上文未列出之組件以外的其他組件(在記憶體陣列605內部及外部兩者)電子連通。 記憶體控制器615可經組態以藉由施加電壓至字線620、板極線625、或數位線640而啟動該等各種節點。例如，偏壓組件650可經組態以施加一電壓以操作記憶體單元610以讀取或寫入記憶體單元610，如上文描述。在一些情況中，記憶體控制器615可包含一列解碼器、行解碼器或兩者，如參考圖1描述。此可使記憶體控制器615能夠存取一或多個記憶體單元105。偏壓組件650亦可將電壓電位提供至參考組件630以便產生用於感測組件635之一參考信號。另外，偏壓組件650可提供用於操作感測組件635之電壓電位。 在一些情況中，記憶體控制器615可使用時序組件655來執行其操作。例如，時序組件655可控制各種字線選擇或板極偏壓之時序(包含用於切換及電壓施加之時序)以執行本文論述之記憶體功能(諸如讀取及寫入)。在一些情況中，時序組件655可控制偏壓組件650之操作。 參考組件630可包含各種組件以產生用於感測組件635之一參考信號。參考組件630可包含經組態以產生一參考信號之電路。在一些情況中，可使用其他鐵電記憶體單元105實施參考組件630。感測組件635可比較(透過數位線640)來自記憶體單元610之一信號與來自參考組件630之一參考信號。在判定邏輯狀態之後，感測組件接著可將輸出儲存於鎖存器645中，其中該輸出可根據一電子裝置(記憶體陣列605係一部分)之操作而使用。感測組件635可包含一感測放大器，其與鎖存器及鐵電記憶體單元電子連通。 在一些情況中，記憶體控制器可用於執行由記憶體單元610儲存之反轉邏輯狀態之態樣。例如，記憶體控制器615可透過與一感測組件及一記憶體單元電子連通之一第一組電晶體讀取由該記憶體單元儲存之一第一邏輯狀態，且透過與感測組件及記憶體單元電子連通之一第二組電晶體將不同於第一邏輯狀態之一第二邏輯狀態寫入至記憶體單元，其中第二組電晶體不同於第一組電晶體。記憶體控制器615可另外比較一計數器之一第一值與相關聯於對應於一組記憶體單元之一第一位址之一第二值，計數器之第一值與一第二位址相關聯，且基於該比較而使用一第一組電晶體或一第二組電晶體讀取對應於該組記憶體單元之一組邏輯狀態，其中第一組電晶體及第二組電晶體與一感測組件及該組記憶體單元電子連通。 在一些實例中，記憶體陣列605可包含用於透過一第一組電晶體(例如，隔離組件425-a)讀取由一記憶體單元儲存之一第一邏輯狀態之構件，該第一組電晶體與一感測組件635及記憶體單元610電子連通。記憶體陣列605亦可包含用於透過一第二組電晶體(例如，隔離組件425-b)將不同於第一邏輯狀態之一第二邏輯狀態寫入至記憶體單元之構件，該第二組電晶體與感測組件635及記憶體單元610電子連通，其中第二組電晶體不同於第一組電晶體。記憶體陣列605亦可包含：用於經由與第一組電晶體及感測組件635電子連通之一數位線640使記憶體單元610放電之構件；用於使感測組件635與記憶體單元610隔離之構件；及用於在隔離之後啟動感測組件635以比較數位線640之一電壓與一參考電壓之構件。 在一些實例中，記憶體陣列605可包含用於比較一計數器之一第一值與相關聯於對應於複數個記憶體單元610之一第一位址之一第二值之構件，計數器之第一值與一第二位址相關聯。記憶體陣列605亦可包含用於至少部分基於該比較而使用一第一組電晶體或一第二組電晶體讀取對應於複數個記憶體單元610之複數個邏輯狀態之構件，其中第一組電晶體及第二組電晶體與一感測組件635及複數個記憶體單元610電子連通。記憶體陣列605亦可包含用於從複數個記憶體單元610選擇與第一位址相關聯之記憶體單元610以用於一讀取操作之構件。 圖7展示根據本發明之各種態樣之支援資料位元反轉之一記憶體控制器715之一方塊圖700。記憶體控制器715可係參考圖6描述之一記憶體控制器615之態樣之一實例。記憶體控制器715可包含感測組件管理器725、比較器730、選擇組件735、隔離組件740、位址監測器750、邏輯狀態識別器755、位址選擇器760、反轉組件765。記憶體控制器715亦可包含如參考圖6描述之偏壓組件650及時序組件655。此等模組之各者可彼此直接通信或間接通信(例如，經由一或多個匯流排)。 在一第一實例中，感測組件管理器725可觸發一感測組件以透過與一感測組件及一記憶體單元電子連通之一第一組電晶體讀取由記憶體單元儲存之一第一邏輯狀態(例如，一真邏輯狀態)。讀取第一邏輯狀態可包含使用選擇組件735來選擇記憶體單元以導致經由與第一組電晶體及感測組件電子連通之一數位線使記憶體單元放電。隔離組件740可用於在放電之後使感測組件與記憶體單元隔離且感測組件管理器725隨後可啟動感測組件以比較數位線之一電壓與一參考電壓。隔離感測組件可包含使用隔離組件740以導致撤銷啟動第一組電晶體。 在一些實例中，感測組件管理器725可導致感測組件透過與感測組件及記憶體單元電子連通之一第二組電晶體將不同於第一邏輯狀態之一第二邏輯狀態(例如，一反轉邏輯狀態)寫入至記憶體單元。在一些情況中，第二組電晶體可不同於第一組電晶體。寫入第二邏輯狀態可包含在感測組件處之比較之後使用隔離組件740來啟動第二組電晶體。因此，可將由於比較數位線之電壓與參考電壓而發生之感測組件之所得電壓施加至數位線。在一些情況中，週期性地發生讀取一第一邏輯狀態及將一第二邏輯狀態寫入至一記憶體單元。一時序組件(諸如時序組件655)可用於判定何時寫入第二邏輯狀態。在一些情況中，用於讀取第一邏輯狀態及寫入第二邏輯狀態之一週期性至少部分基於包含記憶體單元之記憶體陣列之一子區段之一溫度、與記憶體單元相關聯之一存取速率或對記憶體單元執行之存取操作數目或其等之任何組合。 位址監測器750可用於記錄哪些記憶體單元儲存反轉邏輯狀態。例如，位址監測器750可至少部分基於寫入第二邏輯狀態而更新一計數器之一值，其中計數器之值與用於存取記憶體單元之一位址相關聯。計數器之值可經儲存於一非揮發性鎖存器中。在一些實例中，位址監測器750可經實施為計數器本身。在一些情況中，比較器730可比較計數器之值與用於存取記憶體單元之位址。感測組件管理器725可使用比較來判定在一後續讀取操作期間透過第二組電晶體讀取記憶體單元(例如，藉由判定位址小於計數器之值)。因此，儘管記憶體單元儲存第二邏輯狀態，但邏輯狀態識別器755可判定感測組件之輸出對應於第一邏輯狀態。 在一些實例中，位址選擇器760可選擇對應於包含該記憶體單元之複數個記憶體單元之一第一位址，其中感測組件與複數個記憶體單元電子連通且可觸發感測組件管理器725以起始一讀取操作。讀取操作可包含讀取複數個記憶體單元之各記憶體單元之一邏輯狀態。在讀取複數個記憶體單元之後，感測組件管理器725可觸發一寫回操作以將一相反(反轉)邏輯狀態寫回至記憶體單元之各者。在一些情況中，隔離組件740可與感測組件管理器725協作以導致透過第二組電晶體執行寫回。在寫回反轉邏輯狀態之後，位址監測器750可將計數器之一值更新至等效於第一位址之一第一值。以此方式，位址監測器可記錄哪些記憶體單元儲存反轉邏輯狀態(例如，與低於計數器之值之一位址相關聯之任何記憶體單元可經判定為儲存一反轉邏輯狀態)。 在一些實例中，位址選擇器760可選擇高於第一值之與下一位址相關聯且對應於第二複數個記憶體單元之一第二值。反轉組件765可基於下一位址反轉第二複數個記憶體單元之邏輯狀態且位址監測器750可使計數器之值累加至等於第二值。在另一實例中，位址選擇器760可至少部分基於第一位址係一最大位址值而選擇低於第一值之與下一位址相關聯且對應於第二複數個記憶體單元之一第二值。反轉組件765可基於下一位址反轉第二複數個記憶體單元之邏輯狀態且位址監測器750可使計數器之值累減至等於第二值。 在一第二實例中，比較器730可比較一計數器之一第一值與相關聯於複數個記憶體單元(例如，一頁)之一第一位址之一第二值，其中計數器之第一值與一第二位址相關聯。在一些實例中，選擇組件735可從複數個記憶體單元選擇與第一位址相關聯之記憶體單元以用於一讀取操作。感測組件管理器725可起始一讀取操作以基於比較而使用一第一組電晶體或一第二組電晶體從複數個記憶體單元讀取複數個邏輯狀態。第一組電晶體及第二組電晶體與一感測組件電子連通且可使用隔離組件740啟動/撤銷啟動複數個記憶體單元。例如，反轉組件765可判定基於比較而讀取與由複數個記憶體單元之一記憶體單元儲存之邏輯狀態相反之一邏輯狀態(例如，若與第一位址相關聯之值小於計數器之值)。因此，感測組件管理器725及隔離組件740可協作以使用第二組電晶體讀取由記憶體單元儲存之邏輯狀態之相反邏輯狀態。隔離組件740可用於啟動第二組電晶體。 在一些實例中，反轉組件765反轉對應於第二複數個記憶體單元之第二複數個邏輯狀態，且位址監測器750至少部分基於第二複數個記憶體單元之一位址而更新計數器之第一值。在一些情況中，隔離組件740基於比較而啟動第二組電晶體，使得感測組件管理器725可使用第二組電晶體讀取複數個邏輯狀態。在另一實例中，感測組件管理器725可基於比較而使用第二組電晶體將第二複數個邏輯狀態寫入至複數個記憶體單元。 圖8展示根據本發明之各種態樣之包含支援資料位元反轉之一裝置805之一系統800之一圖。裝置805可係如上文(例如參考圖1、圖5及圖6)描述之記憶體陣列605或一記憶體陣列100之組件之一實例或包含記憶體陣列605或記憶體陣列100之組件。 裝置805可包含用於雙向語音及資料通信之組件，包含用於傳輸及接收通信之組件，包含記憶體單元810、記憶體控制器815、BIOS組件820、處理器825、I/O控制器830及周邊組件835。 記憶體控制器815可如本文描述般操作一或多個記憶體單元。具體言之，記憶體控制器815可經組態以支援陣列資料位元反轉。在一些情況中，記憶體控制器815可包含一列解碼器、行解碼器或兩者，如參考圖1描述(未展示)。 BIOS組件820可係包含經操作為韌體之一基本輸入/輸出系統(BIOS)之一軟體組件，其可初始化且運行各種硬體組件。BIOS組件820亦可管理一處理器與各種其他組件(例如，周邊組件、輸入/輸出控制組件等)之間的資料流。BIOS組件820可包含經儲存於唯讀記憶體(ROM)、快閃記憶體或任何其他非揮發性記憶體中之一程式或軟體。 處理器825可包含一智慧硬體裝置(例如，一通用處理器、一數位信號處理器(DSP)、一中央處理單元(CPU)、一微控制器、一特定應用積體電路(ASIC)、一場可程式化閘陣列(FPGA)、一可程式化邏輯裝置、一離散閘或電晶體邏輯組件、一離散硬體組件或其等之任何組合)。在一些情況中，處理器825可經組態以使用一記憶體控制器操作一記憶體陣列。在其他情況中，一記憶體控制器可經整合至處理器825中。處理器825可經組態以實行儲存於一記憶體中之電腦可讀指令以執行各種功能(例如，支援陣列資料位元反轉之功能或任務)。 I/O控制器830可管理裝置805之輸入及輸出信號。輸入/輸出控制組件830亦可管理未經整合至裝置805中之周邊設備。在一些情況中，輸入/輸出控制組件830可表示至外部周邊設備之一實體連接或埠。在一些情況中，I/O控制器830可利用一作業系統，諸如iOS®、ANDROID®、MS-DOS®、MS-WINDOWS®、 OS/2®、UNIX®、LINUX®或另一行動或桌上型作業系統。 周邊組件835可包含任何輸入或輸出裝置，或此等裝置之一介面。實例可包含磁碟控制器、聲音控制器、圖形控制器、乙太網路控制器、數據機、通用串列匯流排(USB)控制器、一串列埠或並列埠或周邊卡槽(諸如周邊組件互連件(PCI)或加速圖形埠(AGP)槽)。 輸入840可表示裝置805外部之一裝置或信號，其提供輸入至裝置805或裝置605之組件。此可包含一使用者介面或與其他裝置或其他裝置之間的一介面。在一些情況中，輸入840可由I/O控制器830管理，且可經由一周邊組件835與裝置805互動。 輸出845亦可表示裝置805外部之一裝置或信號，其經組態以從裝置805或裝置805之組件之任一者接收輸出。輸出845之實例可包含一顯示器、音訊揚聲器、一印刷裝置、另一處理器或印刷電路板等。在一些情況中，輸出845可係經由(若干)周邊組件835與裝置805介接之一周邊元件。在一些情況中，輸出845可由I/O控制器830管理。 裝置805之組件可包含經設計以實行其等功能之電路。此可包含經組態以實行本文描述之功能之各種電路元件，例如，導電線、電晶體、電容器、電感器、電阻器、放大器或其他作用或非作用元件。 圖9展示繪示根據本發明之各種實施例之用於資料位元反轉之一方法900之一流程圖。方法900之操作可用於操作如本文描述之一記憶體陣列100。例如，可由如參考圖1、圖6及圖8描述之一記憶體控制器140執行方法900之操作。在一些實例中，記憶體控制器140可實行一組碼來控制記憶體陣列100之功能元件以執行下文描述之功能。另外或替代地，記憶體控制器140可使用專用硬體來執行下文描述之功能。 在方塊905，記憶體陣列100可透過與一感測組件及一記憶體單元電子連通之一第一組電晶體讀取由記憶體單元儲存之一第一邏輯狀態。可根據參考圖1至圖5C描述之方法執行方塊905之操作。在某些實例中，可由如參考圖6及圖8描述之一感測組件管理器執行方塊905之操作之態樣。讀取第一邏輯狀態可包含：經由與第一組電晶體及感測組件電子連通之一數位線使記憶體單元放電；使感測組件與記憶體單元隔離；及在隔離之後啟動感測組件以比較數位線之一電壓與一參考電壓。在一些情況中，可藉由撤銷啟動第一組電晶體而隔離感測組件。 在方塊910，記憶體陣列100可透過與感測組件及記憶體單元電子連通之一第二組電晶體將不同於第一邏輯狀態之一第二邏輯狀態寫入至記憶體單元，其中第二組電晶體不同於第一組電晶體。可根據參考圖1至圖5C描述之方法執行方塊910之操作。在某些實例中，可由如參考圖6及圖8描述之一感測組件管理器執行方塊910之操作之態樣。寫入第二邏輯狀態可包含：在感測組件處之比較之後啟動第二組電晶體；及將感測組件之一所得電壓施加至數位線，其中所得電壓至少部分基於比較數位線之電壓與參考電壓之一結果。 在一些實例中，該方法可包含至少部分基於寫入第二邏輯狀態而更新一計數器之一值，其中計數器之值與用於存取記憶體單元之一位址相關聯。計數器之值可與用於存取記憶體單元之位址比較，且可在寫入第二邏輯狀態之後至少部分基於計數器之值與位址之比較而透過第二組電晶體執行記憶體單元之後續讀取操作。在一些情況中，當透過第二組電晶體讀取儲存第二邏輯狀態之記憶體單元時，可判定感測組件之一輸出對應於第一邏輯狀態。 在該方法之一些實例中，可週期性地發生讀取第一邏輯狀態及寫入第二邏輯狀態。例如，用於讀取第一邏輯狀態及寫入第二邏輯狀態之一週期性至少部分基於包含記憶體單元之記憶體陣列之一子區段之一溫度、與記憶體單元相關聯之一存取速率或對記憶體單元執行之存取操作數目或其等之任何組合。 在一些實例中，該方法可包含選擇對應於包含該記憶體單元之複數個記憶體單元之一第一位址，其中感測組件與複數個記憶體單元電子連通。可透過與一感測組件及記憶體單元電子連通之第一組電晶體讀取複數個記憶體單元之各記憶體單元之一邏輯狀態。且可透過與感測組件及記憶體單元電子連通之第二組電晶體將一相反邏輯狀態寫入複數個記憶體單元之記憶體單元之一邏輯狀態。 在一些實例中，計數器之一值可經更新至等效於第一位址之一第一值。在一些實例中，可選擇高於第一值且與對應於第二複數個記憶體單元之下一位址相關聯之一第二值。該方法可包含反轉第二複數個記憶體單元之邏輯狀態。在反轉邏輯狀態之後，該方法可包含使計數器之值累加至等於第二值。在一些實例中，可至少部分基於第一位址係一最大位址值而選擇低於第一值且與對應於第二複數個記憶體單元之下一位址相關聯之一第二值。該方法可包含反轉第二複數個記憶體單元之邏輯狀態。在反轉邏輯狀態之後，該方法可包含使計數器之值累減至等於第二值。 圖10展示繪示根據本發明之各種實施例之用於資料位元反轉之一方法1000之一流程圖。方法1000之操作可用於操作如本文描述之一記憶體陣列100。例如，可藉由如參考圖1、圖6及圖8描述之一記憶體控制器140執行方法1000之操作。在一些實例中，記憶體陣列100可實行一組碼來控制裝置之功能元件以執行下文描述之功能。另外或替代地，記憶體陣列100可使用專用硬體來執行下文描述之功能之態樣。 在方塊1005，記憶體陣列100可比較一計數器之一第一值與相關聯於對應於一組記憶體單元之一第一位址之一第二值，計數器之第一值與一第二位址相關聯。可根據參考圖1至圖5C描述之方法執行方塊1005之操作。在某些實例中，可由如參考圖6及圖8描述之一比較器執行方塊1005之操作之態樣。在一些實例中，該方法可包含從複數個記憶體單元選擇與第一位址相關聯之記憶體單元以用於一讀取操作。 在方塊1010，記憶體陣列100可基於該比較而使用一第一組電晶體或一第二組電晶體讀取對應於該組記憶體單元之一組邏輯狀態，其中第一組電晶體及第二組電晶體與一感測組件及該組記憶體單元電子連通。可根據參考圖1至圖5C描述之方法執行方塊1010之操作。在某些實例中，可由如參考圖6及圖8描述之一感測組件管理器執行方塊1010之操作之態樣。在一些實例中，該方法可包含至少部分基於該比較而判定讀取與由複數個記憶體單元之一記憶體單元儲存之邏輯狀態相反之一邏輯狀態；及可使用第二組電晶體讀取由記憶體單元儲存之相反邏輯狀態。 在一些情況中，該方法可包含反轉對應於第二複數個記憶體單元之第二複數個邏輯狀態且至少部分基於第二複數個記憶體單元之一位址而更新計數器之第一值。在一些實例中，計數器之一第一值可經判定為大於或等於與第一位址相關聯之第二值且可至少部分基於該判定而使用第二組電晶體讀取複數個邏輯狀態。在一些實例中，計數器之第一值可經判定為大於或等於與第一位址相關聯之第二值；且至少部分基於該判定而使用第二組電晶體將第二複數個邏輯狀態寫入至記憶體單元。 因此，方法900及1000可提供一陣列中之資料位元反轉。應注意，方法900及1000描述可能實施方案，且操作及步驟可經重新配置或以其他方式經修改使得其他實施方案係可能的。在一些實例中，可組合來自方法900及1000之兩者或兩者以上之特徵。 本文之描述提供實例且不限制發明申請專利範圍中陳述之範疇、適用性或實例。在不脫離本發明之範疇的情況下可對所論述之元件之功能及配置進行改變。各種實例可視情況省略、替換或添加各種程序或組件。再者，可在其他實例中組合關於一些實例描述之特徵。 本文陳述之描述以及附圖描述例示性組態且不表示可實施或在發明申請專利範圍之範疇內之所有實例。如本文使用之術語「實例」、「例示性」及「實施例」意謂「充當一實例、例項或圖解」且非「較佳」或「優於其他實例」。實施方式出於提供對所描述技術之理解之目的而包含具體細節。然而，可在不具有此等具體細節之情況下實踐此等技術。在一些例項中，以方塊圖形式展示熟知結構及裝置以避免模糊所描述實例之概念。 在附圖中，類似組件或特徵可具有相同參考標籤。此外，可藉由在參考標籤後加一破折號及區分類似組件之一第二標籤來區分相同類型之各種組件。當在說明書中使用第一參考標籤時，描述可適用於具有相同第一參考標籤之類似組件之任一者，而無關於第二參考標籤。 可使用各種不同科技及技術之任一者來表示本文描述之資訊及信號。例如，可藉由電壓、電流、電磁波、磁場或磁性粒子、光場或光學粒子或其等之任何組合表示可貫穿上文描述引用之資料、指令、命令、資訊、信號、位元、符號及晶片。一些圖式可將信號繪示為一單一信號；然而，一般技術者將理解，信號可表示信號之一匯流排，其中匯流排可具有各種位元寬度。 如本文使用，術語「虛擬接地」係指保持在約零伏特(0 V)之一電壓但不與接地直接連接之一電路之一節點。因此，一虛擬接地之電壓可暫時波動且在穩定狀態返回至約0 V。可使用各種電子電路元件來實施一虛擬接地，諸如由運算放大器及電阻器構成之一分壓器。其他實施方案亦係可能的。「虛擬接地」或「經虛擬接地」意謂連接至約0 V。 術語「電子連通」係指組件之間的一關係，其支援組件之間的電子流。此可包含組件之間的一直接連接或可包含中間組件。電子連通中之組件可係主動交換之電子或信號(例如，在一通電電路中)或可不係主動交換之電子或信號(例如，在一斷電電路中)，但可經組態且可操作以在使一電路通電之後交換電子或信號。舉實例而言，經由一開關(例如，一電晶體)實體連接之兩個組件電子連通，而不管開關之狀態(即，斷開或閉合)為何。 術語「隔離」係指組件之間的一關係，其中電子當前無法在其等之間流動；若組件之間存在一開路，則其等彼此隔離。例如，藉由一開關實體連接之兩個組件可在開關斷開時彼此隔離。 本文論述之裝置(包含記憶體陣列100)可形成在一半導體基板(諸如矽、鍺、矽鍺合金、砷化鎵、氮化鎵等)上。在一些情況中，基板係一半導體晶圓。在其他情況中，基板可係一絕緣體上覆矽(SOI)基板(諸如玻璃上矽(SOG)或藍寶石上矽(SOP))或另一基板上之半導體材料之磊晶層。可透過使用各種化學物種(包含但不限於磷、硼或砷)摻雜而控制基板或基板之子區域之導電率。可藉由離子植入或藉由任何其他摻雜方法在基板之初始形成或生長期間執行摻雜。 本文論述之一或若干電晶體可表示一場效電晶體(FET)且包括包含一源極、汲極及閘極之一三終端裝置。該等終端可透過導電材料(例如，金屬)連接至其他電子元件。源極及汲極可係導電的且可包括一重度摻雜(例如，簡併)半導體區域。可藉由一輕度摻雜半導體區域或通道分離源極及汲極。若通道係n型(即，多數載子係電子)，則FET可被稱為一n型FET。若通道係p型(即，多數載子係電洞)，則FET可被稱為一p型FET。通道可藉由一絕緣閘極氧化物封端。可藉由施加一電壓至閘極而控制通道導電率。例如，分別施加一正電壓或一負電壓至一n型FET或一p型FET可導致通道變成導電。當施加大於或等於一電晶體之臨限電壓之一電壓至電晶體閘極時，可「開啟」或「啟動」該電晶體。當施加小於電晶體之臨限電壓之一電壓至電晶體閘極時，可「關閉」或「撤銷啟動」該電晶體。 結合本文之揭示內容描述之各種闡釋性方塊、元件及模組可使用經設計以執行本文中描述之功能之一通用處理器、一DSP、一ASIC、一FPGA或其他可程式化邏輯裝置、離散閘或電晶體邏輯、離散硬體元件或其等之任何組合而實施或執行。一通用處理器可係一微處理器，但在替代例中，處理器可係任何習知處理器、控制器、微控制器或狀態機。一處理器亦可實施為計算裝置之一組合(例如，DSP及微處理器之一組合、多個微處理器、結合DSP核心之一或多個微處理器或任何其他此組態)。 可在硬體、藉由一處理器執行之軟體、韌體或其等之任何組合中實施本文描述之功能。若實施於藉由一處理器執行之軟體中，該等功能可作為一或多個指令或程式碼儲存於一電腦可讀媒體上或經由該電腦可讀媒體傳輸。其他實例及實施方案係在本揭露及隨附發明申請專利範圍之範疇內。例如，歸因於軟體之性質，可使用藉由一處理器執行之軟體、硬體、韌體、硬接線或此等之任一者之組合來實施上文描述之功能。實施功能之特徵亦可實體定位於各種位置處，包含經分佈使得在不同實體位置處實施功能之部分。又，如本文使用(包含在發明申請專利範圍中)，如在一項目清單(例如，以諸如「…之至少一者」或「…之一或多者」片語開始之一項目清單)中使用之「或」指示一包含清單，使得例如A、B或C之至少一者之一清單意謂A或B或C或AB或AC或BC或ABC (即，A及B及C)。 電腦可讀媒體包含非暫時性電腦儲存媒體及通信媒體兩者，包含促進一電腦程式從一個位置傳送至另一位置之任何媒體。一非暫時性儲存媒體可係可藉由一通用或專用電腦存取之任何可用媒體。舉實例而言但非限制，非暫時性電腦可讀媒體可包括RAM、ROM、電子可抹除可程式化唯讀記憶體(EEPROM)、光碟(CD) ROM或其他光碟儲存器、磁碟儲存器或其他磁性儲存裝置、或可用於攜載或儲存呈指令或資料結構形式之所需程式碼構件且可藉由一通用或專用電腦或一通用或專用處理器存取之任何其他非暫時性媒體。 又，任何連接被適當地稱為一電腦可讀媒體。例如，若使用一同軸電纜、光纖電纜、雙絞線、數位用戶線(DSL)或諸如紅外線、無線電及微波之無線技術從一網站、伺服器或其他遠端源傳輸軟體，則同軸電纜、光纖電纜、雙絞線、數位用戶線(DSL)或諸如紅外線、無線電及微波之無線技術包含於媒體之定義中。如本文使用之磁碟及光碟包含CD、雷射光碟、光碟、數位多功能光碟(DVD)、軟磁碟及藍光光碟，其中磁碟通常磁性地重現資料，而光碟使用雷射光學地重現資料。上文之組合亦包含於電腦可讀媒體之範疇內。 提供本文之描述以使熟習此項技術者能夠製成或使用本揭露。熟習此項技術者可容易地明白對本揭露之各種修改，且在不背離本揭露之範疇之情況下，在本文中定義之一般原理可適用於其他變體。因此，本發明不限於在本文中描述之實例及設計，而應符合與本文中揭示之原則及新穎特徵一致之最廣範疇。
100‧‧‧記憶體陣列
105‧‧‧鐵電記憶體單元
105-a‧‧‧記憶體單元
105-b‧‧‧記憶體單元
105-c‧‧‧記憶體單元
105-d‧‧‧記憶體單元
105-e‧‧‧記憶體單元
110‧‧‧字線
110-a‧‧‧字線
110-b‧‧‧字線
110-c‧‧‧字線
115‧‧‧數位線
115-a‧‧‧數位線
115-b‧‧‧數位線
120‧‧‧列解碼器
125‧‧‧感測組件
125-a‧‧‧感測組件
125-b‧‧‧感測組件
130‧‧‧行解碼器
135‧‧‧輸出
140‧‧‧記憶體控制器
200‧‧‧電路
205‧‧‧電容器
210‧‧‧板極線
210-a‧‧‧板極線
210-b‧‧‧板極線
215‧‧‧單元底部
220‧‧‧選擇組件
225‧‧‧參考線
225-a‧‧‧參考線
230‧‧‧單元板極
235‧‧‧感測組件狹道
240-a‧‧‧第一輸入線
240-b‧‧‧第二輸入線
240-c‧‧‧第一輸入線
240-d‧‧‧第二輸入線
300-a‧‧‧磁滯曲線
300-b‧‧‧磁滯曲線
305‧‧‧電荷狀態
305-a‧‧‧電荷狀態
305-b‧‧‧電荷狀態
305-c‧‧‧電荷狀態
305-d‧‧‧電荷狀態
310‧‧‧電荷狀態
310-a‧‧‧電荷狀態
310-b‧‧‧電荷狀態
310-c‧‧‧電荷狀態
310-d‧‧‧電荷狀態
310-e‧‧‧電荷狀態
315‧‧‧淨正電壓
320‧‧‧路徑
325‧‧‧淨負電壓
330‧‧‧路徑
335‧‧‧電壓
340‧‧‧路徑
345‧‧‧路徑
345-a‧‧‧路徑
350‧‧‧電壓
350-a‧‧‧電壓
355‧‧‧電壓
400-a‧‧‧電路
400-b‧‧‧電路
400-c‧‧‧電路
405‧‧‧電壓源
410‧‧‧電壓源
415-a‧‧‧固有電容
415-b‧‧‧固有電容
420-a‧‧‧等化開關
420-b‧‧‧等化開關
425-a-1‧‧‧隔離組件
425-a-2‧‧‧隔離組件
425-b-1‧‧‧隔離組件
425-b-2‧‧‧隔離組件
430‧‧‧計數器
500a‧‧‧時序圖
500b‧‧‧時序圖
500c‧‧‧時序圖
505‧‧‧軸
510‧‧‧軸
515-a‧‧‧真隔離電壓
515-b‧‧‧反轉隔離電壓
515-c‧‧‧真隔離電壓
515-d‧‧‧反轉隔離電壓
520‧‧‧板極線電壓
525‧‧‧字線電壓
530-a‧‧‧數位線電壓
530-b‧‧‧數位線電壓
535-a‧‧‧內部或狹道電壓
535-b‧‧‧內部或狹道電壓
545‧‧‧讀取電壓
550‧‧‧參考電壓
555‧‧‧起動時間
560-a‧‧‧第一部分
560-b‧‧‧第二部分
600‧‧‧方塊圖
605‧‧‧記憶體陣列
610‧‧‧鐵電記憶體單元
615‧‧‧記憶體控制器
620‧‧‧字線
625‧‧‧板極線
630‧‧‧參考組件
635‧‧‧感測組件
640‧‧‧數位線
645‧‧‧鎖存器
650‧‧‧偏壓組件
655‧‧‧時序組件
660‧‧‧參考線
665‧‧‧感測控制線
700‧‧‧方塊圖
725‧‧‧感測組件管理器
730‧‧‧比較器
735‧‧‧選擇組件
740‧‧‧隔離組件
750‧‧‧位址監測器
755‧‧‧邏輯狀態識別器
760‧‧‧位址選擇器
765‧‧‧反轉組件
800‧‧‧系統
805‧‧‧裝置
810‧‧‧記憶體單元
815‧‧‧記憶體控制器
820‧‧‧基本輸入/輸出系統(BIOS)組件
825‧‧‧處理器
830‧‧‧I/O控制器
835‧‧‧周邊組件
840‧‧‧輸入
845‧‧‧輸出
900‧‧‧方法
905‧‧‧方塊
910‧‧‧方塊
1000‧‧‧方法
1005‧‧‧方塊
1010‧‧‧方塊
本文之揭示內容係指且包含下列圖： 圖1繪示根據本發明之各種實施例之支援資料位元反轉之一例示性記憶體陣列； 圖2繪示根據本發明之各種實施例之支援資料位元反轉之一例示性電路； 圖3繪示根據本發明之各種實施例操作之一鐵電記憶體單元之例示性磁滯曲線圖； 圖4A至圖4C繪示根據本發明之各種實施例之支援資料位元反轉之一例示性電路之態樣； 圖5A至圖5C展示繪示根據本發明之各種實施例之例示性電路之操作態樣之例示性圖； 圖6繪示根據本發明之各種實施例之支援資料位元反轉之一例示性鐵電記憶體陣列之一方塊圖； 圖7繪示根據本發明之態樣之支援資料位元反轉之一控制器之一方塊圖； 圖8繪示根據本發明之各種實施例之支援資料位元反轉之一系統，其包含一記憶體陣列； 圖9至圖10係繪示根據本發明之各種實施例之用於資料位元反轉之一或若干方法之流程圖。

Claims (25)

  1. 一種用於操作一記憶體陣列之方法，其包括：透過與一參考線、一感測組件及一記憶體單元電子連通之一第一組電晶體讀取由該記憶體單元儲存之一第一邏輯狀態，其中該第一組電晶體具有相對於該感測組件之一第一組態；及透過與該參考線、該感測組件及該記憶體單元電子連通之一第二組電晶體將不同於該第一邏輯狀態之一第二邏輯狀態寫入至該記憶體單元，其中該第二組電晶體不同於該第一組電晶體，且其中該第二組電晶體具有相對於該感測組件之一第二組態。
  2. 如請求項1之方法，其中讀取該第一邏輯狀態包括：經由與該第一組電晶體及該感測組件電子連通之一數位線使該記憶體單元放電；使該感測組件與該數位線隔離；及在該隔離之後啟動該感測組件以比較該數位線之一電壓與一參考電壓。
  3. 如請求項2之方法，其中隔離該感測組件包括撤銷啟動該第一組電晶體。
  4. 如請求項2之方法，其中寫入該第二邏輯狀態包括：在該感測組件處之該比較之後啟動該第二組電晶體；及將該感測組件之一所得電壓施加至該數位線，其中該所得電壓至少部分基於比較該數位線之該電壓與該參考電壓之一結果。
  5. 如請求項1之方法，其進一步包括：至少部分基於寫入該第二邏輯狀態而更新一計數器之一值，其中該計數器之該值與用於存取該記憶體單元之一位址相關聯。
  6. 如請求項5之方法，其進一步包括：比較該計數器之該值與用於存取該記憶體單元之該位址；在寫入該第二邏輯狀態之後至少部分基於該計數器之該值與該位址之該比較而透過該第二組電晶體讀取該記憶體單元；及判定對應於該第一邏輯狀態之該感測組件之一輸出。
  7. 如請求項1之方法，其中讀取該第一邏輯狀態及寫入該第二邏輯狀態係週期性的。
  8. 如請求項7之方法，其中用於讀取該第一邏輯狀態及寫入該第二邏輯狀態之一週期性至少部分基於包含該記憶體單元之該記憶體陣列之一子區段之一溫度、與該記憶體單元相關聯之一存取速率或對該記憶體單元執行之存取操作數目或其等之任何組合。
  9. 如請求項1之方法，其進一步包括：選擇對應於包含該記憶體單元之複數個記憶體單元之一第一位址，其中該感測組件與該複數個記憶體單元電子連通；其中該讀取包括讀取該複數個記憶體單元之各記憶體單元之一邏輯狀態；及其中該寫入包括將一相反邏輯狀態寫入至該複數個記憶體單元之該等記憶體單元之各者。
  10. 如請求項9之方法，其進一步包括：將一計數器之一值更新至等效於該第一位址之一第一值。
  11. 如請求項10之方法，其進一步包括：選擇高於該第一值之與下一位址相關聯且對應於第二複數個記憶體單元之一第二值；反轉該第二複數個記憶體單元之邏輯狀態；及使該計數器之該值累加至等於該第二值。
  12. 如請求項10之方法，其進一步包括：至少部分基於該第一位址係一最大位址值而選擇低於該第一值之與下一位址相關聯且對應於第二複數個記憶體單元之一第二值；反轉該第二複數個記憶體單元之邏輯狀態；及使該計數器之該值累減至等於該第二值。
  13. 一種用於操作一記憶體陣列之方法，其包括：比較一計數器之一第一值與相關聯於對應於複數個記憶體單元之一第一位址之一第二值，該計數器之該第一值與一第二位址相關聯；及至少部分基於該比較而使用一第一組電晶體或一第二組電晶體讀取對應於該複數個記憶體單元之複數個邏輯狀態，其中該第一組電晶體及該第二組電晶體與一感測組件及該複數個記憶體單元電子連通。
  14. 如請求項13之方法，其進一步包括：從該複數個記憶體單元選擇與該第一位址相關聯之記憶體單元以用於一讀取操作。
  15. 如請求項13之方法，其進一步包括：至少部分基於該比較而判定讀取與由該複數個記憶體單元之一記憶體單元儲存之邏輯狀態相反之一邏輯狀態；及使用該第二組電晶體讀取由該記憶體單元儲存之該相反邏輯狀態。
  16. 如請求項13之方法，其進一步包括：反轉對應於第二複數個記憶體單元之第二複數個邏輯狀態；至少部分基於該第二複數個記憶體單元之一位址而更新該計數器之該第一值。
  17. 如請求項16之方法，其進一步包括：判定該計數器之該第一值大於或等於與該第一位址相關聯之該第二值，其中讀取該複數個邏輯狀態包括至少部分基於該判定而使用該第二組電晶體。
  18. 如請求項16之方法，其進一步包括：判定該計數器之該第一值大於或等於與該第一位址相關聯之該第二值；及至少部分基於該判定而使用該第二組電晶體寫入第二複數個邏輯狀態。
  19. 一種記憶體陣列，其包括：一第一鐵電記憶體單元；一參考線；一感測組件，其與該第一鐵電記憶體單元及該參考線電子連通；一第一組電晶體，其與該第一鐵電記憶體單元、該參考線及該感測組件電子連通，該第一組電晶體具有相對於該感測組件之一第一組態；及一第二組電晶體，其與該第一鐵電記憶體單元、該參考線及該感測組件電子連通，該第二組電晶體具有相對於該感測組件之一第二組態。
  20. 如請求項19之記憶體陣列，其中該第一組電晶體經組態使得該第一組電晶體之一第一電晶體與該感測組件之一第一輸入及一數位線電子連通，且該第一組電晶體之一第二電晶體與該感測組件之一第二輸入及該參考線電子連通；且其中該第二組電晶體經組態使得該第二組電晶體之一第一電晶體與該感測組件之該第二輸入及該數位線電子連通，且該第二組電晶體之一第二電晶體與該感測組件之該第一輸入及該參考線電子連通。
  21. 如請求項19之記憶體陣列，其進一步包括：一第一組控制線，其與該第一組電晶體電子連通；及一第二組控制線，其與該第二組電晶體電子連通。
  22. 如請求項19之記憶體陣列，其進一步包括：一計數器，其與儲存反轉邏輯狀態之複數個記憶體單元之一位址相關聯。
  23. 如請求項22之記憶體陣列，其進一步包括：一非揮發性鎖存器，其可操作以儲存該計數器之一值。
  24. 如請求項23之記憶體陣列，其中該非揮發性鎖存器包括一第三鐵電記憶體單元。
  25. 如請求項22之記憶體陣列，其進一步包括：一比較器，其具有接收該計數器之一第一值之一第一輸入及接收用於存取第二複數個記憶體單元之一第二位址之一第二值之一第二輸入。
TW106120749A 2016-06-21 2017-06-21 陣列資料位元反轉 TWI636457B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/188,890 US9715919B1 (en) 2016-06-21 2016-06-21 Array data bit inversion
US15/188,890 2016-06-21

Publications (2)

Publication Number Publication Date
TW201812758A TW201812758A (zh) 2018-04-01
TWI636457B true TWI636457B (zh) 2018-09-21

Family

ID=59350206

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106120749A TWI636457B (zh) 2016-06-21 2017-06-21 陣列資料位元反轉
TW107127765A TWI675370B (zh) 2016-06-21 2017-06-21 陣列資料位元反轉

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW107127765A TWI675370B (zh) 2016-06-21 2017-06-21 陣列資料位元反轉

Country Status (8)

Country Link
US (6) US9715919B1 (zh)
EP (1) EP3472837A4 (zh)
JP (2) JP6705117B2 (zh)
KR (2) KR102297894B1 (zh)
CN (2) CN111383680B (zh)
SG (2) SG11201811063QA (zh)
TW (2) TWI636457B (zh)
WO (1) WO2017222775A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9697913B1 (en) 2016-06-10 2017-07-04 Micron Technology, Inc. Ferroelectric memory cell recovery
US10403389B2 (en) 2016-06-16 2019-09-03 Micron Technology, Inc. Array plate short repair
US9941021B2 (en) 2016-06-16 2018-04-10 Micron Technology, Inc. Plate defect mitigation techniques
US10418084B2 (en) * 2017-02-07 2019-09-17 Micron Technology, Inc. Pre-writing memory cells of an array
US10290341B2 (en) 2017-02-24 2019-05-14 Micron Technology, Inc. Self-reference for ferroelectric memory
US10446502B2 (en) 2017-08-30 2019-10-15 Micron, Technology, Inc. Apparatuses and methods for shielded memory architecture
KR20190053646A (ko) * 2017-11-10 2019-05-20 에스케이하이닉스 주식회사 메모리 콘트롤러, 이를 포함하는 반도체 메모리 시스템 및 그 구동 방법
US10431301B2 (en) * 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10667621B2 (en) 2018-04-19 2020-06-02 Micron Technology, Inc. Multi-stage memory sensing
US10867653B2 (en) 2018-04-20 2020-12-15 Micron Technology, Inc. Access schemes for protecting stored data in a memory device
US10622050B2 (en) 2018-05-09 2020-04-14 Micron Technology, Inc. Ferroelectric memory plate power reduction
US10636469B2 (en) * 2018-05-09 2020-04-28 Micron Technology, Inc. Cell voltage accumulation discharge
US10573372B2 (en) * 2018-05-31 2020-02-25 Micron Technology, Inc. Sensing operations in memory by comparing inputs in a sense amplifier
US10802909B2 (en) * 2018-08-17 2020-10-13 Micron Technology, Inc. Enhanced bit flipping scheme
US10431281B1 (en) * 2018-08-17 2019-10-01 Micron Technology, Inc. Access schemes for section-based data protection in a memory device
US10991411B2 (en) 2018-08-17 2021-04-27 Micron Technology, Inc. Method and apparatuses for performing a voltage adjustment operation on a section of memory cells based on a quantity of access operations
KR102643532B1 (ko) * 2018-08-28 2024-03-06 에스케이하이닉스 주식회사 비트라인 센스앰프 회로
US10916324B2 (en) * 2018-09-11 2021-02-09 Micron Technology, Inc. Data state synchronization involving memory cells having an inverted data state written thereto
US10699783B1 (en) * 2018-12-26 2020-06-30 Micron Technology Sensing techniques using a moving reference
US10896714B1 (en) * 2019-07-17 2021-01-19 Micron Technology, Inc. Ferroelectric memory cell with access line disturbance mitigation
US10998080B2 (en) 2019-09-24 2021-05-04 Micron Technology, Inc. Imprint recovery for memory cells
WO2021130510A1 (en) * 2019-12-23 2021-07-01 Micron Technology, Inc. Counter-based read in memory device
TWI766462B (zh) 2019-12-23 2022-06-01 美商美光科技公司 在記憶體裝置中基於計數器之讀取
US11170837B1 (en) * 2020-04-28 2021-11-09 Micron Technology Identifying high impedance faults in a memory device
US11152049B1 (en) 2020-06-08 2021-10-19 Micron Technology, Inc. Differential sensing for a memory device
US11521979B2 (en) * 2020-12-04 2022-12-06 Micron Technology, Inc. Power gating in a memory device
DE102023200923A1 (de) 2023-02-06 2024-08-08 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren und Steuergerät zum Speichern von Daten in einer sicherheitsrelevanten Anwendung in einem Kraftfahrzeug
DE102023200922A1 (de) 2023-02-06 2024-08-08 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren und Steuergerät zum Speichern von Daten in einer sicherheitsrelevanten Anwendung in einem Kraftfahrzeug

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060077740A1 (en) * 2004-10-12 2006-04-13 Samsung Electronics Co., Ltd. Apparatus and method for generating an imprint-stabilized reference voltage for use in a ferroelectric memory device
US20080068873A1 (en) * 2006-09-14 2008-03-20 Matsushita Electric Industrial Co., Ltd. Ferroelectric memory apparatus and control method of the same
US8335967B2 (en) * 2007-08-17 2012-12-18 Kabushiki Kaisha Toshiba Memory system
US9330753B2 (en) * 2010-11-29 2016-05-03 Seagate Technology Llc Memory sanitation using bit-inverted data

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5525528A (en) * 1994-02-23 1996-06-11 Ramtron International Corporation Ferroelectric capacitor renewal method
US5905672A (en) * 1997-03-27 1999-05-18 Micron Technology, Inc. Ferroelectric memory using ferroelectric reference cells
JPH1011977A (ja) 1996-06-26 1998-01-16 Hitachi Ltd 半導体記憶装置
JP3003631B2 (ja) * 1997-06-23 2000-01-31 日本電気株式会社 不揮発性半導体記憶装置
JP3727451B2 (ja) * 1997-10-27 2005-12-14 ローム株式会社 半導体記憶装置および半導体記憶装置のアクセス方法
JP3720983B2 (ja) * 1998-06-23 2005-11-30 株式会社東芝 強誘電体メモリ
DE19844101A1 (de) * 1998-09-25 2000-03-30 Siemens Ag Schaltungsanordnung zur Generierung einer Referenzspannung für das Auslesen eines ferroelektrischen Speichers
JP4350222B2 (ja) * 1999-08-26 2009-10-21 Ｏｋｉセミコンダクタ株式会社 強誘電体メモリ装置の動作方法
US6246603B1 (en) * 2000-06-30 2001-06-12 Stmicroelectronics, Inc. Circuit and method for substantially preventing imprint effects in a ferroelectric memory device
US6522570B1 (en) * 2001-12-13 2003-02-18 Micron Technology, Inc. System and method for inhibiting imprinting of capacitor structures of a memory
JP2003255830A (ja) * 2002-03-05 2003-09-10 Rohm Co Ltd 暗号・復号化装置および暗号・復号化方法
US6590798B1 (en) * 2002-05-08 2003-07-08 Texas Instruments Incorporated Apparatus and methods for imprint reduction for ferroelectric memory cell
NO320017B1 (no) * 2003-03-26 2005-10-10 Thin Film Electronics Asa Deteksjonsforsterkersystemer og matriseadresserbar minneinnretning med ±n av disse
US6830938B1 (en) * 2003-06-24 2004-12-14 Texas Instruments Incorporated Method for improving retention reliability of ferroelectric RAM
DE10329369B4 (de) * 2003-06-30 2010-01-28 Qimonda Ag Schaltung und Verfahren zum Auffrischen von Speicherzellen eines dynamischen Speichers
WO2005031579A1 (ja) * 2003-09-26 2005-04-07 Nippon Telegraph And Telephone Corporation タグプライバシー保護方法、タグ装置、バックエンド装置、更新装置、更新依頼装置、それらのプログラム及びこれらのプログラムを格納した記録媒体
US6950328B2 (en) * 2003-12-11 2005-09-27 Infineon Technologies Ag Imprint suppression circuit scheme
JP4064951B2 (ja) * 2004-07-28 2008-03-19 株式会社東芝 強誘電体半導体記憶装置
JP2006085812A (ja) 2004-09-15 2006-03-30 Seiko Epson Corp 強誘電体記憶装置のデータ読み出し／再書き込み回路、強誘電体記憶装置、電子機器
JP4912718B2 (ja) * 2006-03-30 2012-04-11 富士通セミコンダクター株式会社 ダイナミック型半導体メモリ
US8495438B2 (en) * 2007-12-28 2013-07-23 Texas Instruments Incorporated Technique for memory imprint reliability improvement
KR20130048394A (ko) * 2011-11-02 2013-05-10 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
KR101926606B1 (ko) * 2012-02-06 2019-03-07 삼성전자 주식회사 이미지 센서 및 이를 이용한 이미지 처리 장치
US9269436B2 (en) * 2013-03-12 2016-02-23 Intel Corporation Techniques for determining victim row addresses in a volatile memory
US9007866B2 (en) * 2013-04-23 2015-04-14 Tessera Inc. Retention optimized memory device using predictive data inversion
US9558803B2 (en) * 2014-08-04 2017-01-31 Micron Technology, Inc. Fixed voltage sensing in a memory device
US9552864B1 (en) * 2016-03-11 2017-01-24 Micron Technology, Inc. Offset compensation for ferroelectric memory cell sensing
US9721638B1 (en) * 2016-05-10 2017-08-01 Micron Technology, Inc. Boosting a digit line voltage for a write operation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060077740A1 (en) * 2004-10-12 2006-04-13 Samsung Electronics Co., Ltd. Apparatus and method for generating an imprint-stabilized reference voltage for use in a ferroelectric memory device
US20080068873A1 (en) * 2006-09-14 2008-03-20 Matsushita Electric Industrial Co., Ltd. Ferroelectric memory apparatus and control method of the same
US7768811B2 (en) * 2006-09-14 2010-08-03 Panasonic Corporation Ferroelectric memory apparatus and control method of the same
US8335967B2 (en) * 2007-08-17 2012-12-18 Kabushiki Kaisha Toshiba Memory system
US9330753B2 (en) * 2010-11-29 2016-05-03 Seagate Technology Llc Memory sanitation using bit-inverted data

Also Published As

Publication number Publication date
KR102067365B1 (ko) 2020-01-16
TW201812758A (zh) 2018-04-01
JP6802401B2 (ja) 2020-12-16
US20200043541A1 (en) 2020-02-06
CN109416921A (zh) 2019-03-01
EP3472837A4 (en) 2020-02-26
US11636890B2 (en) 2023-04-25
CN109416921B (zh) 2020-04-14
US20180350420A1 (en) 2018-12-06
US10431282B2 (en) 2019-10-01
KR102297894B1 (ko) 2021-09-06
CN111383680A (zh) 2020-07-07
JP2020091935A (ja) 2020-06-11
US20200388316A1 (en) 2020-12-10
US11062753B2 (en) 2021-07-13
US20170365318A1 (en) 2017-12-21
TW201842501A (zh) 2018-12-01
EP3472837A1 (en) 2019-04-24
KR20190019196A (ko) 2019-02-26
WO2017222775A1 (en) 2017-12-28
US10043566B2 (en) 2018-08-07
JP6705117B2 (ja) 2020-06-03
SG10202002046PA (en) 2020-04-29
US10748596B2 (en) 2020-08-18
SG11201811063QA (en) 2019-01-30
TWI675370B (zh) 2019-10-21
US20210398582A1 (en) 2021-12-23
KR20200006187A (ko) 2020-01-17
JP2019525374A (ja) 2019-09-05
CN111383680B (zh) 2022-04-12
US9715919B1 (en) 2017-07-25

Similar Documents

Publication Publication Date Title
TWI636457B (zh) 陣列資料位元反轉
TWI632548B (zh) 記憶體單元之印痕避免
TWI623935B (zh) 用於記憶體單元之接地參考架構