CN111383680B - 阵列数据位反转 - Google Patents

阵列数据位反转 Download PDF

Info

Publication number
CN111383680B
CN111383680B CN202010208447.3A CN202010208447A CN111383680B CN 111383680 B CN111383680 B CN 111383680B CN 202010208447 A CN202010208447 A CN 202010208447A CN 111383680 B CN111383680 B CN 111383680B
Authority
CN
China
Prior art keywords
memory cell
voltage
transistors
component
logic state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010208447.3A
Other languages
English (en)
Other versions
CN111383680A (zh
Inventor
C·L·英戈尔斯
S·J·德尔纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111383680A publication Critical patent/CN111383680A/zh
Application granted granted Critical
Publication of CN111383680B publication Critical patent/CN111383680B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本申请案涉及阵列数据位反转。描述用于存储器阵列位反转的方法、系统及设备。存储器单元(例如，铁电存储器单元)可经写入有与逻辑状态相关联的电荷，所述逻辑状态可为所述单元的预期逻辑状态的反转。即，一或多个存储器单元的实际逻辑状态可经反转，但所述存储器单元的所述预期逻辑状态可保持不变。不同组晶体管可经配置在单元的感测组件周围以能够从所述单元读取预期逻辑状态及反转逻辑状态或将所述预期逻辑状态及所述反转逻辑状态写入到所述单元。例如，第一组晶体管可用于读取当前存储于存储器单元处的逻辑状态，而第二组晶体管可用于读取从所述当前存储的逻辑状态反转的逻辑状态。

Description

阵列数据位反转
分案申请的相关信息
本案是分案申请。该分案的母案是申请日为2017年6月1日、申请号为201780038714.3、发明名称为“阵列数据位反转”的发明专利申请案。
相关申请案的交叉参考
本专利申请案主张2017年6月1日申请的标题为“阵列数据位反转(Array DataBit Inversion)”的PCT申请案第PCT/US2017/035452号的优先权，所述案主张2016年6月21日申请的英格斯(Ingalls)等的标题为“阵列数据位反转(Array Data Bit Inversion)”的美国专利申请案第15/188,890号的优先权，所述案经转让给其受让人，且所述案的每一者的全部内容以引用的方式明确并入本文中。
技术领域
本技术领域涉及阵列数据位反转。
背景技术
下文大体上涉及存储器装置且更具体来说涉及维持存储逻辑值达延长时段的铁电存储器单元的性能。
存储器装置广泛用于将信息存储于各种电子装置中，例如计算机、无线通信装置、相机、数字显示器及类似物。通过编程存储器装置的不同状态而存储信息。例如，二进制装置具有两个状态，其通常由逻辑“1”或逻辑“0”表示。在其它系统中，可存储两个以上状态。为存取所存储的信息，电子装置可读取或感测存储器装置中的经存储状态。为存储信息，电子装置可将状态写入或编程于存储器装置中。
存在各种类型的存储器装置，包含随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器等等。存储器装置可为易失性或非易失性的。非易失性存储器(例如，快闪存储器)可甚至在缺乏外部电源的情况下存储数据达延长时段。易失性存储器装置(例如，DRAM)可随时间丢失其存储状态，除非其由外部电源周期性刷新。二进制存储器装置可(例如)包含充电电容器或放电电容器。但是，充电电容器可通过泄漏电流随时间变成放电，从而导致存储信息的丢失。易失性存储器的特定特征可提供性能优势，例如更快的读取速度或写入速度，而非易失性存储器的特征(例如在无周期性刷新的情况下存储数据的能力)可为有利的。
FeRAM可使用类似于易失性存储器的装置架构，但可归因于使用铁电电容器作为存储装置而具有非易失性性质。因此，相较于其它非易失性及易失性存储器装置，FeRAM装置可具有改良性能。FeRAM装置的铁电存储器单元可存储逻辑状态(例如，逻辑1)达延长时段(例如，数小时、数日、数月等)。在此时段内，铁电存储器单元的铁电电容器内的铁电域可偏移，偏移的量值及效应可随时间增大。由于此偏移，铁电存储器单元可在后续写入操作或读取操作期间经历性能降级。
发明内容
描述存储器阵列位反转的方法、系统和设备。在一些实例中，一种用于阵列数据位反转的方法可包含：通过与感测组件及存储器单元电子连通的第一组晶体管读取由所述存储器单元存储的第一逻辑状态；及通过与所述感测组件及所述存储器单元电子连通的第二组晶体管将不同于所述第一逻辑状态的第二逻辑状态写入到所述存储器单元，其中所述第二组晶体管不同于所述第一组晶体管。
在一些实例中，一种用于阵列数据位反转的方法可包含：比较计数器的第一值与相关联于对应于多个存储器单元的第一地址的第二值，所述计数器的所述第一值与第二地址相关联；及至少部分基于所述比较而使用第一组晶体管或第二组晶体管读取对应于所述多个存储器单元的多个逻辑状态，其中所述第一组晶体管及所述第二组晶体管与感测组件及所述多个存储器单元电子连通。
在一些实例中，一种支持阵列数据位反转的存储器阵列可包含：第一铁电存储器单元；参考线；感测组件，其与所述第一铁电存储器单元及所述参考线电子连通；第一组晶体管，其与所述第一铁电存储器单元、所述参考线及所述感测组件电子连通，所述第一组晶体管具有相对于所述感测组件的第一配置；及第二组晶体管，其与所述第一铁电存储器单元、所述参考线及所述感测组件电子连通，所述第二组晶体管具有相对于所述感测组件的第二配置。
附图说明
本文的揭示内容是指且包含下列图：
图1说明根据本发明的各种实施例的支持数据位反转的实例存储器阵列；
图2说明根据本发明的各种实施例的支持数据位反转的实例电路；
图3说明根据本发明的各种实施例操作的铁电存储器单元的实例磁滞曲线图；
图4A到4C说明根据本发明的各种实施例的支持数据位反转的实例电路的方面；
图5A到5C展示说明根据本发明的各种实施例的实例电路的操作方面的实例图；
图6说明根据本发明的各种实施例的支持数据位反转的实例铁电存储器阵列的框图；
图7说明根据本发明的方面的支持数据位反转的控制器的框图；
图8说明根据本发明的各种实施例的支持数据位反转的系统，其包含存储器阵列；以及
图9到10是说明根据本发明的各种实施例的用于数据位反转的一或多个方法的流程图。
具体实施方式
存储器单元(例如铁电存储器单元)可经写入有与一个逻辑状态(预期逻辑状态)相关联的电荷，且接着单元可经重写有与不同反转逻辑状态相关联的电荷。此逻辑状态反转(或位反转)可归因于存储相同逻辑状态达延长时段而抵抗对单元的效应；且尽管存储反转逻辑状态，单元仍可经读取以具有预期逻辑状态。换句话说，存储于单元中的电荷可改变，以便减轻偏移铁电域，但理解为存储于单元中的逻辑状态可保持不变。
例如，已存储与预期逻辑状态(例如，逻辑1)相关联的电荷达一时段的单元可经重写以存储与反转逻辑状态(例如，逻辑0)相关联的不同电荷。且对重写单元执行的后续读取操作仍可导致读取预期逻辑状态(逻辑1)；尽管单元实际上存储与反转逻辑状态相关联的不同电荷，此仍可发生。
在一些情况中，可实施额外逻辑，使得可从单元读取预期逻辑状态且使得可将适当逻辑状态(例如，预期逻辑状态或反转逻辑状态)写入到单元。例如，指示符可与单元相关联，且指示符的值可用于指示由单元存储的逻辑状态是否是预期逻辑状态或反转逻辑状态。预期逻辑状态可对应于最初存储的逻辑状态或希望从存储器单元读取的逻辑状态。反转逻辑状态可为与预期逻辑状态相反的逻辑状态。
可将预期逻辑状态或反转逻辑状态的指示符的值提供到存储器阵列中的感测组件以能够从单元适当读取或适当写入到单元。例如，可将所述值提供到与存储反转逻辑状态的单元相关联的感测组件且可触发感测组件以改变由单元的感测操作所致的输出。在这些情况中，所读取的逻辑状态不同于所感测的逻辑状态或实际逻辑状态。在另一实例中，可将指示符提供到错误校正码(ECC)逻辑，其可基于指示符来修改码字以便验证从若干单元读取的逻辑状态。
在一些情况中，可以不与其它感测组件进行通信的方式实施用于读取最初存储的逻辑状态或预期逻辑状态的额外逻辑。即，可不将指示是否由单元存储预期或不同逻辑状态的值提供到感测组件或ECC逻辑。在一些实例中，第一组晶体管及第二组晶体管可经配置在感测组件周围，使得第一组晶体管(其可称为“真晶体管”)可用于从单元读取真逻辑状态或将真逻辑状态写入到单元(例如，如果所读取的逻辑状态相同于所存储的逻辑状态)。且第二组晶体管(其可称为“反转晶体管”)可用于读取或写入不同于由单元存储或预期的逻辑状态的逻辑状态(例如，所读取的逻辑状态与所存储的逻辑状态相反)。可基于预期逻辑状态或反转逻辑状态是否由单元存储或写入到单元而激活真晶体管或反转晶体管。所以，是否通过真晶体管或反转晶体管存取单元可取决于单元当前是否存储预期状态或反转状态。
在一些情况中，如果逻辑状态是预期逻辑状态，那么可使用真晶体管来读取及写回由单元存储的逻辑状态，而如果逻辑状态是反转逻辑状态，那么可使用反转晶体管来读取及写回由单元存储的逻辑状态。如此，感测组件(例如，感测放大器)可基于在感测组件的输入处感测的信号来产生对应于预期逻辑状态的电压而不必确定是否改变所得电压来反映预期逻辑状态。在一些实例中，可使用真晶体管读取由单元存储的逻辑状态且可使用反转晶体管将反转逻辑状态写回到单元。所以，可在感测组件不必将由感测操作所致的电压改变为不同电压的情况下将反转逻辑状态重写到单元。
在一些实例中，可使用计数器以确定第一组晶体管及第二组晶体管的哪一者用于读取或写入操作。例如，可依序反转由阵列的单元存储的逻辑状态且可与反转同时更新计数器的值以反映待更新的最后单元的地址。计数器的值可用于确定是否期望待存取(例如，读取或写入)的单元存储逻辑状态或反转逻辑状态。例如，可比较与计数器的值相关联的地址与待存取的单元的地址。
在一些情况中，如果单元的地址小于或等于与计数器值相关联的地址，那么可确定单元存储反转逻辑状态(即，单元已经重写)。相反地，如果单元的地址大于与计数器值相关联的地址，那么可确定单元存储预期逻辑状态(即，单元尚未经重写)。因此，对于到期望存储预期逻辑状态的反转状态的单元的写入操作，可代替地使用反转晶体管以将反转逻辑状态写入到单元。因此，使用反转晶体管的后续读取操作将产生预期逻辑状态。
下文在存储器阵列的内容背景中进一步描述上文介绍的本发明的特征。接着，针对实例电路及电路操作描述特定实例。本发明的这些及其它特征进一步通过与数据位反转相关的设备图、系统图及流程图说明且参考其加以描述。
图1说明根据本发明的各种实施例的支持数据位反转的实例存储器阵列100。存储器阵列100也可被称为电子存储器设备。存储器阵列100包含可编程以存储不同状态的存储器单元105。每一存储器单元105可编程以存储表示为逻辑0及逻辑1的两个状态。在一些情况中，存储器单元105经配置以存储两个以上逻辑状态。存储器单元105可包含电容器来存储表示可编程状态的电荷；例如，充电及未充电电容器可分别表示两个逻辑状态。
DRAM架构通常可使用此设计，且所采用的电容器可包含具有线性电极化性质的电介质材料。相比来说，铁电存储器单元可包含具有铁电体作为电介质材料的电容器。铁电电容器的不同电荷水平可表示不同逻辑状态。铁电材料具有非线性极化性质；在下文论述铁电存储器单元105的一些细节及优势。铁电材料也可易受印痕影响，这可归因于延长暴露于相同电荷或相同电荷的存储而随着铁电域偏移发生。本文中描述的技术可在不显著更改在存储器阵列中采用铁电体的有益方面的情况下对抗印痕。
可通过激活或选择适当存取线110及数字线115而对存储器单元105执行例如读取及写入的操作。存取线110也可被称为字线110且数字线115也可被称为位线115。激活或选择字线110或数字线115可包含施加电压到相应线。字线110及数字线115是由导电材料制成。例如，字线110及数字线115可由金属(例如铜、铝、金、钨等)、金属合金、其它导电材料或类似物制成。根据图1的实例，存储器单元105的每一行经连接到单个字线110，且存储器单元105的每一列经连接到单个数字线115。通过激活一个字线110及一个数字线115(例如，施加电压到字线110或数字线115)，可在其的交叉点处存取单个存储器单元105。存取存储器单元105可包含读取或写入存储器单元105。字线110及数字线115的交叉点可被称为存储器单元的地址。
在一些架构中，单元的逻辑存储装置(例如，电容器)可通过选择组件而与数字线电隔离。字线110可经连接到选择组件且可控制所述选择组件。例如，选择组件可为晶体管且字线110可经连接到晶体管的栅极。激活字线110导致存储器单元105的电容器与其对应数字线115之间的电连接或闭合电路。接着，可存取数字线以读取或写入存储器单元105。
可通过行解码器120及列解码器130控制存取存储器单元105。在一些实例中，行解码器120从存储器控制器140接收行地址且基于所接收的行地址激活适当字线110。类似地，列解码器130从存储器控制器140接收列地址且激活适当数字线115。例如，存储器阵列100可包含多个字线110(标记为WL_1到WL_M)及多个数字线115(标记为DL_1到DL_N)，其中M及N取决于阵列大小。因此，通过激活字线110及数字线115(例如，WL_2及DL_3)，可存取在其交叉点处的存储器单元105。
在存取后，可由感测组件125读取或感测存储器单元105以确定存储器单元105的经存储状态。例如，在存取存储器单元105后，存储器单元105的铁电电容器可放电到其对应数字线115上。将铁电电容器放电可基于加偏压或施加电压于铁电电容器。放电可引发数字线115的电压改变，感测组件125可比较其与参考电压(未展示)，以便确定存储器单元105的经存储状态。例如，如果数字线115具有高于参考电压的电压，那么感测组件125可确定存储器单元105中的经存储状态为逻辑1且反之亦然。
感测操作的可靠性可取决于由读取存储器单元105所致的感测窗。例如，与较小感测窗相比，较大感测窗可与更少位错误相关联。感测窗可确定为在存储逻辑1时由读取存储器单元105所致的数字线115的电压与在存储逻辑0时由读取存储器单元所致的数字线115的电压之间的差。感测组件125可包含各种晶体管或放大器以便检测且放大信号的差，这可被称为锁存。存储器单元105的经检测逻辑状态接着可通过列解码器130输出作为输出135。
可通过激活相关字线110及数字线115设定或写入存储器单元105。如上文论述，激活字线110将存储器单元105的对应行与其相应数字线115电连接。通过在激活字线110时控制相关数字线115，可写入存储器单元105，即，可将逻辑值存储于存储器单元105中。列解码器130可接受将写入到存储器单元105的数据(例如，输入135)。可通过跨铁电电容器施加电压而写入铁电存储器单元105。在下文中更详细论述此过程。
在一些存储器架构中，存取存储器单元105可使所存储的逻辑状态降级或损毁，且可执列重写或刷新操作以将原始逻辑状态传回到存储器单元105。在DRAM中，例如，电容器可在感测操作期间部分或完全放电，从而损坏所存储的逻辑状态。所以，可在感测操作后重写逻辑状态。另外，激活单个字线110可导致行中的所有存储器单元放电；因此，可需要重写行中的若干或所有存储器单元105。
一些存储器架构(包含DRAM)可随时间丢失其存储状态，除非其由外部电源周期性刷新。例如，充电电容器可通过泄漏电流随时间变成放电，从而导致经存储信息的丢失。这些所谓的易失性存储器装置的刷新速率可为相对高的(例如，对于DRAM阵列，每秒数十个刷新操作)，这可导致明显的电力消耗。随着存储器阵列越来越大，尤其对于依靠有限电源(例如电池)的移动装置来说，增大的电力消耗可抑制存储器阵列的部署或操作(例如，电力供应、热产生、材料限制等)。如下文论述，铁电存储器单元105可具有可导致相对于其它存储器架构改良的性能的有益性质。
例如，铁电存储器单元105可相对于DRAM存储器单元留存经存储状态达更长时段(例如，数小时、数日、数月等)，这可减小或消除刷新操作的需要。但是，存储逻辑状态达延长时段(例如，数小时、数日、数月等)的铁电存储器单元105可随时间经历相关联铁电电容器内的铁电域偏移。此印痕可不利地影响从铁电存储器单元105的后续读取操作及到铁电存储器单元105的后续写入操作。例如，将与存储达延长时段的逻辑状态相反的逻辑状态写入到铁电存储器单元105可导致“软写入”条件，如将在下文更详细描述。软写入可导致降级读取操作，其特征可为铁电存储器单元的减小感测窗。在一些情况中，上文论述的延长时段可不必与例如日、月或更长的设定时段相关联，而可代替地与存储逻辑值与可发生或期望发生增大读取/写入错误的后续时间点之间的时间相关联。
因此，存储器阵列100的存储器单元105可经写入有不同逻辑状态以维持铁电存储器单元的可靠性，例如，减小位错误率、写入错误等。在一些实例中，存储器阵列100可将与当前存储的逻辑状态相反(例如，反转逻辑状态)且与希望从铁电存储器单元读取的逻辑状态相反的逻辑状态周期性写入存储器阵列100或存储器阵列100的子区段的每一铁电存储器单元105。例如，存储器控制器140可识别时段(例如，对应于所期望的感测窗在存储初始值后下降到低于阈值的时间点的时段)且可根据经识别时段更新存储器阵列100的一或多个铁电存储器单元105。在一些情况中，可基于铁电存储器单元105的内部特性、存储器阵列100的温度、铁电存储器单元105的寿命、由读取铁电存储器单元105所致的感测窗或类似物来确定时段。
额外逻辑可用于反转存储器单元的逻辑状态，使得存储器控制器140(或存储器阵列100的其它组件或使用存储器阵列100)意识到哪些铁电存储器单元105存储预期逻辑状态且哪些铁电存储器单元105存储反转逻辑状态。在一些实例中，一或多个指示符可与一或多个存储器相关联，且指示符的值可用于指示存储器单元是否存储预期逻辑状态或反转逻辑状态。
举实例来说，值“0”可指示存储预期逻辑状态，而值“1”可指示存储反转逻辑状态。可将此值提供到感测组件125，感测组件125可在执行感测操作后使用所述值来维持或反转由感测组件125产生的电压。例如，在执行感测操作后，如果存储器单元105存储反转逻辑状态0，那么可跨感测组件125产生负电压，其中正端子与数字线115相关联且负端子与参考线相关联(即，数字线115可处于低于参考线的电压)。感测组件125接着可反转电压，使得基于从指示符接收值“1”而跨感测组件施加对应于预期逻辑状态1的正电压。
在一些情况中，处理感测组件125处的指示符值以确定适当输出电压(例如，对应于预期逻辑状态或反转逻辑状态的电压)可导致增大延时、对感测组件的非所要修改或读取操作中的错误的增大可能性。例如，感测组件125可从其它架构修改以适应指示符值，且有时指示符值可不正确。此外，如果使用ECC逻辑，那么可需要类似修改来适应指示符值。为避免对感测组件(例如感测组件125或ECC逻辑)的物理修改或操作修改，可围绕感测组件125放置额外组件，使得感测组件可输出不具有或几乎具有极少额外处理的预期逻辑状态或反转逻辑状态。例如，第一组晶体管或“真晶体管”可用于读取当前由铁电存储器单元105存储的逻辑状态，且第二组晶体管或“反转晶体管”可用于读取与由铁电存储器单元105存储的逻辑状态相反的逻辑状态。可基于是否由铁电存储器单元105存储预期逻辑状态而策略性激活真晶体管及反转晶体管以用于存取操作。在一些实例中，激活真晶体管及反转晶体管是基于与铁电存储器单元105相关联的地址及用于指示存储反转逻辑状态的最后存储器单元群组的地址的计数器的值。
存储器控制器140可通过各种组件(例如行解码器120、列解码器130及感测组件125)控制存储器单元105的操作(例如，读取、写入、重写、刷新等)。存储器控制器140可产生行及列地址信号以便激活所要字线110及数字线115。存储器控制器140也可产生且控制在存储器阵列100的操作期间使用的各种电压电位。一般来说，本文所论述的经施加电压的振幅、形状或持续时间可经调整或变化且可针对用于操作存储器阵列100的各种操作而不同。此外，可同时存取存储器阵列100内的一个、多个或所有存储器单元105；例如，在其中将所有存储器单元105或存储器单元105群组设定到单个逻辑状态的复位操作期间可同时存取存储器阵列100的多个或所有单元。
在一些情况中，存储器控制器140可用于维持铁电存储器单元105的性能。例如，存储器控制器140可用于在存取一或多个铁电存储器单元105时激活真晶体管或反转晶体管。在一些实例中，存储器控制器140可激活真晶体管以读取由铁电存储器单元105存储的逻辑状态，且可在随后激活反转晶体管以将相反逻辑状态写入到铁电存储器单元105。如此，存储器控制器140可反转由铁电存储器单元105存储的逻辑状态，使得可将反转逻辑状态写回到铁电存储器单元105且由其存储，或在其它情况中，使得可将预期逻辑状态写回到当前存储反转逻辑状态的铁电存储器单元105且由其存储。
存储器控制器140也可在反转铁电存储器单元105群组的逻辑状态时更新计数器的值。计数器的值可与对应于铁电存储器单元的地址相关联。当读取或写入到铁电存储器单元105群组时，存储器控制器140可比较对应于铁电存储器单元105群组的地址与相关联于计数器的值的地址以确定是否激活真晶体管或反转晶体管。
在一些实例中，经存取铁电存储器单元105的地址小于与计数器相关联的地址指示铁电存储器单元105存储反转逻辑状态且应使用反转晶体管。如此，存储器控制器140可从铁电存储器单元105读取预期逻辑状态。另外，存储器控制器140可基于铁电存储器单元105的状态而将适当逻辑状态写入到铁电存储器单元105，例如，在期望铁电存储器单元105存储反转逻辑状态的情况下可代替预期逻辑状态而将反转逻辑状态写入到铁电存储器单元105。
图2说明根据本发明的各种实施例的支持数据位反转的实例电路200。电路200包含存储器单元105-a、字线110-a、数字线115-a及感测组件125-a，其分别可为如参考图1描述的存储器单元105、字线110、数字线115及感测组件125的实例。存储器单元105-a可包含逻辑存储组件，例如具有第一极板(单元极板230)及第二极板(单元底部215)的电容器205。单元极板230及单元底部215可通过定位在其之间的铁电材料电容式耦合。单元极板230及单元底部215的定向可在不改变存储器单元105-a的操作的情况下交换。电路200也包含选择组件220及参考线225。在图2的实例中，可经由极板线210存取单元极板230且可经由数字线115-a存取单元底部215。如上文描述，可通过使电容器205充电或放电存储各种状态。
可通过操作在电路200中所表示的各种元件而读取或感测电容器205的经存储状态。电容器205可与数字线115-a电子连通。例如，当撤销激活选择组件220时，电容器205可与数字线115-a隔离，且当激活选择组件220时，电容器205可经连接到数字线115-a。激活选择组件220可被称为选择存储器单元105-a。在一些情况中，选择组件220是晶体管且通过施加电压到晶体管栅极而控制其操作，其中电压量值大于晶体管的阈值量值。字线110-a可激活选择组件220；例如，施加到字线110-a的电压经施加到晶体管栅极，从而连接电容器205与数字线115-a。
在其它实例中，可切换选择组件220及电容器205的位置，使得选择组件220连接在极板线210与单元极板230之间且使得电容器205介于数字线115-a与选择组件220的另一端子之间。在此实施例中，选择组件220可通过电容器205保持与数字线115-a电子连通。此配置可与用于读取及写入操作的替代时序及偏压相关联。
归因于电容器205的极板之间的铁电材料，且如下文更详细论述，电容器205可不在连接到数字线115-a后放电。在一个方案中，为感测由铁电电容器205存储的逻辑状态，字线110-a可经偏压以选择存储器单元105-a且可施加电压到极板线210。在一些情况中，在加偏压于极板线210及字线110-a之前，数字线115-a虚拟接地且接着与虚拟接地隔离，此可被称为“浮动”。加偏压于极板线210可导致跨电容器205的电压差(例如，极板线210电压减去数字线115-a电压)。电压差可产生电容器205上的经存储电荷的改变，其中经存储电荷的改变量值可取决于电容器205的初始状态，例如，初始状态是否存储逻辑1或逻辑0。此可基于存储于电容器205上的电荷而导致数字线115-a的电压改变。通过改变到单元极板230的电压的存储器单元105-a的操作可被称为“移动单元极板”。
数字线115-a的电压改变可取决于其固有电容。即，随着电荷流动通过数字线115-a，某有限电荷可经存储于数字线115-a中且所得电压取决于固有电容。固有电容可取决于数字线115-a的物理特性，包含尺寸。数字线115-a可连接许多存储器单元105，所以数字线115-a可具有导致不可忽略电容(例如，约几毫微微法拉(fF))的长度。接着，可由感测组件125-a比较数字线115-a的所得电压与参考(例如，参考线225的电压)以便确定存储器单元105-a中所存储的逻辑状态。可使用其它感测过程。
感测组件125-a可包含各种晶体管或放大器以检测且放大信号的差，此可被称为锁存。感测组件125-a可包含感测放大器，其接收且比较数字线115-a的电压与参考线225的电压(其可为参考电压)。感测放大器输出可基于所述比较而经驱动到更高(例如，正)或更低(例如，负或接地)供应电压。例如，如果数字线115-a具有高于参考线225的电压，那么感测放大器输出可经驱动到正供应电压。在一些情况中，感测放大器可另外将数字线115-a驱动到供应电压。感测组件125-a接着可锁存感测放大器的输出及/或数字线115-a的电压，其可用于确定存储器单元105-a中的经存储状态(例如，逻辑1)。或者，如果数字线115-a具有低于参考线225的电压，那么感测放大器输出可经驱动到负电压或接地电压。感测组件125-a可类似地锁存感测放大器输出以确定存储器单元105-a中的经存储状态(例如，逻辑0)。存储器单元105-a的经锁存逻辑状态接着可例如通过列解码器130输出作为参考图1的输出135。
为写入存储器单元105-a，可跨电容器205施加电压。可使用各种方法。在一个实例中，可通过字线110-a激活选择组件220以便将电容器205电连接到数字线115-a。可通过控制单元极板230的电压(通过极板线210)及单元底部215的电压(通过数字线115-a)而跨电容器205施加电压。为写入逻辑0，单元极板230可为高(即，可施加正电压到极板线210)且单元底部215可为低(即，虚拟接地或施加负电压到数字线115-a)。执行相反过程来写入逻辑1，其中单元极板230为低且单元底部215为高。
在一些实例中，如果存储器单元105-a存储逻辑状态达延长时段(例如，在未被存取的情况下存储初始逻辑状态达一时段)，那么电容器205内的铁电偶极或铁电域可开始重新排序或偏移。铁电域的偏移可在将相反逻辑状态写入到电容器205时导致失败写入操作。此偏移可在感测由电容器205存储的逻辑状态时进一步导致失败读取操作。因此，由存储器单元105-a存储的逻辑状态可经周期性写入有相反逻辑状态以减轻电容器205内的铁电域的重新排序；此过程可被称为翻转或反转存储于存储器单元105-a中的位。在下列论述中，术语“翻转”(或“经翻转”)及“反转”(或“经反转”)可互换使用。如下文论述，额外逻辑可用于读取存储翻转位的存储器单元105-a的预期位值。导致域偏移的时段可随着所采用的铁电材料或不同实施方案而变化。约数秒、数分钟、数小时、数日等的时段在各种案例中可导致偏移。
在一些情况中，感测组件125-a可具有两个输入线240及指定极性。例如，感测组件125-a的第一输入线240-a可经指定为正端子且感测组件125-a的第二输入线240-b可经指定为负端子。感测组件125-a及对应输入线240可被称为感测组件“狭道(gut)”235的物体包围。感测组件狭道235可描画感测组件125-a插入到电路200中的点及感测组件125-a可与电路200隔离的点。感测组件125-a可经放置于电路200内，使得第一输入线240-a与数字线115-a电子连通且使得第二输入线240-b与参考线225电子连通。在一个实例中，为写入逻辑0，感测组件125-a可经由第一输入线240-a将数字线115-a驱动到虚拟接地且可经由第二输入线240-b将参考线225驱动到更高电压，而极板线210经驱动到更高电压(写入逻辑0)且接着驱动到虚拟接地(移除跨电容器的电压)。
在一些情况中，感测组件125-a可经重新配置以相对于电路200翻转极性，例如，使得第一输入线240-a与参考线225电子连通且第二输入线240-b与数字线115-a电子连通。感测组件125-a接着可经引导以写入逻辑状态0。在这些情况中，可经由第二输入线240-b将数字线115-a驱动到更高电压，而极板线210经驱动到更高电压(移除跨电容器的电压)且接着驱动到虚拟接地(写入逻辑1)，使得反转逻辑状态可经写入到铁电存储器单元105-a。多组晶体管可用于实施此极性切换以能够将不同于提供到感测组件125-a的逻辑状态的逻辑状态写入到铁电存储器单元105-a。例如，第一组晶体管(“真晶体管”)可维持原始配置，而第二组晶体管(“反转晶体管”)可切换配置。
图3使用根据本发明的各种实施例操作的铁电存储器单元的磁滞曲线300-a及300-b说明非线性性质的实例。磁滞曲线300-a及300-b分别说明实例铁电存储器单元写入及读取过程。磁滞曲线300描绘依据电压差V而变化的存储于铁电电容器(例如，图2的电容器205)上的电荷Q。
铁电材料的特征为自发电极化，即，其在不存在电场的情况下维持非零电极化。实例铁电材料包含钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、锆钛酸铅(PZT)及铋钽酸(SBT)。本文描述的铁电电容器可包含这些或其它铁电材料。铁电电容器内的电极化导致铁电材料的表面处的净电荷且通过电容器端子吸引相反电荷。因此，电荷经存储于铁电材料与电容器端子的界面处。因为可在不存在外部施加的电场的情况下相对长时间甚至无限地维持电极化，所以相较于(例如)DRAM阵列中所采用的电容器，可显著减少电荷泄漏。此可降低执行如上文针对一些DRAM架构描述的刷新操作的需要。
可从电容器的单个端子的观点理解磁滞曲线300。举实例来说，如果铁电材料具有负极化，那么正电荷累积在端子处。同样地，如果铁电材料具有正极化，那么负电荷累积在端子处。另外，应理解，磁滞曲线300中的电压表示跨电容器的电压差且是方向性的。例如，可通过施加正电压到所述端子(例如，单元极板230)及使第二端子(例如，单元底部215)维持于接地(或约零伏特(0V))而实现正电压。可通过使所述端子维持于接地及施加正电压到第二端子而施加负电压，即，可施加正电压以使所述端子负极化。类似地，可施加两个正电压、两个负电压或正电压及负电压的任何组合到适当电容器端子以产生在磁滞曲线300中展示的电压差。
如在磁滞曲线300-a中描绘，铁电材料可使用零电压差维持正极化或负极化，从而导致两个可能充电状态：电荷状态305及电荷状态310。根据图3的实例，电荷状态305表示逻辑0且电荷状态310表示逻辑1。在一些实例中，可反转相应电荷状态的逻辑值以适应用于操作存储器单元的其它方案。
可通过控制铁电材料的电极化及因此电容器端子上的电荷(通过施加电压)而将逻辑0或1写入存储器单元。例如，跨电容器施加净正电压315导致电荷累积，直到达到电荷状态305-a。在移除电压315后，电荷状态305-a沿着路径320直到其达到零电压电位下的电荷状态305。类似地，通过施加净负电压325写入电荷状态310，此导致电荷状态310-a。在移除负电压325后，电荷状态310-a沿着路径330直到其达到零电压下的电荷状态310。电荷状态305-a及电荷状态310-a也可被称为残余极化值，即，在移除外部偏压(例如，电压)后余留的极化(或电荷)。矫顽电压是电荷(或极化)为零的电压。
为读取或感测铁电电容器的经存储状态，可将电压施加到电容器。作为响应，经存储电荷Q改变，且改变程度取决于初始电荷状态，即，最终经存储电荷(Q)可取决于最初是否存储电荷状态305-b或310-b。例如，磁滞曲线300-b说明两个可能经存储电荷状态305-b及310-b。可将电压335施加到电容器单元极板(例如，参考图2的单元极板230)。虽然描绘为正电压，但电压335可为负的。响应于电压335，电荷状态305-b可沿着路径340。同样地，如果最初存储电荷状态310-b，那么其沿着路径345。电荷状态305-c及电荷状态310-c的最终位置取决于若干因子，包含特定感测方案及电路。
在一些情况中，最终电荷可取决于连接到存储器单元的数字线的固有电容。例如，如果电容器经电连接到数字线且施加电压335，那么数字线的电压可归因于其固有电容而升高。所以，在感测组件处测量的电压可不等于电压335且代替地可取决于数字线的电压。因此，磁滞曲线300-b上的最终电荷状态305-c及310-c的位置可取决于数字线的电容且可通过负载线分析确定，即，可相对于数字线电容定义电荷状态305-c及310-c。因此，电容器的电压、电压350或电压355可为不同的且可取决于电容器的初始状态。
通过比较数字线电压与参考电压，可确定电容器的初始状态。数字线电压可为电压335与跨电容器的最终电压(电压350或电压355)之间的差，即，(电压335-电压350)或(电压335-电压355)。可产生参考电压，使得其量值介于两个可能数字线电压之间以便确定经存储逻辑状态，即，确定数字线电压是否高于或低于参考电压。例如，参考电压可为两个量(电压335-电压350)及(电压335-电压355)的平均值。在由感测组件比较后，可将经感测数字线电压确定为高于或低于参考电压，且可确定铁电存储器单元的经存储逻辑值(即，逻辑0或1)。
如上文论述，读取不使用铁电电容器的存储器单元可使读取单元时的经存储逻辑状态降级或损毁。但是，铁电存储器单元可在读取操作后维持初始逻辑状态。例如，如果存储电荷状态310-b，那么电荷状态可在读取操作期间且在施加电压350后沿着路径345到电荷状态310-c。在一些情况中，读取铁电存储器单元可干扰单元的逻辑状态。例如，在读取铁电存储器单元后可不再存储电荷状态310-b。因此，可执行写回过程。在这些情况中，写回过程可涉及施加电压以将单元电荷还原到其初始电荷状态310-b。
在印痕条件(即，印痕单元)下操作的铁电电容器可沿着替代路径345-a。替代路径345-a可与小于电荷状态310-c的电荷状态310-e及大于350的跨电容器的电压350-a相关联。因此，数字线的所得电压(电压335-电压350-a)可小于与电压350相关联的数字线115的电压。另外，残余极化(例如，如在电荷状态305-d与电荷状态310-d之间测量)可随着疲劳而减小。因此，数字线的所得电压(电压335-电压350-a)及(电压335-电压355)之间的差也可更小，此可产生更小感测窗及增大读取错误数目。铁电电容器所沿的路径的改变可随时间增大且可被称为漂移。将相反逻辑状态写入到印痕铁电电容器可导致或被称为软写入。软写入可与由铁电电容器存储的较低电荷状态(例如电荷状态305-d)相关联，且因此，铁电电容器可与相关联数字线共享较少量电荷。因此，也可减小后续读取操作的感测窗。
在一些实例中，可按经配置间隔将不同于当前由铁电电容器存储的逻辑状态(例如，与其相反)的逻辑状态写入到铁电电容器。此可最小化在由铁电电容器存储逻辑值与读取由铁电电容器存储的逻辑状态之间发生的漂移量。在一些实例中，如果铁电电容器在未被存取的情况下存储第一电荷状态(例如电荷状态310-b)达确定时段，那么可将相反电荷状态(例如，电荷状态305-b)写入到铁电电容器。随时间，如果铁电电容器仍未被存取，那么磁滞曲线可在相反方向上偏移。在第二时段后，可将初始电荷状态310-b写回到铁电电容器。如此，可减小漂移量值且可减轻印痕效应。但是，尽管铁电电容器存储相反逻辑状态，存储器阵列仍可从铁电电容器读取预期逻辑状态。
多组晶体管可用于写回相反逻辑状态且用于从铁电存储器单元读取预期逻辑状态。例如，第一组晶体管可经配置在感测组件周围以能够从铁电存储器单元读取真逻辑状态/将真逻辑状态写入到铁电存储器单元。且第二组晶体管可经配置在感测组件周围以用于从存储反转逻辑状态的铁电电容器读取预期逻辑状态。另外，第二组晶体管可用于将反转逻辑状态写入到期望存储反转逻辑状态的铁电存储器单元。
图4A说明根据本发明的各种实施例的支持数据位反转的实例电路400-a。电路400-a包含存储器单元105-b及105-c、字线110-b(其也可被称为存取线)、数字线115-b及感测组件125-b，其分别是参考图1及2描述的存储器单元105、字线110、数字线115及感测组件125的实例。存储器单元105-b及105-c可包含使用如参考图3描述的特性操作的铁电电容器。电路400-a也包含极板线210-a及参考线225-a，其分别是参考图2描述的极板线210及参考线225的实例。电路400-a也包含电压源405、电压源410、平衡开关420-a及420-b以及隔离组件425-a及425-b。平衡开关420及隔离组件425也可大体上称为切换组件。
数字线115-b及参考线225-a可分别具有固有电容415-a及415-b。固有电容415-a及415-b可不是电装置，即，其可不是双端子电容器。代替地，固有电容415-a及415-b可表示由数字线115-b及参考线225-a的物理特性(包含尺寸)所致的电容。在一些情况中，参考线225-a是未使用或非作用数字线。在一些实例中，数字线115-b及参考线225-a可通过平衡开关420-a及420-b连接到虚拟接地或与虚拟接地分开。虚拟接地可充当电路400-a的共同参考且也可被称为接地或0V，但虚拟接地在与接地比较时可浮动到不同于(例如，大于或小于)零伏特的电压。
在一些实例中，控制信号(例如，线性平衡信号)可用于分别通过增大或减小施加到切换组件的线性平衡电压而激活或撤销激活平衡开关420-a或420-b。在一些情况中，平衡开关420-a可用于在未使用数字线115-b时防止数字线115-b的电压浮动。平衡开关420-a及420-b以及隔离组件425-a及425-b可经实施为晶体管(例如，场效晶体管(FET))。
如描绘，第一铁电存储器单元105-b与数字线115-b电子连通。第一铁电存储器单元105-b可包含经由字线110-b与铁电电容器电子连通的选择组件，如参考图2描述。选择组件可通过施加电压到字线110-b而激活且可用于提供铁电电容器与数字线115-b之间的导电路径。在一个实例中，可使用选择组件选择第一铁电存储器单元105-b以用于读取操作以确定由铁电电容器存储的状态。在一些实例中，存储器阵列同时存取一组存储器单元或包含第一铁电存储器单元105-b的“页”。页可与地址相关联且可使用相关联地址来存取。
可将电压施加到参考线225-a以提供用于与数字线115-b的电压比较的参考。参考线225-a的电压可被感测组件125-b用作用于与数字线115-b的电压比较的参考。在一些情况中，参考线225-a与在存取时(例如，在感测操作期间)提供参考电压的存储器单元(例如第二铁电存储器单元105-c)电子连通。
极板线210-a也可与铁电电容器电子连通。在一些情况中，可经由极板线210-a加偏压于铁电电容器的极板(例如，针对读取操作)。跨电容器施加非零电压结合施加电压到字线110-b可导致铁电电容器对数字线115-b充电。即，在存取第一铁电存储器单元105-b后，铁电电容器可经由固有电容415-a而与数字线115-b共享电荷。在一些实例中，数字线115-b可经驱动到接地参考或供应电压，且可在极板线210-a处施加电压以跨铁电电容器施加电压。例如，施加到极板线210-a的电压可从第一电压渐增到第二电压。在一些实例中，恒定电压可经施加到极板线210-a且数字线115-b的电压可经驱动到虚拟接地或供应电压以跨铁电电容器施加电压。
隔离组件425-a及425-b可用于使数字线115-b及参考线225-a与感测组件125-b隔离。感测组件125-b中包含可与电路400-a隔离的控制线的部分可被称为感测组件125-b的内部或狭道。隔离组件425-a(其可为第一组晶体管)可为第一组隔离组件且可包含隔离组件425-a-1及425-a-2。第一组晶体管因此可具有相对于感测组件的第一配置。第一组隔离组件可被称为真隔离组件425-a或真晶体管且可经配置在感测组件125-b附近以经由第一真隔离组件425-a-1(或第一组晶体管的第一晶体管)提供第一输入线240-c与数字线115-b之间的导电路径且经由第二真隔离组件425-a-2(或第一组晶体管的第二晶体管)提供第二输入线240-d与参考线225-a之间的导电路径。可使用第一组控制线(例如，经由控制器)激活真隔离组件425-a。
隔离组件425-b(其可为第二组晶体管)可为第二组隔离组件且可包含隔离组件425-b-1及425-b-2。第二组隔离组件可被称为反转隔离组件425-b或反转晶体管且可经配置在感测组件125-b附近以经由第一反转隔离组件425-b-1(第二组晶体管的第一晶体管)提供第二输入线240-d与数字线115-a之间的导电路径且经由第二反转隔离组件425-b-2(第二组晶体管的第二晶体管)提供第一输入线240-c与参考线225-a之间的导电路径。第二组晶体管因此可具有相对于感测组件的第二配置。可使用第二组控制线(例如，经由控制器)激活反转隔离组件425-b。在一些情况中，第一组控制线及第二组控制线与提供第一电压到第一组控制线且提供相反电压到第二组控制线的共同控制节点电子连通，且反之亦然。如此，在撤销激活反转隔离组件425-b时，可激活真隔离组件425-a，且反之亦然。
感测组件125-b可用于确定第一铁电存储器单元105-b的经存储状态。在一些情况中，感测组件125-b是或包含感测放大器。可由电压源405及电压源410操作感测组件125-b。在一些实例中，电压源405是正供应电压，而电压源410是负供应电压或虚拟接地。感测组件125-b可用于基于数字线115-b的电压及参考线225-a的电压确定第一铁电存储器单元105-b的逻辑值。在一些实例中，(例如，由控制器)激活或“起动”感测组件125-b以触发数字线115-b的电压与参考线225-a的电压之间的比较。
感测组件125-b可将感测放大器的输出锁存到由电压源405或电压源410提供的电压。在一些情况中，根据感测组件125-b的极性确定输出电压(例如，输出电压等于第一输入线240-c与第二输入线240-d之间的差)。例如，如果数字线115-b的电压大于参考线225-a的电压，那么感测组件125-b可将感测放大器的输出锁存在从电压源405供应的正电压。感测组件125-b也可用于将逻辑值写入到第一铁电存储器单元105-b。例如，在写入操作期间，感测组件125-b可经触发以施加大于在极板线210-a处施加的电压的电压以将逻辑状态1写入到第一铁电存储器单元105-b。在一些实例中，由感测组件125-b施加的电压取决于电压源405及410。例如，电压源405可提供大于在极板线210-a处施加的电压的电压。
在一些实例中，控制器可用于操作电路400-a以维持第一铁电存储器单元105-b的性能。例如，控制器可用于触发感测组件125-b以执行感测操作或施加电压到数字线115-b及/或参考线225-a。控制器也可用于(例如，经由第一组控制线及第二组控制线)激活或撤销激活平衡开关420及隔离组件425且经由字线110-b选择第一铁电存储器单元105-b。在一些实例中，控制器可用于使用字线110-b存取第一铁电存储器单元105-b且使用极板线210-a及数字线115-b读取/写入到第一铁电存储器单元105-b。控制器可包含一或多个组件(例如，时序组件)以协助确定第一铁电存储器单元105-b或存储器阵列的子区段内的铁电存储器单元已存储逻辑状态达一时段。在识别已经过所述时段后，控制器可使用字线110-b、极板线210-a、数字线115-b、感测组件125-b及隔离组件425以将相反逻辑状态写入到第一铁电存储器单元105-b。
例如，控制器可激活真隔离组件425-a，撤销激活反转隔离组件425-b且可触发感测组件125-b以经由真隔离组件425-a感测由存储器存储的逻辑状态。感测组件125-b接着可输出对应于由第一铁电存储器单元105-b存储的逻辑状态的电压。随后，控制器可撤销激活真隔离组件425-a，激活反转隔离组件425-b且使用输出电压以将经感测逻辑状态写回到第一铁电存储器单元105-b。但是，通过使用反转隔离组件425-b，相反逻辑状态可经写回到第一铁电存储器单元105-b，如将在下文更详细论述。
控制器也可记录哪些存储器单元存储反转逻辑值。例如，每当更新页时，控制器可使计数器430累加以存储反转逻辑状态。在一些情况中，计数器430可经更新以存储使用反转逻辑状态更新的最后页的地址。在一些实例中，计数器430的值可经存储于非易失性存储器(例如，非易失性锁存器)中，其可经实施为第三铁电存储器单元。在另一页的后续存取操作(例如，读取/写入)中，控制器可(例如，经由在第一输入处接收计数器430的第一值且在第二输入处接收待存取的页地址的比较器)比较计数器430的值与所述页地址。如果所存取的地址小于与计数器430相关联的地址，那么控制器可确定所存取的存储器单元存储或期望存储反转逻辑状态。因此，控制器可激活反转隔离组件425-b以从存储器单元读取数据或将数据写入到存储器单元。如果所存取的地址大于与计数器430相关联的地址，那么控制器可激活真隔离组件425-b以读取当前由存储器单元存储的状态或将预期逻辑状态写入到存储器单元。
尽管在铁电存储器单元技术的内容背景中大体上论述电路400-a的配置，但此配置可类似地用于操作其它类型的存储器单元(例如，DRAM、存储器-RAM(MRAM)等)。例如，真隔离组件425-a及反转隔离组件425-b可类似地用于从其它类型的存储器单元读取预期或反转逻辑状态及/或将预期或反转逻辑状态存储到其它类型的存储器单元。
图4B说明电路400-b的实例操作，其中根据本发明的各种实施例激活真隔离组件425-a且撤销激活反转隔离组件425-b。为易于参考，在电路400-b中未绘制撤销激活的反转隔离组件425-b及第二铁电存储器单元105-c。如在图4B中展示，激活真隔离组件425-a-1及425-a-2提供第一输入线240-c与数字线115-b之间的导电路径及第二输入线240-d与参考线225-a之间的另一导电路径。此配置可导致感测组件125-b输出对应于当前由存储器单元105-d存储的逻辑状态(即，真逻辑状态)的电压。例如，如果存储器单元105-d存储逻辑值1，那么感测组件125-b将输出对应于逻辑值1的电压。此配置可用于存取并不存储反转逻辑状态的存储器单元。
图4C说明电路400-c的实例操作，其中根据本发明的各种实施例撤销激活真隔离组件425-a且激活反转隔离组件425-b。为易于参考，在电路400-c中未绘制撤销激活的真隔离组件425-a及第二铁电存储器单元105-c。如在图4C中展示，激活反转隔离组件425-b-1及425-b-2提供第一输入线240-c与参考线225-a之间的导电路径及第二输入线240-d与数字线115-b之间的另一导电路径。此配置可导致感测组件125-b输出对应于与当前由存储器单元105-e存储的逻辑状态相反的逻辑状态(即，反转逻辑状态)的电压。例如，如果存储器单元105-e存储逻辑值1，那么感测组件125-b将输出对应于逻辑值0的电压。
此配置可用于存取存储或期望存储反转逻辑状态的存储器单元。例如，控制器可确定针对写入操作选择用于存取存储器单元105-e的地址。控制器也可确定待存取的地址小于与计数器相关联的地址，且可确定已针对所述页执行反转操作且存储器单元105-e存储反转逻辑状态。因此，为确保在后续读取操作期间读取适当逻辑状态，控制器可将反转逻辑状态写入到所述页的存储器单元。例如，控制器可经由反转隔离组件425-b将逻辑状态写入到存储器单元。
图5A展示说明根据本发明的各种实施例的实例电路的操作的方面的实例时序图500-a。时序图500-a描绘轴505上的电压及轴510上的时间。因此，由读取或写入到存储器单元(例如第一铁电存储器单元105-b)所致的电压可表示为时间的函数。例如，时序图500-a包含真隔离电压515-a、反转隔离电压515-b、字线电压525、极板线电压520、数字线电压530-a及530-b及内部或狭道电压535-a及535-b。时序图500-a也可包含读取电压545、参考电压550及起动时间555。
在一些实例中，时序图500-a说明使用真隔离组件425-a的实例读取及写回操作。为易于表示，接近零的电压可从轴510移位；在一些情况中，这些电压可等于或约等于零。此外，在一些情况中，特定信号的时序可在时间上向前或向后移动或可彼此重叠。时序图500-a描绘参考图4A到4C描述的电路400的实例操作。在下文参考先前图的组件描述图5A。图5A可说明使用真隔离组件425-a对存储器单元执行的读取及写回操作的方面，其可对应于电路400-b中提供的配置。图5C中论述的操作可用于读取及写入到存储真逻辑状态的存储器单元。
如参考图4A到4C论述，读取操作可开始于将真隔离电压515-a施加到真隔离组件425-a，同时将反转隔离电压515-b施加到反转隔离组件425-b。真隔离电压515-a可为用于激活真隔离组件425-a的电压，而反转隔离电压515-b可为用于撤销激活反转隔离组件425-b的电压(例如，虚拟接地)。同时，可将极板线电压520施加到极板线210-a。随后，可将字线电压525施加到字线110-b，从而选择第一铁电存储器单元105-b。选择字线110-b可触发第一铁电存储器单元105-b的铁电电容器以与固有电容415-a共享电荷，此时数字线电压530可增大。
数字线电压530的增大可取决于由第一铁电存储器单元105-b最初存储的逻辑状态。例如，如果第一铁电存储器单元105-b最初存储逻辑状态1，那么可在数字线115-b上导致数字线电压530-a。相反地，如果第一铁电存储器单元105-b最初存储逻辑状态0，那么可在数字线115-b上导致数字线电压530-b。接着可移除真隔离电压515-a，从而使感测组件125-b与电路400隔离，且此后不久，可在起动时间555触发感测组件125-b以比较所得数字线电压与参考电压550。由于数字线115-b可与感测组件125-b的内部或狭道隔离，所以可贯穿比较维持所得数字线电压530。参考电压550可经施加到参考线225-a，其可与第二输入线240-d电子连通。
取决于比较结果，可将狭道电压535驱动到高电压源405的电压或低电压源410的电压。例如，如果数字线电压530-a存在于数字线115-b上，那么可将狭道电压535-a驱动到高电压源405的电压。可在第一输入线240-c处测量狭道电压535-a及535-b。同时，可将第二输入线240-d的电压驱动到低电压源410。否则，如果数字线电压530-b存在于数字线115-b上，那么可将狭道电压535-b驱动到低电压源410，且可将第二输入线240-d的电压驱动到高电压源405。感测组件125-b的输出电压(例如，输出电压＝第一输入线240-c的电压–第二输入线240-d的电压)可经存储于锁存器中且由存储器控制器读取以确定由第一铁电存储器单元105-b存储的对应逻辑状态。例如，如果狭道电压535-a在执行读取操作后为正，那么存储器控制器可确定第一铁电存储器单元105-b最初存储逻辑状态1。
在存储感测组件125-b的输出电压后，可将真隔离电压515-a重新施加到真隔离组件425-a，从而使感测组件125-b电子返回到电路400中且提供数字线115-b与第一输入线240-c之间的导电路径。将数字线115-b重新连接到第一输入线240-c可导致数字线电压530可经驱动到所得狭道电压535。例如，如果第一铁电存储器单元105-b最初存储逻辑状态1，那么对应数字线电压530-a可升高到狭道电压535-a。或，如果第一铁电存储器单元105-b最初存储逻辑状态0，那么对应数字线电压530-b可减小到狭道电压535-b。
接着可执行写回操作以将经读取逻辑状态传回到第一铁电存储器单元105-b。写回操作可包含两个部分560。写回的逻辑状态可取决于数字线115-b的电压。例如，当写回逻辑状态0时，数字线电压530-b可处于或接近虚拟接地且极板线电压520可处于或接近读取电压545，从而导致跨第一铁电存储器单元105-b施加正电压。在第二部分560-b期间，极板线电压520可减小，跨第一铁电存储器单元105-b的电压可经移除，且存储器单元的所得电荷状态(例如，电荷状态305)可与逻辑0相关联。当写回逻辑状态1时，数字线电压530-b及极板线电压520可处于或接近读取电压545，从而导致未跨第一铁电存储器单元105-b施加电压。在第二部分560-b期间，极板线电压520可减小且跨第一铁电存储器单元105-b的电压可经驱动为负。在写回操作结束时，数字线115-b可经驱动到虚拟接地且存储器单元的所得电荷状态(例如，电荷状态310)可与逻辑1相关联。
如在图5A中说明，使用真隔离组件425-a的读取操作可导致感测组件125-b输出对应于当前由第一铁电存储器单元105-b存储的逻辑状态的电压。且使用真隔离组件425-a的写回操作可导致所读取的相同逻辑状态经写回到第一铁电存储器单元105-b。在一些情况中，存储器控制器可基于用于存取包含第一铁电存储器单元105-b的存储器单元群组的地址与相关联于记录哪些存储器单元或页存储反转逻辑状态的计数器的地址的比较来选择真隔离组件425-a。
图5B展示说明根据本发明的各种实施例的实例电路的操作的方面的实例时序图500-b。时序图500-b描绘轴505上的电压及轴510上的时间。因此，由读取存储器单元(例如第一铁电存储器单元105-b)所致的感测电压可表示为时间的函数。时序图500-b描绘参考图4A到4C描述的电路400的实例操作。在下文参考先前图的组件描述图5B。图5B可说明存储器单元的数据反转操作的方面，在此期间使用真隔离组件425-a执行读取操作且使用反转隔离组件425-b执行写回操作。读取操作可对应于电路400-b中提供的配置，而写回操作可对应于电路400-c中提供的配置。图5C中论述的操作可用于反转及非反转(即，返回到真)由存储器单元存储的逻辑状态。
如参考图4A到4C及5A论述，可使用真隔离组件425-a读取第一铁电存储器单元105-b。类似于在图5A中执行的读取操作，可在第一铁电存储器单元105-b最初存储逻辑1的情况下导致狭道电压535-a，而可在第一铁电存储器单元105-b最初存储逻辑0的情况下导致狭道电压535-b。因此，存储器控制器可基于感测组件125-b的输出电压来读取第一铁电存储器单元105-b的真逻辑状态。尽管在一些情况中，存储器控制器可避免在反转操作期间读取逻辑状态。但是，在存储输出后，可使用反转隔离组件425-b执行写回操作。即，真隔离电压515-c可维持在或接近虚拟接地，而反转隔离电压515-d可增大以激活反转隔离组件425-b。因此，第二输入线240-d的电压可经施加到数字线115-b以用于写回操作。
如上文论述，第二输入线240-d的电压与狭道电压535相反地移动。因此，在将感测组件125-b电返回到电路400后，数字线电压530可不遵循对应狭道电压535，而可遵循互补狭道电压。因此，用于将经感测逻辑状态写回到第一铁电存储器单元105-b的数字线电压530可与相反逻辑状态相关联且第一铁电存储器单元105-b可存储反转逻辑状态。例如，第一铁电存储器单元105-b最初可存储逻辑1且可在(例如，通过确证字线电压525)存取第一铁电存储器单元105-b时导致数字线电压530-a。真隔离组件425-a可用于读取第一铁电存储器单元105-b且狭道电压535-a可经驱动到高电压源405的电压，而第二输入线240-d的电压可经驱动到低电压源410的电压。因此，感测组件的输出电压可对应于逻辑1且可经存储于锁存器中。
当感测组件125-b经由反转隔离组件425-b电子返回到电路400时，数字线115-b可经电子连接到第二输入线240-d。因此，数字线电压530-a可经驱动到狭道电压535-a的相反电压(例如，虚拟接地)。接着，在写回的第一部分560-a期间，可跨第一铁电存储器单元105-b施加正电压，且随后在第二部分560-b期间移除所述正电压。因此，第一铁电存储器单元105-b的所得电荷状态(例如，电荷状态305)可对应于逻辑0。
如在图5B中说明，反转操作可包含使用真隔离组件425-a的读取操作及使用反转隔离组件425-b的写回操作。使用真隔离组件425-a的读取操作可导致感测组件125-b输出对应于当前由第一铁电存储器单元105-b存储的逻辑状态的电压。且使用反转隔离组件425-b的写回操作可导致相反逻辑状态经写回到第一铁电存储器单元105-b。在一些情况中，存储器控制器可对存储器阵列中的每一存储器单元或存储器单元群组依序执行反转操作。例如，存储器控制器选择对应于第一页的第一地址且可针对包含于第一页中的每一存储器单元同时执行反转操作。存储器控制器接着可选择对应于第二页的第二地址且针对第二页执行反转操作，以此类推。在执行反转操作后，所述页的存储器单元可存储反转逻辑状态或预期逻辑状态的相反逻辑状态。在达到最后页后，存储器控制器可通过执行反转操作的地址向后工作，使得存储器单元再次存储其预期逻辑状态。
计数器可用于记录哪些存储器单元或页已经反转。例如，计数器的值可随着每一反转操作而累加。在一些情况中，每一地址可经映射到计数器的值以实现计数器的值与待存取的页的地址的直接比较。在另一实例中，待反转的最后页的地址可经存储于计数器处。存储器控制器可比较存储于计数器处的地址与待存取的页的地址且确定存储于所述页处的数据是否是真或反转。
图5C展示说明根据本发明的各种实施例的实例电路的操作的方面的实例时序图500-c。时序图500-c描绘轴505上的电压及轴510上的时间。因此，由读取存储器单元(例如第一铁电存储器单元105-b)所致的感测电压可表示为时间的函数。时序图500-c描绘参考图4A到4C描述的电路400的实例操作。在下文参考先前图的组件描述图5C。图5C可说明使用反转隔离组件425-b对存储器单元执行的读取及写回操作的方面，其可对应于电路400-c中提供的配置。图5C中论述的操作可用于读取及写入到存储反转逻辑状态的存储器单元。
如参考图4A到4C论述，读取操作可开始于将反转隔离电压515-d施加到反转隔离组件425-b，同时将真隔离电压515-c施加到真隔离组件425-a。反转隔离电压515-d可为用于激活反转隔离组件425-b的电压，而真隔离电压515-c可为用于撤销激活真隔离组件425-a的电压(例如，虚拟接地)。同时，可将极板线电压520施加到极板线210-a。随后，可将字线电压525施加到字线110-b，从而选择第一铁电存储器单元105-b。选择字线110-b可触发第一铁电存储器单元105-b的铁电电容器以与固有电容415-a共享电荷，此时数字线电压530可增大，如在上文参考图5A描述。但是，数字线115-b可经电子连接到第二输入线240-d而非第一输入线240-c。
接着可移除真隔离电压515-a，从而使感测组件125-b与电路400-a隔离，且此后不久，可在起动时间555触发感测组件125-b以比较所得数字线电压与参考电压550。取决于比较结果，可将狭道电压535驱动到高电压源405的电压或低电压源410的电压。例如，如果数字线电压530-a存在于数字线115-b及因此第二输入线240-d上，那么可将狭道电压535-a驱动到低电压源410的电压。在第一输入线240-c处测量狭道电压535-a及535-b。同时，可将第二输入线240-d的电压驱动到高电压源405。
否则，如果数字线电压530-b存在于数字线115-b上，那么可将狭道电压535-b驱动到高电压源405，且可将第二输入线240-d的电压驱动到低电压源410。由于数字线115-b可与感测组件125-b的狭道隔离，所以可贯穿比较维持所得数字线电压530。感测组件125-b的输出电压(例如，输出电压＝第一输入线240-c的电压–第二输入线240-d的电压)可经存储于锁存器中且由存储器控制器读取以确定由第一铁电存储器单元105-b存储的对应逻辑状态。因此，感测组件125-b的输出电压可对应于与由存储器单元105-b存储的逻辑状态相反的逻辑状态。例如，尽管存储器单元最初存储逻辑状态1，但如果狭道电压535-a是低电压(例如，虚拟接地)，那么存储器控制器可确定第一铁电存储器单元105-b最初存储逻辑状态0。
在存储感测组件125-b的输出电压后，可将反转隔离电压515-d重新施加到反转隔离组件425-b，从而将感测组件125-b电子返回到电路400中且提供数字线115-b与第二输入线240-d之间的导电路径。将数字线115-b重新连接到第二输入线240-d可导致数字线电压530经驱动到与第一输入线240-c处的所得狭道电压535-a相反的电压。例如，如果第一铁电存储器单元105-b最初存储逻辑状态1，那么对应数字线电压530-a可升高到与狭道电压535-a互补的电压(由于在第一输入线240-c处测量狭道电压535-a且将数字线115-b连接到第二输入线240-d)。或，如果第一铁电存储器单元105-b最初存储逻辑状态0，那么对应数字线电压530-b可减小到与狭道电压535-b互补的电压。
因此，用于将经感测逻辑状态写回到第一铁电存储器单元105-b的数字线电压530可与相反逻辑状态相关联且第一铁电存储器单元105-b可存储反转逻辑状态。例如，第一铁电存储器单元105-b最初可存储逻辑1且可在(例如，通过确证字线电压525)存取第一铁电存储器单元105-b时导致数字线电压530-a。反转隔离组件425-b可用于读取第一铁电存储器单元105-b且狭道电压535-a可经驱动到低电压源410的电压，而第二输入线240-d的电压可经驱动到高电压源405的电压。因此，感测组件的输出电压可对应于逻辑0且可经存储于锁存器中。
当感测组件125-b经由反转隔离组件425-b电子返回到电路400时，数字线115-b可经电子连接到第二输入线240-d。因此，数字线电压530-a可经驱动到狭道电压535-a的相反电压(例如，读取电压545)。接着，在写回的第一部分560-a期间，极板线电压520也可处于读取电压545且未跨第一铁电存储器单元105-b施加电压。在第二部分560-b期间，可移除极板线电压520且可跨第一铁电存储器单元105-b施加负电压。在写回操作结束时，数字线115-b可经驱动到虚拟接地且存储器单元的所得电荷状态(例如，电荷状态310)可与逻辑1相关联。
图6展示根据本发明的各种实施例的支持使用快速循环的铁电存储器单元的复原的存储器阵列605的框图600。存储器阵列605可被称为电子存储器设备且包含存储器控制器615及一或多个存储器单元610，其可为如参考图1、2及4描述的存储器控制器140及存储器单元105的实例。在一些情况中，存储器单元610可与如参考图1描述的多个存储器单元105相关联。存储器控制器615可包含偏压组件650及时序组件655，且可如在图1中描述般操作存储器阵列605。
存储器控制器615可与字线620、数字线640、感测组件635及极板线625电子连通，其可为参考图1、2及4描述的字线110、数字线115、感测组件125及极板线210的实例。存储器阵列605也可包含参考组件630及锁存器645。存储器阵列605的组件可彼此电子连通且可执行参考图1到5描述的功能的方面。在一些情况中，参考组件630、感测组件635及锁存器645可为存储器控制器615的组件。
在一些实例中，数字线640与感测组件635及铁电存储器单元610的铁电电容器电子连通。铁电存储器单元610可经写入有逻辑状态(例如，第一或第二逻辑状态)。字线620可与存储器控制器615及铁电存储器单元610的选择组件电子连通。极板线625可与存储器控制器615及铁电存储器单元610的铁电电容器的极板电子连通。感测组件635可与存储器控制器615、参考线660、数字线640及锁存器645电子连通。参考组件630可与存储器控制器615及参考线660电子连通。感测控制线665可与感测组件635及存储器控制器615电子连通。这些组件也可经由其它组件、连接或总线与除上文未列出的组件以外的其它组件(在存储器阵列605内部及外部两者)电子连通。
存储器控制器615可经配置以通过施加电压到字线620、极板线625、或数字线640而激活所述各种节点。例如，偏压组件650可经配置以施加电压以操作存储器单元610以读取或写入存储器单元610，如上文描述。在一些情况中，存储器控制器615可包含行解码器、列解码器或两者，如参考图1描述。此可使存储器控制器615能够存取一或多个存储器单元105。偏压组件650也可将电压电位提供到参考组件630以便产生用于感测组件635的参考信号。另外，偏压组件650可提供用于操作感测组件635的电压电位。
在一些情况中，存储器控制器615可使用时序组件655来执行其操作。例如，时序组件655可控制各种字线选择或极板偏压的时序(包含用于切换及电压施加的时序)以执行本文论述的存储器功能(例如读取及写入)。在一些情况中，时序组件655可控制偏压组件650的操作。
参考组件630可包含各种组件以产生用于感测组件635的参考信号。参考组件630可包含经配置以产生参考信号的电路。在一些情况中，可使用其它铁电存储器单元105实施参考组件630。感测组件635可比较(通过数字线640)来自存储器单元610的信号与来自参考组件630的参考信号。在确定逻辑状态后，感测组件接着可将输出存储于锁存器645中，其中所述输出可根据电子装置(存储器阵列605是部分)的操作而使用。感测组件635可包含感测放大器，其与锁存器及铁电存储器单元电子连通。
在一些情况中，存储器控制器可用于执行由存储器单元610存储的反转逻辑状态的方面。例如，存储器控制器615可通过与感测组件及存储器单元电子连通的第一组晶体管读取由所述存储器单元存储的第一逻辑状态，且通过与感测组件及存储器单元电子连通的第二组晶体管将不同于第一逻辑状态的第二逻辑状态写入到存储器单元，其中第二组晶体管不同于第一组晶体管。存储器控制器615可另外比较计数器的第一值与相关联于对应于一组存储器单元的第一地址的第二值，计数器的第一值与第二地址相关联，且基于所述比较而使用第一组晶体管或第二组晶体管读取对应于所述组存储器单元的一组逻辑状态，其中第一组晶体管及第二组晶体管与感测组件及所述组存储器单元电子连通。
在一些实例中，存储器阵列605可包含用于通过第一组晶体管(例如，隔离组件425-a)读取由存储器单元存储的第一逻辑状态的构件，所述第一组晶体管与感测组件635及存储器单元610电子连通。存储器阵列605也可包含用于通过第二组晶体管(例如，隔离组件425-b)将不同于第一逻辑状态的第二逻辑状态写入到存储器单元的构件，所述第二组晶体管与感测组件635及存储器单元610电子连通，其中第二组晶体管不同于第一组晶体管。存储器阵列605也可包含：用于经由与第一组晶体管及感测组件635电子连通的数字线640使存储器单元610放电的构件；用于使感测组件635与存储器单元610隔离的构件；及用于在隔离后激活感测组件635以比较数字线640的电压与参考电压的构件。
存储器阵列605也可包含用于在感测组件处的比较后激活第二组晶体管的构件。存储器阵列605也可包含用于施加感测组件的所得电压到数字线的构件，其中所述所得电压至少部分基于比较数字线的电压与参考电压的结果。存储器阵列605也可包含用于至少部分写入第二逻辑状态更新计数器的值的构件。存储器阵列605也可包含用于比较计数器的值与用于存取存储器单元的地址的构件。存储器阵列605也可包含用于在写入第二逻辑状态后至少部分基于比较计数器的值与地址通过第二组晶体管读取存储器单元的构件。存储器阵列605也可包含用于确定感测组件的输出对应于第一逻辑状态的构件。存储器阵列605也可包含用于选择对应于包含存储器单元的多个存储器单元的第一地址的构件，其中感测组件与多个存储器单元电子连通。
存储器阵列605也可包含用于将计数器的值更新到等效于第一地址的第一值的构件。存储器阵列605也可包含用于选择高于第一值的与下一地址相关联且对应于第二多个存储器单元的第二值的构件。存储器阵列605也可包含用于反转第二多个存储器单元的逻辑状态的构件。存储器阵列605也可包含用于使计数器的值累加到等于第二值的构件。存储器阵列605也可包含用于至少部分基于第一地址是最大地址值而选择低于第一值的与下一地址相关联且对应于第二多个存储器单元的第二值的构件。存储器阵列605也可包含用于反转第二多个存储器单元的逻辑状态的构件。存储器阵列605也可包含用于使计数器的值累减到等于第二值的构件。
在一些实例中，存储器阵列605可包含用于比较计数器的第一值与相关联于对应于多个存储器单元610的第一地址的第二值的构件，计数器的第一值与第二地址相关联。存储器阵列605也可包含用于至少部分基于所述比较而使用第一组晶体管或第二组晶体管读取对应于多个存储器单元610的多个逻辑状态的构件，其中第一组晶体管及第二组晶体管与感测组件635及多个存储器单元610电子连通。存储器阵列605也可包含用于从多个存储器单元610选择与第一地址相关联的存储器单元610以用于读取操作的构件。
存储器阵列605也可包含用于至少部分基于比较而确定读取与由多个存储器单元的存储器单元存储的逻辑状态相反的逻辑状态的构件。存储器阵列605也可包含用于使用第二组晶体管读取由存储器单元存储的相反逻辑状态的构件。存储器阵列605也可包含用于反转对应于第二多个存储器单元的第二多个逻辑状态的构件。存储器阵列605也可包含用于至少部分基于第二多个存储器单元的地址而更新计数器的第一值的构件。存储器阵列605也可包含用于确定计数器的第一值大于或等于与第一地址相关联的第二值的构件。存储器阵列605也可包含用于确定计数器的第一值大于或等于与第一地址相关联的第二值的构件。存储器阵列605也可包含用于至少部分基于确定使用第二组晶体管写入第二多个逻辑状态的构件。
图7展示根据本发明的各种方面的支持数据位反转的存储器控制器715的框图700。存储器控制器715可为参考图6描述的存储器控制器615的方面的实例。存储器控制器715可包含感测组件管理器725、比较器730、选择组件735、隔离组件740、地址监测器750、逻辑状态识别器755、地址选择器760、反转组件765。存储器控制器715也可包含如参考图6描述的偏压组件650及时序组件655。这些模块中的每一者可彼此直接通信或间接通信(例如，经由一或多个总线)。
在第一实例中，感测组件管理器725可触发感测组件以通过与感测组件及存储器单元电子连通的第一组晶体管读取由存储器单元存储的第一逻辑状态(例如，真逻辑状态)。读取第一逻辑状态可包含使用选择组件735来选择存储器单元以导致经由与第一组晶体管及感测组件电子连通的数字线使存储器单元放电。隔离组件740可用于在放电后使感测组件与存储器单元隔离且感测组件管理器725随后可激活感测组件以比较数字线的电压与参考电压。隔离感测组件可包含使用隔离组件740以导致撤销激活第一组晶体管。
在一些实例中，感测组件管理器725可导致感测组件通过与感测组件及存储器单元电子连通的第二组晶体管将不同于第一逻辑状态的第二逻辑状态(例如，反转逻辑状态)写入到存储器单元。在一些情况中，第二组晶体管可不同于第一组晶体管。写入第二逻辑状态可包含在感测组件处的比较后使用隔离组件740来激活第二组晶体管。因此，可将由于比较数字线的电压与参考电压而发生的感测组件的所得电压施加到数字线。在一些情况中，周期性地发生读取第一逻辑状态及将第二逻辑状态写入到存储器单元。时序组件(例如时序组件655)可用于确定何时写入第二逻辑状态。在一些情况中，用于读取第一逻辑状态及写入第二逻辑状态的周期性至少部分基于包含存储器单元的存储器阵列的子区段的温度、与存储器单元相关联的存取速率或对存储器单元执行的存取操作数目或其任何组合。
地址监测器750可用于记录哪些存储器单元存储反转逻辑状态。例如，地址监测器750可至少部分基于写入第二逻辑状态而更新计数器的值，其中计数器的值与用于存取存储器单元的地址相关联。计数器的值可经存储于非易失性锁存器中。在一些实例中，地址监测器750可经实施为计数器本身。在一些情况中，比较器730可比较计数器的值与用于存取存储器单元的地址。感测组件管理器725可使用比较来确定在后续读取操作期间通过第二组晶体管读取存储器单元(例如，通过确定地址小于计数器的值)。因此，尽管存储器单元存储第二逻辑状态，但逻辑状态识别器755可确定感测组件的输出对应于第一逻辑状态。
在一些实例中，地址选择器760可选择对应于包含所述存储器单元的多个存储器单元的第一地址，其中感测组件与多个存储器单元电子连通且可触发感测组件管理器725以起始读取操作。读取操作可包含读取多个存储器单元的每一存储器单元的逻辑状态。在读取多个存储器单元后，感测组件管理器725可触发写回操作以将相反(反转)逻辑状态写回到存储器单元中的每一者。在一些情况中，隔离组件740可与感测组件管理器725协作以导致通过第二组晶体管执行写回。在写回反转逻辑状态后，地址监测器750可将计数器的值更新到等效于第一地址的第一值。如此，地址监测器可记录哪些存储器单元存储反转逻辑状态(例如，与低于计数器的值的地址相关联的任何存储器单元可经确定为存储反转逻辑状态)。
在一些实例中，地址选择器760可选择高于第一值的与下一地址相关联且对应于第二多个存储器单元的第二值。反转组件765可基于下一地址反转第二多个存储器单元的逻辑状态且地址监测器750可使计数器的值累加到等于第二值。在另一实例中，地址选择器760可至少部分基于第一地址是最大地址值而选择低于第一值的与下一地址相关联且对应于第二多个存储器单元的第二值。反转组件765可基于下一地址反转第二多个存储器单元的逻辑状态且地址监测器750可使计数器的值累减到等于第二值。
在第二实例中，比较器730可比较计数器的第一值与相关联于多个存储器单元(例如，页)的第一地址的第二值，其中计数器的第一值与第二地址相关联。在一些实例中，选择组件735可从多个存储器单元选择与第一地址相关联的存储器单元以用于读取操作。感测组件管理器725可起始读取操作以基于比较而使用第一组晶体管或第二组晶体管从多个存储器单元读取多个逻辑状态。第一组晶体管及第二组晶体管与感测组件电子连通且可使用隔离组件740激活/撤销激活多个存储器单元。例如，反转组件765可确定基于比较而读取与由多个存储器单元的存储器单元存储的逻辑状态相反的逻辑状态(例如，如果与第一地址相关联的值小于计数器的值)。因此，感测组件管理器725及隔离组件740可协作以使用第二组晶体管读取由存储器单元存储的逻辑状态的相反逻辑状态。隔离组件740可用于激活第二组晶体管。
在一些实例中，反转组件765反转对应于第二多个存储器单元的第二多个逻辑状态，且地址监测器750至少部分基于第二多个存储器单元的地址而更新计数器的第一值。在一些情况中，隔离组件740基于比较而激活第二组晶体管，使得感测组件管理器725可使用第二组晶体管读取多个逻辑状态。在另一实例中，感测组件管理器725可基于比较而使用第二组晶体管将第二多个逻辑状态写入到多个存储器单元。
图8展示根据本发明的各种方面的包含支持数据位反转的装置805的系统800的图。装置805可为如上文(例如参考图1、5及6)描述的存储器阵列605或存储器阵列100的组件的实例或包含存储器阵列605或存储器阵列100的组件。
装置805可包含用于双向语音及数据通信的组件，包含用于传输及接收通信的组件，包含存储器单元810、存储器控制器815、BIOS组件820、处理器825、I/O控制器830及周边组件835。
存储器控制器815可如本文描述般操作一或多个存储器单元。具体来说，存储器控制器815可经配置以支持阵列数据位反转。在一些情况中，存储器控制器815可包含行解码器、列解码器或两者，如参考图1描述(未展示)。
BIOS组件820为包含经操作为固件的基本输入/输出系统(BIOS)的软件组件，其可初始化且运行各种硬件组件。BIOS组件820也可管理处理器与各种其它组件(例如，周边组件、输入/输出控制组件等)之间的数据流。BIOS组件820可包含经存储于只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
处理器825可包含智能硬件装置(例如，通用处理器、数字信号处理器(DSP)、中央处理单元(CPU)、微控制器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、可编程逻辑装置、离散门或晶体管逻辑组件、离散硬件组件或其任何组合)。在一些情况中，处理器825可经配置以使用存储器控制器操作存储器阵列。在其它情况中，存储器控制器可经集成到处理器825中。处理器825可经配置以实行存储于存储器中的计算机可读指令以执行各种功能(例如，支持阵列数据位反转的功能或任务)。
I/O控制器830可管理装置805的输入及输出信号。输入/输出控制组件830也可管理未经集成到装置805中的外围设备。在一些情况中，输入/输出控制组件830可表示到外部外围设备的物理连接或端口。在一些情况中，I/O控制器830可利用操作系统，例如
Figure BDA0002421985970000291
Figure BDA0002421985970000292
或另一移动或桌上型操作系统。
周边组件835可包含任何输入或输出装置，或这些装置的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网络控制器、调制解调器、通用串行总线(USB)控制器、串行端口或并行端口或周边卡槽(例如周边组件互连件(PCI)或加速图形端口(AGP)槽)。
输入840可表示装置805外部的装置或信号，其提供输入到装置805或装置805的组件。此可包含用户接口或与其它装置或其它装置之间的接口。在一些情况中，输入840可由I/O控制器830管理，且可经由周边组件835与装置805互动。
输出845也可表示装置805外部的装置或信号，其经配置以从装置805或装置805的组件的任一者接收输出。输出845的实例可包含显示器、音频扬声器、印刷装置、另一处理器或印刷电路板等。在一些情况中，输出845可为经由(若干)周边组件835与装置805介接的周边组件。在一些情况中，输出845可由I/O控制器830管理。
装置805的组件可包含经设计以实行其功能的电路。此可包含经配置以实行本文描述的功能的各种电路元件，例如，导电线、晶体管、电容器、电感器、电阻器、放大器或其它作用或非作用元件。
图9展示说明根据本发明的各种实施例的用于数据位反转的方法900的流程图。方法900的操作可用于操作如本文描述的存储器阵列100。例如，可由如参考图1、6及8描述的存储器控制器140执行方法900的操作。在一些实例中，存储器控制器140可实行一组代码来控制存储器阵列100的功能元件以执行下文描述的功能。另外或替代地，存储器控制器140可使用专用硬件来执行下文描述的功能。
在方框905，存储器阵列100可通过与感测组件及存储器单元电子连通的第一组晶体管读取由存储器单元存储的第一逻辑状态。可根据参考图1到5C描述的方法执行方框905的操作。在某些实例中，可由如参考图6及8描述的感测组件管理器执行方框905的操作的方面。读取第一逻辑状态可包含：经由与第一组晶体管及感测组件电子连通的数字线使存储器单元放电；使感测组件与存储器单元隔离；及在隔离后激活感测组件以比较数字线的电压与参考电压。在一些情况中，可通过撤销激活第一组晶体管而隔离感测组件。
在方框910，存储器阵列100可通过与感测组件及存储器单元电子连通的第二组晶体管将不同于第一逻辑状态的第二逻辑状态写入到存储器单元，其中第二组晶体管不同于第一组晶体管。可根据参考图1到5C描述的方法执行方框910的操作。在某些实例中，可由如参考图6及8描述的感测组件管理器执行方框910的操作的方面。写入第二逻辑状态可包含：在感测组件处的比较后激活第二组晶体管；及将感测组件的所得电压施加到数字线，其中所得电压至少部分基于比较数字线的电压与参考电压的结果。
在一些实例中，所述方法可包含至少部分基于写入第二逻辑状态而更新计数器的值，其中计数器的值与用于存取存储器单元的地址相关联。计数器的值可与用于存取存储器单元的地址比较，且可在写入第二逻辑状态后至少部分基于计数器的值与地址的比较而通过第二组晶体管执行存储器单元的后续读取操作。在一些情况中，当通过第二组晶体管读取存储第二逻辑状态的存储器单元时，可确定感测组件的输出对应于第一逻辑状态。
在所述方法的一些实例中，可周期性地发生读取第一逻辑状态及写入第二逻辑状态。例如，用于读取第一逻辑状态及写入第二逻辑状态的周期性至少部分基于包含存储器单元的存储器阵列的子区段的温度、与存储器单元相关联的存取速率或对存储器单元执行的存取操作数目或其任何组合。
在一些实例中，所述方法可包含选择对应于包含所述存储器单元的多个存储器单元的第一地址，其中感测组件与多个存储器单元电子连通。可通过与感测组件及存储器单元电子连通的第一组晶体管读取多个存储器单元的每一存储器单元的逻辑状态。且可通过与感测组件及存储器单元电子连通的第二组晶体管将相反逻辑状态写入多个存储器单元的存储器单元的逻辑状态。
在一些实例中，计数器的值可经更新到等效于第一地址的第一值。在一些实例中，可选择高于第一值且与对应于第二多个存储器单元的下一地址相关联的第二值。所述方法可包含反转第二多个存储器单元的逻辑状态。在反转逻辑状态后，所述方法可包含使计数器的值累加到等于第二值。在一些实例中，可至少部分基于第一地址是最大地址值而选择低于第一值且与对应于第二多个存储器单元的下一地址相关联的第二值。所述方法可包含反转第二多个存储器单元的逻辑状态。在反转逻辑状态后，所述方法可包含使计数器的值累减到等于第二值。
图10展示说明根据本发明的各种实施例的用于数据位反转的方法1000的流程图。方法1000的操作可用于操作如本文描述的存储器阵列100。例如，可通过如参考图1、6及8描述的存储器控制器140执行方法1000的操作。在一些实例中，存储器阵列100可实行一组代码来控制装置的功能元件以执行下文描述的功能。另外或替代地，存储器阵列100可使用专用硬件来执行下文描述的功能。
在方框1005，存储器阵列100可比较计数器的第一值与相关联于对应于一组存储器单元的第一地址的第二值，计数器的第一值与第二地址相关联。可根据参考图1到5C描述的方法执行方框1005的操作。在某些实例中，可由如参考图6及8描述的比较器执行方框1005的操作的方面。在一些实例中，所述方法可包含从多个存储器单元选择与第一地址相关联的存储器单元以用于读取操作。
在方框1010，存储器阵列100可基于所述比较而使用第一组晶体管或第二组晶体管读取对应于所述组存储器单元的一组逻辑状态，其中第一组晶体管及第二组晶体管与感测组件及所述组存储器单元电子连通。可根据参考图1到5C描述的方法执行方框1010的操作。在某些实例中，可由如参考图6及8描述的感测组件管理器执行方框1010的操作的方面。在一些实例中，所述方法可包含至少部分基于所述比较而确定读取与由多个存储器单元的存储器单元存储的逻辑状态相反的逻辑状态；及可使用第二组晶体管读取由存储器单元存储的相反逻辑状态。
在一些情况中，所述方法可包含反转对应于第二多个存储器单元的第二多个逻辑状态且至少部分基于第二多个存储器单元的地址而更新计数器的第一值。在一些实例中，计数器的第一值可经确定为大于或等于与第一地址相关联的第二值且可至少部分基于所述确定而使用第二组晶体管读取多个逻辑状态。在一些实例中，计数器的第一值经确定为大于或等于与第一地址相关联的第二值；且至少部分基于所述确定而使用第二组晶体管将第二多个逻辑状态写入到存储器单元。
因此，方法900及1000可提供阵列中的数据位反转。应注意，方法900及1000描述可能实施方案，且操作及步骤可经重新布置或以其它方式经修改使得其它实施方案是可能的。在一些实例中，可组合来自方法900及1000的两者或两者以上的特征。
本文的描述提供实例且不限制权利要求书中陈述的范围、适用性或实例。在不脱离本发明的范围的情况下可对所论述的元件的功能及布置进行改变。各种实例可视情况省略、替换或添加各种程序或组件。再者，可在其它实例中组合关于一些实例描述的特征。
本文陈述的描述以及附图描述实例配置且不表示可实施或在权利要求书的范围内的所有实例。如本文使用的术语“实例”、“示范性”及“实施例”意指“充当实例、例项或图解”且非“优选”或“优于其它实例”。实施方式出于提供对所描述技术的理解的目的而包含具体细节。但是，可在不具有这些具体细节的情况下实践这些技术。在一些例项中，以框图形式展示众所周知的结构及装置以避免模糊所描述实例的概念。
在附图中，类似组件或特征可具有相同参考标记。此外，可通过在参考标记后加破折号及区分类似组件的第二标记来区分相同类型的各种组件。当在说明书中使用第一参考标记时，描述可适用于具有相同第一参考标记的类似组件的任一者，而无关于第二参考标记。
可使用各种不同科技及技术的任一者来表示本文描述的信息及信号。例如，可通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合表示可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及码片。一些图可将信号说明为单个信号；但是，所属领域的技术人员将理解，信号可表示信号的总线，其中总线可具有各种位宽度。
如本文使用，术语“虚拟接地”是指保持在约零伏特(0V)的电压但不与接地直接连接的电路的节点。因此，虚拟接地的电压可暂时波动且在稳定状态返回到约0V。可使用各种电子电路元件来实施虚拟接地，例如由运算放大器及电阻器构成的分压器。其它实施方案也是可能的。“虚拟接地”或“经虚拟接地”意指连接到约0V。
术语“电子连通”是指组件之间的关系，其支持组件之间的电子流。此可包含组件之间的直接连接或可包含中间组件。电子连通中的组件可主动交换电子或信号(例如，在通电电路中)或可不主动交换电子或信号(例如，在断电电路中)，但可经配置且可操作以在使电路通电后交换电子或信号。举实例来说，经由开关(例如，晶体管)物理连接的两个组件电子连通，而不管开关的状态(即，断开或闭合)是什么。
术语“隔离”是指组件之间的关系，其中电子当前无法在其之间流动；如果组件之间存在开路，那么其彼此隔离。例如，通过开关物理连接的两个组件可在开关断开时彼此隔离。
本文论述的装置(包含存储器阵列100)可形成在半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些情况中，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上覆硅(SOI)衬底(例如玻璃上硅(SOG)或蓝宝石上硅(SOP))或另一衬底上的半导体材料的外延层。可通过使用各种化学物种(包含但不限于磷、硼或砷)掺杂而控制衬底或衬底的子区域的导电率。可通过离子植入或通过任何其它掺杂方法在衬底的初始形成或生长期间执行掺杂。
本文论述的一或多个晶体管可表示场效晶体管(FET)且包括包含源极、漏极与栅极的三端子装置。所述端子可通过导电材料(例如，金属)连接到其它电子元件。源极及漏极可为导电的且可包括重度掺杂(例如，退化)半导体区域。可通过轻度掺杂半导体区域或沟道分离源极及漏极。如果沟道是n型(即，多数载子是电子)，那么FET可被称为n型FET。如果沟道是p型(即，多数载子是空穴)，那么FET可被称为p型FET。沟道可通过绝缘栅极氧化物封端。可通过施加电压到栅极而控制沟道导电率。例如，分别施加正电压或负电压到n型FET或p型FET可导致沟道变成导电。当施加大于或等于晶体管的阈值电压的电压到晶体管栅极时，可“开启”或“激活”所述晶体管。当施加小于晶体管的阈值电压的电压到晶体管栅极时，可“关闭”或“撤销激活”所述晶体管。
结合本文的揭示内容描述的各种阐释性方框、组件及模块可使用经设计以执行本文中描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合而实施或执行。通用处理器可为微处理器，但在替代例中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如，DSP及微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此配置)。
可在硬件、通过处理器执行的软件、固件或其任何组合中实施本文描述的功能。如果实施于通过处理器执行的软件中，所述功能可作为一或多个指令或代码存储于计算机可读媒体上或经由所述计算机可读媒体传输。其它实例及实施方案在本发明及随附权利要求书的范围内。例如，归因于软件的性质，可使用通过处理器执行的软件、硬件、固件、硬接线或这些的任一者的组合来实施上文描述的功能。实施功能的特征也可实体定位于各种位置处，包含经分布使得在不同物理位置处实施功能的部分。又，如本文使用(包含在权利要求书中)，如在项目列表(例如，以例如“…的至少一者”或“…的一或多者”词组开始的项目列表)中使用的“或”指示包含列表，使得例如A、B或C的至少一者的列表意指A或B或C或AB或AC或BC或ABC(即，A及B及C)。
计算机可读媒体包含非暂时性计算机存储媒体及通信媒体两者，包含促进计算机过程从一个位置传送到另一位置的任何媒体。非暂时性存储媒体可为可通过通用或专用计算机存取的任何可用媒体。举实例来说但非限制，非暂时性计算机可读媒体可包括RAM、ROM、电子可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储器、磁盘存储器或其它磁性存储装置、或可用于携载或存储呈指令或数据结构形式的所需程序代码构件且可通过通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。
又，任何连接被适当地称为计算机可读媒体。例如，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电及微波的无线技术从网站、服务器或其它远程源传输软件，那么同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电及微波的无线技术包含于媒体的定义中。如本文使用的磁盘及光盘包含CD、激光光盘、光盘、数字多功能光盘(DVD)、软磁盘及蓝光光盘，其中磁盘通常磁性地重现数据，而光盘使用激光光学地重现数据。上文的组合也包含于计算机可读媒体的范围内。
提供本文的描述以使所属领域的技术人员能够制成或使用本发明。所属领域的技术人员可容易地明白对本发明的各种修改，且在不背离本发明的范围的情况下，在本文中定义的一般原理可适用于其它变体。因此，本发明不限于在本文中描述的实例及设计，而应被赋予与本文中揭示的原理及新颖特征一致的最广范围。

Claims (19)

1.一种存储器操作的方法，其包括：
由感测组件通过第一组晶体管的第一晶体管而感测存储在存储器单元处的第一逻辑值，其中所述第一组晶体管的所述第一晶体管与所述感测组件的第一输入以及数字线电子连通；以及
通过不同于所述第一组晶体管的第二组晶体管的第一晶体管将所述感测组件的输出施加到所述存储器单元，所述感测组件的所述输出对应于所述第一逻辑值，其中所述第二组晶体管的所述第一晶体管与所述感测组件的第二输入以及所述数字线电子连通，其中不同于所述第一逻辑值的第二逻辑值至少部分基于所述施加而存储在所述存储器单元处。
2.根据权利要求1所述的方法，其进一步包括：
在所述感测之前激活所述第一组晶体管；以及
在所述感测之前将所述存储器单元存储的电荷转移到与所述感测组件电子连通的所述数字线，其中所述感测组件的所述输出至少部分是基于转移到所述数字线的电荷的量。
3.根据权利要求2所述的方法，其中将所述电荷转移包括：
将虚拟接地施加到所述数字线；
至少部分基于施加所述虚拟接地而将第二电压施加到与所述存储器单元电子连通的字线；以及
至少部分基于施加所述第二电压而将第三电压施加到与所述存储器单元电子连通的极板线。
4.根据权利要求1所述的方法，其进一步包括：
通过撤销激活所述第一组晶体管以及所述第二组晶体管在所述感测之前将所述感测组件从所述数字线以及参考线隔离，其中所述数字线与所述存储器单元以及所述感测组件电子连通，且其中所述参考线与所述感测组件电子连通。
5.根据权利要求1所述的方法，其中将所述感测组件的所述输出施加到所述存储器单元包括：
激活所述第二组晶体管；以及
至少部分基于激活所述第二组晶体管而将所施加的电压从与所述存储器单元电子连通的极板线移除。
6.根据权利要求1所述的方法，其中：
所述第一组晶体管的第二晶体管与所述感测组件的所述第二输入以及参考线电子连通，及
所述第二组晶体管的第二晶体管与所述感测组件的所述第一输入以及所述参考线电子连通。
7.根据权利要求1所述的方法，其中感测所述第一逻辑值包括：
将所述感测组件的所述第一输入处的第一电压与所述感测组件的所述第二输入处的第二电压进行比较，其中所述感测组件的输出电压至少部分是基于所述比较。
8.一种存储器操作的方法，包括：
确定存储器单元是处于初始状态还是反转状态；
至少部分基于所述确定而选择第一组晶体管或第二组晶体管，其中所述第一组晶体管的第一晶体管与感测组件的第一输入以及数字线电子连通，且所述第二组晶体管的第一晶体管与所述感测组件的第二输入以及所述数字线电子连通；以及
通过所述第一组晶体管或所述第二组晶体管中的一者而至少部分基于所述选择来存取所述存储器单元。
9.根据权利要求8所述的方法，其进一步包括：
向所述存储器单元写入第一逻辑值；以及
在翻转操作期间以及在向所述存储器单元写入所述第一逻辑值之后，向所述存储器单元写入不同于所述第一逻辑值的第二逻辑值，其中确定所述存储器单元是处于所述初始状态还是所述反转状态包括：
至少部分基于所述翻转操作而确定所述存储器单元是处于所述反转状态。
10.根据权利要求9所述的方法，其进一步包括：
在所述翻转操作之后，选择存储有用于读取操作的第二逻辑值的所述存储器单元，其中存取所述存储器单元包括至少部分基于确定所述存储器单元是处于所述反转状态，由所述感测组件在所述读取操作期间通过所述第二组晶体管而感测所述存储器单元；以及
至少部分基于通过所述第二组晶体管而感测存储有所述第二逻辑值的所述存储器单元，从所述感测组件读取对应于所述第一逻辑值的输出电压。
11.根据权利要求9所述的方法，其进一步包括：
在所述翻转操作之后，接收向所述存储器单元写入所述第一逻辑值的请求；
至少部分基于所述请求，选择用于写入操作的所述存储器单元，其中存取所述存储器单元包括在所述写入操作期间，至少部分基于确定所述存储器单元是处于所述反转状态而通过所述第二组晶体管向所述存储器单元施加所述感测组件的输出电压，其中所述感测组件的所述输出电压对应于所述第一逻辑值；以及
至少部分基于通过所述第二组晶体管向所述存储器单元施加所述感测组件的对应于所述第一逻辑值的所述输出电压，向所述存储器单元写入所述第二逻辑值。
12.根据权利要求8所述的方法，其进一步包括：
向所述存储器单元写入第一逻辑值，其中确定所述存储器单元是处于所述初始状态还是所述反转状态包括：
至少部分基于所述存储器单元存储有所述第一逻辑值而确定所述存储器单元是处于所述初始状态。
13.根据权利要求12所述的方法，其进一步包括：
选择用于读取操作的所述存储器单元，其中存取所述存储器单元包括至少部分基于确定所述存储器单元是处于所述初始状态，由所述感测组件在所述读取操作期间通过所述第一组晶体管而感测所述存储器单元；以及
至少部分基于通过所述第一组晶体管感测所述存储器单元，而从所述感测组件读取对应于所述第一逻辑值的输出电压。
14.根据权利要求12所述的方法，其进一步包括：
在向所述存储器单元写入所述第一逻辑值之后，接收向所述存储器单元写入第二逻辑值的请求；
至少部分基于所述请求，选择用于写入操作的所述存储器单元，其中存取所述存储器单元包括在所述写入操作期间，至少部分基于确定所述存储器单元是处于所述初始状态而通过所述第一组晶体管向所述存储器单元施加所述感测组件的输出电压，其中所述感测组件的所述输出电压对应于所述第一逻辑值；以及
至少部分基于通过所述第一组晶体管向所述存储器单元施加所述感测组件的所述输出电压，向所述存储器单元写入所述第一逻辑值。
15.根据权利要求8所述的方法，其进一步包括：
在第一翻转操作之后，设置与所述存储器单元相关联的指示符的值，其中所述确定至少部分是基于所述指示符的所述值。
16.根据权利要求8所述的方法，其进一步包括：
在翻转操作之后更新计数器的值，所述计数器的所述值对应于第一存储器地址，其中具有小于所述第一存储器地址的存储器地址的每个存储器单元是处于所述反转状态，且其中所述确定至少部分是基于所述计数器的所述值。
17.一种存储器操作的方法，其包括：
向存储器单元写入第一逻辑值；
向所述存储器单元写入所述第一逻辑值之后，在所述存储器单元处执行翻转操作，其中所述存储器单元在所述翻转操作之后存储第二逻辑值；
在所述翻转操作之后，由与所述存储器单元电子连通的感测组件在存储有所述第二逻辑值的所述存储器单元上执行感测操作，
至少基于在所述存储器单元上执行所述感测操作而通过所述感测组件输出输出电压；以及
在所述翻转操作之后，从所述感测组件读取所述输出电压，其中所述输出电压对应于所述第一逻辑值。
18.根据权利要求17所述的方法，其进一步包括：
在执行所述翻转操作之后，接收向存储有所述第二逻辑值的所述存储器单元写入所述第一逻辑值的请求；以及
至少部分基于接收所述请求以及执行所述翻转操作，向所述存储器单元写入所述第二逻辑值。
19.根据权利要求18所述的方法，其进一步包括：
在所述翻转操作之后更新指示符的值，所述指示符的所述值指示所述存储器单元所存储的所述第二逻辑值是反转逻辑值，其中所述读取和写入至少部分是基于所述指示符的值而执行。
CN202010208447.3A 2016-06-21 2017-06-01 阵列数据位反转 Active CN111383680B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15/188,890 US9715919B1 (en) 2016-06-21 2016-06-21 Array data bit inversion
US15/188,890 2016-06-21
PCT/US2017/035452 WO2017222775A1 (en) 2016-06-21 2017-06-01 Array data bit inversion
CN201780038714.3A CN109416921B (zh) 2016-06-21 2017-06-01 阵列数据位反转

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201780038714.3A Division CN109416921B (zh) 2016-06-21 2017-06-01 阵列数据位反转

Publications (2)

Publication Number Publication Date
CN111383680A CN111383680A (zh) 2020-07-07
CN111383680B true CN111383680B (zh) 2022-04-12

Family

ID=59350206

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201780038714.3A Active CN109416921B (zh) 2016-06-21 2017-06-01 阵列数据位反转
CN202010208447.3A Active CN111383680B (zh) 2016-06-21 2017-06-01 阵列数据位反转

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201780038714.3A Active CN109416921B (zh) 2016-06-21 2017-06-01 阵列数据位反转

Country Status (8)

Country Link
US (6) US9715919B1 (zh)
EP (1) EP3472837A4 (zh)
JP (2) JP6705117B2 (zh)
KR (2) KR102297894B1 (zh)
CN (2) CN109416921B (zh)
SG (2) SG11201811063QA (zh)
TW (2) TWI675370B (zh)
WO (1) WO2017222775A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9697913B1 (en) * 2016-06-10 2017-07-04 Micron Technology, Inc. Ferroelectric memory cell recovery
US10403389B2 (en) 2016-06-16 2019-09-03 Micron Technology, Inc. Array plate short repair
US9941021B2 (en) 2016-06-16 2018-04-10 Micron Technology, Inc. Plate defect mitigation techniques
US10418084B2 (en) * 2017-02-07 2019-09-17 Micron Technology, Inc. Pre-writing memory cells of an array
US10290341B2 (en) * 2017-02-24 2019-05-14 Micron Technology, Inc. Self-reference for ferroelectric memory
US10446502B2 (en) 2017-08-30 2019-10-15 Micron, Technology, Inc. Apparatuses and methods for shielded memory architecture
KR20190053646A (ko) * 2017-11-10 2019-05-20 에스케이하이닉스 주식회사 메모리 콘트롤러, 이를 포함하는 반도체 메모리 시스템 및 그 구동 방법
US10667621B2 (en) 2018-04-19 2020-06-02 Micron Technology, Inc. Multi-stage memory sensing
US10867653B2 (en) 2018-04-20 2020-12-15 Micron Technology, Inc. Access schemes for protecting stored data in a memory device
US10636469B2 (en) * 2018-05-09 2020-04-28 Micron Technology, Inc. Cell voltage accumulation discharge
US10622050B2 (en) 2018-05-09 2020-04-14 Micron Technology, Inc. Ferroelectric memory plate power reduction
US10573372B2 (en) * 2018-05-31 2020-02-25 Micron Technology, Inc. Sensing operations in memory by comparing inputs in a sense amplifier
US10431281B1 (en) * 2018-08-17 2019-10-01 Micron Technology, Inc. Access schemes for section-based data protection in a memory device
US10802909B2 (en) * 2018-08-17 2020-10-13 Micron Technology, Inc. Enhanced bit flipping scheme
US10991411B2 (en) 2018-08-17 2021-04-27 Micron Technology, Inc. Method and apparatuses for performing a voltage adjustment operation on a section of memory cells based on a quantity of access operations
KR102643532B1 (ko) * 2018-08-28 2024-03-06 에스케이하이닉스 주식회사 비트라인 센스앰프 회로
US10916324B2 (en) 2018-09-11 2021-02-09 Micron Technology, Inc. Data state synchronization involving memory cells having an inverted data state written thereto
US10699783B1 (en) * 2018-12-26 2020-06-30 Micron Technology Sensing techniques using a moving reference
US10896714B1 (en) * 2019-07-17 2021-01-19 Micron Technology, Inc. Ferroelectric memory cell with access line disturbance mitigation
US10998080B2 (en) * 2019-09-24 2021-05-04 Micron Technology, Inc. Imprint recovery for memory cells
US11244739B2 (en) * 2019-12-23 2022-02-08 Micron Technology, Inc. Counter-based read in memory device
TWI766462B (zh) 2019-12-23 2022-06-01 美商美光科技公司 在記憶體裝置中基於計數器之讀取
US11170837B1 (en) * 2020-04-28 2021-11-09 Micron Technology Identifying high impedance faults in a memory device
US11152049B1 (en) * 2020-06-08 2021-10-19 Micron Technology, Inc. Differential sensing for a memory device
US11521979B2 (en) * 2020-12-04 2022-12-06 Micron Technology, Inc. Power gating in a memory device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978252A (en) * 1997-06-23 1999-11-02 Nec Corporation Ferroelectric memory device having fatigue averaging
US6590798B1 (en) * 2002-05-08 2003-07-08 Texas Instruments Incorporated Apparatus and methods for imprint reduction for ferroelectric memory cell

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5525528A (en) * 1994-02-23 1996-06-11 Ramtron International Corporation Ferroelectric capacitor renewal method
US5905672A (en) * 1997-03-27 1999-05-18 Micron Technology, Inc. Ferroelectric memory using ferroelectric reference cells
JPH1011977A (ja) 1996-06-26 1998-01-16 Hitachi Ltd 半導体記憶装置
JP3727451B2 (ja) 1997-10-27 2005-12-14 ローム株式会社 半導体記憶装置および半導体記憶装置のアクセス方法
JP3720983B2 (ja) 1998-06-23 2005-11-30 株式会社東芝 強誘電体メモリ
DE19844101A1 (de) * 1998-09-25 2000-03-30 Siemens Ag Schaltungsanordnung zur Generierung einer Referenzspannung für das Auslesen eines ferroelektrischen Speichers
JP4350222B2 (ja) 1999-08-26 2009-10-21 Ｏｋｉセミコンダクタ株式会社 強誘電体メモリ装置の動作方法
US6246603B1 (en) * 2000-06-30 2001-06-12 Stmicroelectronics, Inc. Circuit and method for substantially preventing imprint effects in a ferroelectric memory device
US6522570B1 (en) * 2001-12-13 2003-02-18 Micron Technology, Inc. System and method for inhibiting imprinting of capacitor structures of a memory
JP2003255830A (ja) * 2002-03-05 2003-09-10 Rohm Co Ltd 暗号・復号化装置および暗号・復号化方法
NO320017B1 (no) * 2003-03-26 2005-10-10 Thin Film Electronics Asa Deteksjonsforsterkersystemer og matriseadresserbar minneinnretning med ±n av disse
US6830938B1 (en) * 2003-06-24 2004-12-14 Texas Instruments Incorporated Method for improving retention reliability of ferroelectric RAM
DE10329369B4 (de) * 2003-06-30 2010-01-28 Qimonda Ag Schaltung und Verfahren zum Auffrischen von Speicherzellen eines dynamischen Speichers
US7661132B2 (en) * 2003-09-26 2010-02-09 Nippon Telegraph And Telephone Corporation Tag privacy protection method, tag device, backend apparatus, updater, update solicitor and record medium carrying such programs in storage
US6950328B2 (en) * 2003-12-11 2005-09-27 Infineon Technologies Ag Imprint suppression circuit scheme
JP4064951B2 (ja) 2004-07-28 2008-03-19 株式会社東芝 強誘電体半導体記憶装置
JP2006085812A (ja) 2004-09-15 2006-03-30 Seiko Epson Corp 強誘電体記憶装置のデータ読み出し／再書き込み回路、強誘電体記憶装置、電子機器
KR100631923B1 (ko) * 2004-10-12 2006-10-04 삼성전자주식회사 반도체 메모리에서의 레퍼런스전압 공급장치 및 그의구동방법
JP4912718B2 (ja) * 2006-03-30 2012-04-11 富士通セミコンダクター株式会社 ダイナミック型半導体メモリ
JP2008071440A (ja) * 2006-09-14 2008-03-27 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置及びその制御方法
JP4491000B2 (ja) * 2007-08-17 2010-06-30 株式会社東芝 メモリシステム
US8495438B2 (en) 2007-12-28 2013-07-23 Texas Instruments Incorporated Technique for memory imprint reliability improvement
US9330753B2 (en) * 2010-11-29 2016-05-03 Seagate Technology Llc Memory sanitation using bit-inverted data
KR20130048394A (ko) * 2011-11-02 2013-05-10 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
KR101926606B1 (ko) * 2012-02-06 2019-03-07 삼성전자 주식회사 이미지 센서 및 이를 이용한 이미지 처리 장치
US9269436B2 (en) * 2013-03-12 2016-02-23 Intel Corporation Techniques for determining victim row addresses in a volatile memory
US9007866B2 (en) * 2013-04-23 2015-04-14 Tessera Inc. Retention optimized memory device using predictive data inversion
US9558803B2 (en) * 2014-08-04 2017-01-31 Micron Technology, Inc. Fixed voltage sensing in a memory device
US9552864B1 (en) * 2016-03-11 2017-01-24 Micron Technology, Inc. Offset compensation for ferroelectric memory cell sensing
US9721638B1 (en) * 2016-05-10 2017-08-01 Micron Technology, Inc. Boosting a digit line voltage for a write operation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978252A (en) * 1997-06-23 1999-11-02 Nec Corporation Ferroelectric memory device having fatigue averaging
US6590798B1 (en) * 2002-05-08 2003-07-08 Texas Instruments Incorporated Apparatus and methods for imprint reduction for ferroelectric memory cell

Also Published As

Publication number Publication date
US20200388316A1 (en) 2020-12-10
US11636890B2 (en) 2023-04-25
SG10202002046PA (en) 2020-04-29
KR20190019196A (ko) 2019-02-26
US20170365318A1 (en) 2017-12-21
JP6802401B2 (ja) 2020-12-16
TW201812758A (zh) 2018-04-01
US10043566B2 (en) 2018-08-07
CN109416921B (zh) 2020-04-14
TWI636457B (zh) 2018-09-21
US20180350420A1 (en) 2018-12-06
SG11201811063QA (en) 2019-01-30
JP2019525374A (ja) 2019-09-05
US10748596B2 (en) 2020-08-18
KR20200006187A (ko) 2020-01-17
CN111383680A (zh) 2020-07-07
WO2017222775A1 (en) 2017-12-28
US20200043541A1 (en) 2020-02-06
KR102067365B1 (ko) 2020-01-16
JP2020091935A (ja) 2020-06-11
KR102297894B1 (ko) 2021-09-06
US9715919B1 (en) 2017-07-25
CN109416921A (zh) 2019-03-01
US11062753B2 (en) 2021-07-13
JP6705117B2 (ja) 2020-06-03
US20210398582A1 (en) 2021-12-23
TWI675370B (zh) 2019-10-21
EP3472837A4 (en) 2020-02-26
US10431282B2 (en) 2019-10-01
EP3472837A1 (en) 2019-04-24
TW201842501A (zh) 2018-12-01

Similar Documents

Publication Publication Date Title
CN111383680B (zh) 阵列数据位反转
CN109313921B (zh) 存储器单元的印痕避免
CN109155142B (zh) 用于存储器单元的感测操作的功率降低
CN109074840B (zh) 铁电存储器单元感测
CN109074836B (zh) 从铁电存储器单元的电荷提取
TWI623935B (zh) 用於記憶體單元之接地參考架構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant