CN101430930B - 一种电阻转换存储单元及其方法 - Google Patents
一种电阻转换存储单元及其方法 Download PDFInfo
- Publication number
- CN101430930B CN101430930B CN2008102002699A CN200810200269A CN101430930B CN 101430930 B CN101430930 B CN 101430930B CN 2008102002699 A CN2008102002699 A CN 2008102002699A CN 200810200269 A CN200810200269 A CN 200810200269A CN 101430930 B CN101430930 B CN 101430930B
- Authority
- CN
- China
- Prior art keywords
- field effect
- threshold voltage
- effect transistor
- adjustable
- gating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims abstract description 60
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims abstract description 21
- 230000005669 field effect Effects 0.000 claims abstract description 78
- 230000001105 regulatory effect Effects 0.000 claims abstract description 14
- 230000008859 change Effects 0.000 claims abstract description 7
- 230000007704 transition Effects 0.000 claims description 45
- 238000003860 storage Methods 0.000 claims description 39
- 238000005516 engineering process Methods 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 6
- 230000002441 reversible effect Effects 0.000 claims description 4
- 230000009471 action Effects 0.000 claims description 3
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 125000004429 atom Chemical group 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000002860 competitive effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000005516 deep trap Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种电阻转换存储单元及其方法，其结构包括：阈值电压可调的场效应晶体管及其阈值电压调节电路；以及至少一个与上述每个场效应晶体管对应连接的电阻转换存储单元。在存储器写、擦编程需要大电流时，通过晶体管体端电压的调整将晶体管的阈值电压调低，从而获得较大的输出电流；而在读操作或者存储器待机时，则不调整阈值电压或将晶体管的阈值电压调高，此外待机时还可获得较低的漏电流，提升存储器在待机时的稳定性，避免串扰。通过阈值电压的降低，在RESET和SET编程时调低阈值电压；采用该发明选通相变存储器，可以减小场效应晶体管的长度，即提升了场效应晶体管选通相变存储器芯片的密度。
Description
技术领域
本发明涉及半导体集成电路的技术领域，具体地说是涉及一种采用阈值电压可调的场效应晶体管选通电阻转换存储单元及其方法。
背景技术
随着对高性能非易失性半导体存储器需求的膨胀，无论是相变存储器还是电阻随机存储器这些基于电阻转换原理的存储器都受到了广泛的关注，被半导体业界认为是下一代非易失性存储器的有力的候选者。在电阻转换存储器中，存储单元需要用电信号进行编程以得到不同的电阻态，并以各状态之间电阻的差异实现数据的存储。目前，在存储器芯片中，存储单元的选通可采用场效应晶体管(MOSFET)、双极型晶体管、或者肖脱基二极管这些逻辑器件来实现，而场效应晶体管是目前最常用的实现方法之一。采用场效应晶体管作为逻辑器件的优点在于与目前的CMOS工艺基本兼容，无需花费巨大的人力物力财力开发新工艺，但是，其缺点同样明显，主要表现在MOSFET相对较大的尺寸。而在相变存储器(包括其他原理的电阻转换存储器)中，存储器的密度主要取决于选通晶体管的大小，而较大的晶体管的尺寸显然就使得基于MOSFET的存储器件在密度上处于劣势，使其与基于二极管的存储芯片相比不具备竞争力。另外，在电阻转换存储器中，例如相变存储器，SET和RESET(写和擦)所用的电脉冲强度远超读取时候的电脉冲信号，因此，SET和RESET过程所用的电脉冲强度限定了应采用晶体管所要达到的输出电流强度，也进一步限定了MOSFET的长度。也就说，SET和RESET过程所需的电信号强度决定了晶体管的尺寸(主要是长度，因为宽度一般由所采用的CMOS技术节点决定)。
为了解决上述场效应晶体管选通的相变存储器密度不高的问题，使相变存储器在高密度的半导体存储器的竞争中占据优势，各大公司开始开发基于双极型晶体管的相变存储器，这种结构能使相变存储器的密度在利用同样的技术节点的基础上有成倍的提升，从而具有在高密度上更强的竞争力。但是，为了开发相关工艺而付出的代价也是惊人的。
与此同时，有一种可调节阈值电压的MOSFET，其工作原理是：在MOSFET开启时，在MOSFET的体端施加偏压，可使MOSFET的阈值电压降低到0V左右(比如0.1V)，阈值电压的大幅度下降使MOSFET的输出电流信号大幅增强；而在MOSFET关闭时，MOSFET的体端不施加正向电压或者施加反向偏压，从而使MOSFET具有较高的阈值电压，以此，保证MOSFET具有较低的漏电流，从而提升MOSFET的关闭特性。这种可调节阈值电压的MOSFET可使集成电路的输入电压大幅下降，降低了电路的功耗。MOSFET的电信号的强度可以通过MOSFET的长度来进行调整，这种可调节阈值电压的MOSFET同样也让我们看到：要获得同样强度的电信号，采用较短的MOSFET长度即可达到。如此，通过可调阈值电压MOSFET技术，也就大大降低了MOSFET的尺寸，也使可调阈值电压MOSFET在相变存储器的应用中更有竞争力。此外，可调阈值电压MOSFET技术与传统CMOS技术基本兼容，节省了高额的新技术研发费用，采用该种可调阈值电压MOSFET技术的相变存储器在嵌入式相变存储器中具有竞争力。
虽然，以上用相变存储器作为例子说明了可调阈值电压MOSFET技术在相变存储器中的应用前景，但是，在此，要理解其他原理的电阻转换存储器与相变存储器一样，也是如此。
本发明提出一种采用阈值电压可调的MOSFET选通的电阻转换存储器，预计在嵌入式的电阻转换存储器中具有较大的应用价值。
发明内容
本发明的目的是提供了一种采用阈值电压可调的场效应晶体管选通电阻转换存储单元及其方法，以解决传统场效应晶体管选通的相变存储器等电阻转换存储器密度不高的问题。
为实现上述目的，本发明公开了一种采用阈值电压可调的场效应晶体管选通电阻转换存储单元，包括：阈值电压可调的场效应晶体管及其阈值电压调节电路；以及至少一个与上述每个场效应晶体管对应连接的电阻转换存储单元。
上述存储单元的方法如下，根据操作需要，MOSFET(场效应晶体管)的阈值电压可调：在需要大电流(大电压)的写、擦操作中，通过可调阈值电压MOSFET的体端偏压的调整获得较低的阈值电压值，从而获得较大的电信号输出；而在只需小电流(小电压)的读操作以及存储器待机时，在体端施加反向偏压或者不施加任何电偏压信号，从而使MOSFET的阈值电压处于较高状态，从而获得较低的漏电流，使MOSFET具有较好的关闭特性，有利于存储器操作的稳定性(避免读取、待机时信号干扰以及存储状态抖动)。采用了可调阈值电压MOSFET的电阻转换存储器，其输入电压可大幅下降，有助于降低功耗。
采用了阈值电压可调的MOSFET的电阻转换存储结构中，因为单位长度MOSFET的输出电流能力大幅增强，故，获得同样电流(电压)值只需要较短的MOSFET就能够实现，也就是说要使采用较短长度的MOSFET就能够实现电阻转换存储器中的SET和RESET操作。而MOSFET长度的缩小显然就缩小了其面积，也就提升了MOSFET的密度。在晶体管选通的相变存储器中，存储器密度主要取决于MOSFET的密度，因此，采用该方法能够有效提升
MOSFET选通的相变存储器的密度。在此，应该理解该发明适用于所有的电阻转换存储器，而非只局限于相变存储器。
采用了可调阈值电压MOSFET作为电阻转换存储器的选通器件，还可以降低存储芯片的输入电压(Vdd)，如此，便降低了存储芯片的功耗。
采用了可调阈值电压MOSFET作为电阻转换存储器的选通器件，还可以提升同样尺寸下MOSFET的输出电流大小，满足存储器件对大信号的需求；还可以降低MOSFET的漏电流。
在制造逻辑MOSFET过程中，增加深度离子注入工艺，从而得到公共深掺杂井，并通过通孔引出，作为多个MOSFET单元的体端。在NMOS中，深度注入的是n型的原子，形成深n型井；而在PMOS中，深度注入的是p型的原子，形成深p型井；通过注入原子的种类和浓度，可以控制MOSFET的阈值电压可调性。另外，可调阈值电压MOSFET选通的电阻转换存储器的制造还可以通过SOI技术来实现。
由于在电阻转换存储器写、擦过程中相比于传统的MOSFET选通的器件只需要较小的电信号，所以，可以大幅缩小写、擦驱动电路中采用的晶体管的长度，进而缩小了驱动电路的尺寸，在嵌入式电阻转换存储器中具有应用价值(在嵌入式存储器中很大一部分芯片面积是驱动电路)。
对阈值电压可调的场效应晶体管进行阈值电压调节的电路，能控制端口的电平变化，将场效应晶体管置于高阈值电压、或者低阈值电压状态；电路还包括对多个共享同一体端的场效应晶体管的字线电平进行调节的电路，根据晶体管置于高阀值电压、或者低阀值电压状态，调节字线电平，使晶体管完全打开、完全关断或者处于电阻区。
多种切换电路中的一种，由以下几个部分组成：
a)逻辑判断电路，输出Dickson电荷泵所需的时钟信号；
b)Dickson电荷泵，用于产生负的逻辑电平；
c)输出缓冲器，用于提供大电流；
切换电路由存储芯片控制端口控制。控制端口的电平决定逻辑判断电路的输出时钟频率，该时钟频率又决定Dickson电荷泵输出的逻辑电平，此逻辑电平最终通过输出缓冲器决定阱电位。
本发明的积极效果在于：建构简单，用较低的成本提升了储器芯片的密度，且与目前的CMOS工艺完全兼容，不需要额外开发新的技术；此外还缩小了驱动电路的面积，为嵌入式存储器的应用节省了大量驱动电路面积。
附图说明
图1为阈值电压可调的场效应晶体管选通电阻转换存储单元的等效电路图；
图2A-F为本发明的制造工艺流程图；
图3为一种对阈值电压可调的场效应晶体管进行阈值电压调节的电路；
图4为一种对字线电平进行调节的电路，包括译码器201，负电平发生器202；
图5为调节电路的时序；
图6为负电平发生器202的一种可能结构。
具体实施方式
以下结合附图及实施例对本发明作进一步描述。
一种采用阈值电压可调的场效应晶体管选通电阻转换存储单元，其包括：阈值电压可调的场效应晶体管及其阈值电压调节电路；以及至少一个与上述每个场效应晶体管对应连接的电阻转换存储单元。多个场效应晶体管共用一个体端。
所述的阈值电压可调的场效应晶体管具有四端信号口，包括栅端、源端、漏端和体端；其利用深度离子注入，晶体管沟道下方制造体端；对NMOS注入的原子种类为n型原子，而对PMOS注入的原子种类为p型原子。
该采用阈值电压可调的场效应晶体管选通电阻转换存储单元在存储器编程过程中需要较大电信号(电流或者电压)时，如存储器写、擦编程时，通过场效应晶体管体端电偏压的调整降低场效应晶体管的阈值电压，使其处于较低的阈值电压的状态，从而获得较大的电流输出。
在存储器待机或需要较小电信号时(比如读取操作)，可不施加场效应晶体管体端电偏压，从而使场效应晶体管处于较高的阈值电压状态；也可通过施加场效应晶体管体端电压信号提升场效应晶体管的阈值电压，从而使场效应晶体管处于较高的阈值电压状态，以降低场效应晶体管的漏电流，从而使存储器性能稳定，待机时存储状态不被干扰。
电阻转换存储单元在电信号的作用下，能实现器件中存储材料电阻的可逆转变。
所述的电阻转换存储器，包括相变存储器和电阻随机存储器，也包括其他原理所致的电阻转换的存储器。包括多级存储器，或者双级存储器(即状态“0”和“1”之间的转换)。
每个可变阈值电压的场效应晶体管可选通一个或者同时选通数个电阻转换存储单元。
通过晶体管体端电偏压的调整降低场效应晶体管的阈值电压，可提升单位面积晶体管的
输出电流强度，获得实现存储器可靠编程而需要的电流值则可采用较短尺寸的场效应晶体管。
通过此方法，获得同样电流值所需晶体管的长度比常规的场效应晶体管长度缩短20％以上。其目的是减小获得同样电流值所需场效应晶体管的面积；提升单位面积圆晶上场效应晶体管的数量；提升场效应晶体管的输出电流的密度。
阈值电压可调的场效应晶体管的实现方法，是利用深度离子注入，晶体管沟道下方制造体端(active well)。也可以采用SOI技术实现。
在场效应晶体管体端施加偏压后，共享一个体端的多个场效应晶体管的阈值电压都被改变，选通操作时，需要通过外围电平的调节来进一步选通需要被操作的晶体管。
由于采用了阈值电压可调的场效应晶体管选通电阻转换存储器，所以，原本需要大电信号进行编程的编程操作现在只需较小的信号就能完成，制造写、擦操作驱动模块可采用长度较短的晶体管，如此便可缩小上述驱动电路的尺寸。另外，读操作的驱动电路所采用的晶体管长度相对较长。
阈值电压可调的场效应晶体管进行阈值电压调节的电路，其能够控制端口的电平变化，将场效应晶体管置于高阈值电压、或者低阈值电压状态；电路还包括对多个共享同一体端的场效应晶体管的字线电平进行调节的电路，根据晶体管置于高阀值电压、或者低阀值电压状态，调节字线电平，使晶体管完全打开、完全关断或者处于电阻区。
图1所示为阈值电压可调的场效应晶体管选通电阻转换存储单元的等效电路图，通过体端偏压VB的控制，调节MOSFET的输出电流强度，满足电阻转换存储器的SET、RESET、读和待机各个状态的不同需求。在此，以电阻转换存储器的一种——相变存储器作为例子说明该方面在提升存储芯片密度上的优越性：
(1)相变存储器中，SET和RESET相比于读取需要较大的电信号，采用图1所示的方法，在SET和RESET时，调节MOSFET的阈值电压，增加MOSFET输出电流密度，如此，便可以大幅降低MOSFET的尺寸；而随着阈值电压的降低，MOSFET的漏电流大幅上升，所以，在相变存储器状态读取或者待机的时候，MOSFET的阈值电压就恢复到高值状态，使MOSFET的漏电流处于一个较低的值。MOSFET尺寸的降低也就大幅提升了相变存储器的存储密度，在嵌入式相变存储器中具有应用价值。
(2)相变存储器阵列的驱动电路的尺寸也与编程所需提供的电信号强度相关，而随着SET和RESET时编程电流的降低，驱动电路的面积可大幅下降，也节省了驱动电路的面积，提升了相变存储器的密度。
制造阈值电压可调的MOSFET方法也有多种，下面以离子注入法和相变存储器为例，说
明一实施例的制造方法。首先，在基底11上采用深度离子注入法注入N原子，形成n型掺杂层12，如图2A所示。继续制造NMOS管和通孔，形成如图2B所示的结构，其中13为p型沟道，14为源漏区，16为绝缘层，17为电极，18和20为金属通孔，19为介质材料。继续制造各金属层和金属通孔，如图2C和2D所示，并在图2D中，最终形成了存储单元加热电极30。21-25以及27，29为各电极，而26，28和31为金属通孔。在加热电极30上方制造相变材料33和电极层34、金属通孔35，通过引线之后形成如图2F所示的存储器结构示意图，32为绝缘层，36和37分别为金属通孔和金属字线。与常规的MOSFET驱动的相变存储器阵列不同之处在于，此结构中具有深n型阱12，用于对MOSFET进行阈值电压的调整，采用阈值电压的MOSFET，可大幅缩小MOSFET的尺寸，提升相变存储器的密度。
图3为一种对阈值电压可调的场效应晶体管进行阈值电压调节的电路。由控制端控制开关元件S0，S1，S2...Sn，进而控制回路中串联电阻的大小，最终决定V1＝Vdd*R/(nr+R)。运算放大器(oamp)起到源级跟随的作用，使输出阻抗不影响到输出电平。输出电平VOUT＝V1＝Vdd*R/(nr+R)，连接到n型深阱，最终决定深阱的电平。由此，实现了通过外部的逻辑控制端口对n型深阱的电压进行调节的目的，即实现了对阈值电压可调的场效应晶体管进行阈值电压调节。
图4为一种对字线电平进行调节的电路，包括译码器201，负电平发生器202。当阵列中的选通晶体管处于高阀值状态的时候，对于未选中的字线，应保持接地电平以使选通晶体管保持关断，而对于选中的字线，应使其电平上升到Vdd。假设WL1选中，其余字线没有被选中。此时，译码器控制开关S0a、Sob、S0c、S1a、S1b、S1c。。。Sna、Snb、Snc。使S0c、S1b、Snc闭合，其余开关打开。这样WL1的电平为Vdd，其余字线的电平为接地电平。当阵列中的选通晶体管处于低阀值状态的时候，对于未选中的字线，应使其电平低于接地电平以确保选通晶体管彻底关断，而对于选中的字线，应使其电平上升到Vdd。假设WL1选中，其余字线没有被选中。此时，译码器控制开关S0a、S0b、S0c、S1a、S1b、S1c...Sna、Snb、Snc。使S0b、S1a、Snb闭合，其余开关打开。这样WL1的电平为Vdd，其余字线的电平为低于接地电平的负电平。图5为调节电路的时序。
图6为负电平发生器202的一种可能结构。利用电容两端电压差不会跳变的特性，当电路保持充放电状态时，电容两端电压差保持恒定。当时钟信号为高电平时，功率开关管S1、S2同时导通，S3、S4同时关断，UIN对电容CFLY进行充电，UCAP+＝UIN，UCAP-＝0；当时钟信号为低电平时，S1、S2关断，S3、S4同时导通，CFLY上存储的电荷通过S3、S4传送到COUT上。由于COUT高电位端接地，故输出端UOUT＝-UIN。
综上所述，本发明提供了一种阈值电压可调的MOSFET选通电阻转换存储器的方法，尽管仅详细描述了某些优选实施例，但是对于本领域的技术人员显见，在不偏离由所附权利要求界定的本发明的范围的情形下，可以进行某些改良和变化。
Claims (6)
1.采用阈值电压可调的场效应晶体管选通电阻转换存储单元，其特征在于包括：
阈值电压可调的场效应晶体管及其阈值电压调节电路；
至少一个与上述每个场效应晶体管对应连接的相变存储单元；
所述的阈值电压可调的场效应晶体管具有四端信号口，包括栅端、源端、漏端和体端，通过体端偏压的改变进行阈值电压的调节；
多个所述场效应晶体管共用一个体端，所述的场效应晶体管的体端，是利用深度离子注入，在晶体管沟道下方制造；对NMOS注入的原子种类为n型原子，而对PMOS注入的原子种类为p型原子；
在电信号的作用下，其电阻值可在高、低电阻值之间可逆转变。
2.如权利要求1所述的采用阈值电压可调的场效应晶体管选通电阻转换存储单元，其特征在于：所述的场效应晶体管的体端采用SOI技术实现。
3.采用阈值电压可调的场效应晶体管选通电阻转换存储单元的方法，其特征在于：
采用可变阈值电压的场效应晶体管选通相变存储单元；
在存储器编程过程中需要较大电信号时，通过场效应晶体管体端电偏压的调整降低场效应晶体管的阈值电压，使其处于较低的阈值电压的状态，从而获得较大的电流输出；
在存储器需要较小电信号时，可不施加场效应晶体管体端电偏压，从而使场效应晶体管处于较高的阈值电压状态；也可通过施加场效应晶体管体端电压信号提升场效应晶体管的阈值电压，从而使场效应晶体管处于较高的阈值电压状态，以降低场效应晶体管的漏电流；
采用较短长度的晶体管作为写、擦操作驱动模块，以提升场效应晶体管的密度从而提升存储单元的密度。
4.按权利要求3所述的采用阈值电压可调的场效应晶体管选通电阻转换存储单元的方法，其特征在于：每个可变阈值电压的场效应晶体管可选通一个或者同时选通数个电阻转换存储单元。
5.按权利要求3所述的采用阈值电压可调的场效应晶体管选通电阻转换存储单元的方法，其特征在于：读操作的驱动电路所采用的场效应晶体管长度相对较长。
6.按权利要求3所述的采用阈值电压可调的场效应晶体管选通电阻转换存储单元的方法，其特征在于：采用阈值电压调节电路对场效应晶体管的阈值进行控制；所述阈值电压调节电路控制其输出端口的电平变化，将场效应晶体管置于高阈值电压、或者低阈值电压状态；电路还包括对多个共享同一体端的场效应晶体管的字线电平进行调节的电路，根据晶体管置于高阀值电压、或者低阀值电压状态，调节字线电平，使晶体管完全打开、完全关断或者处于电阻区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102002699A CN101430930B (zh) | 2008-09-23 | 2008-09-23 | 一种电阻转换存储单元及其方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102002699A CN101430930B (zh) | 2008-09-23 | 2008-09-23 | 一种电阻转换存储单元及其方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101430930A CN101430930A (zh) | 2009-05-13 |
| CN101430930B true CN101430930B (zh) | 2012-06-27 |
Family
ID=40646252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008102002699A Expired - Fee Related CN101430930B (zh) | 2008-09-23 | 2008-09-23 | 一种电阻转换存储单元及其方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101430930B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9160312B2 (en) * | 2012-02-09 | 2015-10-13 | Dust Networks, Inc. | Low leakage circuits, devices, and techniques |
| CN104658600B (zh) * | 2013-11-22 | 2019-03-15 | 旺宏电子股份有限公司 | 存储器架构与其操作方法 |
| CN104636548B (zh) * | 2015-01-30 | 2018-05-08 | 西安紫光国芯半导体有限公司 | 一种rram存储单元中可变电阻仿真建模电路 |
| KR20190008051A (ko) * | 2017-07-14 | 2019-01-23 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 동작 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1580762A2 (en) * | 2004-03-24 | 2005-09-28 | Rohm And Haas Company | Memory cell having an electric field programmable storage element, and method of operating same |
| CN101075619A (zh) * | 2005-09-13 | 2007-11-21 | 株式会社瑞萨科技 | 半导体器件 |
| CN101217163A (zh) * | 2008-01-04 | 2008-07-09 | 东南大学 | 高压p型金属氧化物半导体管及其制备方法 |
-
2008
- 2008-09-23 CN CN2008102002699A patent/CN101430930B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1580762A2 (en) * | 2004-03-24 | 2005-09-28 | Rohm And Haas Company | Memory cell having an electric field programmable storage element, and method of operating same |
| CN101075619A (zh) * | 2005-09-13 | 2007-11-21 | 株式会社瑞萨科技 | 半导体器件 |
| CN101217163A (zh) * | 2008-01-04 | 2008-07-09 | 东南大学 | 高压p型金属氧化物半导体管及其制备方法 |
Non-Patent Citations (2)
| Title |
|---|
| 夸克（Quirk,M.)等.半导体制造技术.《半导体制造技术》.电子工业出版社,2004,第466页. * |
| 甘学温.数字CMOS VLSI分析与设计基础.《数字CMOS VLSI分析与设计基础》.北京大学出版社,2002,7-10. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101430930A (zh) | 2009-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5140182A (en) | Plural stage voltage booster circuit with efficient electric charge transfer between successive stages | |
| CN101393773B (zh) | 非易失性存储器的热载流子注入编程的方法和结构 | |
| US7688629B2 (en) | Flash memory including reduced swing amplifiers | |
| US20020080651A1 (en) | Level shifter for converting a voltage level and a semiconductor memory device having the level shifter | |
| JP6980130B2 (ja) | メモリセルの感知 | |
| JP5059437B2 (ja) | 不揮発性半導体記憶装置 | |
| US20070183191A1 (en) | Stacked capacitor memory | |
| US11347401B2 (en) | Memory device including mixed non-volatile memory cell types | |
| CN101889312A (zh) | 存储装置及信息再记录方法 | |
| CN101430930B (zh) | 一种电阻转换存储单元及其方法 | |
| US7499336B2 (en) | Method of programming a nonvolatile memory cell and related memory array | |
| TWI716137B (zh) | 使用在非揮發性快閃記憶體裝置中之改良式電荷泵 | |
| CN101640205A (zh) | 一种闪存 | |
| CN101034589A (zh) | 在非易失性存储元件中减少编程干扰的装置及其方法 | |
| CN107484434B (zh) | 非易失性sram存储器单元及非易失性半导体存储装置 | |
| US6621727B2 (en) | Three-transistor SRAM device | |
| CN114005477B (zh) | 一种高可靠共浮栅型Flash存内计算器件及阵列结构 | |
| CN102651233B (zh) | 复合存储器 | |
| CN101667582A (zh) | 一种浮栅为sonos结构的闪存 | |
| CN101826531B (zh) | 半导体存储器单元、驱动其的方法及半导体存储器 | |
| JP3502015B2 (ja) | 半導体記憶装置 | |
| CN100390901C (zh) | 铁电动态随机存储器单管单元阵列的编程方法 | |
| CN105336372B (zh) | Rom存储单元、存储阵列、存储器及读取方法 | |
| CN103345936B (zh) | 任意k值和8值dram的写入电路和读出电路 | |
| US20140167134A1 (en) | Self-aligned vertical nonvolatile semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120627 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |