CN101393773B - 非易失性存储器的热载流子注入编程的方法和结构 - Google Patents
非易失性存储器的热载流子注入编程的方法和结构 Download PDFInfo
- Publication number
- CN101393773B CN101393773B CN200810175677.3A CN200810175677A CN101393773B CN 101393773 B CN101393773 B CN 101393773B CN 200810175677 A CN200810175677 A CN 200810175677A CN 101393773 B CN101393773 B CN 101393773B
- Authority
- CN
- China
- Prior art keywords
- voltage
- drain electrode
- source electrode
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims description 39
- 238000002347 injection Methods 0.000 title claims description 11
- 239000007924 injection Substances 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 230000005669 field effect Effects 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract 4
- 150000004706 metal oxides Chemical class 0.000 claims abstract 4
- 238000003860 storage Methods 0.000 claims description 37
- 238000007667 floating Methods 0.000 claims description 14
- 230000015556 catabolic process Effects 0.000 claims description 12
- 230000005684 electric field Effects 0.000 claims description 6
- 239000002159 nanocrystal Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 4
- 238000003491 array Methods 0.000 claims 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 108091006146 Channels Proteins 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005457 optimization Methods 0.000 description 5
- 230000001413 cellular effect Effects 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000002045 lasting effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000011232 storage material Substances 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/02—Structural aspects of erasable programmable read-only memories
- G11C2216/10—Floating gate memory cells with a single polysilicon layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
本发明公开了一种非易失性存储器的热载流子注入编程的方法和结构。非易失性存储器单元中的金属氧化物半导体场效应晶体管(MOSFET)具有源极、漏极和在源极和漏极之间的沟道区域，它们都在具有与源极和漏极的导电类型相反的导电类型的衬底上形成。通过将漏电极连接到提供给所述非易失性存储器单元的主电压电源Vcc并向源极和衬底提供选定的电压，从而将从源极向漏极延伸的沟道区域的一部分反型，对MOSFET进行编程。沟道区域中的反型部分在到达漏极之前的夹断点终止。通过控制跨过源极和衬底之间的PN结的反向偏置，将反型区域的夹断点向源极拉回，从而提高MOSFET的编程效率。
Description
技术领域
本发明涉及一种采用高效热载流子注入(hot carrier injection，HCI)对非易失性存储器(NVM)单元编程的方法和结构。
背景技术
如图1所示，金属氧化物半导体场效应晶体管(MOSFET)10包括源极13和漏极14(分别连接到源电极13a和漏电极14a)，源极13和漏极14的每个都带有与衬底15的杂质类型相反的杂质类型。源极13和漏极14被衬底15中的沟道区域分开，该沟道区域在硅衬底15顶部上的电介质层12上形成的控制栅极11的下面。当施加到栅电极11a(其电连接到控制栅极11)上的电压超过MOSFET 10的阈值电压时，衬底15中的在源极13和漏极14之间的并且正好在MOSFET器件10的控制栅极11之下的电介质12下面的沟道区域，被转变成与源极13和漏极14相同的导电类型，以建立源极13和漏极14之间的电连接。非易失性存储器(NVM)单元通过将电荷放置在MOSFET 10的控制栅极11和沟道区域之间的存储材料12b中来存储信息。在图1中，电荷被示出为存储在电介质12的区域12b中，但应该理解，电荷可以存储在区域12b中的导电的浮置栅极上或者在电介质12中的纳米晶体中。因此，存储材料可以是导电材料例如高掺杂多晶硅、例如氮化物膜的电荷俘获电介质或者纳米晶体。通过将电荷放置在NVM单元中的存储材料12b中，MOSFET器件10的阈值电压可以被改变。通过在存储材料12b中放置不同数量的电荷以改变NVM单元的阈值电压水平，信息的不同数值由此可以存储在NVM单元中。所存储的信息的数值对应于所存储的电荷的数量，其可以通过确定单元中MOSFET器件10的阈值电压来依次确定。即使当NVM器件的电源被切断时，NVM单元中所存储的电荷也是非易失的。NVM单元中所存储的信息可以通过确定并读出NVM单元中的MOSFET 10的阈值电压来重新得到。
在NVM单元的存储材料12b中放置不同数量的电荷被称为“编程”或者“写”。相反地，为了擦除NVM单元，所存储的电荷必须从存储材料12b中去除。用于对NVM单元编程的方法基于三种机理：1.热载流子注入(HCI)；2.Fower-Nordheim(FN)隧穿；3.带间(band-to-band)隧穿(见IEEE标准1005-1998以及IEEE标准641-1987)。HCI和FN隧穿是用于NVM器件的最常用的两种编程机理。HCI是获得与NVM单元中的MOSFET 10相关的所期望的阈值电压漂移的最快的编程方法，但使用大的编程电流；而FN隧穿使用小的编程电流，但需要较长的编程时间以实现所期望的阈值电压漂移。
常规的HCI编程向NVM单元中的MOSFET 10的漏电极14a和控制栅电极11a施加较高的电压(大于Vcc—在正常操作期间施加到存储器的普通供应电压)，同时衬底15或者源电极13a被连接到接地。以此方式，反型区域17(也就是具有与源极13的导电类型相同的区域)在靠近源极13并向漏极14延伸但未到达漏极14的沟道区域中产生。如图1所示的耗尽区16在源极13、反型区域17的下面、在直接在栅电极11之下但在反型区域17终止的点19(被称为“夹断点(pinch-offpoint)”)之外的沟道区域中以及在漏极14下面形成。高的横向电场在夹断点19和漏极14之间的耗尽区16中建立。如图1示意性示出，沟道反型层17在源极13附近较宽而当其接近夹断点19时变窄。当电荷载流子通过夹断点19时，在漏极-耗尽区(也就是耗尽区16的在夹断点19和漏极14之间的部分)的强场中，它们被强烈地向漏极14加速。因此，电荷载流子在此方向上被分散从而到达Si/SiO2的界面(也就是硅衬底15和SiO2(电介质12)之间的界面)。由于由所施加的持续的控制栅极11电压和持续的漏极14电压偏置引起的衬底15表面电势的变化，SiO2(电介质12)能量势垒的形状连同沟道长度(也就是反型区域17的长度)一起变化。因此，在源电极13附近，氧化物场被强烈地向栅极11的方向偏置，但是几乎没有用于注入到存储材料12b中的可用的热载流子。当大量热载流子在夹断点19和漏极14之间的耗尽区附近产生时，在耗尽-漏极区域中(也就是在夹断点19和漏极14之间的区域中)的夹断点19附近，从氧化物12到衬底15只有很小的电场(被称为“氧化物场”)以收集热载流子。不到百万分之一的热载流子由氧化物场收集并由此流入存储材料12b中。由于来自源极13的载流子注入，在耗尽-漏极区域中产生的大量二次载流子流入漏极14并且部分二次载流子流入衬底15。因此编程效率很低。流经NVM单元中的MOSFET 10的漏极14的典型编程电流大约是每单元几百微安，并且只有一小部分电流流到电荷存储材料12b。
通常认为，所施加的漏极电压不能低于3.1V，这是使电子移动到氧化物场里面的氧化物势垒电压，以使用HCI方案(见Kinam Kim和Gitae Jeong，ISSCC Tech.Dig，pp.576-577，2005)对NVM器件中的MOSFET10编程。这种常规观念强加了条件，即漏极14电压必须高于3.2伏特并且漏电极14a必须被提供较高的电压电源通常在3.5伏特到6伏特之间。当MOSFET器件按比例缩小到较小的几何结构时，主电压电源(main voltage supply)Vcc相应地按比例减小。例如，对于纳米尺寸级别的技术节点，主电压电源低至1伏特。因此，在常规HCI编程方案中，电荷泵电路(charge pumping circuitry)需要向NVM单元的漏电极14a提供高于Vcc的电压。为了支持高电流负载同时在对NVM单元中的MOSFET 10编程期间保持持续的较高的漏极14电压偏置，电荷泵电路的设计变得非常有挑战性。为了对NVM单元的阵列并行编程，编程一致性也可以从由于高电流负载引起高电压电源回落(dropout)而被折衷。由于此编程电压偏置与主电压电源Vcc不兼容(也就是编程电压必须高于Vcc)，选择性位线切换还需要复杂的高电压解码器，该高电压解码器包括NVM阵列的位线中的高电压电平移位器。
发明内容
根据本发明，新的HCI编程方法被提供以改善编程效率，也就是，用源极13和漏极14之间较低的器件电流，向控制栅11以及存储材料12b中提供较高的注入比率，从而以小的编程电流实现MOSFET器件10的较高的阈值电压偏移。根据本发明，器件漏电极的最高的电流路径从电荷泵电路的高电压路径移动到主电压电源Vcc，该主电压电源Vcc具有更大的电流容量以及从外部电源只有较小的电压降。由于只有主电压电源Vcc施加到NVM单元的阵列的位线(连接到NVM单元的列的漏电极)，控制NVM阵列的普通逻辑电路可以被用于选择性位线切换。对于切换NVM阵列的位线并不需要在NVM单元中的MOSFET 10的现有技术编程中使用的带有高电平移位器的更加复杂的高电平解码器。这简化了NVM单元阵列中的位线设计。由于较小的编程电流和将电流负载转移到主电压电源Vcc，并行编程能够在比现有技术更多的NVM单元进行并且在一个编程周期中具有改善的编程一致性。因此，所公开的编程方法可以导致在非易失性存储器阵列器件中非常快速的并行编程操作。
为了更好的理解本发明并示出本发明可以如何实现，现在将参照以下的附图，附图示出了本发明的优选实施例。
附图说明
图1示出非易失性存储器(NVM)单元(N型或者P型)的常规热载流子注入(HCI)。夹断点19是热载流子能够向存储材料12b注入的唯一位置。
图2示出与所公开的用于N型NVM的HCI编程相关的结构的示意图。NVM单元中的N型MOSFET的漏电极24a被提供主电压电源Vcc。
图3(a)和3(b)示出与所提出的HCI编程相关的结构的示意图，分别用于(a)构建在P型衬底350中的N型单栅极NVM单元，P型衬底350带有N型阱栅电极363a；(b)构建在隔离的P型阱361中的NVM单元，隔离的P型阱361可以通过电极351被提供负电压。在两个示意图中，在编程期间，NVM单元中的N型MOSFET的漏电极340a均被提供主电压电源Vcc。
图4示出所提出的用于对NVM单元中的P型MOSFET40进行HCI编程的示意图。NVM单元中的P型MOSFET的漏电极44a被提供主电压电源Vcc。
图5示出所提出的用于对NVM单元中的P型单栅极MOSFET进行HCI编程的示意图，该NVM单元构建在P型衬底550中并且N型阱栅极563被连接到栅电极563a。NVM单元中P型MOSFET 500的漏电极540a被提供主电源电压(main supply voltage)Vcc。
图6(a)和6(b)示出了位线切换，(a)带有典型高电压电平移位器606，用于将高电压切换到NVM单元的阵列中的位线；(b)不带有高电压电平移位器，用于将高电压普通切换到NVM单元的阵列中位线。对于图6(a)中示出的高电压切换需要至少四个额外晶体管，其中包括两个高电压晶体管。
图7示出包括高电压移位器块702的高电压解码器电路块700，高电压移位器块702含有在常规HCI编程方案中使用的用于NOR型NVM单元阵列的如图6(a)所示的多个高电压电平移位器606。
图8示出不带有高电平移位器电路的简化的编程电路，其在本发明中使用常规逻辑解码器用于NOR型NVM单元阵列。
具体实施方式
本发明包括优化NVM单元的热载流子注入编程的方法和结构。本领域的技术人员将立即认识到，在此描述的本发明的实施例只是说明性的并不打算以任何方式限制。本发明的其它实施例将容易地向本领域的技术人员展示本发明所具有的优点。
在本发明的一个方面中，如图2所示的N型非易失性存储器(NVM)器件20包括P型衬底25中的N型源极23区域和漏极24区域。控制栅极21在衬底25之上但通过嵌入在薄电介质12中的薄电介质22a和22c以及存储材料22b将其与衬底25分开。通过施加正电压到控制栅极21，N型沟道区域在源极23和漏极24之间在衬底25的顶表面中形成。在HCI编程期间，NVM单元中的MOSFET 20的漏电极24以主电压电源Vcc正向偏置。N型NVM单元中的MOSFET 20的控制栅极被提供电压脉冲，该电压脉冲具有相对于施加到源极23的电压的正电压振幅并且在一个实施例中具有大约一微秒(1μs)的持续时间。该持续时间可以是包括小于一微秒(1μs)的任何其它合适的时间。施加到控制栅极21的此脉冲的正电压振幅大于NVM单元中MOSFET 20的阈值电压，从而足够开启(turn on)N型NVM单元。按照N型MOSFET操作的定义，漏极24上的电压高于源极23上的电压以使电子从源极区域23流向漏极区域24。为了编程最优化，所施加的源极电压偏置Vs必须比衬底电压偏置Vsub更正(more positive)，以产生对源极-衬底结23b的反向偏置。源极23和衬底25之间的反向电压偏置(Vs-Vsub)在振幅上被调整，从而以施加到栅电极21a的相同的所施加的栅极电压脉冲实现NVM单元中MOSFET 20的最大阈值电压偏移。在源极23和衬底25的电压偏置调整期间，对于小的编程电流，衬底25和漏极24之间的电压差(Vcc-Vsub)必须被限制在雪崩倍增结击穿电压以下。典型地，对于硅此击穿电压为6.72伏特，所以此电压差的上限为6.72伏特。
在本发明的另一个方面中，如图3(a)和(b)所示的N型逻辑NVM单元300a和300b，每个都包括带有作为控制栅极的电极363a的N型阱363和含有导电浮置栅极321的多晶硅部分321b和321a，其中分别由覆盖N型阱控制栅极363的电介质320的部分320b将多晶硅部分321b与控制栅极363隔离，以及由电介质320的部分320a将多晶硅部分321a与N型MOSFET的沟道隔离。N型逻辑NVM单元的漏电极340a和由此的漏极340以主电压电源Vcc偏置。N型单栅极NVM单元300a和300b的控制栅极363被提供电压脉冲，该电压脉冲的相对于源极电压的正电压振幅大于NVM单元300中MOSFET的阈值电压，从而开启NVM单元300中的N型MOSFET。在一个实施例中此电压脉冲的持续时间大约为一微秒(1μs)，但是在其它实施例中可以大于或者小于一微秒(1μs)。按照N型MOSFET操作的定义，漏极340的电压高于源极330的电压以使电子从源极330电极流向漏极340电极。为了编程最优化，所施加的源极330电压偏置Vs必须比衬底电压偏置Vsub更正，以产生跨过源极-衬底结330b的反向偏置。源极和衬底之间的反向偏置电压(Vs-Vsub)被调整，从而以所施加的相同的栅极电压脉冲(也就是通过施加一个栅极电压脉冲)实现NVM单元300a和300b中N型MOSFET的最大阈值电压偏移。在源极330和衬底350的电压偏置调整期间，对于小编程电流，衬底350和漏极340之间的电压差(Vcc-Vsub)必须限制在雪崩倍增结击穿电压以下。对于硅衬底此上限大约为6.72伏特。
在本发明的另一个方面中，如图4所示的P型MOSFET 40包括控制栅极41，其堆叠在N型半导体衬底45上的薄电介质层42a和42c之上，薄电介质层42a和42c带有嵌入的电荷存储材料42b，其中所述N型半导体衬底45带有形成源极43和漏极44的两个高导电的P型半导体区域。在HCI编程期间，NVM单元中的P型MOSFET 40的漏电极44a以主电压电源Vcc偏置。NVM单元中P型MOSFET 40的控制栅极41被提供电压脉冲，该电压脉冲的相对于源极43上的电压的电压振幅小于NVM中P型MOSFET 40的阈值电压(负阈值电压)，以开启P型NVM单元。在一个实施例中，此脉冲可以具有大约一微秒(1μs)的持续时间。在其它实施例中，此脉冲能够具有大于或者小于一微秒(1μs)的持续时间。按照P型MOSFET操作的定义，为了空穴从源极43流到漏极44，源极电压必须高于漏极电压。为了编程最优化，衬底45上的电压必须高于源极43的电压以产生跨过源极43和衬底45之间的结43b的反向偏置。调整跨过源极43和衬底45之间的结43b的反向偏置电压(Vs-Vsub)，从而通过施加相同的栅极电压脉冲实现NVM单元中P型MOSFET 40的最大阈值电压偏移。在衬底45的电压偏置调整期间，对于小编程电流，衬底45和漏极44之间的电压差(Vsub-Vcc)必须限制在跨过结44b的雪崩倍增结击穿电压以下。对于硅衬底此上限电压是6.72伏特。
在本发明的另一个方面中，如图5所示的NVM单元中P型MOSFET 500包括连接到起控制栅极作用的N型阱563的N型阱电极563a。多晶硅层521b和521a起导电浮置栅极521的作用，并且分别被覆盖N型阱控制栅极563的电介质520的部分520b和覆盖具有源极530和漏极540的P型MOSFET的沟道区域的电介质520的部分520a分开。NVM单元中P型MOSFET 500的漏电极540a以主电压电流Vcc偏置。在编程期间，向NVM单元中P型MOSFET 500的控制栅极563提供电压脉冲，该电压脉冲的相对于源极530上的电压的电压振幅小于开启P型逻辑NVM单元所需的NVM单元中P型MOSFET 500的阈值电压(负阈值电压)。在一个实施例中，此电压脉冲的持续时间大约为一微秒(1μs)，但在其它实施例中可以大于或者小于一微秒(1μs)。然而，提供给连接到N型阱563的电极563a的控制栅极电压必须是正的，以防止正向偏置在N型阱栅电极563与P型衬底550之间的结563b。按照P型MOSFET例如MOSFET 500的操作定义，源极530的电压必须高于漏极540的电压以使空穴从源极530流向漏极540。例如，如果Vcc＝3.3伏特(漏极)，源极电压可以是5.3伏特，栅极563可以是3伏特，衬底(即N型阱562)可以是10伏特。然而，尽管在此情况下较高的电压被施加到源极530，主编程电流将从主芯片电压电源以低的电压降加载到漏电极540a上。为了编程最优化，由电极562a提供给MOSFET 500的N型阱562上的电压必须大于源极530的电压Vs，以反向偏置源极530和N型阱562之间的PN结。电荷泵将被使用以较低的电流负载向源极电极530a和电连接到N型阱562的衬底电极562a施加高于Vcc的电压。
注意到用于HCI编程的主电流负载来自漏电极540a。编程电流是通过从源极530向耗尽区560中的强电场注入电流(对于P型器件为空穴)而产生的碰撞电离电流的组合。对于P型器件，漏极540收集空穴，衬底(即N型阱562)收集电子。根据电荷守恒，漏极电流必须大于衬底电流和来自源极的注入电流。调整在源极530和N型衬底(实际上为N型阱562，其起N型衬底的作用)之间的反相电压偏置(Vsub-Vs)，从而，对于小于源极电压的恒定的漏极电压，通过施加相同的(即一个)栅极电压脉冲，实现NVM单元的最大阈值电压偏移。在电压偏置调整期间，对于小的编程电流，P型MOSFET 500的在N型衬底(即N型阱562)和漏极540之间的电压差(Vsub-Vcc)必须限制在雪崩倍增结击穿电压以下。此电压为6.72伏特。
P型衬底550必须保持在低于N型阱562和N型阱栅电极563上的电压以下的电压，从而反向偏置PN结562b和563b。
由于MOSFET在相对于它的电极(源极、漏极、衬底和栅极)的相同电场强度下表现出相同的特性而不管它们的绝对电压电势，用于HCI的将Vcc施加到P型NVM的漏极可以由将漏极连接到主芯片电源的低电压来等价地替代，也就是用于获得相同的高效HCI编程的接地电压。在图5中的前一个示例的情况下，等价地，P型器件的漏电极540a可以被连接到接地，而源极530和衬底(N型阱562)分别被提供2.3伏特和6.7伏特。具有-0.3V幅度和1微秒持续时间的电压脉冲可以通过连接563a施加到控制栅电极563。
还应理解，在本发明的不同的方面中，用于将主电源电压Vcc提供到NVM单元中的MOSFET的漏电极的热载流子注入(HCI)编程方法能够应用在不同的NVM结构变化中。
在如图2所示的N型NVM单元中，NVM单元中的MOSFET20的漏电极24a连接到主电压电源Vcc。为了优化程序效率，在源极23和衬底25之间的PN结23b被反向偏置。与图1中示出的MOSFET相比，此反向偏置的作用是将反型区域27的夹断点29向源极23拉回。这在夹断点29和漏极24之间的沟道区域上建立较大面积的垂直场以及在漏极24附近的耗尽区26中建立朝向控制栅极21的较强的垂直场。在漏极24附近的耗尽区26中的较大面积的和较强的垂直场，将由漏极24附近的耗尽区26中的碰撞电离产生的更多的热电子向栅极21注入，导致更高的编程效率。通过需要比使用常规HCI方案的NVM单元少几十到几百倍的编程电流，以所施加的相同的脉冲持续时间在观测的实施例中实现相同数量的阈值电压偏移，提高了编程效率。
在一个实施例中，N型NVM单元采用0.18μm双-多晶硅工艺技术制造。NVM单元的漏电极24a被提供芯片主电压电源3.3V。为了优化HCI编程条件，具有7V振幅和1μs脉冲持续时间的电压脉冲被施加到控制栅极21。调整提供到源极23和衬底25的电压偏置以提供跨过PN结23b的反向偏置，从而在施加到控制栅电极21a的一个电压脉冲期间达到最大的阈值电压漂移(～6V)。发现，向源电极23a施加十分之六伏特(0.6V)并且向衬底电极25a施加负三又十分之三伏特(-3.3V)使编程达到最优化的条件。最大编程电流(漏极电流)大约是0.5μA，其远小于使用常规HCI编程的几百到几十μA范围的电流。在漏电极24a和衬底电极25a之间的电压差是6.6伏特，其小于雪崩倍增结击穿电压6×Eg(对于硅为～6.72V，其中Eg＝1.12V是硅的带隙能量)。
在另一个实施例中，N型NVM单元采用0.18μm双-多晶硅工艺技术制造。向NVM单元中N型MOSFET的漏电极24a提供芯片主电压电源2.7V，其是主电压电源的较低规格。具有6.4伏特振幅以及1μs持续时间的电压脉冲被施加到栅电极21a。发现，向源电极23a施加零伏特(0V)并且向衬底电极25a施加负四伏特(-4V)的电压偏置给出6V的最大阈值电压偏移。最大编程电流(漏极电流)大约为0.5μA，其远小于使用常规HCI编程的几百到几十μA范围的电流。跨过漏极24和衬底25之间的PN结24b的电压是六又十分之七伏特(6.7V)，其小于雪崩倍增结的击穿电压6×Eg(对于硅为～6.72V，其中Eg＝1.12V是硅的带隙能量)。
在另一个实施例中，N型NVM单元采用0.18μm双-多晶硅工艺技术制造。向NVM单元的漏电极24a提供芯片主电压电源，一又十分之八伏特(1.8V)，其是0.18μm技术节点的标准主电压电源。具有5.4伏特振幅以及一微秒(1μs)持续时间的电压脉冲施加到栅电极21a。发现，向源电极23a提供负一伏特(-1V)并且向衬底电极25a提供负四又十分之八伏特(-4.8V)的电压偏置给出6V的最大阈值电压偏移。最大编程电流(漏极电流)大约是0.5μA，其远小于使用常规HCI编程的几百到几十μA范围的电流。跨过漏极24和衬底25之间的PN结24b的电压是6.6伏特，其小于雪崩倍增结的击穿电压6×Eg(对于硅为～6.72V，其中Eg＝1.12V是硅的带隙能量)。
参照如图3(a)和(b)所示的逻辑NVM单元的N型MOSFET 300a和300b，NVM单元的漏电极340a连接到主电压电源Vcc。为了优化编程效率，反向电压偏置提供到源电极330a和衬底(即P型阱361)电极351(图3(b))之间的PN结330b。此反向偏置的作用是将夹断点390向源极330拉回，并且在漏极340附近的耗尽区360中建立朝向浮置栅极321的部分321a的较大面积的和较强的垂直场。在漏极340附近的耗尽区360中的较大面积的和较强的垂直场，将从在漏极340附近的耗尽区360中的碰撞电离产生的更多热电子向浮置栅极321的部分321a注入，导致比现有技术更高的编程效率。
在一个实施例中，如图3(a)中所示的在标准逻辑工艺中使用5V I/O N型MOSFET的N型逻辑NVM单元以0.5μm工艺技术制造。向NVM单元中的N型MOSFET的漏电极340a提供主电源电压5V。如图3(a)所示，通过施加零伏特到电极350a，衬底350被限制在零伏特(0V)。具有9伏特振幅和一又十分之一毫秒(1.1ms)持续时间的电压脉冲施加到逻辑NVM单元。为了优化电压偏置的HCI编程条件以实现2.5V的最大阈值电压偏移，2.2V电压被施加到源电极330a。跨过漏极340和衬底350之间的PN结340b的电压是5伏特，其小于雪崩倍增结的击穿电压6×Eg(对于硅为～6.72V，其中Eg＝1.12V是硅的带隙能量)。
在另一个实施例中，提供如图3(b)所示的在标准0.35μm逻辑工艺中的使用3.3V I/O N型MOSFET的N型逻辑NVM单元。向NVM单元中N型MOSFET300b的漏电极340a提供主电压电源，三又十分之三伏特(3.3V)。为了优化施加到栅电极364上的具有7V振幅以及3ms持续时间的电压脉冲的HCI编程条件，通过调整跨过源极330和衬底(也就是P型阱361)之间的PN结330b的反向偏置电压，实现最大阈值电压偏移。发现，施加在源电极330a的十分之五伏特(0.5V)并且施加在衬底(也就是P型阱361)电极351的负三又十分之四伏特(-3.4V)，给出最大阈值电压偏移(～3V)。跨过漏极340和衬底(也就是P型阱361)之间的PN结340b的电压是6.7伏特，其小于雪崩倍增结的击穿电压6×Eg(对于硅为～6.72V，其中Eg＝1.12V是硅的带隙能量)。
图4中示出了在NVM单元中使用的P型MOSFET 40。在MOSFET 40中，NVM单元的漏电极44a连接到主电压电源Vcc或者Vss。为了优化编程效率，源电极43a和衬底电极45a之间的PN结43b被反向偏置。与图1相比，反向偏置的作用是将夹断点49向源极43拉回，并且在漏极44附近耗尽区46中建立朝向控制栅极41的较大面积的和较强的垂直场。漏极44附近耗尽区46中的较大面积的和较强的垂直场，将由漏极44附近耗尽区46中的碰撞电离产生的更多热空穴向栅极41注入，导致比现有技术更高的编程效率。
图5中示出在NVM单元中使用的P型MOSFET 500。在图5的结构中，NVM单元的漏电极540a连接到主电压电源Vcc或者Vss。为了优化编程效率，源极530和衬底(例如N型阱562)之间的PN结530b被反向偏置。反向偏置的作用是将夹断点590向源极530拉回，并且在漏极540附近耗尽区560中建立朝向浮置栅极521的部分521a的较大面积的和较强的垂直场。漏极540附近耗尽区560中的较大面积的和较强的垂直场，将漏极540附近耗尽区560中碰撞电离产生的热空穴向浮置栅极521的部分521a注入，导致比现有技术更高的编程效率。
分别地，图6(a)示出用于一条位线的具有高电平移位器606的典型的位线解码器600，图6(b)示出不具有高电平移位器的典型的位线解码器。从图6(a)来看，高电平移位器606需要至少四个晶体管(两个高电压P型MOSFET608和609以及两个N型MOSFET 610和611)。高电平移位器606中所需晶体管的数量可能更依赖于电路中晶体管可以经受多高的电压。图6(b)的位线解码器是简单的，仅用P型MOSFET 601与N型MOSFET602串联相连。当在输入端子603上的位线选择信号变低时，输出导线605上的输出信号变为Vcc。根据本发明，此输出信号然后施加到与位线相连的NVM单元中N型MOSFET的漏极。然后可以通过向如上所述的控制栅极、源电极以及衬底施加合适的电压来对每个NVM单元编程。如果没有图6(a)中示出的高电平移位器606，根据位线节距空间是紧凑的，位线区域中的位线解码器电路被极大地简化。图6(a)以及6(b)中示出的电路的操作是本领域技术人员熟知的，因此将不再描述。
图7和图8分别示出带有和不带有高电平移位器606的N型NOR NVM阵列的方框图。很清楚地看到，高电平移位器606的布局区域可以在本发明中被完全省略，从而使给定尺寸NVM阵列的较小管芯尺寸成为可能。由于使用给定尺寸晶片能够生产更多芯片，所以这意味着制造给定尺寸NVM阵列的花费将更少。
向用于HCI编程的NVM阵列的位线施加主芯片电压电源的另一个好处是，用于HCI编程的NVM单元中漏电极的最高电流路径已经从高电压电源节点移到主电压电源节点。主芯片电压电源Vcc(Vss)由外部电源校准器供给。通常，芯片上稳定的高电压源需要电荷泵电路和对稳定带隙电路偏置(biased against a stable bandgap circuit)的校准器电路。为了通过芯片上电压电源维持高电压和高电流负载，需要较大的电容器来存储用于放电的足够的电荷来响应电流负载。因此，更稳定的高电压电源以及更高的电流负载，对于芯片上高电压电源电路需要更多的芯片区域。与本发明可达到的芯片尺寸相比这增大了芯片尺寸，由此也增大了芯片成本。通过使用主芯片电源电压Vcc(Vss)向NVM存储器阵列的存储器单元的漏极提供电压，本发明避免了在尺寸和成本上的这些增大。
由于HCI编程期间的放电过程是瞬态过程，电压电源容量不足以及电流负载不足将影响编程一致性，甚至导致泵电路失效。注意到在带有较大电容的电荷泵电路放电之后，电荷泵电路的恢复时间甚至更长。本发明消除了在这些常规HCI编程中高电压和电流负载的问题。
本发明的另一个优点是，最优化方法可以将观测到的编程电流与常规HCI编程的编程电流相比减少50倍。由于低电流操作，新的HCI编程能够在一次编程尝试中使更多的NVM单元的编程具有很好的一致性。一次编程尝试向与MOSFET的控制栅极相连的字线施加电压脉冲，所述MOSFET与NVM阵列的字线相关联，其中字线覆盖大量并行的NVM单元。同时，根据所要存储的信息，通过由位线切换漏极电压偏置来对并行NVM单元编程。本发明提供NVM阵列中快速并且一致的并行编程。
总之，本发明已经公开了用于新的HCI编程的方法和结构。所述新方法以及相关的结构导致快速的并行编程并且简化了非易失性存储器中的电路。
Claims (37)
1.一种用于对非易失性存储器单元中金属氧化物半导体场效应晶体管编程的方法，所述晶体管具有源极、漏极、在所述源极和所述漏极之间的沟道区域、在所述沟道区域上但被电介质将其与所述沟道区域分隔的控制栅极以及在所述电介质中的电荷存储区域，所述源极、所述漏极和所述沟道区域在衬底中形成，所述衬底具有与所述源极和所述漏极的导电类型相反的导电类型，所述方法包括：
将所述金属氧化物半导体场效应晶体管的漏电极连接到提供给所述非易失性存储器单元的主电压电源Vcc或者接地Vss；
使从所述源极向所述漏极延伸的所述沟道区域的一部分反型，所述沟道区域的被反型部分在到达所述漏极之前在夹断点终止；以及
通过反向偏置所述源极和所述衬底之间的PN结到选定的反相偏置电压从而将反型区域的所述夹断点向所述源极拉回，优化所述金属氧化物半导体场效应晶体管的编程效率，
其中选择向所述源极施加的电压和向所述衬底施加的电压从而在以施加到所述控制栅极的一个电压脉冲的编程期间实现所述晶体管的最大阈值电压偏移。
2.如权利要求1所述的方法，其中优化所述编程效率在所述夹断点和所述漏极之间的所述沟道区域上建立垂直场以及在所述漏极附近的耗尽区中建立朝向电荷存储区域的垂直场。
3.如权利要求2所述的方法，其中在所述夹断点和所述漏极之间的所述沟道区域上的所述垂直场以及在所述漏极附近的所述耗尽区中的朝向浮置栅极的垂直场，将由所述漏极附近的所述耗尽区中的碰撞电离产生的电荷注入到所述金属氧化物半导体场效应晶体管中的所述电荷存储区域，导致高的编程效率。
4.如权利要求3所述的方法，其中所述金属氧化物半导体场效应晶体管中的所述电荷存储区域包括浮置栅极。
5.如权利要求3所述的方法，其中所述金属氧化物半导体场效应晶体管中的所述电荷存储区域包括氮化硅膜。
6.如权利要求3所述的方法，其中所述金属氧化物半导体场效应晶体管中的所述电荷存储区域包括纳米晶体。
7.如权利要求3所述的方法，其中所述金属氧化物半导体场效应晶体管是N型金属氧化物半导体晶体管。
8.如权利要求7所述的方法，其中所述电荷是电子。
9.如权利要求3所述的方法，其中所述金属氧化物半导体场效应晶体管是P型金属氧化物半导体晶体管。
10.如权利要求9所述的方法，其中所述电荷是空穴。
11.一种用于对非易失性存储器单元中金属氧化物半导体场效应晶体管编程的结构，所述晶体管具有源极、漏极、在所述源极和所述漏极之间的沟道区域、在所述沟道区域上但被电介质将其与所述沟道区域分隔的控制栅极以及在所述电介质中的电荷存储区域，所述源极、所述漏极和所述沟道区域在衬底中形成，所述衬底具有与所述源极、所述漏极的导电类型相反的导电类型；所述结构包括：
用于将所述金属氧化物半导体场效应晶体管的漏电极连接到提供给所述非易失性存储单元的主电压电源Vcc或者接地Vss的装置；
用于向所述源极、所述漏极和所述控制栅极提供选定电压的装置，从而将从所述源极向所述漏极延伸的所述沟道区域的一部分反型，所述沟道区域的反型部分在到达所述漏极之前在夹断点终止；以及
用于反向偏置在所述源极和所述衬底之间的PN结的装置，以将反型区域的所述夹断点向所述源极拉回，从而优化所述金属氧化物半导体场效应晶体管的编程效率，
其中选择向所述源极施加的电压和向所述衬底施加的电压从而在以施加到所述控制栅极的一个电压脉冲的编程期间实现所述晶体管的最大阈值电压偏移。
12.如权利要求11所述的结构，其中用于提供选定的电压到所述源极、所述衬底和所述控制栅极的所述装置包括用于在所述夹断点和所述漏极之间的所述沟道区域上建立垂直场以及在所述漏极附近的耗尽区中建立朝向所述电荷存储区域的垂直场的装置。
13.如权利要求11所述的结构，其中向所述源极、所述衬底和所述控制栅极提供选定的电压的所述装置引起在所述夹断点和所述漏极之间的沟道区域上的垂直场以及在所述漏极附近的耗尽区中朝向浮置栅极的垂直场的形成，从而将由所述漏极附近的所述耗尽区中的碰撞电离产生的更多的热电子注入到所述金属氧化物半导体场效应晶体管中的所述电荷存储区域，从而产生较高的编程效率。
14.如权利要求11所述的结构，其中所述金属氧化物半导体场效应晶体管的所述电荷存储区域包括浮置栅极。
15.如权利要求11所述的结构，其中所述金属氧化物半导体场效应晶体管的所述电荷存储区域包括氮化硅膜。
16.如权利要求11所述的结构，其中所述金属氧化物半导体场效应晶体管的所述电荷存储区域包括纳米晶体。
17.如权利要求11所述的结构，其中所述金属氧化物半导体场效应晶体管是N型金属氧化物半导体晶体管。
18.如权利要求11所述的结构，其中所述金属氧化物半导体场效应晶体管是P型金属氧化物半导体晶体管。
19.一种包括多个如权利要求11所述的晶体管的非易失性存储器阵列。
20.如权利要求19所述的非易失性存储器阵列包括用于从提供到所述存储器阵列的电压源向所述存储器阵列中的非易失性存储器单元中的所述晶体管的漏极施加电压Vcc或者接地电压的装置。
21.一种用于对非易失性存储器单元中的N型金属氧化物半导体场效应晶体管编程的方法，所述晶体管具有源极、漏极和在所述源极和所述漏极之间的沟道区域，所述晶体管还具有在所述沟道区域上的电介质上形成的控制栅极以及在所述电介质中形成的电荷存储区域，所述源极、所述漏极和所述沟道区域在衬底中形成，所述衬底具有与所述源极和所述漏极的导体类型相反的导电类型，所述方法包括：
向所述漏电极施加第一电压，该第一电压为主电压电源Vcc或者接地Vss；
向所述控制栅极施加大于所述第一电压的第二电压，从而在所述沟道区域内形成从所述源极向所述漏极延伸的反型区域，选择所述第二电压从而所述反型区域在到达所述漏极之前在夹断点终止；以及
通过向所述源极施加第三电压并向所述衬底施加第四电压，来反向偏置在所述源极和所述衬底之间的PN结到选定的值，所述第三电压小于所述第一电压并且大于所述第四电压，从而与所述第二电压一起造成所述夹断点处于所述源极和所述漏极之间的点，从而提高所述金属氧化物半导体场效应晶体管的编程效率；
其中所述第一电压和所述第四电压之间的差异被限制在雪崩倍增结击穿电压以下，
其中选择所述第三电压和所述第四电压从而在以施加到所述控制栅极的一个电压脉冲的编程期间实现所述晶体管的最大阈值电压偏移。
22.如权利要求21所述的方法，其中所述一个电压脉冲具有大约一(1)微秒的持续时间。
23.如权利要求21所述的方法，其中通过在所述夹断点和所述漏极之间的所述沟道区域上面建立垂直电场，在所述源极和所述衬底之间的所述PN结的反向偏置使所述编程效率提高，该垂直电场指向在所述漏极附近的耗尽区中的所述电荷存储区域。
24.如权利要求23所述的方法，其中在所述夹断点和所述漏极之间的所述沟道区域上并指向所述电荷存储区域的所述垂直电场，将由所述漏极附近的所述耗尽区中的碰撞电离产生的热电子注入到所述电荷存储区域，导致与现有的热载流子注入方法相比有改善的编程效率。
25.如权利要求23所述的方法，其中所述金属氧化物半导体场效应晶体管中的所述电荷存储区域包括浮置栅极。
26.如权利要求23所述的方法，其中所述金属氧化物半导体场效应晶体管中的所述电荷存储区域包括氮化硅膜。
27.如权利要求23所述的方法，其中所述金属氧化物半导体场效应晶体管中的所述电荷存储区域包括纳米晶体。
28.一种用于对非易失性存储单元中的金属氧化物半导体场效应晶体管编程的结构，所述晶体管具有源极、漏极、在所述源极和所述漏极之间的沟道区域、在所述沟道区域上但被电介质将其与所述沟道区域分隔的控制栅极以及在所述电介质中的电荷存储区域，所述源极、所述漏极和所述沟道区域在衬底中形成，所述衬底具有与所述源极和所述漏极的导电类型相反的导电类型；所述结构包括：
用于向所述金属氧化物半导体场效应晶体管的所述漏电极施加第一电压的装置，该第一电压为主电压电源Vcc或者接地Vss；
用于向所述控制栅极施加第二电压、向所述源极施加第三电压以及向所述衬底施加第四电压的装置，从而将从所述源极向所述漏极延伸的所述沟道区域的一部分反型，所述沟道区域的反型部分在到达所述漏极之前在夹断点终止；以及
用于通过控制所述第三电压和所述第四电压的值来控制跨过在所述源极和所述衬底之间的PN结的反向偏置的装置，将反型区域的所述夹断点向所述源极拉回，从而提高所述金属氧化物半导体场效应晶体管的编程效率；
其中所述第四电压与所述第一电压在数量上差别小于在所述漏极和所述衬底之间的所述PN结的雪崩击穿结电压，
其中选择所述第三电压和所述第四电压从而在以施加到所述控制栅极的一个电压脉冲的编程期间实现所述晶体管的最大阈值电压偏移。
29.如权利要求28所述的结构，其中所述用于提供选定的电压到所述源极、所述衬底和所述控制栅极的装置在所述夹断点和所述漏极之间的所述沟道区域上建立垂直场，所述垂直场指向在所述漏极附近的耗尽区上的所述电荷存储区域。
30.如权利要求28所述的结构，其中提供选定电压给所述源极、所述衬底和所述控制栅极的所述装置，导致在所述夹断点和所述漏极之间的所述沟道区域上的垂直场的形成，所述垂直场从所述漏极附近的耗尽区指向浮置栅极，从而将由所述漏极附近的所述耗尽区中碰撞电离产生的热电子注入到所述金属氧化物半导体场效应晶体管中的所述电荷存储区域，从而产生高的编程效率。
31.如权利要求28所述的结构，其中所述金属氧化物半导体场效应晶体管的所述电荷存储区域包括浮置栅极。
32.如权利要求28所述的结构，其中所述金属氧化物半导体场效应晶体管的所述电荷存储区域包括氮化硅膜。
33.如权利要求28所述的结构，其中所述金属氧化物半导体场效应晶体管的所述电荷存储区域包括纳米晶体。
34.如权利要求28所述的结构，其中所述金属氧化物半导体场效应晶体管是N型金属氧化物半导体晶体管。
35.如权利要求28所述的结构，其中所述金属氧化物半导体场效应晶体管是P型金属氧化物半导体晶体管。
36.一种包括多个如权利要求28所述的晶体管的非易失性存储器阵列。
37.如权利要求36中所述的非易失性存储器阵列包括用于从提供到存储器阵列的电压源向所述存储器阵列中的非易失性存储器单元中的所述晶体管的漏极施加电压Vcc或者接地电压Vss的装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/779,838 US7733700B2 (en) | 2007-07-18 | 2007-07-18 | Method and structures for highly efficient hot carrier injection programming for non-volatile memories |
| US11/779,838 | 2007-07-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101393773A CN101393773A (zh) | 2009-03-25 |
| CN101393773B true CN101393773B (zh) | 2014-05-07 |
Family
ID=40264723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810175677.3A Active CN101393773B (zh) | 2007-07-18 | 2008-07-18 | 非易失性存储器的热载流子注入编程的方法和结构 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7733700B2 (zh) |
| JP (1) | JP2009027168A (zh) |
| KR (1) | KR20090009163A (zh) |
| CN (1) | CN101393773B (zh) |
| TW (1) | TW200913281A (zh) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009004535A2 (en) * | 2007-06-29 | 2009-01-08 | Nxp B.V. | Static memory devices |
| JP4594973B2 (ja) | 2007-09-26 | 2010-12-08 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| KR101566404B1 (ko) * | 2008-11-25 | 2015-11-05 | 삼성전자주식회사 | 반도체 소자의 동작 방법 |
| US8139418B2 (en) | 2009-04-27 | 2012-03-20 | Micron Technology, Inc. | Techniques for controlling a direct injection semiconductor memory device |
| US8508994B2 (en) * | 2009-04-30 | 2013-08-13 | Micron Technology, Inc. | Semiconductor device with floating gate and electrically floating body |
| US9076543B2 (en) * | 2009-07-27 | 2015-07-07 | Micron Technology, Inc. | Techniques for providing a direct injection semiconductor memory device |
| WO2011049628A1 (en) * | 2009-10-23 | 2011-04-28 | Aplus Flash Technology, Inc. | Novel punch-through free program scheme for nt-string flash design |
| US9779814B2 (en) | 2011-08-09 | 2017-10-03 | Flashsilicon Incorporation | Non-volatile static random access memory devices and methods of operations |
| JP2013077780A (ja) * | 2011-09-30 | 2013-04-25 | Seiko Instruments Inc | 半導体記憶装置及び半導体記憶素子 |
| CN102411991A (zh) * | 2011-12-20 | 2012-04-11 | 南京大学 | 一种非挥发性存储器低压快速窄注入编程方法 |
| US9214465B2 (en) | 2012-07-24 | 2015-12-15 | Flashsilicon Incorporation | Structures and operational methods of non-volatile dynamic random access memory devices |
| US8873316B2 (en) | 2012-07-25 | 2014-10-28 | Freescale Semiconductor, Inc. | Methods and systems for adjusting NVM cell bias conditions based upon operating temperature to reduce performance degradation |
| US8902667B2 (en) | 2012-07-25 | 2014-12-02 | Freescale Semiconductor, Inc. | Methods and systems for adjusting NVM cell bias conditions for program/erase operations to reduce performance degradation |
| US9142315B2 (en) | 2012-07-25 | 2015-09-22 | Freescale Semiconductor, Inc. | Methods and systems for adjusting NVM cell bias conditions for read/verify operations to compensate for performance degradation |
| US8879323B2 (en) | 2012-11-21 | 2014-11-04 | Flashsilicon Incorporation | Interconnection matrix using semiconductor non-volatile memory |
| CN105931667A (zh) * | 2016-05-11 | 2016-09-07 | 上海华虹宏力半导体制造有限公司 | 一种闪存的编程方法 |
| US9685239B1 (en) | 2016-10-12 | 2017-06-20 | Pegasus Semiconductor (Beijing) Co., Ltd | Field sub-bitline nor flash array |
| US10685705B2 (en) * | 2018-07-27 | 2020-06-16 | Globalfoundries Inc. | Program and erase memory structures |
| KR20200090031A (ko) * | 2019-01-18 | 2020-07-28 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 이의 동작 방법 |
| US11869566B2 (en) * | 2021-08-05 | 2024-01-09 | Mellanox Technologies, Ltd. | Memory cell based on self-assembled monolayer polaron |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0762429B1 (en) * | 1995-08-11 | 2002-02-20 | Interuniversitair Microelektronica Centrum Vzw | Method of programming a flash EEPROM memory cell optimized for low power consumption and a method for erasing said cell |
| CN1438654A (zh) * | 2002-02-10 | 2003-08-27 | 旺宏电子股份有限公司 | 快闪存储器的数据擦除方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002611A (en) * | 1998-07-22 | 1999-12-14 | Halo Lsi Design & Device Technology, Inc. | Fast, low current program with auto-program for flash memory |
| US6891220B2 (en) * | 2002-04-05 | 2005-05-10 | Silicon Storage Technology, Inc. | Method of programming electrons onto a floating gate of a non-volatile memory cell |
| US7221591B1 (en) * | 2002-05-06 | 2007-05-22 | Samsung Electronics Co., Ltd. | Fabricating bi-directional nonvolatile memory cells |
| US20040004251A1 (en) * | 2002-07-08 | 2004-01-08 | Madurawe Raminda U. | Insulated-gate field-effect thin film transistors |
| US7193900B2 (en) * | 2005-01-18 | 2007-03-20 | Mammen Thomas | CACT-TG (CATT) low voltage NVM cells |
| US7352631B2 (en) * | 2005-02-18 | 2008-04-01 | Freescale Semiconductor, Inc. | Methods for programming a floating body nonvolatile memory |
| US20070158733A1 (en) * | 2006-01-09 | 2007-07-12 | Yield Microelectronics Corp. | High-speed low-voltage programming and self-convergent high-speed low-voltage erasing schemes for EEPROM |
| US7499336B2 (en) * | 2007-05-14 | 2009-03-03 | Skymedi Corporation | Method of programming a nonvolatile memory cell and related memory array |
-
2007
- 2007-07-18 US US11/779,838 patent/US7733700B2/en active Active
-
2008
- 2008-07-17 TW TW097127134A patent/TW200913281A/zh unknown
- 2008-07-18 CN CN200810175677.3A patent/CN101393773B/zh active Active
- 2008-07-18 KR KR1020080070195A patent/KR20090009163A/ko not_active Application Discontinuation
- 2008-07-18 JP JP2008186992A patent/JP2009027168A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0762429B1 (en) * | 1995-08-11 | 2002-02-20 | Interuniversitair Microelektronica Centrum Vzw | Method of programming a flash EEPROM memory cell optimized for low power consumption and a method for erasing said cell |
| CN1438654A (zh) * | 2002-02-10 | 2003-08-27 | 旺宏电子股份有限公司 | 快闪存储器的数据擦除方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009027168A (ja) | 2009-02-05 |
| CN101393773A (zh) | 2009-03-25 |
| KR20090009163A (ko) | 2009-01-22 |
| US7733700B2 (en) | 2010-06-08 |
| US20090021984A1 (en) | 2009-01-22 |
| TW200913281A (en) | 2009-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101393773B (zh) | 非易失性存储器的热载流子注入编程的方法和结构 | |
| US5801993A (en) | Nonvolatile memory device | |
| US6044015A (en) | Method of programming a flash EEPROM memory cell array optimized for low power consumption | |
| US7515479B2 (en) | Nonvolatile semiconductor storage device and method for writing therein | |
| CN101847437B (zh) | 半导体存储器件的操作方法 | |
| US5295107A (en) | Method of erasing data stored in flash type nonvolatile memory cell | |
| US6352886B2 (en) | Method of manufacturing floating gate memory with substrate band-to-band tunneling induced hot electron injection | |
| Diorio et al. | A complementary pair of four-terminal silicon synapses | |
| KR100858293B1 (ko) | Ｎａｎｄ 메모리 셀 어레이, 상기 ｎａｎｄ 메모리 셀어레이를 구비하는 ｎａｎｄ 플래시 메모리 및 ｎａｎｄ플래시 메모리의 데이터 처리방법 | |
| CN101232025A (zh) | 非易失性存储装置及其操作方法 | |
| US8144514B2 (en) | One-transistor floating-body DRAM cell device with non-volatile function | |
| US7733710B2 (en) | Measuring high voltages in an integrated circuit using a common measurement pad | |
| US6842374B2 (en) | Method for operating N-channel electrically erasable programmable logic device | |
| US6166955A (en) | Apparatus and method for programming of flash EPROM memory | |
| EP0387102A2 (en) | Semi-conductor non-volatile memory and method of writing the same | |
| US6614687B2 (en) | Current source component with process tracking characteristics for compact programmed Vt distribution of flash EPROM | |
| US7773423B1 (en) | Low power, CMOS compatible non-volatile memory cell and related method and memory array | |
| US20220254799A1 (en) | Semiconductor device and operation method thereof | |
| JP4724564B2 (ja) | 不揮発性半導体記憶装置 | |
| US6363012B1 (en) | Method for improved programming efficiency in flash memory cells | |
| JP4071920B2 (ja) | メモリセルを有する集積回路、およびその動作方法 | |
| JP2005191542A (ja) | 半導体記憶装置 | |
| US6850440B2 (en) | Method for improved programming efficiency in flash memory cells | |
| US20140167134A1 (en) | Self-aligned vertical nonvolatile semiconductor memory device | |
| JP2001344982A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151020 Address after: Beijing City, Chaoyang District Wangjing four district 100102 Building No. 7 East 22 2205-1 room Patentee after: Zhongtian Hongjun Semiconductor Co.,Ltd. Address before: California, USA Patentee before: FlashSilicon, Inc. |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Room 2205-1, 22 floors, Building 7, Wangjing Dongyuan District 4, Chaoyang District, Beijing 100102 Patentee after: PEGASUS SEMICONDUCTOR (BEIJING) CO.,LTD. Address before: Room 2205-1, 22 floors, Building 7, Wangjing Dongyuan District 4, Chaoyang District, Beijing 100102 Patentee before: Zhongtian Hongjun Semiconductor Co.,Ltd. |
|
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 201306 C, 888, west two road, Nanhui new town, Pudong New Area, Shanghai Patentee after: ZHONGTIAN HONGJUN SEMICONDUCTOR (SHANGHAI) Co.,Ltd. Address before: Room 2205-1, 22 floors, Building 7, Wangjing Dongyuan District 4, Chaoyang District, Beijing 100102 Patentee before: PEGASUS SEMICONDUCTOR (BEIJING) CO.,LTD. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191119 Address after: 201203 Room 201 and 202, 2 / F, No. 1 zhangrun building, Lane 61, shengxia Road, China (Shanghai) pilot Free Trade Zone Patentee after: Zhongtian Hongyu integrated circuit Co.,Ltd. Address before: The new town of Pudong New Area Nanhui lake west two road 201306 Shanghai City No. 888 building C Patentee before: ZHONGTIAN HONGJUN SEMICONDUCTOR (SHANGHAI) Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220620 Address after: 201306 building C, No. 888, Huanhu West 2nd Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai Patentee after: ZHONGTIAN HONGJUN SEMICONDUCTOR (SHANGHAI) Co.,Ltd. Address before: Room 201 and 202, 2 / F, No.1 zhangrun building, Lane 61, shengxia Road, China (Shanghai) pilot Free Trade Zone, 201203 Patentee before: Zhongtian Hongyu integrated circuit Co.,Ltd. |