JP4071920B2 - メモリセルを有する集積回路、およびその動作方法 - Google Patents
メモリセルを有する集積回路、およびその動作方法 Download PDFInfo
- Publication number
- JP4071920B2 JP4071920B2 JP2000213205A JP2000213205A JP4071920B2 JP 4071920 B2 JP4071920 B2 JP 4071920B2 JP 2000213205 A JP2000213205 A JP 2000213205A JP 2000213205 A JP2000213205 A JP 2000213205A JP 4071920 B2 JP4071920 B2 JP 4071920B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- integrated circuit
- well
- memory cell
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims description 52
- 238000000034 method Methods 0.000 title claims description 17
- 230000015556 catabolic process Effects 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 16
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000002277 temperature effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明はメモリと共に使用される電圧調整器を有する集積回路(IC)に関する。
【0002】
【従来の技術】
非揮発性メモリは、電源が切られた後もメモリ内に情報を保持できるのが望ましいようなアプリケーションで用いられる。さまざまの種類の集積回路技術が、非揮発性メモリ、例えば非常に商業上重要な、電気的に消去可能でプログラム可能なリードオンリーメモリ(EEPROM)を実現するために工夫されている。
【0003】
EEPROMは、二進メモリの場合には、論理1または0が記憶されているかを決定する電荷を記憶するフローティング(絶縁性)ゲートである電荷蓄積領域に電荷を注入することに依存している。しかし,3個以上の記憶された電荷が、3個以上の論理レベルを記憶するマルチレベルメモリセルで可能である。
【0004】
フラッシュメモリと称する特定の形態のEEPROMにより、メモリ列またはメモリ小列全体を消去することが可能である。このことは、各列内のメモリセルが個別に消去できる場合よりも、より高速な動作が可能である。
【0005】
EEPROMセルをプログラムするために、ウェルに関しある極性の高電圧がドレイン接合領域に印加されて電荷をフローティングゲートに注入している。フラッシュメモリの製造プロセスと同時に製造されたツェナーダイオードにより、プログラミング電圧を調整することを、従来のチャネルホット電子注入用に用いている。これに関しては米国特許第5,103,425号を参照のこと。
【0006】
メモリセルを消去するために反対の極性の高電圧がゲートに加えられ、蓄積された電荷を除去している。EEPROMセル内の書き込み/消去プログラム操作は、セルから情報を受け取る読み出し操作よりもはるかに遅い。そのためにプログラムのスピードを最大にすることが求められている。
【0007】
フラッシュメモリ列を実現するのに適したある一つの形態のフローティングゲートメモリは、メモリセルのプログラミングを助けるために二次電子注入を用いている。この技術により、セルをプログラムするためにより低い電圧を用いることができる。これに関しては米国特許第5,659,504号を参照のこと。
【0008】
十分な数の二次電子を生成するためにEEPROMセルのドレインとウェルの接合領域に、逆バイアスをかけて、擬似破壊(sub-breakdown regime)を形成する。これは実際の破壊電圧よりも0.5−1.0Vほど低い値で起きる。
【0009】
接合領域に、破壊電圧近くまでバイアスをかけると、プログラミング速度は速くなるが、プログラムの妨害のマージンが少なくなる。現在、正の論理1をプログラムするためには、−3Vがメモリセルが形成されているウェルに印加され、+3Vがメモリセルのドレインに接続されているビットラインに印加される。
【0010】
セルを消去するために、(すなわち正の論理0を書きこむために、)ウェーハの基板が0Vの場合には、メモリのウェルは+10Vに、ゲートは−8Vにバイアスされている。これによりフローティングゲート上の電荷(nチャネルメモリデバイスの場合には電子)を除去する。この場合においては、フラッシュメモリデバイスのプログラミング速度と妨害のマージンは、電源電圧の変動と製造プロセスの変動に対し非常に感受性が高く、これはドレイン接合部の変動(abruptness)の変化を引き起こす。
【0011】
セルから読み出す場合にはウェーハ基板に対し+1Vがビットラインに加えられ、0Vがメモリセルのウェルに加えられる。しかし、ドレインーウェルのバイアス電圧は、読みだし中には加えられない。その理由は、二次電子を生成する必要がないからである。
【0012】
【発明が解決しようとする課題】
従って本発明の目的は、プログラミング速度を最大にしながら、かつ、プログラム妨害の余裕を大きく取ることのできる、メモリセルを提供することである。
【0013】
【課題を解決するための手段】
本発明は、ドープしたウェル領域内に形成されるメモリデバイスと共に使用される電圧調整器を有する集積回路を提供する。高インピーダンス電圧ソースを用いて、メモリデバイスのソース領域とドレイン領域と同一プロセスで形成されたダイオードに、破壊電圧近くまで逆バイアスをかける。バイアス電流が、逆バイアスされたダイオード内を流れ、これにより、ダイオード間に基準電圧を形成する。
【0014】
その後メモリデバイスのドレインに、通常バイポーラトランジスタにより、基準電圧よりダイオード電圧低下分(約0.7V)低くバイアスをかける。これは、メモリデバイスのドレイン−ウェル破壊電圧からの、電圧降下分である。本発明の好ましい実施例においては、メモリデバイスは、フローティングゲートメモリデバイスである。
【0015】
【発明の実施の形態】
以下の説明は、フローティングゲート型のフラッシュEEPROMで使用されるのに適した電圧調整を開示するが、他のアプリケーションも可能である。二次電子注入型のフローティンゲートメモリ用の調整システムは、他の設計よりもより複雑であるが、その理由は、負と正の電荷ポンプを調整する必要があるからである。
【0016】
プログラム速度を最大にして十分なプログラム妨害マージンを維持するためには、ドレイン電圧を正確に調整することが好ましいことを見出した。”妨害に対する余裕(妨害マージン)”は、同一のビットライン上のいかなるセルにも、同一のドレイン−ウェルバイアス電圧(この実施例においては6V)がかかり、これにより、”妨害”と称するフローティングゲート内への好ましくない電子の注入を引き起こすような事実に関する。
【0017】
本発明の技術においては、高い出力インピーダンスを有する小さな基準ポンプである電圧ソースを用いて、逆バイアスされた基準ダイオードの破壊電圧を引き起こす。この基準ダイオードは、同一のIC製造プロセスで形成され、通常、メモリセルのソース領域とドレイン領域と同一のウェル内に形成される。
【0018】
これにより、基準ダイオードは、プロセス変動、電圧変動、温度の影響等に起因するメモリセル内の変動を追従できる。高いインピーダンスであるために、小さなバイアス電流は基準ポンプから、負の電圧ソースへ、また通常は電荷ポンプへも基準ダイオードを介して流れる。
【0019】
この小さな電流が、負のポンプに対する余分の負荷がかかるのを最小にして、半導体ウェーハの基板に対し、ウェルを約−3Vにバイアスする。実際には、高インピーダンスの電圧ソースのインピーダンスは、逆バイアスされた基準ダイオードを流れる電流が100μA以下となるように選択される。
【0020】
フラッシュメモリデバイスのドレイン電圧のバイアスは、ドレイン−基板の破壊電圧よりダイオード電圧降下(約0.7V)分低く調整される。これは、通常バイポーラトランジスタ、特にフラッシュメモリと同一のIC製造プロセスで形成されたバイポーラトランジスタにより、達成される。
【0021】
バイポーラトランジスタのコレクタは、低インピーダンスの電圧ソースに接続され、これにより1mA以上の電流をプログラム中のメモリセルに流す。このバイポーラトランジスタの電流ゲインが、プログラム電流を基準ダイオードから絶縁する。
【0022】
本発明の電圧調整技術は、製造プロセスの変動と基板のバイアス変動を追従する機能を有し、メモリデバイスのドレインと基板との間の接合部を、破壊電圧より0.7V低く常にバイアスをかける。これにより、従来のバイアス技術に比較して、プログラム速度および/または妨害マージンについて性能を改善できる。
【0023】
図1に本発明の積層ゲート構造のフローティングゲートのメモリセルの、一実施例を示す。この積層ゲート構造は制御ゲート108の下にフローティングゲート107が形成された構造である。これらの層の上または下の誘電体層は、図を明確にするために省略してある。別の構成として、ゲートの一部がオフセットした分離ゲート設計も公知であり、これを用いることもできる。
【0024】
メモリセルはn型ウェル101内のp型ウェル102に形成されている。ウェルは基板内あるいは反対の極性にドーピングされた別のウェル内に形成される。さらにまた、ある型のウェル(例、p型ウェル)は、他の型のウェル(例、n型ウェル)内に形成され、この別の型のウェルが基板内(例、p型基板)に形成される。
【0025】
メモリセルは、p型ウェル102内に形成されたアレイ内の多くのセルの一つであり、この実施例の場合、導体114を介してVss(0V)に接続されたn+ソース領域105を有する。p型ウェル102は負電圧ソース113にp+ウェル接合領域103と導体112を介して接続される。
【0026】
負電圧ソース113は、メモリ列と同一のIC上に配置された電荷ポンプであるが、必要によっては外部の電圧ソースでもよい。同様に高インピーダンス電圧ソース116と低インピーダンス電圧ソース118は、電荷ポンプであり、これにより、この実施例においては約4Vを提供するが、外部ソースを用いてもよい。
【0027】
逆バイアスされた基準ダイオードは、カソードとしてn+領域104を、アノードとしてp型ウェル102を有し、導体115を介して高インピーダンス電圧ソース116に接続されている。n+カソード104は、ドレイン接合領域106と同一型でドーピングされ、同一の形状を有し、その結果、メモリデバイスのドレイン接合破壊電圧に追従する。
【0028】
しかし、基準ダイオードの構造は、破壊電圧特性を変える場合には(ツェナーダイオード、アバランセダイオード)、ドーピングレベルを変えることにより、あるいは別のドープ領域を付加することにより、変えることができる。この場合においては、基準ダイオードは、別個に調整された負電圧Vsub(−3V)と、高インピーダンス電圧ソース116により生成された正電圧との間でバイアスされる。
【0029】
十分な時間が経過すると、逆破壊基準ダイオードにかかる電圧は、次式で示される電圧に安定化する。
Vref=Vbd+Vsub
ここでVbdは、フラッシュメモリデバイス内のドレイン接合部の破壊電圧で、現在のICでは約7Vである。Vrefは、バイポーラデバイスまたはnチャネルのMOSFETデバイスのゲートバイアスを制御するのに用いられ、そこを通してメインの電荷ポンプの出力がフラッシュメモリデバイスのドレインに流れる。
【0030】
この場合に、フラッシュメモリデバイスのドレインバイアスは、次式で調整される。
Vd=Vref−0.7=Vbd+Vsub−0.7
このことはドレインバイアスが、Vbdの正確な値を変化させるプロセスの変動、またはVsubの変動にも関わらず、常にVd−Vsub=Vbd−0.7Vであることを意味している。
【0031】
本発明は、プログラムするために二次電子注入を用いた、フローティングゲートEEPROMで用いることができるが、プログラムするために二次電子注入を用いる他の種類の非揮発性メモリにも適用できる。本発明は、電圧低下デバイスとしてバイポーラトランジスタを用いた例を示し、低インピーダンス電圧ソース118からp型ウェル102内に注入される電流を最小にするような電流ゲインを提供し、これにより低インピーダンス電圧ソース118からのメモリセルの変動を最小にしている。
【0032】
さらにまた、ベース−ソース注入により形成されたダイオードは、0.7Vの電圧ドロップを生成するが、これは通常のEEPROMセルで用いられるのが理想的である。しかし、異なる電圧ドロップデバイスを用いること、例えばFETを用いることも可能であるが、Vrefより0.5ないし0.8V低い範囲内の一定電圧ドロップを提供するために、バック−ゲートバイアスによる変化を最小にするように考慮しなければならない。
【0033】
基準ダイオードは、図に示すのと同じメモリセルと同一のウェル内に形成するのが好ましく、これにより、アノードはウェルの一部として形成され、それと一体に接続されている。しかし基準ダイオードは、必要によっては別のウェル内に形成することもでき、そしてメモリセルが形成されるウェルにアノードを接続することもできる。
【0034】
本発明の一実施例においては、基準ダイオードとバイポーラトランジスタを含む単一の電圧調整器は、あるウェル内のある列内のすべてのメモリセルに用いることができる。しかし、複数の電圧調整器を必要によっては用いることができ、これにより、あるバイポーラトランジスタ上の過剰電流ドレインを阻止したり、別の目的に使用することもできる。集積回路上に数個のメモリ列を形成することが可能で、必要によってはそれぞれが独自の電圧調整器を有することもできる。
【0035】
上記の実施例は、nチャネルEEPROMセルを例に説明したが、pチャネルEEPROMセルも本発明を適用することが可能であり、この場合、ドーピングの導電型と電圧の極性は、この実施例とは逆となる。
【図面の簡単な説明】
【図1】本発明の一実施例を表わす図。
【符号の説明】
100 p型基板
101 n型ウェル
102 p型ウェル
103 p+ウェル接合領域
104 n+領域、(n+カソード)
105 n+ソース領域
106 n+ドレイン接合領域
107 フローティングゲート
108 制御ゲート
110 エミッタ
111 電圧低下デバイス
112 導体
113 負電圧ソース
114 導体
115 導体
116 高インピーダンス電圧ソース
117 コレクタ
118 低インピーダンス電圧ソース
Claims (18)
- ドープしたウェル(102)内に形成されたソース領域(105)と、ドレイン領域(106)と、このウェルの上に形成された制御ゲート(108)とを有するメモリセルを有する集積回路において、
前記集積回路はさらに、前記のドープしたウェル(102)に接続された第1の電極と、基準電圧ノードで第1の電圧ソース(116)に接続された第2の電極とを有する逆破壊ダイオードを有する電圧レギュレータを含み、さらに、前記基準電圧ノードと前記メモリセルのドレイン(106)との間に接続された電圧低下デバイス(111)を有し、
破壊電圧が前記第1及び第2の電極に適用される場合に、前記電圧低下デバイス(111)は前記メモリセルの前記ドレインと前記ドープしたウェル(102)間の前記破壊電圧と関連して実質的に固定した電圧差を維持する
ことを特徴とする、メモリセルを有する集積回路。 - 前記電圧低下デバイス(111)は、コレクタ(117)が第2の電圧ソース(118)に接続され、ベースが前記基準電圧ノードに接続され、エミッタ(110)が前記メモリセルのドレイン(106)に接続されるバイポーラトランジスタであることを特徴とする請求項1の集積回路。
- 前記メモリセルは、前記ドープしたウェル(102)上に形成され、前記制御ゲート(108)の下に少なくともその一部があるフローティングゲート(107)
をさらに有することを特徴とする請求項1の集積回路。 - 前記メモリセルは、高電圧を前記制御ゲートと前記ドレインに印加し、
低電圧を前記ドープしたウェルに印加して、プログラムする
ことを特徴とする請求項1の集積回路。 - 前記ウェルはp型ウェルであり、
前記カソードと、ソース領域とドレイン領域は、前記p型ウェル内に形成されたn+領域である
ことを特徴とする請求項1の集積回路。 - 前記p型領域は、p型基板内に形成されたn型領域内に形成される
ことを特徴とする請求項5の集積回路。 - 前記メモリセルをプログラミングする間、
前記p型ウェルは、前記基板に印加される電圧に対し負にバイアスされた電圧のソースに接続されている
ことを特徴とする請求項6の集積回路。 - 前記n+ソース領域と前記p型基板は、接地電位(Vss)に接続されている
ことを特徴とする請求項6の集積回路。 - ドープしたウェル内に形成されたソース領域と、ドレイン領域と、このウェルの上に形成された制御ゲートを有する、メモリセルを有する集積回路を動作させる方法において、
第1の電圧ソースからの電圧を、前記ドープしたウェルに接続された第一電極と、基準電圧ノードで前記第1の電圧ソースに接続された第二電極とを有する、逆破壊ダイオードに印加するステップを有し、
破壊電圧が前記第1及び第2の電極に適用される場合に、前記基準電圧ノードと前記メモリセルの前記ドレイン領域との間に接続された電圧低下デバイスは前記メモリセルの前記ドレインと前記ドープしたウェル間の前記破壊電圧と関連して実質的に固定した電圧差を維持する、
ことを特徴とする、集積回路の動作方法。 - 前記メモリセルは、前記ドープしたウェル上に形成され、前記制御ゲートの下に少なくともその一部がある、フローティングゲート
をさらに有することを特徴とする請求項9の動作方法。 - 前記メモリセルは、高電圧を前記制御ゲートと前記ドレインに印加し、
低電圧を前記ドープしたウェルに印加して、プログラムする
ことを特徴とする請求項9の動作方法。 - 前記ウェルはp型ウェルであり、
前記カソードと、ソース領域とドレイン領域は、前記p型ウェル内に形成されたn+領域である
ことを特徴とする請求項9の動作方法。 - 前記p型領域は、p型基板内に形成されたn型領域内に形成される
ことを特徴とする請求項12の動作方法。 - 前記メモリセルをプログラミングする間、
前記p型ウェルは、前記基板に印加される電圧に対し負にバイアスされた電圧のソースに接続されている
ことを特徴とする請求項13の動作方法。 - 前記n+ソース領域と前記p型基板は、接地電位(Vss)に接続されていることを特徴とする請求項13の動作方法。
- 前記電圧低下デバイスは、コレクタが第2の電圧ソースに接続され、ベースが前記基準電圧ノードに接続され、エミッタが前記メモリセルのドレインに接続されるバイポーラトランジスタである
ことを特徴とする請求項9の動作方法。 - 前記第1の電極が、アノードであり、
前記第2の電極が、カソードであり、
前記実質的に固定された電圧差が、前記バイポーラトランジスタの前記ベースとエミッタの間のp−n接合における電圧低下による破壊電圧より小さい
ことを特徴とする請求項16の動作方法。 - 前記第1の電極が、アノードであり、
前記第2の電極が、カソードであり、
前記実質的に固定された電圧差が、前記バイポーラトランジスタの前記ベースとエミッタの間のp−n接合における電圧低下による破壊電圧より小さい
ことを特徴とする請求項2の集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/352566 | 1999-07-13 | ||
US09/352,566 US6141252A (en) | 1999-07-13 | 1999-07-13 | Voltage regulation for integrated circuit memory |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001068570A JP2001068570A (ja) | 2001-03-16 |
JP4071920B2 true JP4071920B2 (ja) | 2008-04-02 |
Family
ID=23385651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000213205A Expired - Fee Related JP4071920B2 (ja) | 1999-07-13 | 2000-07-13 | メモリセルを有する集積回路、およびその動作方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6141252A (ja) |
JP (1) | JP4071920B2 (ja) |
KR (1) | KR100715128B1 (ja) |
TW (1) | TW456040B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6477086B2 (en) | 2000-12-29 | 2002-11-05 | Intel Corporation | Local sensing of non-volatile memory |
US6744671B2 (en) * | 2000-12-29 | 2004-06-01 | Intel Corporation | Kicker for non-volatile memory drain bias |
US6570789B2 (en) | 2000-12-29 | 2003-05-27 | Intel Corporation | Load for non-volatile memory drain bias |
US6535423B2 (en) * | 2000-12-29 | 2003-03-18 | Intel Corporation | Drain bias for non-volatile memory |
US6456540B1 (en) | 2001-01-30 | 2002-09-24 | Intel Corporation | Method and apparatus for gating a global column select line with address transition detection |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5077691A (en) * | 1989-10-23 | 1991-12-31 | Advanced Micro Devices, Inc. | Flash EEPROM array with negative gate voltage erase operation |
JPH0577691A (ja) * | 1991-09-17 | 1993-03-30 | Asmo Co Ltd | ワイパブレードラバーおよびその製造方法 |
-
1999
- 1999-07-13 US US09/352,566 patent/US6141252A/en not_active Expired - Lifetime
-
2000
- 2000-07-13 JP JP2000213205A patent/JP4071920B2/ja not_active Expired - Fee Related
- 2000-07-13 KR KR1020000040190A patent/KR100715128B1/ko not_active IP Right Cessation
- 2000-08-15 TW TW089113855A patent/TW456040B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2001068570A (ja) | 2001-03-16 |
US6141252A (en) | 2000-10-31 |
TW456040B (en) | 2001-09-21 |
KR100715128B1 (ko) | 2007-05-10 |
KR20010029939A (ko) | 2001-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5896315A (en) | Nonvolatile memory | |
US6034893A (en) | Non-volatile memory cell having dual avalanche injection elements | |
KR960002826B1 (ko) | 챠지펌핑효율이 개선된 챠지펌프회로 | |
US6028789A (en) | Zero-power CMOS non-volatile memory cell having an avalanche injection element | |
US7733700B2 (en) | Method and structures for highly efficient hot carrier injection programming for non-volatile memories | |
US7436710B2 (en) | EEPROM memory device with cell having NMOS in a P pocket as a control gate, PMOS program/erase transistor, and PMOS access transistor in a common well | |
US6352886B2 (en) | Method of manufacturing floating gate memory with substrate band-to-band tunneling induced hot electron injection | |
US6457108B1 (en) | Method of operating a system-on-a-chip including entering a standby state in a non-volatile memory while operating the system-on-a-chip from a volatile memory | |
CN111508541A (zh) | 非易失性存储器的非对称传输场效应晶体管 | |
US20030071301A1 (en) | Method for erasing a nonvolatile memory cell formed in a body region of a substrate | |
CN110073441B (zh) | 使用位线和选择栅极电压调节的编程干扰抑制 | |
US7397699B2 (en) | Channel discharging after erasing flash memory devices | |
US6545915B2 (en) | Method for driving nonvolatile semiconductor memory device | |
US7447063B2 (en) | Nonvolatile semiconductor memory device | |
US6842374B2 (en) | Method for operating N-channel electrically erasable programmable logic device | |
US5295095A (en) | Method of programming electrically erasable programmable read-only memory using particular substrate bias | |
JP4071920B2 (ja) | メモリセルを有する集積回路、およびその動作方法 | |
US6166955A (en) | Apparatus and method for programming of flash EPROM memory | |
US7773423B1 (en) | Low power, CMOS compatible non-volatile memory cell and related method and memory array | |
US7054196B2 (en) | Method for programming P-channel EEPROM | |
US20050083738A1 (en) | Non-volatile memory technology suitable for flash and byte operation application | |
US6850440B2 (en) | Method for improved programming efficiency in flash memory cells | |
US6711065B2 (en) | 1 T flash memory recovery scheme for over-erasure | |
US6545913B2 (en) | Memory cell of nonvolatile semiconductor memory device | |
JP3422812B2 (ja) | 不揮発性半導体メモリセルの書き換え方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050427 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050727 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070416 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070713 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071016 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |