TWI338361B - Methods of biasing a multi-level-cell memory - Google Patents

Description

九、發明說明： 【發明所屬之技術領域】 尤其有關於電子可程式化與可抹除記憶體，並 法。 L捉記，_舰行程式化與抹除的方 【先前技術】 (EEPROM) i 1 ^ ^ ^ ^ ^ ^ .快閃_係:=憶=:== :===快閃_中的感測= 伯.产―非揮發性記㈣t的資料數值或數 你/· 感測結構中，穿過記憶胞而被感測的電流， 係在一電流感測放大器中與一參考電流比較。 槎在eEEPR0M與快閃記憶體中，係使用了.多個記憶胞結 構。Ik者積體電路的體積縮小，研發能量係投注於以電荷 捕捉介電層為基礎的記憶胞結構，因其製程具有可縮小性 以及簡單性。以電荷捕捉介電層為基礎的記憶胞結構包 括N位70記憶胞結構。此記憶胞結構係藉由將電荷捕捉於 一$荷捕捉介電層（例如氮化矽）中而儲存資料。隨著負 電荷被捕捉，a己憶胞的臨界電壓會增加。記憶胞的臨界電 麼係藉由從電荷捕捉層中移除負電荷而降低。 N位元裝置使用了相當厚的底氧化物層以防止電荷流 失，例如大於3奈米，且典型地大約為5至9奈米。在抹 1338361

除該記憶胞時’係使用帶至帶穿隧誘發熱電洞注入 (BTBTHH)技術，而產生直接穿隧。然而，熱電洞注入 會導致氧化物的損傷’造成在高臨界電壓記憶胞中的電荷 流失、以及在低臨界電壓記憶胞中的電荷增益。此外，在 程式化與抹除循環之中，抹除時間必須逐漸增加，因為在 電荷捕捉結構中所累積的電荷會變得難以抹除。此電荷累 積係由於電洞注入點與電子注入點彼此並不重疊，而在每 一次抹除脈衝之後仍會殘留電子。此外，在一 ：^位元快閃 記憶裝置的區塊抹除時，由於製程的不同（例如通道長度 的不同）會導致每一記憶胞的抹除速度並不相同。此抹除 速度的不同會造成抹除狀態的大範圍vt分佈，其中某些記 憶胞變得難以抹除，而某些記憶胞則過度抹除。因此，目 窗在許多次的程式化與抹除循環之後 :4手關閉’而付到不佳的耐久性。隨著技術尺寸一再縮 小，此問題會更形嚴重。 一J知的浮動閘極裝置，係在-導電浮動閘極中儲存一仿 二位元裝置具有複數個記憶胞，每- N位元託 位70快閃記憶胞而可以儲存電荷於-氧化物 =化物·乳化物（ΟΝΟ)介電層中。在一典 胞結J中，-氮化物層係用做為一捕捉材二= 氣Lli 裝置中的閘極介電層。在0Ν〇介電層之 :化物層中的電荷，可以儲存在N位元記憶胞二: ,s知的程式化與抹除技術應用了通道埶電子方Φ以，鱼 可===發熱電洞方法進行抹除』 糸了乂k供更有效的方法以進行非揮發性記憶胞的 1338361 程式化與抹除。 【發明内容】 本發明所述的方法’係為對多階細胞（MLC)記憶裝置 進行雙側偏壓（DSB)方法，此記憶裝置包括一反及閘 (NAND)陣列其包括複數個電荷捕捉記憶胞。一記憶裝 置係以雙側偏壓電子注入（EI)技術進行程式化，並以雙 側偏壓電洞注入（HI)技術進行抹除。每一電荷捕捉記憶 胞^括了 2n個邏輯狀態，包括四個二位元（或多階細胞） 狀態如00邏輯狀態、〇1邏輯狀態、1〇邏輯狀態與u邏輯 狀態。己憶裝置可以利用可變雙側偏壓（Vd/Vs)或一可變 閘極偏壓Vg ’而以雙側偏壓多階細胞程式化方法進行程式 化。 在第雙側偏壓多階細胞程式化方法中，係施加不同 的DSB電壓值至不同的邏輯狀態，而

^舉例而言’在此記憶陣列的每-電荷捕捉記憶胞中\ =靶^ 10伏特的閘極電壓Vgi其閘極。在邏輯〇〇狀態， 二電荷捕捉記憶胞的源極區域與陽極區域係‘同時施加偏^麗 (=即雙側偏壓）’以-源極電壓Vs提供5伏特至其源極 =厭Γ汲極電壓Vd提供5伏特至纽極區域，做為第 ㈣「1排。在邏輯01狀態…電荷捕捉記憶胞的源極與 /盆=域係同時施加偏麼，以—源極電壓Vs提供4.5伏特 叫及極電壓Vd提供4.5伏特至其沒極區 胞的二偏壓安排。在邏輯1G狀態，—電荷捕捉記憶 極區域係同時施加偏麗，以—源極電麼％ mi特至其源極區域、—汲極電壓Vd提供4伏特至 其及極區域’做為第三偏壓安排。在邏輯u狀態，此電荷 7 以ο 捕捉兄憶胞並未被程式 伏特為及極電壓。 π特為原極電壓 的閘極電壓偏【夕階細胞程式化方法中，係施加不同 電壓值，例如=1,源極電壓與汲極電壓均為同- 電==區r同時汲極電壓係提供 記憶胞係處於第：：工:t邏：00狀態，此電荷捕捉 沒極區域传同I=捕捉記憶胞的閣極終端，而源極區域與 極區==偏壓’提供5伏特的源極電…源 輯01狀離，此電的没極電壓Vd至没極區域。在邏 其中門搞何捕捉記憶胞係處於第二偏壓安排之中， 極^，而7^Vg係提供10伏特至此電荷捕捉記憶胞的閘 伏域與沒極區域係同時施加偏壓，提供5

Vd至;;二、堅Vs至源極區域、並提供5伏特的沒極電壓 於筮」他^域。在邏輯10狀態，此電荷捕捉記憶胞係處 此雷:安排之中，其中間極電壓Vg係提供5伏特至 *何自捉記憶胞的閘極終端，而源極區域與汲極區域係 =施加偏壓’提供5伏特的源極電壓Vs至源極區域、並 徒供j伏特的汲極電壓Vd至汲極區域。在邏輯u狀態， 此電何捕捉記憶胞並未被程式化，使得閘極電壓Vg為〇 伏特，而源極區域與汲極區域係同時施加偏壓，提供5伏 特的源極電壓Vs至源極區域、並提供5伏特的沒極電壓 Vd至汲極區域。 ^在此描述的雙側偏壓多階細胞程式化方法之一，可以被 %加至電荷捕捉記憶裝置，例如一反及閘記憶陣列。在 13-38361 反及閘記憶陣列中之電荷捕捉記憶胞係以串聯方式被程式 化。在程式化步驟之後，在雙側偏壓多階細胞逐位元抹除 操作中的第一步驟裡，反及閘記憶陣列係經檢查以偵測在 一電荷捕捉記憶胞中的任一位元是否被過度程式化。針對 在一電荷捕捉記憶胞中被偵測出過度程式化的位元而言， 雙側偏壓多階細胞抹除操作係以逐位元方式進行。 在一第二步驟中，被決定為過度程式化之該位元係以雙 側偏壓電洞注入方法抹除，或者若有多於一位元被決定為 過度程式化，則這些被過度程式化的位元係以同一雙側偏 壓電洞注入方法抹除。在一第三步驟中，被決定為過度程 式化的位元（或多位元）現已被抹除，接著被重新程式化 至一選定邏輯狀態。 廣泛而言，本發明係有關於一種用以對一多階細胞 (MLC)記憶裝置施加偏壓之方法，該多階細胞記憶裝置 在一反及閘記憶陣列中具有複數個電荷捕捉記憶胞，在該 複數個電荷捕捉記憶胞中之每一該電荷捕捉記憶胞具有2η 個邏輯狀態包括第一邏輯狀態、第二邏輯狀態、第三邏輯 狀態以及第四邏輯狀態，每一該電荷捕捉記‘憶胞具有一第 一電荷捕捉位置以儲存一第一位元、以及一第二電荷捕捉 位置以儲存一第二位元，該方法包括：同時施加偏壓至每 一該複數個電荷捕捉記憶胞之一對應源極終端與一對應汲 極終端，並施加一閘極電壓至每一該複數個電荷捕捉記憶 胞之一對應終端，以程式化該複數個電荷捕捉記憶胞；決 定在每一該複數個電荷捕捉記憶胞中被過度程式化之一位 元（或多位元），其係藉由讀取該位元之一電壓值並與一參 考電壓值比對而達成，該過度程式化位元具有一源極終 端、一汲極終端、以及一閘極終端；藉由同時施加偏壓至 9 1338361 位元之該源極終端與該汲極終端，而抹除該 閘=:正閘極電—該過 較佳地，此雙側偏壓抹除操作可用以模擬正與負

又0邊雙側偏壓（Vd/Vs)電壓與-固定開極電壓，將產 生適用於多階細胞應用的程式化效率。可變閘極電屋盘固 ，的雙侧偏壓值亦可產生適用於多階細胞應用的程心匕效 ，。此雙顚壓方法提供-雜抹除能力，使得雙側偏壓 =階細胞的臨界電Μ V t赠’可以利用逐位元抹除操作進 行改正，而非利用區塊抹除操作進行。 以下係詳細說明本發明之結構與方法。本發明内 章，目的並非在於定義本發明。本發明係由申請專利範圍 所疋義。舉凡本發明之實施例、特徵、目的及優點等將可 透過下列說明申請專利範圍及所附圖式獲得充分瞭解。 【實施方式】 • 以下將參照第卜10圖而針對本發明結構.實施例與方法 進行描述。可以瞭解的是，本發明的範疇並不限於所揭露 的特定實施例，且本發明可以利用其他特徵、元件、方法 與實施方式而實施。在各實施例中的相似元件大致將以相 似的標號標示之。 第1圖係為一示意圖，繪示對一電荷捕捉記憶胞（或N 位元）100以雙側偏壓（DSB)電子注入（EI)方法進行程 式化。此電荷捕捉記憶胞100包括一 p型基板11〇與n +摻 雜區域120，122’以及在n+摻雜區域12〇，122之間的P型摻 雜區域。一第一方向電流Π4係指出電洞電荷從n+摻雜區 10 1338361 f* 12〇机出的方向，而第二方向電流116則指出電洞電荷 t雜區域122流出的方向。p型基板η 〇的通道寬度 X 112係置於左端的…摻雜區域ι2〇與右端的η+摻雜區域 之間底”電結構130 (底氧化物層）係位於ρ型基板 中之if if寬度度X丨丨2的上表面上。電荷捕捉結構⑶ (例如氮化矽層）係位於底介電結構130之上。一頂介電 結構134 (頂氧化物）係位於電荷捕捉結構132之上。一 多^夕_ 14G係位於頂介電結構m之上。底介電結構 13〇、電射捕捉結構132、以及頂介電結構134的組合，一 為ΟΝΟ (氧化物_氮化物_氧化物）、结構。〇N〇結構 的寬度通常（但不必然）與ρ型基板11〇的通道寬度χ ιΐ2 對^。電荷，捉記憶胞丨00在電荷捕捉結構132之中包括 I-第-電荷捕捉位置18〇 (例如在電荷捕捉結構132的 ί則：Ϊ存：個以上的位元)以及一第二電荷捕捉位置182 —(列β電荷捕捉結構132的右側而儲存—個以上的位 =)。代^性的頂介電結構材料包括二氧㈣以及氮氧化 =或其他類似的高介電常數材料，包括如氧化紹等，其 至1〇奈米。代表性的底介電結構材料包括二氧 氣化矽，或其他類似的高介電常數材料，包括 2 厚㈣約^ 1G奈米。代表性的電荷捕 t 氮化石夕、或其他高介電常數材料，包括金屬氧 化物如乳化銘、乳化铪、氧化飾等， 足結構可為不連續的電荷捕捉材料區塊或二 粒，或為如圖所示的連續層。 員^位元ΐ記憶胞具有，舉例而言，厚度介於3至10 j =乳化物、厚度介於3至9奈米的電荷捕捉層、以 旱又於5至1〇奈米的頂氧化物。類s〇n〇s記憶胞具 1338361 有，舉例而έ，厚度介於1至3奈米之底氧化物、厚度介 於3至9奈米的電何捕捉層、以及厚度介於3至1〇奈米的 頂氧化物。 - 在本文中所使用的詞彙，「程式化」係指升高一記憶胞 的臨界電壓，而「抹除」則是指降低一記憶胞的臨界電壓。 j而，本發明之方法包括了「程式化」係指升高一記憶胞 之臨界電壓、「抹除」指降低一記憶胞的臨界電壓的產品與 方法，以及「程式化」係指降低一記憶胞之臨界電壓、「抹 φ 除」指升高一記憶胞的臨界電壓的產品與方法。 電荷捕捉記憶胞100係在n+摻雜區域UO，〗22進行雙側 偏壓，此二摻雜區域也可稱為源極區域以汲極及區域 122 雙側偏壓」係指同時對源極區域120與汲極區域122 施加偏壓。「同時」在本文中係具有較寬廣的含意，包括同 時進行、重疊、共同發生、並聯發生、或大約同時發生。 施加至源極區域120與汲極區域122的偏壓可以為相同電 壓或不同的電壓。在此實施例中’施加至源極區域12〇與 汲極區域122的電壓同為5伏特，因此圖中顯示施加至^ 參 極區域12〇的源極電壓Vs 150為5伏特，而.施加至汲極區 域122的汲極電壓V(1 152亦為5伏特。 施加至電荷捕捉細胞1〇〇的雙側偏壓，係藉由施加相同 數值的電壓至源極區域12〇與汲極區域122而達成。5伏 特的源極電壓Vs 150係施加至源極區域12〇。一第一電流 方向114指出，電子電荷係從n+摻雜區域12〇流出，且第 二電流方向116係指出，電洞電荷係從n+摻雜區域122流 出。5伏特的j：及極電廢150係施加至沒極區域122。在 一電子注入方法中，係施加+8伏特的閘極電壓+Vg 160至 多晶矽閘極140，以增強電子注入效率。電子電荷17〇可 12 1338361 以利用《面電壓而產生，此接面電壓係用以控制電子產 生效率。 第2A-2D圖係為示意圖，根據本發明的第一方法實施例 . 而說明利用雙側偏壓電子注入方法，對-具有四種雙位元 •巧態之^階細胞記憶體（例如電荷捕捉記憶胞100)進行 ，式化操作。第2A-2D圖的每一途係代表一不同的邏輯狀 態：第2A圖繪示了邏輯00狀態，第2B圖繪示了邏輯 狀態’第2C圖緣示了邏輯10狀態，第2〇圖繪示了邏輯 φ 11狀態。在第一方法中，閘極電壓Vg係為一固定電壓值。 電子的數量決定了使用不同雙側偏壓（Vd/Vs)所控制的邏 輯狀態，雙側偏壓將會產生不同的電子數量。 在此貫施例中，四種二位元邏輯狀態中的閘極電壓Vg 均係設定至10伏特。第2A圖繪示了施加至電荷捕捉記憶 胞1〇〇的雙側偏壓，以將電荷捕捉記憶胞1〇〇設置於邏^ 〇〇狀態。一 5伏特的源極電壓Vs 210係施加至源極區域 120。一 5伏特的汲極電壓Vd212係施加至汲極區域丨22。 施加不同的雙側偏壓係用以獲得其他的邏輯狀態。第2B φ 圖繪示了施加至電荷捕捉記憶胞100的雙側.偏壓，以將電 荷捕捉記憶胞100設置至邏輯〇1狀態。4.5伏特的源極電 壓Vs 220係施加至源極區域120。4.5伏特的汲極電壓 222係施加至汲極區域122。閘極電壓Vg 160仍然固定為 10伏特。 ........ 在第2C圖中，係繪示施加至電荷捕捉記憶胞1〇〇的雙 : 側偏壓，以將電荷捕捉記憶胞100設置至邏輯1〇狀態。4 〇 伏特的源極電壓Vs 230係施加至源極區域12〇。4 〇伏特的 汲極電壓Vd 232係施加至汲極區域122。閘極電壓Vg 16〇 仍然維持為10伏特。 1338361 在第2D圖中，電荷捕捉記憶胞100係位於邏輯11狀 態，其代表電荷捕捉記憶胞1〇〇沒有程式化操作。在邏輯 11狀態中，源極電壓Vs 240與汲極電壓242均為大約0 伏特。閘極電壓Vg 160仍然維持為10伏特。 第3圖係為一示意圖，繪示第一實施例中，多階細胞以 雙側偏壓電子注入進行程式化的採樣數據。圖300具有一 Y軸代表臨界電壓位階310，以及X軸代表程式化時間 312。第一曲線322顯示一第一多階細胞狀態的特徵320， 其係施加5.5伏特的源極與汲極電壓至電荷捕捉記憶胞100 的左位元（Bit-L，即第一位元）以及右位元（Bit-R，即第 二位元）。第二曲線332繪示了第二多階細胞狀態330的特 徵，其係施加5伏特的源極與汲極電壓至電荷捕捉記憶胞 100的左位元以及右位元。第二曲線342繪示了第二多階 細胞狀態340的特徵，其係施加4.5伏特的源極與汲極電 壓至電荷捕捉記憶胞100的左位元以及右位元。 第4A-4D圖係示意圖，根據本發明之第二方法實施例而 說明利用雙側偏壓電子注入方法，對一具有四種雙位元狀 態之電荷捕捉記憶胞100進行程式化操作。在本實施例 中，雙側偏壓仍維持大約恆定，使得源極電壓410與汲極 電壓420設置為大約相同。舉例而言，施加5伏特的源極 電壓410至源極區域120，並施加5伏特的汲極電壓420 至汲極區域122。藉由施加不同的閘極偏壓Vg 430，可以 控制不同的電子數量。 第4A圖係為一示意圖，繪示以雙側偏壓施加至電荷捕 捉記憶胞100，以將電荷捕捉記憶胞100設置於邏輯00狀 態。大約15伏特的閘極電壓Vg 430係施加至電荷捕捉記 憶胞100的閘極140，以控制電子數量。雙側偏壓維持於 14 1338361 恆定值’其中源極電壓Vs係設置為大約5伏特，而汲極電 壓Vd係設置為大約5伏特。 第4B圖係為一示意圖，繪示施加雙側偏壓至電荷捕捉 記憶胞以將電荷捕捉記憶胞100設置於邏輯01狀態。 大約10伏特的閘極電壓Vg 440係施加至電荷捕捉記憶胞 * 100的閘極】4〇，以控制電子數量。雙側偏壓維持於恆定 值，其中源極電壓V s係設置為大約5伏特，而沒極電壓 V d係設置為大約5伏特。 第4B圖係為一示意圖，繪示施加雙側偏壓至電荷捕捉 記憶胞100,以將電荷捕捉記憶胞1〇〇設置於邏輯1〇狀態。 大約5伏特的閘極電壓Vg 44〇係施加至電荷捕捉記憶胞 1〇〇的閘極140，以控制電子數量。雙側偏壓維持於恆定 值，其中源極電壓Vs係設置為大約5伏特，而汲極電壓 V d係設置為大約5伏特。 。第4D圖係為一示意圖，繪示電荷捕捉記憶胞1〇〇為邏 輯11狀態，表示在電荷捕捉記憶胞1〇〇並無進行程式化操 作。電荷捕捉記憶胞1〇〇的閘極電壓Vg44〇係為〇伏特 • 或重置為〇伏特。雙側偏壓維持於恆定值，.其中源極電壓

Vs係設置為大約5伏特，而汲極電壓Vd係設置為大約5 伏特。 第5圖係為一特徵曲線圖，繪示第二時師利中的多階細 胞記憶體進行雙側偏壓電子注入程式化的採樣數據。圖· 的Y軸代表臨界電壓510，χ軸代表程式化時間512。第一 =522顯示第—MLC狀態別的特徵曲線，其係因施加 大約b伏特的閘極電壓至電荷捕捉記憶胞1〇〇的左位元與 5=而ϋ第二曲線532顯示第二mlc狀態530的特 徵曲線、係因施加大約10伏特的閘極電壓至電荷捕捉記 15 1338361 憶胞100的左位元與右位元而產生。第三曲線542顯示第 三MLC狀態540的特徵曲線，其係因施加大約5伏特的閘 極電壓至電荷捕捉記憶胞100的左位元與右位元而產生。 第6圖係為一簡化電路圖，繪示用於一反及閘陣列600 的雙側偏壓多階細胞程式化方法。反及閘陣列600包括複 數條字元線 WL1 610, WL16 612, WL32 614, 616, 618，其 係沿著第一方向（或水平方向）延伸，並與複數條位元線 BL1 621, BL2 622, BL3 623, BL4 624, BL5 625, BL6 626 相 交，該些位元線係沿著第二方向（或垂直方向）延伸。此 反及閘陣列600更包括複數個電晶體640-642，650-652, 660,663,666,670-672,680-682。反及閘陣列 600 的程式化可 以經由一特定字元線而達成’或者藉由資料頁程式化(page programming)而達成。 在本實施例中’舉例而言’ 10伏特的閘極電壓Vwu6 613 係施加至字元線WL16 612，此字元線係連結至電晶體（或 電荷捕捉記憶胞）660, 663, 666。施加一雙側偏壓多階細胞 程式化至字元線WL16，以製造多個邏輯狀態，其中電晶 體660係為邏輯00狀態，電晶體663係為邏輯〇1狀態， 且電晶體666係為邏輯10狀態。位元線電壓vbli 631，VBL2 632, VBL3 633, VBL4 634, VBL5 635, VBL6 636 係並聯施加或 同時施加至電晶體660,663,666。 雙側偏壓（Vd/Vs)程式化係以一雙側偏壓多階細胞操 作，而施加至電荷捕捉記憶胞或電晶體（例如 660,663,666)。電晶體660包括一第一電荷捕捉位置661(其 係連接至第一位元線621)與一第二電荷捕捉位置662(i 接至第四位元線624)。5,5伏特的第—位元線電壓vBL丨631 係以第一方向691而施加至第一位元線621，其係提供至 1338361 電晶體660的第一電荷捕捉位置661。5.5伏特的第四位元 線電壓VBM 634係以第四方向694而施加至第四位元線 624，其係提供至電晶體660的第二電荷捕捉位置662。電 晶體663包括一第一電荷捕捉位置664 (其係連接至第二 位元線622)以及一第二電荷捕捉位置665 (其係連接至第 五位元線625)。5.0伏特的第二位元線電壓VBL2 632係以 第二方向692而施加至第二位元線622，其係提供至電晶 體663的第一電荷捕捉位置664。5.0伏特的第五位元線電 壓VBL5 635係以第五方向695而施加至第五位元線625， 其係提供至電晶體663的第二電荷捕捉位置665。電晶體 666包括一第一電荷捕捉位置667(其係連接至第三位元線 623 )以及一第二電荷捕捉位置668 (其係連接至第六位元 線626)。4.5伏特的第三位元線電壓VBL3 633係以第三方 向693而施加至第三位元線623，其係提供至電晶體666 的第一電荷捕捉位置667。4.5伏特的第六位元線電壓VBL6 636係以第六方向696而施加至第六位元線626,其係提供 至電晶體666的第二電荷捕捉位置668。

字元線610,614在本實施例中並未被選擇·。字元線電壓 VWL1 611係施加至字元線610，VWL1 611則等於通過電壓 Vpass。通過電壓Vpass係大於程式化臨界電壓，以開啟一電 晶體裝置。相似地，一字元線電壓V WL32 615係施加至字元 線614 ’ Vwl32 615則等於通過電壓Vpass。一位元線電晶體 電壓V b lt 617係施加至字元線616。一位元線電晶體電厘 VBLT 619係施加至字元線618。在本說明中，位元線電晶體 電壓Vblt 617與Vblt 619係等於字元線電壓Vwli6 613。 第7圖係為一示意圖，繪示利用一雙側偏壓電洞注入 (HI)方法抹除一電荷捕捉記憶胞100的方法。此電荷捕 17 1338361 捉記憶胞100也是施加相同的雙側偏壓到源極區域120與 汲極區域122。5伏特的源極電遷Vs 150係施加至源極區 ，丨20第^方向114標示，電洞電荷係從n+摻雜區域1 μ出而第一方向116則標示，電洞電荷係從n+摻雜區域 122流出。5伏特的汲極電壓Vd 152係施加至汲極區域 122在電洞注入方法中，_1〇伏特的負問極電壓no 係施加至多晶％_ 14G，以增強電洞注人效率。電洞電

荷720可以利用一接面電壓而產生，其係用以控制 生效率。 第8圖係為—電路圖’繪示在—反及閘陣列 ，偏壓多階細胞逐位元抹除方法的第―步驟，其係檢查哪 位元_(或那#*#1)被過度程式化，並將這些過度程式 扩Ϊ = 。在一習知的方法中，反及閘操作係藉由實 二式t與非選擇性抹除（亦稱*晶片抹除）而執 ΐ \ ^明的實施洲在反及閘記㈣的雙側偏麼操作 :’匕括了選擇性程式化與選擇性抹除。「逐位元」抹除方 2指稱選擇特定位元進行抹除，而非選擇整個晶片進行 禾除。 + ’處於邏輯Gl狀態的電荷捕捉記憶胞633 if過度程式化，超過了預期的程式化位階。「過度程 ^ 係指稱其程式化臨界電壓Vt大於目標臨界電壓 徽舉例t而言’下列的邏輯狀態具有所述的電壓特 態的vt=7V，邏輯10狀態的vt=ιν，邏 =t態的vt=4V，而邏輯00狀態的vt=7v。由於參 程ϋ ^了不同的分佈結果，因此必需要定義可以容忍的 八1丨&1電壓％分佈區間。每一記憶狀態的目標電壓可 刀’、、-1·5伏特、^伏特、4.5伏特與7.5伏特，並具有 1338361 狀態則代表产程^此’具有Vt = 2V(>1.5V)的邏輯i0 化可發生於下歹;各二電荷捕捉記，的過度程式 的過度程式化；在第^t H€何捕捉位置664 或者在第一與第二^= :然=的說明僅指出一個過度程式化的電 捉匕記憶Ϊ Β种也可能決定其他過度程式化的電荷i 第9圖係為一電路圖，_ 側:㈣細胞逐位元抹二:第列:5;亍:j 末Γ接續著第8圖中的第-步驟；ΐ I電何捕捉纪憶細胞663的係第一電荷捕捉位 輯二1狀態係為過度程式化後，施加5 5伏特 ’： 電厘vBL2以抹除電荷捕捉記憶胞663，並施加 =字 元線電壓（或閘極電壓）92G至電荷捕捉電晶體^^ 極。若本實施财的第一電荷捕捉位置664代!…及極區 域，則施加雙側偏壓Vd至所選定記憶胞（亦即電荷二 記憶胞663)以近行雙側偏壓熱電洞抹除操.作。此抹 作僅抹除所選定的過度程式化位元。第五位元線電壓胤$ 635仍然是5伏特，因為電荷捕捉記憶胞6幻的 捕捉位置665並未被過度程式化。其他位元線電壓v—

Vbl3 914, VBL4 916, VBL6 918 則維持在 〇 伏特。 BU ’ 對未選定的字元線610,614而言’字元線電壓v u 係施加至字元線610,此時VWL1 611係等同於1 vpass。通過電壓Vpass#大於程式化臨界電壓，以 pass 晶體裝置。相似地，字元線電壓VWL32 615係施加^字:線 614 ’其中VWL32 615係等同於通過電壓、 ' 1338361 第10圖係為一電路圖，繪示一反及閘陣列使用一雙側 偏壓多階細胞逐位元抹除方法中的第三步驟，將所選定的 位元進行重新程式化，此時只有被選定的位元會進行重新 程式化。接續在第9圖所述的第二步驟之後（亦即利用雙 側偏壓電洞注入方法而將所選定的過度程式化電荷捕捉記 憶胞6/3抹除），在邏輯01狀態的電荷捕捉記憶胞663係 以邏輯01狀態的偏壓條件（Vg = 10V, Vd/Vs = 5V)進行 重新程式化。 雖然本發明係已參照較佳實施例來加以描述，將為吾人 所瞭解的是，本發明創作並未受限於其詳細描述内容。替 換方式及修改樣式係已於先前描述中所建議，並且其他替 換f式及修改樣式將為熟習此項技藝之人士所思及。、舉例 ，s，本發明中的電荷儲存結構係可應用於任何類型的電 何捕捉記憶體或其變化型，包括n通道與p通道s〇n〇s 型記憶裝置動閘極記憶體。此外，_電荷捕捉 記憶細胞係以一多階細胞的四種邏輯狀態進行說明，但 發明亦可應用至其m階細胞之中，而不f離本發明之 精神。特別是，根據本發明之結構與方法，.所有具有 =同於本發明之構件結合而達成與本發明實質上相同結 ΐ者皆不脫離本發明之精神料。因此，所有此等替換方

Is 改樣式係意欲落在本發明於隨附申請專利範圍及盆 均等物所界定的範疇之中。 【圖式簡單說明】 斤觉工圖係$思圖卩—剖面圖說明本發明利用雙側偏 i電子注人方法對記憶體進行—程式化操作。 第2A-2D ®係示意圖，根據本發明的第一方法實施例 20 1338361 而說明利用雙側偏壓電子注入方法，對一具有四種雙位元 狀態之多階細胞記憶體進行程式化操作。 第3圖係一示意圖，繪示本發明第一實施例中’利用雙 側偏壓電子注入法對—多階細胞記憶體進行程式化之例示 結果。 第4A-4D圖係為示意圖，‘據本發明之第二方法實施 例而說明利用雙側偏壓電子注入方法，對一具有四種雙位 元狀態之電荷捕捉記憶胞進行程式化操作。

第5圖係一不意圖，繪示本發明第二實施例中，利用雙 側偏壓電子注入法對一多階細胞記憶體進行程式化之例示 結果。 第6圖係為—電路圖，根據本發明而說明在-反及閘陣 列中進行一雙側偏壓多階細胞程式化方法。 第7圖係為-示意圖，則剖面圖說明本發明利用 偏壓電洞注入方法對記憶體而進行一抹除操作。

第8圖係為-電路圖，綠示在—反及閘陣列中 側偏壓多階細胞逐位域除方法的第—步驟，其係確認何 位元被過度程錢，接著_本發明之方法 第9圖係-電路圖’繪示在—反及閘陣列 偏壓多階細胞逐位元抹除方法㈣三㈣，其係抹除雙j ^已妹式化的位疋’其尹只有過度程式化的位元被抹 第10圖係一電路圖，繪示在一 側偏壓”，胞逐位元抹除方法的第心 ==:進行重新程式化，其中只有= 21 1338361

【主要元件符號說明】 100 電荷捕捉記憶胞 110 P型基板 112 通道寬度X 114,116 電流方向 120,122 n+摻雜區域 130 底介電結構 132 電荷捕捉結構 134 頂介電結構 140 多晶矽閘極 150 源極電壓 152 汲極電壓 160 閘極電壓 170 電子電荷 180 第一電荷捕捉位置 182 第二電荷捕捉位置 210,220,230,240 源極電壓 212,222,232,424 汲極電壓 310 臨界電壓位階 320,330,340 多階細胞狀態的特徵 322,332,342 特徵曲線 410 源極電壓 420 汲極電壓 430,440 閘極偏壓 510 臨界電壓 512 程式化時間 22 1338361 520,532,542 MLC狀態 522,532,542 特徵曲線 600 反及閘陣列 610,612,614,616,618 字元線 611 字元線電壓Vv/L 1 613 閘極電壓 615 字元線電壓VwL32 617,619 位元線電晶體電壓 621，622,623,624,625,626 位元線 631 第一位元線電壓 632 第二位元線電壓 633 第三位元線電壓 634 第四位元線電壓 635 第五位元線電壓 636 第六位元線電壓 640-642, 650-652, 660,663,666,670-672,680 661,664,667 第一電荷捕捉位 662,665,668 第二電何捕捉位. 691 第一方向 692 第二方向 693 第三方向 694 第四方向 695 第五方向 696 第六方向 710 負閘極電壓 720 電洞電荷 920 字元線電壓 23

Claims (1)

1. 十、申請專利範圍： 方法，3階二=細胞（MLC)記憶裝置施加偏壓之 :捉憶在-記憶陣列中具有複數個電 何捕捉記憶胞具有2n個邏鞋 匕口肊中之母°亥電 具有-第-電荷難:料制捉記憶胞 電荷捕捉位置以儲存一存一第-位元、以及-第二 同時施加偏壓至每一^二fb括. 對庫、數個電荷捕捉記憶胞之一 -该複數個電荷捕捉記憶胞之一對 J = 數個電荷捕捉記憶胞； 叫式化该複 化之^定在每^該複數個電荷捕捉記憶胞中被過度程式 電壓二而ΐ:藉由讀取該位元之-電壓值並與-參考 -成’該過度程式化位元具有-源極終端、 及極終知、以及一閘極終端； I由㈣施加偏壓至該過度程式化位元之該源極終 鲕與該汲極終端，而抹除該過度程式化位元；以及 重新程式化該已在該抹除操作中被抹除之該過度程 式化位元。 2心如申請專利範圍第1項所述之方法，其中該程式化步 驟包括： 針對處於第一邏輯狀態之母一該電荷捕捉記憶胞，同 時施加一第一源極電壓至該對應源極終端、施加一第一汲 極電壓至該對應汲極終端而施加偏壓，並施加該閘極電壓 至對應之閘極終端； 針對處於第二邏輯狀態之每一該電荷捕捉記憶胞，同 24 丄：rjcooi 第二源極電壓至該對應源極終端、施加-第二汲 $至。亥對應》及極終端而施加偏壓，並施加該閘極電壓 至對應之閘極終端； 技〃針對，於第二邏輯狀態之每-該電荷捕捉記憶胞，同 •炻一第三源極電壓至該對應源極終端、施加一第三汲 1灿堅至該對應汲極終端而施加偏壓，並施加該閘極電壓 至對應之閘極終端；以及 針對處於第四邏輯狀態之每一該電荷捕捉記憶胞’同 • 加一第四源極電壓至該對應源極終端、施加一第四汲 亟，壓至5玄對應汲極終端而施加偏壓，並施加該閘極電壓 至對應之閘極終端； 其中遠閘極電壓係為一恆定電壓值，該第一源極電壓 一汲極電壓係為同一電壓並大於該第二源極電壓與 δ:第^_及極電壓，該第二源極電壓與該第二汲極電壓係為 ，電壓並大於該第三源極電壓與該第三汲極電壓，該第 三源極電壓與該第三汲極電壓係為同一電壓並大於該第四 源極電屢與該第四汲極電壓。 3.如申睛專利範圍第1項所述之方法，其中該程式化步 驟包括： 少 ^針對處於第一邏輯狀態之每一該電荷捕捉記憶胞，同 時^加該源極電壓至該對應源極終端、施加該汲極電壓至 該對應汲極終端而施加偏壓，並施加一第一閘極電壓至對 應之閘極終端； ^針對處於第二邏輯狀態之每一該電荷捕捉記憶胞，同 時施加該源極電壓至該對應源極終端、施加該汲極電壓至 該對應汲極終端而施加偏壓，並施加一第二閘極電壓至對 25 1338361 應之閘極終端； 針對處於第三邏輯狀態之每一 至該對應源極终端==至 應 =:端：加偏並施加-苐三間極電㈣ 日卑施於第四邏輯狀g之每—該電荷捕捉記憶胞，同 1對壓至該對應源極終端、施加槪極電壓至 應:之i極終;端而施加偏愿，並施加-第四間罐至對 專利&圍第1項所述之方法，其中該源極電壓 係大約與該及極電壓相同。 :S請專利範圍第1項所述之方法，在該抹除步驟之 傻，更包括藉由同時施加偏壓至該過度程式化位元之該 極終端與:¾極終端、並施加—正閘極電壓至該過度程式化、 位7L之閘極終端，以重新程式化該過度程式化位元。 6. 如申請專利範圍帛】項所述之方法，其中每一該電荷 捕捉記憶胞包括-第一電荷捕捉位置與一第二電荷捕捉位 置，該第一電荷捕捉位置係儲存該第一位元與一第三位 7G，該第二電荷捕捉位置係儲存該第二位元與一第四位元。 7. 如申請專利範圍第1項所述之方法，其中該程式化步 驟包括一電子注入技術。 驟 如申请專利範圍第1項所述之方法，其中該抹除步 26 IJ38361 包括一電洞注入技術。 9. 如申凊專利範圍第1項所述之方法，其中該記憶陣列 包括一反及閘（NAND)記憶陣列。 1〇· 一種用以施加偏壓至一多階細胞（MLC)記憶裝置之 方法，該多階細胞記憶裝置具有複數個電荷捕捉記憶胞於 一記憶陣列中，每一該電荷捕捉記憶胞具有一第一電荷捕 捉位置以儲存一第一位元、以及一第二電荷捕捉位置以儲 存一第一位元，該第一與第二位元之組合提供一第一多階 細胞狀態、一第二多階細胞狀態、一第三多階細胞狀態、 一第四多階細胞狀態，該方法包括： 同時施加偏壓至每一該複數個電荷捕捉記憶胞之一 對應源極終端與一對應汲極終端，並施加一閘極電壓至每 一該複數個電荷捕捉記憶胞之一對應終端，以程式化該複 數個電荷捕捉記憶胞； 決定在每一該複數個電荷捕捉記憶胞中被過度程式 化之一位70，其係藉由讀取該位元之一電壓.值並與一參考 電壓值比對而達成’該過度程式化位元具有—源^終^、 一沒極終端、以及一閘極終端； 藉由同時施加偏壓至該過度程式化位元之該源極終 端與該汲極終端，而抹除該過度程式化位元；以及 重新程式化該已在該抹除操作中被抹除之該過度程式化位 元。 ^如申料鄉_ 1G _狀方法，其帽程式化 少驟包括： 27 丄丄 ^5 ^ ^1 ^ ^ ^ ^ ^ ^ ^ ^ ^ % - .¾ ^ ^ 弟一源極電壓至該對應源極終端、施加一 極電壓至對極終端而施加偏壓’並施加該閘 胞，Π處於第二多階細胞狀態之每-該電荷捕捉記憶 楚- .、》拉也加―第二源極電壓至該對應源極終端、施加一 極雷I5 ί壓至該對應汲極終端而施加偏壓，並施加該閘 極電壓至對應之閘極終端； 胞，於第二多階細胞狀態之每-該電荷捕捉記憶 當二1 ϋ 12"加一第二源極電壓至該對應源極終端、施加一 極雷懕5 ^壓至該對應沒極終端而施加偏磨，並施加該閘 極電壓至對應之閘極終端；以及 胞，^於第四多階細胞狀態之每—該電荷捕捉記憶 笛π、、tt, 一第四源極電壓至該對應源極終端、施加一 極雷愿壓至該對應没極終端而施加偏壓’並施加該閘 極電壓至對應之閘極終端； ㈣ί—中該閘極電壓係為—恆定電壓值，該第-源極電壓 汲極電壓係為同一電壓並大於該第.二源極電壓與 ^ ^極電壓，該第二源極電壓與該第二没極電壓係為 一 堅並大於該第三源極電壓與該第三汲極電壓，該第 壓與該第三汲極電壓係為同-電壓並大於該第四 源極電壓與該第四汲極電壓。 驟S請專利範圍第10項所述之方法’其中該程式化 的處於第一多階細胞狀態之每一該電荷捕捉記憶 已，同時施加該源極電壓至該對應源極終端、施加該汲極 28 fa —第一閘極電 電壓至该對應及極終端而施加偏壓，並施力， 壓至對應之閘極終端； 荷捕捉記憶 施加該汲極 第二閘極電 荷捕捉記憶 施加該汲極 第三閘極電 荷捕捉記憶 施加該汲極 第四閘極電 針對處於第二多階細胞狀態之每一該電 胞’同時施加朗、極電壓至賴應源極終端、 電壓至該對軌極終端而施加驗，並施加一 壓至對應之閘極終端； 針對處於第三多階細胞狀態之每一該電 胞’同時施加該源極電壓至該對應源極終端、 電壓至㈣應沒極終端而施加偏壓，並施加一 壓至對應之閘極終端；以及 針對處於第四多階細胞狀態之每一該電 胞，同時施加該源極電壓至該對應源極終端、 電壓至該對應汲極終端而施加偏壓，並施加一 壓至對應之閘極終端。 L3你士如專利範圍第1G項所述之方法，其中該源極電 壓係大約等於該沒極電壓。 々申明專，範圍第1 0項所述之方法，在該抹除步驟 之後’更包括藉㈣時施加職至該過度程式化位元之該 源極終端與祕終端、並施加—正祕㈣至該過度程式 化位元之問極終端’以重新程式化該過度程式化位元。 15·如申請專利範圍第10項所述之方法，其中每一該電 荷捕捉記憶胞包括-第—電荷捕捉位置與—第二電荷捕捉 位置，該第一電荷捕捉位置係儲存該第一位元與一第三位 元，該第二電荷捕捉位置係儲存該第二位元與一第四位元。 29 1338361 其中該程式化 其中該抹除步 16.如申請專利範圍第l〇項所述之方法， 步驟包括一電子注入技術。 17·如申請專利範圍第1〇項所述之方法 驟包括一電洞注入技術。 18·如申請專利範圍第10項所述之方法，其中該記憶陣 列包括一反及閘（NAND)記憶陣列。