JPH0582795A - 半導体記憶装置 - Google Patents

半導体記憶装置

Info

Publication number
JPH0582795A
JPH0582795A JP3210789A JP21078991A JPH0582795A JP H0582795 A JPH0582795 A JP H0582795A JP 3210789 A JP3210789 A JP 3210789A JP 21078991 A JP21078991 A JP 21078991A JP H0582795 A JPH0582795 A JP H0582795A
Authority
JP
Japan
Prior art keywords
film
trap
semiconductor substrate
insulating
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3210789A
Other languages
English (en)
Inventor
Takanori Ozawa
孝典 小澤
Noriyuki Shimoji
規之 下地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP3210789A priority Critical patent/JPH0582795A/ja
Priority to US07/902,896 priority patent/US5286994A/en
Publication of JPH0582795A publication Critical patent/JPH0582795A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】 ２種類以上の絶縁薄膜を交互に積層したトラ
ップ膜の薄厚化を企る。 【構成】 トラップ膜を構成する絶縁薄膜の各膜厚を半
導体基板に近い位置の薄膜をより薄く構成してその電荷
重心を半導体基板側へ偏心させる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体基板上にトンネ
ル酸化膜を介して２種類以上の絶縁薄膜を交互に積層し
たトラップ膜を備える不揮発性メモリートランジスタに
係り、トラップ膜の薄膜化を企るものである。
【０００２】
【従来の技術】電荷をトランジスタに蓄積することで情
報を記憶し電気的に先の電荷を出し入れすることで書き
込み、消去を行う半導体記憶装置で、従来は、ＭＮＯＳ
（Metal−窒化膜−酸化膜−半導体）なる構造のものが
あるが、このＭＮＯＳの窒化膜の下限は、１９０Åとさ
れるために、メモリー素子の低電圧化、高速化に対処し
て、絶縁膜の薄膜化を達成する為に窒化膜の上層に酸化
膜を形成して、絶縁膜の薄膜化の他、素子劣化の原因で
あったゲート電極からの正孔の注入を防止するものが提
案されている。
【０００３】この提案のものは、シリコン基板上にトン
ネル酸化膜を、その上に電荷トラップ膜を、さらにその
上にゲート電極をつけてあるもので、動作としてはゲー
ト電極に電圧を印加することによって、チャネル部から
電荷をトラップ膜にトラップするものであり、ゲートの
電圧を除いた後、トラップされた電荷からの電界でチャ
ネルをＯＮ、又はＯＦＦ状態のまま保つもので、一つの
型式としては、トラップ膜として窒化膜又は混合膜を用
いているものがあり、他の型式としてはトラップ膜の上
に酸化膜を設け、薄型で低電圧で消去・書き込みが出来
るようにし、酸化膜は電極からの正孔の注入及び電子の
電極への突き抜けを防止している。しかしながら、上記
提案のものでも酸化膜に高い電圧がかかってしまう為、
書き込み・消去電圧が高くなる一方、電子のデトラップ
及び正孔の注入が起きる為に電子の注入効率が悪い等の
欠点があった。
【０００４】
【発明が解決しようとする課題】本発明は、上記従来例
の欠点を除去すべく、この種の半導体記憶装置として、
低電圧で書き込んだ場合にもメモリー動作に充分なメモ
リーウィンドウを得られ、なおかつ高信頼性を得られる
ものを新規に創作したものである。
【０００５】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明は、半導体基板上にトンネル酸化膜を設
け、該トンネル酸化膜上にさらに２種類以上の絶縁薄膜
を交互に積層してトラップ膜としたトラップ型半導体不
揮発性メモリートランジスタにして、前記絶縁薄膜の相
互の膜厚を半導体基板に近い位置の薄膜より遠い位置の
薄膜を厚くして前記トラップ膜の電荷重心を前記半導体
基板側に偏位させるようにしたことを特徴とするもので
ある。
【０００６】本発明は、前記の如き構成で、一定の膜厚
の１種の絶縁膜と膜厚を変えた、例えば、半導体基板か
らゲート電極の方向に段階的に膜厚を増やす、今１つの
別の他種の絶縁膜とを積層したトラップ膜を構成したも
ので、絶縁膜中の酸化膜は、シリコン中から注入された
電荷のブレーキとしてはたらき、ゲート電極まで抜けて
しまうことなく効率よくトラップ膜にトラップされるも
のであり、又、膜界面でのトラップを利用するので２種
類以上の絶縁膜の間隔を決めることで積層膜中での電荷
重心の位置を半導体基板側に偏位させてトラップ膜全体
を薄膜に構成できるものである。
【０００７】したがって上記の如き構成よりなる本発明
のトラップ型半導体不揮発性メモリートランジスタによ
れば、トラップ膜中に存在する複数のバンドギャップの
大きい絶縁薄膜のポテンシャルの為電荷が平均トラップ
長以下でトラップされる。その為トラップ膜の薄膜化が
図れるものであり、又、界面でのトラップを利用してい
るので、データリテンションに於けるＶthシフトの劣化
が小さくなる利点があり、さらに、各絶縁膜の間隔がＶ
thのシフトのパラメーターとなるので、Ｖthシフトの最
適化が容易になるものである。
【０００８】
【実施例】以下、本発明を図面に示す実施例について詳
細に説明する。図１において、６は半導体基板、５はソ
ース又はドレイン、４はトンネル酸化膜、２，３は夫々
種類の異なる複数枚の絶縁膜、１はゲート電極である。
【０００９】半導体基板６上にトンネル酸化膜４を設
け、該トンネル酸化膜４上にさらに２種類以上の絶縁薄
膜２，３を交互に積層してトラップ膜を構成し、かつ前
記絶縁薄膜２，３の相互の膜厚を、順次半導体基板６に
近い位置の薄膜より遠い位置の薄膜を厚くして前記トラ
ップ膜の電荷重心を前記半導体基板側に偏位させるよう
にする。
【００１０】本実施例では、トラップ膜に３層の窒化膜
と酸化膜を形成したもので、絶縁膜は熱酸化やＣＶＤ・
スパッタ等の方法で形成する。膜厚の目安としては、ト
ラップ膜トータルで１０nm程度トンネル酸化膜を２nm以
下にする。トラップした電荷は、トラップ膜中にある酸
化膜の障壁を通過するうちにエネルギーを失い、窒化膜
と酸化膜の界面又は窒化膜中にトラップされる。
【００１１】酸化膜と窒化膜以外にも絶縁膜の間に前記
のような関係のある絶縁膜を用いても、トランジスタと
して同様な特性が得られる。例えば、極薄の酸化膜を積
むのが困難な場合には、酸化膜よりはバンドギャップが
小さくなるが、絶縁膜よりもバンドギャップの大きい
膜、例えばＡｌ２Ｏ３等を用いる場合はそれらの膜厚を
酸化膜の場合よりも厚くすればよい。
【００１２】上記の如き構成のトラップ膜装置で、各絶
縁薄膜の間隔の設定により該装置の電荷重心バーｄは決
まる。すなわち、Ｖthシフトはトラップ膜に蓄積される
電荷が一定であれば △ＶＦＢ∝（ＸＯＸ＋ＡＸＮ−バーｄＯＸ−ＡバーｄＮ） で決まる。ただし、絶縁膜にＳｉＯ２とＳＩＮを使った
場合は、 バーｄ＝バーｄｏｘ＋バーｄＮ Ａ＝εＯＸ／εＮ で決まる。 バーｄＯＸ：基板とトンネル酸化膜の界面からバーｄま
でのトータルＳｉＯ２膜厚，バーｄＮ：基板とトンネル
酸化膜の界面からバーｄまでのトータルＳＩＮ膜厚,上
記式中 ＸＯＸ：酸化膜の膜厚， ＸＮ：窒化膜の膜厚， εＯＸ：酸化膜の比誘電率， εＮ：窒化膜の比誘電率。 したがって、上記の構成の如く、トラップ膜を構成する
２種類以上の絶縁膜の膜厚相互の関係を、半導体基板に
近い位置の薄膜より遠い位置の薄膜を順次厚くすると、
前記トラップ膜全体の電荷重心が前記半導体基板側に移
動してより半導体基板側に近づけるようにすることがで
きるようになる。
【００１３】上記の如く、本発明の装置において、トラ
ップ膜の電荷重心を半導体基板側に偏心させると、膜界
面でのトラップは膜中のトラップに較べて、データリテ
ンション後のメモリーウィンドの劣化が少なくなり、ト
ラップ膜の膜厚が薄い方がトラップ電荷が少ない為Ｖth
は低くなるが、Ｖthの劣化は小さいことがわかるもので
ある。なおトラップ電荷が全体として少ない場合にはト
ラップ膜に２種類以上の絶縁膜を積層することで界面ト
ラップを増してやればよい。
【００１４】上記実施例に詳記した如く、本発明は半導
体基板上にトンネル酸化膜を設け、該トンネル酸化膜上
にさらに２種類以上の絶縁薄膜を交互に積層してトラッ
プ膜としたトラップ型半導体不揮発性メモリートランジ
スタにして、前記絶縁薄膜の相互の膜厚を半導体基板に
近い位置の薄膜より遠い位置の薄膜を厚くして前記トラ
ップ膜の電荷重心を前記半導体基板側に偏位させるよう
にしたことを特徴とするものであり、トラップ膜中に存
在する複数のバンドギャップの大きい絶縁薄膜のポテン
シャルの為に電荷が平均トラップ長以下でトラップさ
れ、その為トラップ膜の薄膜化が図れるものであり、
又、界面でのトラップを利用しているので、データリテ
ンションに於けるＶthシフトの劣化が小さく、さらに各
絶縁膜の間隔がＶthのシフトのパラメーターとなるの
で、Ｖthシフトの最適化が容易のものである。
【図面の簡単な説明】
【図１】 本発明のメモリートランジスタの概略の構成
を示す断面図である。
【図２】 図１のメモリートランジスタの初期状態を示
すバンド図である。
【符号の説明】
１ ゲート電極 ２ 絶縁膜ａ ３ 絶縁膜ｂ ４ トンネル酸化膜 ５ ソース・ドレイン ６ 半導体基板

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上にトンネル酸化膜を設け、
    該トンネル酸化膜上にさらに２種類以上の絶縁薄膜を交
    互に積層してトラップ膜としたトラップ型半導体不揮発
    性メモリートランジスタにして、前記絶縁薄膜の相互の
    膜厚を半導体基板に近い位置の薄膜より遠い位置の薄膜
    を厚くして前記トラップ膜の電荷重心を前記半導体基板
    側に偏位させるようにしたことを特徴とする半導体記憶
    装置。
JP3210789A 1991-08-22 1991-08-22 半導体記憶装置 Pending JPH0582795A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3210789A JPH0582795A (ja) 1991-08-22 1991-08-22 半導体記憶装置
US07/902,896 US5286994A (en) 1991-08-22 1992-06-23 Semiconductor memory trap film assembly having plural laminated gate insulating films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3210789A JPH0582795A (ja) 1991-08-22 1991-08-22 半導体記憶装置

Publications (1)

Publication Number Publication Date
JPH0582795A true JPH0582795A (ja) 1993-04-02

Family

ID=16595159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3210789A Pending JPH0582795A (ja) 1991-08-22 1991-08-22 半導体記憶装置

Country Status (2)

Country Link
US (1) US5286994A (ja)
JP (1) JPH0582795A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222876A (ja) * 2001-01-25 2002-08-09 Sony Corp 不揮発性半導体記憶素子及びその製造方法
KR100714198B1 (ko) * 1999-03-01 2007-05-02 페어차일드 세미컨덕터 코포레이션 매립게이트를 구비한 모스-게이트된 장치 및 그 형성방법
JP2009027134A (ja) * 2007-06-21 2009-02-05 Tokyo Electron Ltd Ｍｏｓ型半導体メモリ装置
US7592666B2 (en) 2003-06-04 2009-09-22 Kabushiki Kaisha Toshiba Semiconductor memory
WO2009123331A1 (ja) * 2008-03-31 2009-10-08 東京エレクトロン株式会社 Ｍｏｓ型半導体メモリ装置およびその製造方法
WO2009123335A1 (ja) * 2008-03-31 2009-10-08 東京エレクトロン株式会社 Ｍｏｓ型半導体メモリ装置の製造方法およびプラズマｃｖｄ装置
JP2009246210A (ja) * 2008-03-31 2009-10-22 Tokyo Electron Ltd 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
JP2009289823A (ja) * 2008-05-27 2009-12-10 Renesas Technology Corp 不揮発性半導体記憶装置
JP2011014921A (ja) * 1997-04-25 2011-01-20 Pegre Semiconductors Llc 不揮発性半導体記憶装置、その製造方法、その書き込み方法、その読み出し方法、記録媒体並びに半導体記憶装置
US9391084B2 (en) 2014-06-19 2016-07-12 Macronix International Co., Ltd. Bandgap-engineered memory with multiple charge trapping layers storing charge

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3236706B2 (ja) * 1993-07-30 2001-12-10 三菱電機株式会社 不揮発性半導体記憶装置およびその製造方法
US5640345A (en) * 1993-10-01 1997-06-17 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device and fabrication process
WO1995024057A2 (en) * 1994-03-03 1995-09-08 Rohm Corporation Low voltage one transistor flash eeprom cell using fowler-nordheim programming and erase
US5712208A (en) * 1994-06-09 1998-01-27 Motorola, Inc. Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants
JPH09306904A (ja) * 1996-05-20 1997-11-28 Mitsubishi Electric Corp 半導体装置
EP0843360A1 (en) * 1996-11-15 1998-05-20 Hitachi Europe Limited Memory device
US6169308B1 (en) 1996-11-15 2001-01-02 Hitachi, Ltd. Semiconductor memory device and manufacturing method thereof
US6642574B2 (en) 1997-10-07 2003-11-04 Hitachi, Ltd. Semiconductor memory device and manufacturing method thereof
US6753568B1 (en) 1996-11-15 2004-06-22 Hitachi, Ltd. Memory device
FR2770328B1 (fr) * 1997-10-29 2001-11-23 Sgs Thomson Microelectronics Point memoire remanent
US6258675B1 (en) * 1997-12-18 2001-07-10 Advanced Micro Devices, Inc. High K gate electrode
US6091104A (en) 1999-03-24 2000-07-18 Chen; Chiou-Feng Flash memory cell with self-aligned gates and fabrication process
US6313498B1 (en) * 1999-05-27 2001-11-06 Actrans System Inc. Flash memory cell with thin floating gate with rounded side wall, and fabrication process
US6426896B1 (en) 2000-05-22 2002-07-30 Actrans System Inc. Flash memory cell with contactless bit line, and process of fabrication
US6720630B2 (en) * 2001-05-30 2004-04-13 International Business Machines Corporation Structure and method for MOSFET with metallic gate electrode
DE10146215A1 (de) * 2001-09-19 2003-04-10 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterspeicherelement-Anordnung, Verfahren zum Betreiben einer Halbleiterspeicherelement-Anordnung und Halbleiterspeicherelement-Anordnung
US20030109111A1 (en) * 2001-12-06 2003-06-12 Macronix International Co., Ltd. Method for forming an ONO structure in one chamber
US7297634B2 (en) * 2003-06-06 2007-11-20 Marvell World Trade Ltd. Method and apparatus for semiconductor device and semiconductor memory device
US7759719B2 (en) * 2004-07-01 2010-07-20 Chih-Hsin Wang Electrically alterable memory cell
US7613041B2 (en) * 2003-06-06 2009-11-03 Chih-Hsin Wang Methods for operating semiconductor device and semiconductor memory device
US7550800B2 (en) * 2003-06-06 2009-06-23 Chih-Hsin Wang Method and apparatus transporting charges in semiconductor device and semiconductor memory device
US6958513B2 (en) * 2003-06-06 2005-10-25 Chih-Hsin Wang Floating-gate memory cell having trench structure with ballistic-charge injector, and the array of memory cells
US7115942B2 (en) * 2004-07-01 2006-10-03 Chih-Hsin Wang Method and apparatus for nonvolatile memory
US20080203464A1 (en) * 2004-07-01 2008-08-28 Chih-Hsin Wang Electrically alterable non-volatile memory and array
US7315474B2 (en) 2005-01-03 2008-01-01 Macronix International Co., Ltd Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US7642585B2 (en) * 2005-01-03 2010-01-05 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US8482052B2 (en) 2005-01-03 2013-07-09 Macronix International Co., Ltd. Silicon on insulator and thin film transistor bandgap engineered split gate memory
US20060198189A1 (en) * 2005-01-03 2006-09-07 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
EP1677312B1 (en) * 2005-01-03 2010-12-15 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US7709334B2 (en) * 2005-12-09 2010-05-04 Macronix International Co., Ltd. Stacked non-volatile memory device and methods for fabricating the same
EP1677311B1 (en) * 2005-01-03 2010-12-15 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US8264028B2 (en) * 2005-01-03 2012-09-11 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US7473589B2 (en) * 2005-12-09 2009-01-06 Macronix International Co., Ltd. Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same
US7636257B2 (en) 2005-06-10 2009-12-22 Macronix International Co., Ltd. Methods of operating p-channel non-volatile memory devices
US7411244B2 (en) 2005-06-28 2008-08-12 Chih-Hsin Wang Low power electrically alterable nonvolatile memory cells and arrays
KR100622268B1 (ko) * 2005-07-04 2006-09-11 한양대학교 산학협력단 ＲｅＲＡＭ 소자용 다층 이원산화박막의 형성방법
US7576386B2 (en) 2005-08-04 2009-08-18 Macronix International Co., Ltd. Non-volatile memory semiconductor device having an oxide-nitride-oxide (ONO) top dielectric layer
US7763927B2 (en) * 2005-12-15 2010-07-27 Macronix International Co., Ltd. Non-volatile memory device having a nitride-oxide dielectric layer
US7391652B2 (en) * 2006-05-05 2008-06-24 Macronix International Co., Ltd. Method of programming and erasing a p-channel BE-SONOS NAND flash memory
US7907450B2 (en) * 2006-05-08 2011-03-15 Macronix International Co., Ltd. Methods and apparatus for implementing bit-by-bit erase of a flash memory device
US7414889B2 (en) * 2006-05-23 2008-08-19 Macronix International Co., Ltd. Structure and method of sub-gate and architectures employing bandgap engineered SONOS devices
US7948799B2 (en) 2006-05-23 2011-05-24 Macronix International Co., Ltd. Structure and method of sub-gate NAND memory with bandgap engineered SONOS devices
TWI300931B (en) * 2006-06-20 2008-09-11 Macronix Int Co Ltd Method of operating non-volatile memory device
US7746694B2 (en) * 2006-07-10 2010-06-29 Macronix International Co., Ltd. Nonvolatile memory array having modified channel region interface
KR100825787B1 (ko) * 2006-08-18 2008-04-29 삼성전자주식회사 전하트랩층을 포함하는 반도체 메모리소자
KR100810614B1 (ko) * 2006-08-23 2008-03-06 삼성전자주식회사 디램 셀 모드 및 비휘발성 메모리 셀 모드를 갖는 반도체메모리 소자 및 그 동작방법
US7772068B2 (en) 2006-08-30 2010-08-10 Macronix International Co., Ltd. Method of manufacturing non-volatile memory
US7811890B2 (en) * 2006-10-11 2010-10-12 Macronix International Co., Ltd. Vertical channel transistor structure and manufacturing method thereof
US8772858B2 (en) * 2006-10-11 2014-07-08 Macronix International Co., Ltd. Vertical channel memory and manufacturing method thereof and operating method using the same
US7851848B2 (en) 2006-11-01 2010-12-14 Macronix International Co., Ltd. Cylindrical channel charge trapping devices with effectively high coupling ratios
US8101989B2 (en) 2006-11-20 2012-01-24 Macronix International Co., Ltd. Charge trapping devices with field distribution layer over tunneling barrier
US7838923B2 (en) 2007-08-09 2010-11-23 Macronix International Co., Ltd. Lateral pocket implant charge trapping devices
US20090039414A1 (en) * 2007-08-09 2009-02-12 Macronix International Co., Ltd. Charge trapping memory cell with high speed erase
US7816727B2 (en) * 2007-08-27 2010-10-19 Macronix International Co., Ltd. High-κ capped blocking dielectric bandgap engineered SONOS and MONOS
US7643349B2 (en) * 2007-10-18 2010-01-05 Macronix International Co., Ltd. Efficient erase algorithm for SONOS-type NAND flash
US7848148B2 (en) * 2007-10-18 2010-12-07 Macronix International Co., Ltd. One-transistor cell semiconductor on insulator random access memory
US8072023B1 (en) 2007-11-12 2011-12-06 Marvell International Ltd. Isolation for non-volatile memory cell array
US8120088B1 (en) 2007-12-07 2012-02-21 Marvell International Ltd. Non-volatile memory cell and array
US8208300B2 (en) * 2008-01-08 2012-06-26 Spansion Israel Ltd Non-volatile memory cell with injector
US8068370B2 (en) * 2008-04-18 2011-11-29 Macronix International Co., Ltd. Floating gate memory device with interpoly charge trapping structure
US8081516B2 (en) * 2009-01-02 2011-12-20 Macronix International Co., Ltd. Method and apparatus to suppress fringing field interference of charge trapping NAND memory
KR101512494B1 (ko) 2009-01-09 2015-04-16 삼성전자주식회사 반도체 장치의 제조 방법
US8861273B2 (en) * 2009-04-21 2014-10-14 Macronix International Co., Ltd. Bandgap engineered charge trapping memory in two-transistor nor architecture
US9240405B2 (en) 2011-04-19 2016-01-19 Macronix International Co., Ltd. Memory with off-chip controller
US8987098B2 (en) 2012-06-19 2015-03-24 Macronix International Co., Ltd. Damascene word line
US9379126B2 (en) 2013-03-14 2016-06-28 Macronix International Co., Ltd. Damascene conductor for a 3D device
US9331184B2 (en) 2013-06-11 2016-05-03 United Microelectronics Corp. Sonos device and method for fabricating the same
US9099538B2 (en) 2013-09-17 2015-08-04 Macronix International Co., Ltd. Conductor with a plurality of vertical extensions for a 3D device
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160669A (ja) * 1984-02-01 1985-08-22 Hitachi Ltd 半導体装置
JPS61127176A (ja) * 1984-11-22 1986-06-14 Seiko Epson Corp 半導体不揮発性メモリ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS497870B1 (ja) * 1969-06-06 1974-02-22
US4151537A (en) * 1976-03-10 1979-04-24 Gte Laboratories Incorporated Gate electrode for MNOS semiconductor memory device
US4242737A (en) * 1978-11-27 1980-12-30 Texas Instruments Incorporated Non-volatile semiconductor memory elements
US4335391A (en) * 1978-12-11 1982-06-15 Texas Instruments Incorporated Non-volatile semiconductor memory elements and methods of making

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160669A (ja) * 1984-02-01 1985-08-22 Hitachi Ltd 半導体装置
JPS61127176A (ja) * 1984-11-22 1986-06-14 Seiko Epson Corp 半導体不揮発性メモリ

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014921A (ja) * 1997-04-25 2011-01-20 Pegre Semiconductors Llc 不揮発性半導体記憶装置、その製造方法、その書き込み方法、その読み出し方法、記録媒体並びに半導体記憶装置
KR100714198B1 (ko) * 1999-03-01 2007-05-02 페어차일드 세미컨덕터 코포레이션 매립게이트를 구비한 모스-게이트된 장치 및 그 형성방법
JP2002222876A (ja) * 2001-01-25 2002-08-09 Sony Corp 不揮発性半導体記憶素子及びその製造方法
US7592666B2 (en) 2003-06-04 2009-09-22 Kabushiki Kaisha Toshiba Semiconductor memory
JP2009027134A (ja) * 2007-06-21 2009-02-05 Tokyo Electron Ltd Ｍｏｓ型半導体メモリ装置
WO2009123331A1 (ja) * 2008-03-31 2009-10-08 東京エレクトロン株式会社 Ｍｏｓ型半導体メモリ装置およびその製造方法
WO2009123335A1 (ja) * 2008-03-31 2009-10-08 東京エレクトロン株式会社 Ｍｏｓ型半導体メモリ装置の製造方法およびプラズマｃｖｄ装置
JP2009246211A (ja) * 2008-03-31 2009-10-22 Tokyo Electron Ltd Ｍｏｓ型半導体メモリ装置の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
JP2009246210A (ja) * 2008-03-31 2009-10-22 Tokyo Electron Ltd 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
US8124484B2 (en) 2008-03-31 2012-02-28 Tohoku University Forming a MOS memory device having a dielectric film laminate as a charge accumulation region
JP2009289823A (ja) * 2008-05-27 2009-12-10 Renesas Technology Corp 不揮発性半導体記憶装置
US9391084B2 (en) 2014-06-19 2016-07-12 Macronix International Co., Ltd. Bandgap-engineered memory with multiple charge trapping layers storing charge

Also Published As

Publication number Publication date
US5286994A (en) 1994-02-15

Similar Documents

Publication Publication Date Title
JPH0582795A (ja) 半導体記憶装置
US6858906B2 (en) Floating trap non-volatile semiconductor memory devices including high dielectric constant blocking insulating layers
US9761314B2 (en) Non-volatile memory devices and methods of operating the same
US7462533B2 (en) Memory cell and method for fabricating same
EP0436156A1 (en) Nonvolatile semiconductor memory device having tunnel insulating film structure
JP5160470B2 (ja) 浮遊トラップ型不揮発性メモリ素子
KR100385041B1 (ko) Ｅｅｐｒｏｍ 메모리 셀 및 그 제조 방법
JP2005268756A (ja) Ｓｏｎｏｓ型メモリ素子
US7602011B2 (en) Semiconductor memory device having charge storage layer and method of manufacturing the same
US20030089935A1 (en) Non-volatile semiconductor memory device with multi-layer gate insulating structure
KR20120054660A (ko) 불휘발성 반도체 기억 장치
US20050167734A1 (en) Flash memory devices using large electron affinity material for charge trapping
US20050205923A1 (en) Non-volatile memory device having an asymmetrical gate dielectric layer and method of manufacturing the same
US8975687B2 (en) Nonvolatile memory array with continuous charge storage dielectric stack
KR100660840B1 (ko) 다층의 터널링 장벽층을 포함하는 비휘발성 메모리 소자및 그 제조 방법
JP4441993B2 (ja) 不揮発性半導体記憶装置およびその製造方法
US7473959B2 (en) Non-volatile semiconductor memory devices and methods of fabricating the same
KR101095313B1 (ko) 메모리 장치
JPH08130258A (ja) 半導体不揮発性メモリ素子
US8154090B2 (en) Non-volatile two-transistor semiconductor memory cell and method for producing the same
JPS6357945B2 (ja)
JPH06275840A (ja) 不揮発性記憶素子
KR101244842B1 (ko) 전하 트랩형 플래시 메모리 소자의 작동 방법
JPH0846065A (ja) Ｍｏｓ型半導体装置
JPS60161674A (ja) 半導体記憶装置