CN110707009A - 通孔结构的制备方法以及三维存储器的制备方法 - Google Patents
通孔结构的制备方法以及三维存储器的制备方法 Download PDFInfo
- Publication number
- CN110707009A CN110707009A CN201911296397.2A CN201911296397A CN110707009A CN 110707009 A CN110707009 A CN 110707009A CN 201911296397 A CN201911296397 A CN 201911296397A CN 110707009 A CN110707009 A CN 110707009A
- Authority
- CN
- China
- Prior art keywords
- layer
- etching
- hole
- filling structure
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 134
- 239000000463 material Substances 0.000 claims abstract description 106
- 230000004888 barrier function Effects 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims description 71
- 230000008569 process Effects 0.000 claims description 46
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 150000002736 metal compounds Chemical class 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 223
- 239000000758 substrate Substances 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- -1 SiN) Chemical class 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明实施例提供了一种通孔结构的制备方法，包括：提供包括第一堆叠层的基底结构；刻蚀第一堆叠层，形成第一通孔；在第一通孔底部形成外延生长层；在第一通孔内形成刻蚀阻挡层，刻蚀阻挡层至少覆盖外延生长层的表面；在第一通孔内形成填充结构；在第一堆叠层上形成第二堆叠层；刻蚀第二堆叠层，形成连通第一通孔的第二通孔；刻蚀以去除第一通孔内的填充结构；其中，刻蚀阻挡层的材料与以下任意之一的材料之间的刻蚀选择比满足刻蚀阻挡要求：第二堆叠层、填充结构、填充结构的氧化层。此外，本发明实施例还提供了一种三维存储器的制备方法，包括上述通孔结构的制备方法中的步骤。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种通孔结构的制备方法以及一种三维存储器的制备方法。
背景技术
随着技术的发展，半导体器件的结构不断更新变化，传统的通孔结构以及其形成工艺逐渐无法满足新型器件的功能需求。例如，对于三维存储器件，尤其是3D NAND存储器而言，随着人们对高存储密度的需求增加，器件的堆叠层数越来越多；三维存储器件的沟道通孔（Channel Hole，CH）通常需要对叠层进行刻蚀，直至暴露衬底结构而形成；在这种情况下，增多的堆叠层数对CH的刻蚀工艺产生了更高的要求和挑战。为了应对这一问题，本领域提出了使用多次堆叠技术实现深CH刻蚀的方法；即先完成下通孔，再沉积上叠层并刻蚀形成上通孔，上下通孔共同形成CH。
目前，多次堆叠技术中通常需要在沉积上叠层之前，采用牺牲材料填充已刻蚀完成的下通孔，从而保证上叠层不会塌陷；在刻蚀形成上通孔后，再去除下通孔内填充的牺牲材料。然而，在实际应用中，由于工艺原因，牺牲材料在下通孔内的填充往往存在裂缝（seam）；在刻蚀形成上通孔的工艺以及去除下通孔内牺牲材料的工艺中，由于裂缝的存在，刻蚀反应会损害下通孔底部的外延生长层（Selective Epitaxial Growth，SEG），造成SEG损伤，从而严重影响器件的工作可靠性。
发明内容
有鉴于此，本发明实施例为解决背景技术中存在的至少一个问题而提供一种通孔结构的制备方法以及一种三维存储器的制备方法。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例提供了一种通孔结构的制备方法，所述方法包括：
提供基底结构，所述基底结构包括第一堆叠层；
刻蚀所述第一堆叠层，形成第一通孔；
在所述第一通孔底部形成外延生长层；
在所述第一通孔内形成刻蚀阻挡层，所述刻蚀阻挡层至少覆盖所述外延生长层的表面；
在所述第一通孔内形成填充结构；
在所述第一堆叠层上形成第二堆叠层；
刻蚀所述第二堆叠层，形成连通所述第一通孔的第二通孔；
刻蚀以去除所述第一通孔内的所述填充结构；
其中，所述刻蚀阻挡层的材料与以下任意之一的材料之间的刻蚀选择比满足刻蚀阻挡要求：所述第二堆叠层、所述填充结构、所述填充结构的氧化层。
上述方案中，所述刻蚀阻挡层的材料包括金属化合物。
上述方案中，所述刻蚀阻挡层的材料包括TiN。
上述方案中，所述在所述第一通孔内形成刻蚀阻挡层，包括：
在所述第一通孔内形成覆盖所述外延生长层的表面以及所述第一通孔的侧壁的刻蚀阻挡层。
上述方案中，所述刻蚀阻挡层采用原子层沉积工艺形成。
上述方案中，所述刻蚀阻挡层的厚度范围为5-60nm。
上述方案中，在刻蚀以去除所述第一通孔内的所述填充结构后，所述方法还包括：去除所述刻蚀阻挡层。
上述方案中，所述刻蚀所述第二堆叠层采用干法刻蚀工艺执行；所述刻蚀阻挡层的材料与所述第二堆叠层的材料之间在所述干法刻蚀工艺中的刻蚀选择比满足刻蚀阻挡要求。
上述方案中，所述刻蚀以去除所述第一通孔内的所述填充结构采用湿法刻蚀工艺执行；所述刻蚀阻挡层的材料与所述填充结构的材料及所述填充结构的氧化层的材料之间在所述湿法刻蚀工艺中的刻蚀选择比满足刻蚀阻挡要求。
本发明实施例还提供了一种三维存储器的制备方法，所述方法包括上述方案中任意一项所述方法中的步骤；其中，
所述第一通孔与第二通孔共同构成所述三维存储器的沟道通孔。
上述方案中，所述第二堆叠层的材料包括氧化硅和氮化硅，所述填充结构的材料包括多晶硅，所述填充结构的氧化层的材料包括氧化硅。
本发明实施例所提供的通孔结构的制备方法以及三维存储器的制备方法，包括：提供基底结构，所述基底结构包括第一堆叠层；刻蚀所述第一堆叠层，形成第一通孔；在所述第一通孔底部形成外延生长层；在所述第一通孔内形成刻蚀阻挡层，所述刻蚀阻挡层至少覆盖所述外延生长层的表面；在所述第一通孔内形成填充结构；在所述第一堆叠层上形成第二堆叠层；刻蚀所述第二堆叠层，形成连通所述第一通孔的第二通孔；刻蚀以去除所述第一通孔内的所述填充结构；其中，所述刻蚀阻挡层的材料与以下任意之一的材料之间的刻蚀选择比满足刻蚀阻挡要求：所述第二堆叠层、所述填充结构、所述填充结构的氧化层。如此，通过形成刻蚀阻挡层，对外延生长层形成保护，使其在刻蚀工艺中不受损害；刻蚀阻挡层在材料选择上考虑到了与第二堆叠层、填充结构以及填充结构的氧化层之间的刻蚀选择比差异，即使在填充结构内存在裂缝的情况，也能保证第二通孔的刻蚀工艺以及填充结构的刻蚀工艺均不会对外延生长层造成影响，最终保障了器件的工作可靠性。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
图1a至图1g为一相关实施例中通孔结构的制备过程中器件结构的剖面示意图；
图2为另一相关实施例中通孔结构在制备过程中器件结构的剖面示意图；
图3为本发明实施例提供的通孔结构的制备方法的流程示意图；
图4a至图4i为本发明实施例提供的通孔结构的制备过程中器件结构的剖面示意图。
具体实施方式
下面将参照附图更详细地描述本发明公开的示例性实施方式。虽然附图中显示了本发明的示例性实施方式，然而应当理解，可以以各种形式实现本发明，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本发明，并且能够将本发明公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本发明必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向（旋转90度或其它取向）并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
图1a至图1g为一相关实施例中通孔结构的制备过程中器件结构的剖面示意图。如图所示，在本实施例中，采用多次堆叠技术形成通孔结构；下面，以两次堆叠为例进行说明，所述方法包括以下步骤：提供基底结构，所述基底结构包括衬底10以及形成在所述衬底10上的第一堆叠层11，所述第一堆叠层11包括彼此交替层叠的第一材料层111和第二材料层112（参考图1a）；刻蚀所述第一堆叠层11，形成第一通孔CH1（参考图1b）；在所述第一通孔CH1底部形成外延生长层12（参考图1c）；在所述第一通孔CH1内形成填充结构13（参考图1d）；在所述第一堆叠层11上形成第二堆叠层14，所述第二堆叠层14包括彼此交替层叠的第三材料层141和第四材料层142（参考图1e）；刻蚀所述第二堆叠层14，形成连通所述第一通孔CH1的第二通孔CH2（参考图1f）；刻蚀以去除所述第一通孔CH1内的所述填充结构13（参考图1g）。
在实际应用中，由于工艺原因，填充结构13在第一通孔CH1内的填充往往存在裂缝130；尤其是在裂缝130沿垂直衬底方向上的延伸范围较大时，极易在后续的刻蚀第二堆叠层14形成第二通孔CH2的工序以及刻蚀去除第一通孔CH1内的填充结构13的工序中被打开，从而暴露出外延生长层12；导致刻蚀反应通过裂缝130到达第一通孔内CH1底部的外延生长层12，造成外延生长层12损伤，从而严重影响器件的工作可靠性。
为解决上述问题，另一相关实施例提出了一种在外延生长层12上形成氧化硅保护层15以保护外延生长层不受损坏的制备方法。如图2所示，在第一通孔底部形成外延生长层12后，在外延生长层12的表面形成一层氧化硅保护层15，然后，再形成填充结构13。这种方法在一定程度上可以对外延生长层12形成保护作用，但主要针对的是填充结构13的材料为多晶硅的情况，通过氧化硅保护层15的隔离作用，避免在去除填充结构13的工序中，外延生长层12被一并去除。
然而，在实际应用中，这种方法往往不足以保护外延生长层12不受损害。主要原因在于，第二堆叠层14通常为氮化硅-氧化硅交替层叠形成的NO叠层，即其中的第三材料层141的材料为氧化硅，在刻蚀第二堆叠层14形成第二通孔CH2的工序中，必然应用到能够去除氧化硅材料的刻蚀条件；此外，填充结构13的表面暴露在空气中会形成氧化层，该氧化层的主要材料为氧化硅，在去除填充结构13的工序中需要先去除填充结构13表面的氧化硅，再去除填充结构13本身的多晶硅材料，因此，在这一工序中也将应用到能够去除氧化硅材料的刻蚀条件。由于填充结构13内部裂缝130的存在，刻蚀反应极易通过裂缝130到达氧化硅保护层15，氧化硅保护层15在能够去除氧化硅材料的刻蚀条件下，根本无法阻挡刻蚀反应的进行，从而导致外延生长层12表面被暴露，外延生长层12被刻蚀损害。
基于此，本发明实施例提供了一种通孔结构的制备方法；具体请参见图3。如图所示，所述方法包括以下步骤：
步骤201、提供基底结构，所述基底结构包括第一堆叠层；
步骤202、刻蚀所述第一堆叠层，形成第一通孔；
步骤203、在所述第一通孔底部形成外延生长层；
步骤204、在所述第一通孔内形成刻蚀阻挡层，所述刻蚀阻挡层至少覆盖所述外延生长层的表面；
步骤205、在所述第一通孔内形成填充结构；
步骤206、在所述第一堆叠层上形成第二堆叠层；
步骤207、刻蚀所述第二堆叠层，形成连通所述第一通孔的第二通孔；
步骤208、刻蚀以去除所述第一通孔内的所述填充结构；
其中，所述刻蚀阻挡层的材料与以下任意之一的材料之间的刻蚀选择比满足刻蚀阻挡要求：所述第二堆叠层、所述填充结构、所述填充结构的氧化层。
可以理解地，本发明实施例通过形成刻蚀阻挡层，对外延生长层形成保护，使其在刻蚀工艺中不受损害；刻蚀阻挡层在材料选择上考虑到了与第二堆叠层、填充结构以及填充结构的氧化层之间的刻蚀选择比差异，即使在填充结构内存在裂缝的情况，也能保证第二通孔的刻蚀工艺以及填充结构的刻蚀工艺均不会对外延生长层造成影响，最终保障了器件的工作可靠性。
下面，以三维存储器为例，结合图4a至图4i所示三维存储器制备过程中沟道通孔的剖面示意图对本发明实施例作进一步详细的描述。
首先，请参考图4a。执行步骤201，提供基底结构，所述基底结构包括第一堆叠层21。
在一具体实施例中，所述基底结构还包括衬底20，所述第一堆叠层21形成在所述衬底20上。
这里，所述衬底20为半导体衬底，其可以包括至少一个单质半导体材料（例如为硅（Si）衬底、锗（Ge）衬底）、至少一个III-V化合物半导体材料、至少一个II-VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。在一具体实施例中，所述衬底20为硅晶圆。
在一具体实施例中，所述第一堆叠层21包括若干交替层叠的第一材料层211以及第二材料层212。所述第一材料层211可以为介质层，其材料包括但不限于硅氧化物、硅氮化物层、硅氮氧化物等介质材料；在一实施例中，所述第一材料层211为二氧化硅层。所述第二材料层212可以为牺牲层，或称伪栅极层，其材料包括但不限于硅氮化物；在后续工艺中，去除牺牲层，在所述第二材料层212的位置填充栅极金属，形成栅极层。在一实施例中，所述第一材料层211的材料为氧化硅（SiO2），所述第二材料层212的材料为氮化硅（SiN），从而形成的所述第一堆叠层21为NO叠层。
接下来，请参考图4b。执行步骤202，刻蚀所述第一堆叠层21，形成第一通孔CH1。
具体地，可以采用干法刻蚀工艺在所述第一堆叠层21内形成所述第一通孔CH1。所述第一通孔CH1具体为三维存储器沟道通孔的一部分，也可称为下沟道通孔。
接下来，请参考图4c。执行步骤203，在所述第一通孔CH1底部形成外延生长层22。
所述外延生长层22在所述衬底20上通过选择性外延生长工艺形成。
应当理解，这里在所述第一通孔CH1底部形成外延生长层22指的是通过所述第一通孔CH1提供外延生成的工艺开口，在第一通孔CH1内、并且具体为第一通孔CH1的底部形成所述外延生长层22。
接下来，请参考图4d。执行步骤204，在所述第一通孔CH1内形成刻蚀阻挡层25，所述刻蚀阻挡层25至少覆盖所述外延生长层22的表面。
其中，所述刻蚀阻挡层的材料与以下任意之一的材料之间的刻蚀选择比满足刻蚀阻挡要求：所述第二堆叠层、所述填充结构、所述填充结构的氧化层。
应当理解，所述满足刻蚀阻挡要求指在上述各层的刻蚀工艺中能够作为刻蚀阻挡层，起到阻挡刻蚀反应进行的作用。具体地，所述刻蚀阻挡层的材料与所述第二堆叠层/所述填充结构/所述填充结构的氧化层的材料之间具有较高的刻蚀选择比。
由于所述刻蚀阻挡层的材料与以下任意之一的材料之间的刻蚀选择比满足刻蚀阻挡要求：所述第二堆叠层、所述填充结构、所述填充结构的氧化层，因此，本申请实施例中的刻蚀阻挡层必然不会与上述各层的材料相同；即，所述刻蚀阻挡层的材料至少不包括所述第二堆叠层的材料、所述填充结构的材料、和所述填充结构的氧化层的材料。在具体应用中，所述刻蚀阻挡层的材料不包括以下之一：半导体氧化物（如SiO2）、半导体氮化物（如SiN）、半导体材料（如多晶硅、非晶硅等）。
在一具体实施例中，所述刻蚀阻挡层的材料包括金属化合物。例如，所述刻蚀阻挡层的材料包括TiN。此外，所述刻蚀阻挡层的材料还可以包括Al2O3等金属化合物。其中，TiN是一种较佳的选择，其不仅可以在刻蚀第二堆叠层形成第二通孔CH2的工序、去除所述填充结构的工序、和去除所述填充结构的氧化层的工序中起到刻蚀阻挡的作用，以保护所述外延生长层不受损伤；并且在后续需要暴露所述外延生长层时，TiN可以方便地被去除干净。
所述刻蚀阻挡层可以采用原子层沉积（ALD）工艺形成。
所述刻蚀阻挡层的厚度范围为5-60nm。具体地，所述刻蚀阻挡层的厚度可以根据所述刻蚀阻挡层与上述各层之间的刻蚀选择比的大小进行调整。
在一具体实施例中，所述在所述第一通孔CH1内形成刻蚀阻挡层25，包括：在所述第一通孔CH1内形成覆盖所述外延生长层22的表面以及所述第一通孔CH1的侧壁的刻蚀阻挡层25。可以理解，所述刻蚀阻挡层25不仅可以保护所述外延生长层22不被刻蚀，还可以保护第一通孔CH1的侧壁，防止第一通孔CH1在去除内部填充结构的工序中被扩大，从而提高第一通孔CH1的开口尺寸的形成精度。
接下来，请参考图4e。执行步骤205，在所述第一通孔CH1内形成填充结构23。
所述填充结构23的材料例如包括多晶硅。由于工艺原因，所述填充结构23内部具有裂缝230。
接下来，请参考图4f。执行步骤206，在所述第一堆叠层21上形成第二堆叠层24。
所述第二堆叠层24的结构和材料可以与所述第一堆叠层21的结构和材料相同。即，所述第二堆叠层24也可以包括若干交替层叠的第三材料层241以及第四材料层242。所述第三材料层241可以为介质层，其材料包括但不限于硅氧化物、硅氮化物层、硅氮氧化物等介质材料；在一实施例中，所述第三材料层241为二氧化硅层。所述第四材料层242可以为牺牲层，或称伪栅极层，其材料包括但不限于硅氮化物；在后续工艺中，去除牺牲层，在所述第四材料层242的位置填充栅极金属，形成栅极层。在一实施例中，所述第三材料层241的材料为氧化硅（SiO2），所述第四材料层242的材料为氮化硅（SiN），从而形成的所述第二堆叠层24为NO叠层。
接下来，请参考图4g。执行步骤207，刻蚀所述第二堆叠层24，形成连通所述第一通孔CH1的第二通孔CH2。
具体地，所述刻蚀所述第二堆叠层24采用干法刻蚀工艺执行；所述刻蚀阻挡层25的材料与所述第二堆叠层24的材料之间在所述干法刻蚀工艺中的刻蚀选择比满足刻蚀阻挡要求。
接下来，请参考图4h。执行步骤208，刻蚀以去除所述第一通孔CH1内的所述填充结构23。
具体地，所述刻蚀以去除所述第一通孔CH1内的所述填充结构23采用湿法刻蚀工艺执行；所述刻蚀阻挡层25的材料与所述填充结构23的材料及所述填充结构23的氧化层的材料之间在所述湿法刻蚀工艺中的刻蚀选择比满足刻蚀阻挡要求。
接下来，请参考图4i。在刻蚀以去除所述第一通孔CH1内的所述填充结构23后，所述方法还可以包括：去除所述刻蚀阻挡层25。从而，形成暴露出外延生长层22。
所述第一通孔CH1与所述第二通孔CH2共同构成贯穿多次堆叠工艺形成的多层堆叠层（第一堆叠层21、第二堆叠层24）的深沟道通孔CH。
采用本申请实施例提供的方法制备得到的通孔结构中，所述外延生长层22的表面未被损害。
在此基础上，本发明实施例还提供了一种三维存储器的制备方法，所述方法包括上述任一实施例所述通孔结构的制备方法中的步骤；其中，所述第一通孔与第二通孔共同构成所述三维存储器的沟道通孔。
在一具体实施例中，所述第二堆叠层的材料包括氧化硅和氮化硅，所述填充结构的材料包括多晶硅，所述填充结构的氧化层的材料包括氧化硅。
此外，在形成所述三维存储器的沟道通孔后，所述三维存储器的制备方法还可以包括在所述沟道通孔内形成沟道结构的步骤，所述沟道结构可以包括：阻挡层、存储层、隧穿层。所述沟道结构可以采用现有技术中常用的制备工艺形成，这里不予详述。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (11)
1.一种通孔结构的制备方法，其特征在于，所述方法包括：
提供基底结构，所述基底结构包括第一堆叠层；
刻蚀所述第一堆叠层，形成第一通孔；
在所述第一通孔底部形成外延生长层；
在所述第一通孔内形成刻蚀阻挡层，所述刻蚀阻挡层至少覆盖所述外延生长层的表面；
在所述第一通孔内形成填充结构；
在所述第一堆叠层上形成第二堆叠层；
刻蚀所述第二堆叠层，形成连通所述第一通孔的第二通孔；
刻蚀以去除所述第一通孔内的所述填充结构；
其中，所述刻蚀阻挡层的材料与以下任意之一的材料之间的刻蚀选择比满足刻蚀阻挡要求：所述第二堆叠层、所述填充结构、所述填充结构的氧化层。
2.根据权利要求1所述的方法，其特征在于，所述刻蚀阻挡层的材料包括金属化合物。
3.根据权利要求2所述的方法，其特征在于，所述刻蚀阻挡层的材料包括TiN。
4.根据权利要求1所述的方法，其特征在于，所述在所述第一通孔内形成刻蚀阻挡层，包括：
在所述第一通孔内形成覆盖所述外延生长层的表面以及所述第一通孔的侧壁的刻蚀阻挡层。
5.根据权利要求1所述的方法，其特征在于，所述刻蚀阻挡层采用原子层沉积工艺形成。
6.根据权利要求1所述的方法，其特征在于，所述刻蚀阻挡层的厚度范围为5-60nm。
7.根据权利要求1所述的方法，其特征在于，在刻蚀以去除所述第一通孔内的所述填充结构后，所述方法还包括：去除所述刻蚀阻挡层。
8.根据权利要求1所述的方法，其特征在于，所述刻蚀所述第二堆叠层采用干法刻蚀工艺执行；所述刻蚀阻挡层的材料与所述第二堆叠层的材料之间在所述干法刻蚀工艺中的刻蚀选择比满足刻蚀阻挡要求。
9.根据权利要求1所述的方法，其特征在于，所述刻蚀以去除所述第一通孔内的所述填充结构采用湿法刻蚀工艺执行；所述刻蚀阻挡层的材料与所述填充结构的材料及所述填充结构的氧化层的材料之间在所述湿法刻蚀工艺中的刻蚀选择比满足刻蚀阻挡要求。
10.一种三维存储器的制备方法，其特征在于，所述方法包括权利要求1至9中任意一项所述方法中的步骤；其中，
所述第一通孔与第二通孔共同构成所述三维存储器的沟道通孔。
11.根据权利要求10所述的方法，其特征在于，所述第二堆叠层的材料包括氧化硅和氮化硅，所述填充结构的材料包括多晶硅，所述填充结构的氧化层的材料包括氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911296397.2A CN110707009A (zh) | 2019-12-16 | 2019-12-16 | 通孔结构的制备方法以及三维存储器的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911296397.2A CN110707009A (zh) | 2019-12-16 | 2019-12-16 | 通孔结构的制备方法以及三维存储器的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110707009A true CN110707009A (zh) | 2020-01-17 |
Family
ID=69193250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911296397.2A Pending CN110707009A (zh) | 2019-12-16 | 2019-12-16 | 通孔结构的制备方法以及三维存储器的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110707009A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111244103A (zh) * | 2020-01-16 | 2020-06-05 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9331094B2 (en) * | 2014-04-30 | 2016-05-03 | Sandisk Technologies Inc. | Method of selective filling of memory openings |
| US9768192B1 (en) * | 2016-03-16 | 2017-09-19 | Sandisk Technologies Llc | Three-dimensional memory device containing annular etch-stop spacer and method of making thereof |
| US20170271261A1 (en) * | 2016-03-16 | 2017-09-21 | Sandisk Technologies Llc | Three-dimensional memory device containing annular etch-stop spacer and method of making thereof |
| CN107482016A (zh) * | 2017-08-22 | 2017-12-15 | 长江存储科技有限责任公司 | 防止seg损坏的3d nand制备方法及获得的3d nand闪存 |
| CN108831887A (zh) * | 2018-06-20 | 2018-11-16 | 长江存储科技有限责任公司 | 三维存储器的制备方法及半导体结构的制备方法 |
| CN109496358A (zh) * | 2018-10-26 | 2019-03-19 | 长江存储科技有限责任公司 | 3dnand存储器件的结构及其形成方法 |
-
2019
- 2019-12-16 CN CN201911296397.2A patent/CN110707009A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9331094B2 (en) * | 2014-04-30 | 2016-05-03 | Sandisk Technologies Inc. | Method of selective filling of memory openings |
| US9768192B1 (en) * | 2016-03-16 | 2017-09-19 | Sandisk Technologies Llc | Three-dimensional memory device containing annular etch-stop spacer and method of making thereof |
| US20170271261A1 (en) * | 2016-03-16 | 2017-09-21 | Sandisk Technologies Llc | Three-dimensional memory device containing annular etch-stop spacer and method of making thereof |
| CN107482016A (zh) * | 2017-08-22 | 2017-12-15 | 长江存储科技有限责任公司 | 防止seg损坏的3d nand制备方法及获得的3d nand闪存 |
| CN108831887A (zh) * | 2018-06-20 | 2018-11-16 | 长江存储科技有限责任公司 | 三维存储器的制备方法及半导体结构的制备方法 |
| CN109496358A (zh) * | 2018-10-26 | 2019-03-19 | 长江存储科技有限责任公司 | 3dnand存储器件的结构及其形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111244103A (zh) * | 2020-01-16 | 2020-06-05 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110416157B (zh) | 晶体管中的空气间隔件及其形成方法 | |
| US20200152632A1 (en) | Hybrid Scheme for Improved Performance for P-type and N-type FinFETs | |
| KR102030728B1 (ko) | Finfet 구조물 및 그 형성 방법 | |
| CN108649033B (zh) | 半导体器件及其制造方法 | |
| CN109524468A (zh) | 半导体器件 | |
| KR102379707B1 (ko) | 반도체 소자 | |
| EP3196937A2 (en) | A nand flash memory and fabrication method thereof | |
| US20180254321A1 (en) | Internal Spacers for Nanowire Semiconductor Devices | |
| CN105810738A (zh) | 半导体器件及其制造方法 | |
| KR20170069888A (ko) | 반도체 장치 제조 방법 | |
| CN108470737B (zh) | 三维存储器及其制造方法 | |
| US20230326990A1 (en) | Multi-Channel Devices and Methods of Manufacture | |
| CN109326600B (zh) | 一种三维存储器件及其制备方法 | |
| CN110707009A (zh) | 通孔结构的制备方法以及三维存储器的制备方法 | |
| CN111244098B (zh) | 三维存储器及其制备方法 | |
| WO2022033126A1 (zh) | 一种半导体器件及其制备方法 | |
| CN111199979B (zh) | 一种三维存储器的制备方法 | |
| US20220051933A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN111653571B (zh) | 半导体结构的形成方法 | |
| CN110098192B (zh) | 三维存储器及其制备方法 | |
| US20240072147A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN111403408B (zh) | 一种半导体器件制作方法和用该方法制成的半导体器件 | |
| US20240234488A9 (en) | Capacitor structure and semiconductor device including the capacitor structure | |
| US20230282699A1 (en) | Semiconductor device and manufacturing method thereof | |
| TW202236600A (zh) | 垂直通道結構及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200117 |
|
| RJ01 | Rejection of invention patent application after publication |