TW202236600A - 垂直通道結構及其製作方法 - Google Patents
垂直通道結構及其製作方法 Download PDFInfo
- Publication number
- TW202236600A TW202236600A TW110107775A TW110107775A TW202236600A TW 202236600 A TW202236600 A TW 202236600A TW 110107775 A TW110107775 A TW 110107775A TW 110107775 A TW110107775 A TW 110107775A TW 202236600 A TW202236600 A TW 202236600A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- channel
- channel layer
- opening
- sidewall
- Prior art date
Links
Images
Landscapes
- Micromachines (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
垂直通道結構包括基板、堆疊結構及通道結構。堆疊結構設置於基板上。通道結構設置於至少部分貫穿堆疊結構的開口中。通道結構包括通道層及空氣隙,通道層環繞空氣隙。通道層覆蓋開口的底部及側壁,且具有封蓋部分於空氣隙上以密封空氣隙。
Description
本揭示內容是關於一種垂直通道結構及其製作方法,特別是關於一種含有空氣隙的垂直通道結構及其製作方法。
快閃記憶體(flash memory)屬於非揮發性記憶體的一種,且逐漸成為儲存媒體的主流技術之一。隨著科技的進步,需進一步提升記憶體儲存大量資料的能力。為了滿足高儲存密度的需求,記憶體元件尺寸需變得更小。因此,記憶體元件的型態已從具有平面型閘極結構的二維記憶體元件(2D memory device)發展至具有垂直通道(vertical channel)結構的三維記憶體元件(3D memory device)。然而,傳統上製作垂直通道結構的方法仍面臨許多挑戰,例如:製作過程複雜而降低製造產率的問題。
本揭示內容提供一種垂直通道結構。垂直通道結構包括基板、堆疊結構及通道結構。堆疊結構設置於基板上。通道結構設置於至少部分貫穿堆疊結構的開口中。通道結構包括通道層及空氣隙,通道層環繞空氣隙。通道層覆蓋開口的底部及第一側壁,且具有封蓋部分於空氣隙上以密封空氣隙。
在一些實施方式中,通道層具有一第二側壁朝向開口的第一側壁,第二側壁實質上為平坦的。
在一些實施方式中,垂直通道結構更包括電荷儲存層設置於通道結構與開口的第一側壁之間。
在一些實施方式中,垂直通道結構更包括磊晶層設置於通道結構下,其中磊晶層具有朝上的凹口,通道結構的底部位於凹口內,凹口的第二側壁實質上對準電荷儲存層的第三側壁。
在一些實施方式中,通道層的封蓋部分的第一上表面與堆疊結構的第二上表面實質上為共平面。
本揭示內容提供一種製作垂直通道結構的方法。方法包括以下步驟。接收基板與堆疊結構,其中堆疊結構設置於基板上。形成開口至少部分貫穿堆疊結構。形成第一通道層以覆蓋開口的側壁的頂部及堆疊結構的上表面。藉由磊晶成長形成第二通道層於第一通道層上。蝕刻第二通道層,以形成通孔以連通開口。形成第三通道層以覆蓋開口的底部及側壁,並密封通孔,其中第三通道層環繞空氣隙。
在一些實施方式中,方法更包括:在形成第一通道層前,形成磊晶層於開口的底部。形成電荷儲存層覆蓋磊晶層及開口的側壁。移除一部分的電荷儲存層以暴露出磊晶層。
在一些實施方式中,形成第三通道層是藉由爐管沉積來執行。
在一些實施方式中,覆蓋開口的側壁的第三通道層具有厚度,通孔的孔徑尺寸實質上為厚度的2至2.5倍。
在一些實施方式中,蝕刻第二通道層以形成通孔以連通開口是藉由以含氯蝕刻氣體蝕刻第二通道層來執行。
應該理解的是,前述的一般性描述和下列具體說明僅僅是示例性和解釋性的,並旨在提供所要求的本揭示內容的進一步說明。
以下將以圖式揭露本揭示內容之複數個實施方式,為明確說明起見,許多實務上的細節將在以下敘述中一併說明。然而,應瞭解到,這些實務上的細節不應用以限制本揭示內容。也就是說,在本揭示內容部分實施方式中,這些實務上的細節是非必要的。此外,為簡化圖式起見,一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
本文使用的「約」、「近似」、「本質上」、或「實質上」包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值,考慮到所討論的測量和與測量相關的誤差的特定數量(即,測量系統的限制)。例如,「約」可以表示在所述值的一個或多個標準偏差內,或例如±30%、±20%、±15%、±10%、±5%內。再者,本文使用的「約」、「近似」、「本質上」、或「實質上」可依量測性質、塗佈性質或其它性質,來選擇較可接受的偏差範圍或標準偏差,而可不用一個標準偏差適用全部性質。
本揭示內容提供了一種製作垂直通道結構的方法。其製作流程簡易,故可提升製造產率。請同時參照第1圖及第2圖至第10圖。第1圖是根據本揭示內容一些實施方式所繪示的製作垂直通道結構的方法100。方法100包含操作110、120、130、140、150及160。第2至10圖是根據本揭示內容一些實施方式所繪示的垂直通道結構在製程各個階段中的剖面示意圖。雖然下文中利用一系列的操作或步驟來說明在此揭露之方法,但是這些操作或步驟所示的順序不應被解釋為本揭示內容的限制。例如,某些操作或步驟可以按不同順序進行及/或與其它步驟同時進行。此外,並非必須執行所有繪示的操作、步驟及/或特徵才能實現本揭示內容的實施方式。此外,在此所述的每一個操作或步驟可以包含數個子步驟或動作。
在操作110及操作120,如第2圖所示,接收基板210與堆疊結構220,其中堆疊結構220設置於基板210上。形成開口H1至少部分貫穿堆疊結構220。在一些實施方式中,基板210包括半導體基板,半導體基板的材料可包括元素半導體或化合物半導體。舉例而言,元素半導體可包括Si或Ge。化合物半導體可包括SiGe、SiC、SiGeC、III-V族半導體材料或II-VI族半導體材料。堆疊結構220包括交替堆疊於基板210上的多個第一材料層220a與多個第二材料層220b。第2圖繪示7層第一材料層220a及6層第二材料層220b,但本揭示內容並不以此為限,可依據設計需求調整第一材料層220a與第二材料層220b的數量。在一些實施例中,多個第一材料層220a與多個第二材料層220b均為絕緣材料,且彼此具有蝕刻選擇比。舉例而言,第一材料層220a及第二材料層220b可各自獨立包括氧化矽、氮化矽、氮氧化矽、有機絕緣材料或其類似物。舉例而言,第一材料層220a可為氧化矽,而第二材料層220b可為氮化矽。在一些實施例中,第一材料層220a為絕緣層,而第二材料層220b為導體層。在此實施方式中,第二材料層220b可作為閘極層(或字元線),而第一材料層220a可作為閘極絕緣層。舉例而言,第二材料層220b的材料可包括多晶矽、鎢或其他導體材料。
請仍參照第2圖,在一些實施方式中,形成磊晶層230於開口H1的底部。舉例而言,磊晶層230的材料包括矽。形成磊晶層230的方法例如為磊晶製程。在一些實施方式中,形成電荷儲存層240覆蓋磊晶層230、開口H1的側壁及堆疊結構220。
如第3至4圖所示,在一些實施方式中,移除一部分的電荷儲存層240以暴露出磊晶層230。詳細來說,如第3圖所示,形成保護層310以覆蓋一部分的電荷儲存層240。如第4圖所示,移除一部分未被保護層310覆蓋的電荷儲存層240以暴露出磊晶層230。舉例來說,可藉由蝕刻移除電荷儲存層240。在此步驟中,可能有一部分的保護層310同時被移除。所屬技術領域中具有通常知識者可選用合適的高分子材料形成保護層310,在此不再贅述。在一些實施方式中,電荷儲存層240可以是氧化物/氮化物/氧化物(ONO)的複合層、氧化物/氮化物/氧化物/氮化物/氧化物(ONONO)的複合層、矽/氧化物/氮化物/氧化物/矽(SONOS)或是其他合適的電荷儲存材料的複合層。在一些實施方式中,部分的磊晶層230被移除,因此,磊晶層230具有朝上的凹口N,凹口N的第二側壁SW2實質上對準電荷儲存層240的第三側壁SW3。
在一些實施方式中,如第5圖所示,移除保護層310。舉例來說,可藉由沖刷(flush)的方式移除保護層310。
在操作130,如第6圖所示,形成第一通道層610以覆蓋開口H1的第一側壁SW1的頂部及堆疊結構220的上表面。所屬技術領域中具有通常知識者可選用合適的沉積方法形成第一通道層610, 例如:化學氣相沉積(chemical vapor deposition, CVD)。在一些實施方式中,第一通道層610包括經摻雜的半導體材料、未經摻雜的半導體材料或其組合。舉例來說,第一通道層610是未摻雜的多晶矽。
在操作140,如第7圖所示,藉由磊晶成長形成第二通道層710於第一通道層610上。在一些實施方式中,第二通道層710包括經摻雜的半導體材料、未經摻雜的半導體材料或其組合。舉例來說,第二通道層710是未摻雜的多晶矽。
在操作150,如第8圖所示,蝕刻第二通道層710,以形成通孔H2以連通開口H1。在另一些實施方式中,在此蝕刻製程中,一部分的第一通道層610亦同時被蝕刻(未繪出)。在一些實施方式中,蝕刻第二通道層710以形成通孔H2以連通開口H1是藉由以含氯蝕刻氣體蝕刻第二通道層710來執行。可藉由調控調整含氯蝕刻氣體的製程秒數來調整通孔H2的孔徑尺寸W1。含氯蝕刻氣體可產生氯自由基以蝕刻第二通道層710。舉例來說,含氯蝕刻氣體包括鹽酸(HCl)或氯氣(Cl
2)。相較液體蝕刻劑來說,以蝕刻氣體形成通孔H2較易透過調整製程秒數來調整通孔H2的孔徑尺寸W1,且可避免例如液體蝕刻劑流入開口H1內影響電荷儲存層240的問題。
在操作160,如第9圖所示,形成第三通道層910以覆蓋開口H1的底部及第一側壁SW1,並密封通孔H2。第一通道層610、第二通道層710及第三通道層910可視為一連續的通道層,且共同環繞空氣隙。在一些實施方式中,第一通道層610、第二通道層710及第三通道層910包含相同的材料。在一些實施方式中,形成第三通道層910是藉由爐管沉積來執行。在一些實施方式中,可降低形成第三通道層910的溫度,而能夠使形成於電荷儲存層240上的第三通道層910較為緻密,從而能夠改善臨限電壓及電性。在一些實施方式中,第三通道層910包括經摻雜的半導體材料、未經摻雜的半導體材料或其組合。舉例來說,第三通道層910是未摻雜的多晶矽。在一些實施方式中,覆蓋開口H1的側壁的第三通道層910具有厚度,通孔H2的孔徑尺寸W1實質上為厚度的2至2.5倍。可根據欲形成的厚度尺寸,在前述操作150中,調整蝕刻的製程秒數來調整通孔H2的孔徑尺寸W1。
如第10圖所示,移除一部分的第一通道層610、第二通道層710及第三通道層910,以暴露出堆疊結構220,形成垂直通道結構1000。由於第一通道層610、第二通道層710及第三通道層910可視為一連續的通道層,在移除製程後,留下的第一通道層610、第二通道層710及第三通道層910即為如第10圖所示的通道層1010。舉例來說,移除步驟可藉由一蝕刻製程或一平坦化製程執行。在一些實施方式中,平坦化製程是化學機械研磨(chemical-mechanical planarization, CMP)製程。通道層的封蓋部分CP的第一上表面S1與堆疊結構220的第二上表面S2實質上為共平面。
如第10圖所示,垂直通道結構1000包括基板210、磊晶層230、堆疊結構220、電荷儲存層240及通道結構CH。堆疊結構220設置於基板210上。通道結構CH設置於至少部分貫穿堆疊結構220的開口H1中。磊晶層230設置於通道結構CH下。電荷儲存層240設置於通道結構CH與開口H1的第一側壁SW1之間。通道結構CH包括通道層1010及空氣隙AG,通道層1010環繞空氣隙AG。通道層1010覆蓋開口H1的底部及第一側壁SW1,且具有封蓋部分CP於空氣隙AG上以密封空氣隙AG。空氣隙AG的介電常數約為1。由於空氣隙AG具有較低的介電常數,因此,相較於例如二氧化矽(介電常數約為4.2)的絕緣材料來說,空氣隙AG具有更佳的絕緣性。
請仍參照第10圖。在一些實施方式中,通道層1010具有第四側壁SW4朝向開口H1的第一側壁SW1,第二側壁SW2實質上為平坦的。在一些實施方式中,第四側壁SW4實質上為垂直的。在一些實施方式中,磊晶層230具有朝上的凹口N,通道結構CH的底部位於凹口N內。在一些實施方式中,可於垂直通道結構1000上形成位元線(未示出)與通道結構CH的封蓋部分CP電性連接,換句話說,封蓋部分CP為與位元線連接的導電墊。在一些實施方式中,垂直通道結構1000可應用於單閘極垂直通道式(single gate vertical channel, SGVC)反及(NAND)快閃記憶體,但本揭示內容不以此為限。
綜上所述,本揭示內容提供了一種垂直通道結構及其製作方法。垂直通道結構內含有空氣隙,故具有較佳的絕緣性。並且,在製作過程中,無須形成傳統製作流程中的元件,例如:犧牲氧化層,因此製作流程簡易,從而可提升製造產率。
儘管已經參考某些實施方式相當詳細地描述了本揭示內容,但是亦可能有其他實施方式。因此,所附申請專利範圍的精神和範圍不應限於此處包含的實施方式的描述。
對於所屬技術領域人員來說,顯而易見的是,在不脫離本揭示內容的範圍或精神的情況下,可以對本揭示內容的結構進行各種修改和變化。鑑於前述內容,本揭示內容意圖涵蓋落入所附權利要求範圍內的本揭示內容的修改和變化。
100:方法110, 120, 130, 140, 150, 160:操作
210:基板
220:堆疊結構
220a:第一材料層
220b:第二材料層
230:磊晶層
240:電荷儲存層
310:保護層
610:第一通道層
710:第二通道層
910:第三通道層
1000:垂直通道結構
1010:通道層
AG:空氣隙
CH:通道結構
CP:封蓋部分
H1:開口
H2:通孔
N:凹口
S1:第一上表面
S2:第二上表面
SW1:第一側壁
SW2:第二側壁
SW3:第三側壁
SW4:第四側壁
W1:孔徑尺寸
本揭示內容上述和其他態樣、特徵及其他優點參照說明書內容並配合附加圖式得到更清楚的瞭解,其中:
第1圖是根據本揭示內容一些實施方式所繪示的製作垂直通道結構的方法;
第2至10圖是根據本揭示內容一些實施方式所繪示的垂直通道結構在製程各個階段中的剖面示意圖。
210:基板
220:堆疊結構
220a:第一材料層
220b:第二材料層
230:磊晶層
240:電荷儲存層
1000:垂直通道結構
1010:通道層
AG:空氣隙
CH:通道結構
CP:封蓋部分
H1:開口
N:凹口
S1:第一上表面
S2:第二上表面
SW1:第一側壁
SW4:第四側壁
Claims (10)
- 一種垂直通道結構,包括: 一基板; 一堆疊結構,設置於該基板上;以及 一通道結構,設置於至少部分貫穿該堆疊結構的一開口中,其中該通道結構包括一通道層及一空氣隙,該通道層環繞該空氣隙,該通道層覆蓋該開口的一底部及一第一側壁,且具有一封蓋部分於該空氣隙上以密封該空氣隙。
- 如請求項1所述的垂直通道結構,其中該通道層具有一第二側壁朝向該開口的該第一側壁,該第二側壁實質上為平坦的。
- 如請求項1所述的垂直通道結構,更包括一電荷儲存層設置於該通道結構與該開口的該第一側壁之間。
- 如請求項3所述的垂直通道結構,更包括一磊晶層設置於該通道結構下,其中該磊晶層具有朝上的一凹口,該通道結構的一底部位於該凹口內,該凹口的一第二側壁與該電荷儲存層的一第三側壁實質上為共平面。
- 如請求項1所述的垂直通道結構,其中該通道層的該封蓋部分的一第一上表面與該堆疊結構的一第二上表面實質上為共平面。
- 一種製作垂直通道結構的方法,包括: 接收一基板與一堆疊結構,其中該堆疊結構設置於該基板上; 形成一開口至少部分貫穿該堆疊結構; 形成一第一通道層以覆蓋該開口的一側壁的一頂部及該堆疊結構的一上表面; 藉由磊晶成長形成一第二通道層於該第一通道層上; 蝕刻該第二通道層,以形成一通孔以連通該開口;以及 形成一第三通道層以覆蓋該開口的一底部及該側壁,並密封該通孔,其中該第三通道層環繞一空氣隙。
- 如請求項6所述的方法,更包括: 在形成該第一通道層前, 形成一磊晶層於該開口的該底部; 形成一電荷儲存層覆蓋該磊晶層及該開口的該側壁;以及移除一部分的該電荷儲存層以暴露出該磊晶層。
- 如請求項6所述的方法,其中形成該第三通道層是藉由爐管沉積來執行。
- 如請求項6所述的方法,其中覆蓋該開口的該側壁的該第三通道層具有一厚度,該通孔的一孔徑尺寸實質上為該厚度的2至2.5倍。
- 如請求項6所述的方法,其中蝕刻該第二通道層以形成該通孔以連通該開口是藉由以一含氯蝕刻氣體蝕刻該第二通道層來執行。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110107775A TW202236600A (zh) | 2021-03-04 | 2021-03-04 | 垂直通道結構及其製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110107775A TW202236600A (zh) | 2021-03-04 | 2021-03-04 | 垂直通道結構及其製作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202236600A true TW202236600A (zh) | 2022-09-16 |
Family
ID=84957257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110107775A TW202236600A (zh) | 2021-03-04 | 2021-03-04 | 垂直通道結構及其製作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW202236600A (zh) |
-
2021
- 2021-03-04 TW TW110107775A patent/TW202236600A/zh unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11621277B2 (en) | Multilevel memory stack structure with tapered inter-tier joint region and methods of making thereof | |
US11049876B2 (en) | Three-dimensional memory device containing through-memory-level contact via structures | |
US10283493B1 (en) | Three-dimensional memory device containing bonded memory die and peripheral logic die and method of making thereof | |
US9515079B2 (en) | Three dimensional memory device with blocking dielectric having enhanced protection against fluorine attack | |
US10242994B2 (en) | Three-dimensional memory device containing annular etch-stop spacer and method of making thereof | |
EP3286785B1 (en) | Method of fabricating a three dimensional memory device with epitaxial semiconductor pedestal for peripheral transistors | |
US9780034B1 (en) | Three-dimensional memory device containing annular etch-stop spacer and method of making thereof | |
US9786681B1 (en) | Multilevel memory stack structure employing stacks of a support pedestal structure and a support pillar structure | |
EP3286784B1 (en) | Method of making a multilevel memory stack structure using a cavity containing a sacrificial fill material | |
US9419012B1 (en) | Three-dimensional memory structure employing air gap isolation | |
US20190252396A1 (en) | Three-dimensional memory device containing through-memory-level contact via structures and method of making the same | |
US10319680B1 (en) | Metal contact via structure surrounded by an air gap and method of making thereof | |
US11342286B2 (en) | Semiconductor die including edge ring structures and methods for making the same | |
WO2015126664A1 (en) | A multilevel memory stack structure and methods of manufacturing the same | |
US10658377B2 (en) | Three-dimensional memory device with reduced etch damage to memory films and methods of making the same | |
US11387166B2 (en) | Three-dimensional memory device with variable width contact via structures and methods for making the same | |
US11515227B2 (en) | Semiconductor die including edge ring structures and methods for making the same | |
KR102171265B1 (ko) | 금속 마스크를 이용한 패터닝 방법 및 그 패터닝 방법을 포함한 반도체 소자 제조방법 | |
US10211222B1 (en) | Memory device | |
WO2020219126A1 (en) | Three-dimensional memory device containing direct source contact structure and methods for making the same | |
TW202114174A (zh) | 三維記憶裝置及其製造方法 | |
US11024645B2 (en) | Three-dimensional memory device containing a silicon nitride ring in an opening in a memory film and method of making the same | |
TW202236600A (zh) | 垂直通道結構及其製作方法 | |
US11638377B2 (en) | Self-aligned select gate cut for 3D NAND | |
US11289388B2 (en) | Semiconductor die including edge ring structures and methods for making the same |