CN111244098B - 三维存储器及其制备方法 - Google Patents

三维存储器及其制备方法 Download PDF

Info

Publication number
CN111244098B
CN111244098B CN202010049479.3A CN202010049479A CN111244098B CN 111244098 B CN111244098 B CN 111244098B CN 202010049479 A CN202010049479 A CN 202010049479A CN 111244098 B CN111244098 B CN 111244098B
Authority
CN
China
Prior art keywords
layer
hole
forming
string
channel hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010049479.3A
Other languages
English (en)
Other versions
CN111244098A (zh
Inventor
毛晓明
李兆松
卢峰
高晶
周文斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010049479.3A priority Critical patent/CN111244098B/zh
Publication of CN111244098A publication Critical patent/CN111244098A/zh
Application granted granted Critical
Publication of CN111244098B publication Critical patent/CN111244098B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申请提供一种三维存储器及其制备方法，所述制备方法包括：提供半导体结构，其中，所述半导体结构包括衬底和设于所述衬底上的第一堆叠结构，所述半导体结构具有贯穿所述第一堆叠结构的第一沟道孔，及形成于所述第一沟道孔中的第一填充牺牲层；在所述第一堆叠结构上形成连接层；在所述连接层内形成连接孔，所述连接孔露出所述第一填充牺牲层，其中，所述连接孔靠近所述衬底端的孔径小于或等于所述第一沟道孔背向所述衬底端的孔径。本申请提供的三维存储器的制备方法，解决了三维存储器的制备良率的问题。

Description

三维存储器及其制备方法
技术领域
本申请涉及半导体技术领域，特别涉及一种三维存储器及其制备方法。
背景技术
三维存储器是实现数据在三维空间中的存储和传递，大幅提高存储设备的存储能力的存储器。现有的三维存储器随着堆叠层数的增加，双层沟道孔结构应运而生，但是双层沟道孔的对准是个难题，其会影响三维存储器的制备良率。
发明内容
本申请提供一种三维存储器及其制备方法，解决了三维存储器的制备良率的问题。
本申请提供一种三维存储器的制备方法，所述制备方法包括：
提供半导体结构，其中，所述半导体结构包括衬底和设于所述衬底上的第一堆叠结构，所述半导体结构具有贯穿所述第一堆叠结构的第一沟道孔，及形成于所述第一沟道孔中的第一填充牺牲层；
在所述第一堆叠结构上形成连接层；
在所述连接层内形成连接孔，所述连接孔露出所述第一填充牺牲层，其中，所述连接孔靠近所述衬底端的孔径小于或等于所述第一沟道孔背向所述衬底端的孔径。
其中，所述“在所述连接层内形成连接孔，所述连接孔露出所述第一填充牺牲层”包括：
在所述连接层上形成光阻层；
在所述光阻层上形成开口，所述开口露出所述连接层；
蚀刻所述开口对应的所述连接层以形成所述连接孔。
其中，所述“在所述连接层内形成连接孔，所述连接孔露出所述第一填充牺牲层”之后，所述制备方法还包括：
在所述连接孔中形成第二填充牺牲层。
其中，所述“在所述连接孔中形成第二填充牺牲层”之后，所述制备方法还包括：
在所述连接层上形成第二堆叠结构；
在所述第二堆叠结构上形成第二沟道孔，所述第二沟道孔露出所述第二填充牺牲层，其中，所述第二沟道孔靠近所述连接层端的孔径小于或等于所述连接孔靠近所述第二堆叠结构端的孔径。
其中，所述“提供半导体结构”包括：
提供所述衬底；
在所述衬底上形成所述第一堆叠结构；
在所述第一堆叠结构上形成所述第一沟道孔；
在所述第一沟道孔中形成所述第一填充牺牲层。
其中，在所述“在所述第一堆叠结构上形成第一沟道孔”和所述“在所述第一沟道孔中形成第一填充牺牲层”之间，所述制备方法包括：
在所述第一沟道孔的底部形成外延结构。
其中，所述第二堆叠结构包括第二堆栈层和掩模层，所述“在所述连接层上形成第二堆叠结构”包括：
在所述连接层上形成第二堆栈层；
在所述第二堆栈层上形成掩模层。
其中，所述“在所述第二堆叠结构上形成第二沟道孔，所述第二沟道孔露出所述第二填充牺牲层”之后，所述制备方法还包括：
去除所述第一填充牺牲层和所述第二填充牺牲层。
其中，所述“去除所述第一填充牺牲层和所述第二填充牺牲层”之后，所述制备方法还包括：
在所述第一沟道孔、所述连接孔和所述第二沟道孔的孔壁和所述外延结构上形成存储器层；
蚀刻部分所述存储器层以露出所述外延结构；
在所述第一沟道孔、所述连接孔和所述第二沟道孔中形成沟道结构。
本申请还提供一种三维存储器，所述三维存储器包括：
衬底；
位于所述衬底上的堆叠结构；
穿过所述堆叠结构的NAND串，包括沿轴向依次设置的上段串、中段串和下段串，所述中段串的下端直径小于或等于所述下段串的上端直径。
其中，所述中段串的上端直径大于或等于所述上段串的下端直径。
其中，所述中段串的上端沿径向凸出于所述上段串。
其中，所述下段串的上端沿径向凸出于所述中段串。
其中，所述中段串为圆台形。
其中，所述上段串、所述下段串均为圆台形。
其中，所述堆叠结构包括依次堆叠的第一堆叠结构、连接层和第二堆叠结构，所述下段串穿过所述第一堆叠结构，所述中段串穿过所述连接层，所述上段串穿过所述第二堆叠结构。
其中，所述NAND串包括沿径向向内的方向依次设置的存储器层和沟道结构。
本申请提供的三维存储器的制备方法，通过在所述第一堆叠结构上形成用于将所述第一沟道孔和后续形成的第二沟道孔连通的连接孔，所述连接孔靠近所述衬底端的孔径小于或等于所述第一沟道孔背向所述衬底端的孔径，从而保证所述第一沟道孔和连接孔之间不会形成平台，进而避免后续工艺中因平台而导致的NAND串的存储器层在蚀刻工艺中损害的问题，有效提高了三维存储器的制备良率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术的三维存储器的部分结构示意图。
图2是本申请实施例提供的一种三维存储器的制备方法的流程示意图。
图3-图10是图2提供的制备方法的具体工艺示意图。
图11是本申请实施例提供的一种三维存储器的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，图1是现有技术的三维存储器的部分结构示意图。现有的三维存储器随着堆叠层数的增加，双层沟道孔结构应运而生，但是双层沟道孔的对准是个难题，为了增加对准工艺窗口，会对下层沟道孔1的顶部进行扩孔，以使上层沟道孔2与下层沟道孔1更好的对准，但是对下层沟道孔1扩孔产生了平台3，而部分上层沟道孔2可能与该平台3对准，从而在后续存储器层在蚀刻工艺的过程中可能破坏形成于该平台3上的存储器层，从而严重影响影响三维存储器的制备良率。
鉴于此，本申请提供一种三维存储器的制备方法，首先，提供半导体结构，其中，所述半导体结构包括衬底和设于所述衬底上的第一堆叠结构，所述半导体结构具有贯穿所述第一堆叠结构的第一沟道孔，及形成于所述第一沟道孔中的第一填充牺牲层。然后，在所述第一堆叠结构上形成连接层。最后，在所述连接层内形成连接孔，所述连接孔露出所述第一填充牺牲层，其中，所述连接孔靠近所述衬底端的孔径小于或等于所述第一沟道孔背向所述衬底端的孔径。本申请提供的三维存储器的制备方法有效避免了后续工艺中因平台而导致的NAND串的存储器层在蚀刻工艺中损害的问题，有效提高了三维存储器的制备良率。
请参阅图2，图2是本申请实施例提供的一种三维存储器的制备方法的流程示意图。如图2所示，所述三维存储器的制备方法包括如下的S110～S150。
S110：请参阅图3，提供半导体结构10，其中，所述半导体结构10包括衬底11和设于所述衬底11上的第一堆叠结构12，所述半导体结构10具有贯穿所述第一堆叠结构12的第一沟道孔13，及形成于所述第一沟道孔13中的第一填充牺牲层14。
在一种可能的示例中，上述步骤S110，提供半导体结构10，可包括如下的S111～S114。
S111：提供所述衬底11。
具体的，请参阅图3，衬底11的材质例如为硅，当然还可以为其他含硅的衬底11，例如绝缘体上硅(Silicon-on-insulator，SOI)、锗化硅(SiGe)、碳化硅(SiC)等，该衬底11内可通过离子注入等工艺形成三维存储器件所需的p-型/n-型或深或浅的各种势阱。
S112：在所述衬底11上形成所述第一堆叠结构12。
具体的，在所述衬底11上形成绝缘层121/牺牲层122的交叠的第一堆叠结构12。具体的，绝缘层121和牺牲层122可以采用化学气相沉积、原子层沉积或其他合适的沉积方法，依次在衬底11的表面上交替沉积。本实施例中，绝缘层121例如由氧化硅构成，牺牲层122例如由氮化硅构成。当然，其他实施例中，绝缘层121还可以由氮氧化硅等材料构成，牺牲层122还可以由无定型硅、多晶硅或氧化铝等材料构成。
S113：在所述第一堆叠结构12上形成所述第一沟道孔13。
具体的，通过蚀刻工艺在所述第一堆叠结构12上形成所述第一沟道孔13，所述第一沟道孔13贯穿第一堆叠结构12并露出所述衬底11。
S114：在所述第一沟道孔13中形成所述第一填充牺牲层14。
具体的，在所述第一沟道孔13中形成所述第一填充牺牲层14之前，在所述第一沟道孔13的底部形成外延结构15，然后再在所述外延结构15上形成所述第一填充牺牲层14，以使所述第一填充牺牲层14填充于所述第一沟道孔13中。本实施例中，填充于第一沟道孔13中的第一填充牺牲层14为多晶硅。当然，在其他实施例中，第一填充牺牲层14还可以是其他易于去除的牺牲材料。
在一具体实施例中，第一填充牺牲层14不仅填充在第一沟道孔13内，还覆盖在第一堆叠结构12的表面，对连接层20的表面进行平坦化，以去除未填充在第一沟道孔13内的第一填充牺牲层14，具体采用化学机械研磨工艺。
S120：在所述第一堆叠结构12上形成连接层20。
具体的，请参阅图4至图6，在平坦化工艺之后，在所述第一堆叠结构12背向所述衬底11的表面上形成连接层20。本实施例中，连接层20例如由氧化硅构成。当然，其他实施例中，连接层20还可以由氮氧化硅等材料构成。
S130：在所述连接层20内形成连接孔21，所述连接孔21露出所述第一填充牺牲层14，其中，所述连接孔21靠近所述衬底11端的孔径小于或等于所述第一沟道孔13背向所述衬底11端的孔径。
具体的，请参阅图5-图6。首先，在所述连接层20上形成光阻层23。然后，在所述光阻层23上形成开口24，所述开口24露出所述连接层20。具体对第一沟道孔13对应的光阻层23进行光罩以形成开口24。本实施例中，开口24的宽度等于所述第一沟道孔13靠近所述连接层20端的孔径。当然，其他实施例中，所述开口24的宽度还可大于或小于第一沟道孔13靠近所述连接层20端的孔径，只要保证所述连接孔21靠近所述衬底11端的孔径小于或等于所述第一沟道孔13背向所述衬底11端的孔径即可。
接着，蚀刻所述开口24对应的所述连接层20以形成所述连接孔21。具体的，蚀刻所述连接层20时通过控制所述蚀刻气体的比例，以使所述连接孔21靠近所述衬底11端的孔径小于或等于所述第一沟道孔13背向所述衬底11端的孔径。在形成所述连接孔21之后去除光阻层23。本实施例中，所述连接孔21靠近所述衬底11端的孔径小于所述第一沟道孔13背向所述衬底11端的孔径，从而保证所述第一沟道孔13的顶端边缘并未暴露在连接孔21和第二沟道孔中。所述连接孔21远离所述衬底11端的孔径大于所述第一沟道孔13背向所述衬底11端的孔径，以便于后续工艺中形成的沟道孔与所述连接孔21更好的对准。当然，在其他实施例中，所述连接孔21靠近所述衬底11端的孔径还可以等于所述第一沟道孔13背向所述衬底11端的孔径。所述连接孔21远离所述衬底11端的孔径还可以等于或小于所述第一沟道孔13背向所述衬底11端的孔径，只要能保证后续工艺中形成的沟道孔与所述连接孔21对准即可。
最后，请参阅图7，在所述连接孔21中形成第二填充牺牲层22。本实施例中，填充于连接孔21中的第二填充牺牲层22为多晶硅。当然，在其他实施例中，第二填充牺牲层22还可以是其他绝缘材料。
S140：在所述连接层20上形成第二堆叠结构16。
具体的，请参阅图8，所述第二堆叠结构16包括第二堆栈层161和掩模层162。首先在所述连接层20上形成第二堆栈层161。具体的，在所述连接层20背向所述第一堆叠结构12的表面形成绝缘层1611/牺牲层1612的交叠的第二堆栈层161，然后在所述第二堆栈层161上形成掩模层162。本实施例中的绝缘层1611和牺牲层1612分别与第一堆叠结构12中的绝缘层121和牺牲层122采用相同的材料工艺形成。
S150：在所述第二堆叠结构16上形成第二沟道孔17，所述第二沟道孔17露出所述第二填充牺牲层22，其中，所述第二沟道孔17靠近所述连接层20端的孔径小于或等于所述连接孔21靠近所述第二堆叠结构16端的孔径。
具体的，请参阅图9-图10，通过蚀刻工艺在所述第二堆叠结构16上形成所述第二沟道孔17，所述第二沟道孔17贯穿第二堆叠结构16并露出所述第二填充牺牲层22。蚀刻所述第二堆叠结构16时通过控制所述蚀刻气体的比例，以使所述第二沟道孔17靠近所述连接层20端的孔径小于所述连接孔21靠近所述第二堆叠结构16端的孔径。本实施例中，所述连接孔21呈倒锥形。当然，在其他实施例中，蚀刻所述第二堆叠结构16时通过控制所述蚀刻气体的比例，以使所述第二沟道孔17靠近所述连接层20端的孔径等于所述连接孔21靠近所述第二堆叠结构16端的孔径。所述连接孔21还可以是其他形状，只要所述第一沟道孔13和所述连接孔21之间，及所述连接孔21和所述第二沟道孔17之间均未形成平台即可。
接着去除所述第一填充牺牲层14和所述第二填充牺牲层22。然后，在所述第一沟道孔13、所述连接孔21和所述第二沟道孔17的孔壁和所述外延结构15上形成存储器层18。本实施例中，所述存储器层18由外至内依次包括阻挡材料层、存储材料层和氧化材料层。即依次在所述第一沟道孔13、所述连接孔21和所述第二沟道孔17的孔壁和所述外延结构15上形成存储器层18的阻挡材料层、存储层和隧穿层。其中，阻挡材料层和隧穿层的示例性材料为氧化硅，存储层的示例性材料为氮化硅，这三层均可以通过采用CVD、ALD或其他合适的沉积方法沉积形成，以使存储器层18形成了由氧化硅-氮化硅-氧化硅(ONO)三层堆叠而成的叠层结构。
接着，蚀刻部分所述存储器层18以露出所述外延结构15，即蚀刻所述外延结构15对应的部分存储器层18，由于限制了所述连接孔21与所述第一沟道孔13和第二沟道孔17之间的孔径关系，使得第一沟道孔13的顶端边缘未暴露在刻蚀环境中，从而在蚀刻部分所述存储器层18时不会破坏第一沟道孔13的顶端的存储器层18，有效提高了三维存储器的制备良率。最后，在所述第一沟道孔13、所述连接孔21和所述第二沟道孔17中形成沟道结构19，以形成三维存储器。
本申请提供的三维存储器的制备方法，通过在所述第一堆叠结构12上形成用于将所述第一沟道孔13和后续形成的第二沟道孔17连通的连接孔21，所述连接孔21靠近所述衬底11端的孔径小于或等于所述第一沟道孔13背向所述衬底11端的孔径，从而保证所述第一沟道孔13和连接孔21之间不会形成平台，进而避免后续工艺中因平台而导致的NAND串的存储器层在蚀刻工艺中损害的问题，避免了三维存储器中的栅极层因NAND串损坏而泄漏，有效提高了三维存储器的制备良率和可靠性。
请参阅图11，图11是本申请实施例提供的一种三维存储器100的结构示意图。本申请的三维存储器100通过前述三维存储器100的制备方法制备得到。所述三维存储器100包括衬底11和堆叠结构，所述堆叠结构包括第一堆叠结构12、连接层20和第二堆叠结构16，所述第一堆叠结构12、所述连接层20和所述第二堆叠结构16依次层叠于所述衬底11上，所述第一堆叠结构12具有第一沟道孔13，所述连接层20具有连接孔21，所述第二堆叠结构16具有第二沟道孔17，所述第一沟道孔13、所述连接孔21和所述第二沟道孔17依次连通，所述第一沟道孔13、所述连接孔21和所述第二沟道孔17中形成有NAND串30，NAND串30包括沿轴向依次设置的上段串31、中段串32和下段串33，所述下段串33穿过所述第一堆叠结构12，所述中段串32穿过所述连接层20，所述上段串31穿过所述第二堆叠结构16。所述中段串32的上端直径大于或等于所述上段串31的下端直径，所述中段串32的下端直径小于或等于所述下段串33的上端直径。可以理解的是，上述的上端和下端都是相对于衬底11而言的，具体的，上段串31、中段串32和下段串33朝向衬底11的端部为下端，上段串31、中段串32和下段串33背向衬底11的端部为上端。
本实施例中，所述下段串33设于第一沟道孔13中，所述中段串32设于连接孔21中，所述上段串31设于第二沟道孔17中。可以理解的是，所述连接孔21靠近所述衬底11端的孔径小于或等于所述第一沟道孔13背向所述衬底11端的孔径，所述第二沟道孔17靠近所述连接层20端的孔径小于或等于所述连接孔21靠近所述第二堆叠结构16端的孔径。
本实施例中，所述中段串32的上端直径大于所述上段串31的下端直径，所述中段串32的下端直径小于所述下段串33的上端直径。所述中段串32的上端沿径向凸出于所述上段串，所述下段串33的上端沿径向凸出于所述中段串32，以便于中段串32更好的连通上段串31和下段串33，以保证三维存储器100的电性能。所述中段串32、所述上段串31和所述下段串33均为圆台形。当然，在其他实施例中，所述中段串32的上端直径等于所述上段串31的下端直径，所述中段串32的下端直径等于所述下段串33的上端直径。所述中段串32、所述上段串31和所述下段串33的形状不限于圆台形。
本实施例中，所述NAND串30包括沿径向向内的方向依次设置的存储器层18和沟道结构19。
本申请提供的三维存储器100的所述第一沟道孔13和连接孔21及连接孔21和第二沟道孔17之间均未形成平台，从而在保证第一沟道孔13和第二沟道孔17有效对准的同时避免了后续工艺中因平台而导致的NAND串30的存储器层在蚀刻工艺中损害的问题，避免了三维存储器100中的栅极层因NAND串30损坏而泄漏，有效提高了三维存储器100的制备良率和可靠性。
以上所揭露的仅为本申请较佳实施例而已，当然不能以此来限定本申请之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本申请权利要求所作的等同变化，仍属于申请所涵盖的范围。

Claims (16)

1.一种三维存储器的制备方法，其特征在于，所述制备方法包括：
提供半导体结构，其中，所述半导体结构包括衬底和设于所述衬底上的第一堆叠结构，所述半导体结构具有贯穿所述第一堆叠结构的第一沟道孔，及形成于所述第一沟道孔中的第一填充牺牲层；
在所述第一堆叠结构上形成连接层；
在所述连接层上形成光阻层，在所述光阻层上形成开口，所述开口露出所述连接层，蚀刻所述开口对应的所述连接层以形成连接孔，所述连接孔露出所述第一填充牺牲层，其中，所述连接孔靠近所述衬底端的孔径小于或等于所述第一沟道孔背向所述衬底端的孔径。
2.如权利要求1所述的制备方法，其特征在于，所述连接孔露出所述第一填充牺牲层之后，所述制备方法还包括：
在所述连接孔中形成第二填充牺牲层。
3.如权利要求2所述的制备方法，其特征在于，所述在所述连接孔中形成第二填充牺牲层之后，所述制备方法还包括：
在所述连接层上形成第二堆叠结构；
在所述第二堆叠结构上形成第二沟道孔，所述第二沟道孔露出所述第二填充牺牲层，其中，所述第二沟道孔靠近所述连接层端的孔径小于或等于所述连接孔靠近所述第二堆叠结构端的孔径。
4.如权利要求3所述的制备方法，其特征在于，所述提供半导体结构包括：
提供所述衬底；
在所述衬底上形成所述第一堆叠结构；
在所述第一堆叠结构上形成所述第一沟道孔；
在所述第一沟道孔中形成所述第一填充牺牲层。
5.如权利要求4所述的制备方法，其特征在于，在所述在所述第一堆叠结构上形成第一沟道孔和所述在所述第一沟道孔中形成第一填充牺牲层之间，所述制备方法包括：
在所述第一沟道孔的底部形成外延结构。
6.如权利要求5所述的制备方法，其特征在于，所述第二堆叠结构包括第二堆栈层和掩模层，所述在所述连接层上形成第二堆叠结构包括：
在所述连接层上形成第二堆栈层；
在所述第二堆栈层上形成掩模层。
7.如权利要求6所述的制备方法，其特征在于，所述在所述第二堆叠结构上形成第二沟道孔，所述第二沟道孔露出所述第二填充牺牲层之后，所述制备方法还包括：
去除所述第一填充牺牲层和所述第二填充牺牲层。
8.如权利要求7所述的制备方法，其特征在于，所述去除所述第一填充牺牲层和所述第二填充牺牲层之后，所述制备方法还包括：
在所述第一沟道孔、所述连接孔和所述第二沟道孔的孔壁和所述外延结构上形成存储器层；
蚀刻部分所述存储器层以露出所述外延结构；
在所述第一沟道孔、所述连接孔和所述第二沟道孔中形成沟道结构。
9.一种三维存储器，其特征在于，所述三维存储器通过权利要求1-8任一项所述的制备方法制成，所述三维存储器包括：
衬底；
位于所述衬底上的堆叠结构；
穿过所述堆叠结构的NAND串，包括沿轴向依次设置的上段串、中段串和下段串，所述中段串的下端直径小于或等于所述下段串的上端直径。
10.如权利要求9所述的三维存储器，其特征在于，所述中段串的上端直径大于或等于所述上段串的下端直径。
11.如权利要求10所述的三维存储器，其特征在于，所述中段串的上端沿径向凸出于所述上段串。
12.如权利要求10所述的三维存储器，其特征在于，所述下段串的上端沿径向凸出于所述中段串。
13.如权利要求12所述的三维存储器，其特征在于，所述中段串为圆台形。
14.如权利要求13所述的三维存储器，其特征在于，所述上段串、所述下段串均为圆台形。
15.如权利要求10所述的三维存储器，其特征在于，所述堆叠结构包括依次堆叠的第一堆叠结构、连接层和第二堆叠结构，所述下段串穿过所述第一堆叠结构，所述中段串穿过所述连接层，所述上段串穿过所述第二堆叠结构。
16.如权利要求9所述的三维存储器，其特征在于，所述NAND串包括沿径向向内的方向依次设置的存储器层和沟道结构。
CN202010049479.3A 2020-01-16 2020-01-16 三维存储器及其制备方法 Active CN111244098B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010049479.3A CN111244098B (zh) 2020-01-16 2020-01-16 三维存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010049479.3A CN111244098B (zh) 2020-01-16 2020-01-16 三维存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN111244098A CN111244098A (zh) 2020-06-05
CN111244098B true CN111244098B (zh) 2021-03-26

Family

ID=70866219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010049479.3A Active CN111244098B (zh) 2020-01-16 2020-01-16 三维存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN111244098B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111785725B (zh) * 2020-07-15 2021-02-23 长江存储科技有限责任公司 三维存储器的形成方法
US11903214B2 (en) * 2020-07-16 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional ferroelectric random access memory devices and methods of forming

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150064520A (ko) * 2013-12-03 2015-06-11 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102424368B1 (ko) * 2015-10-15 2022-07-25 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US20180331117A1 (en) * 2017-05-12 2018-11-15 Sandisk Technologies Llc Multilevel memory stack structure with tapered inter-tier joint region and methods of making thereof

Also Published As

Publication number Publication date
CN111244098A (zh) 2020-06-05

Similar Documents

Publication Publication Date Title
US9875929B1 (en) Three-dimensional memory device with annular blocking dielectrics and discrete charge storage elements and method of making thereof
US9786681B1 (en) Multilevel memory stack structure employing stacks of a support pedestal structure and a support pillar structure
EP3420596B1 (en) Method of suppressing epitaxial growth in support openings and three-dimensional memory device containing non-epitaxial support pillars in the support openings
US9543320B2 (en) Three-dimensional memory structure having self-aligned drain regions and methods of making thereof
CN110364536B (zh) 三维存储器的制造方法以及三维存储器
US9768192B1 (en) Three-dimensional memory device containing annular etch-stop spacer and method of making thereof
US9478558B2 (en) Semiconductor structure with concave blocking dielectric sidewall and method of making thereof by isotropically etching the blocking dielectric layer
US9711524B2 (en) Three-dimensional memory device containing plural select gate transistors having different characteristics and method of making thereof
US9530785B1 (en) Three-dimensional memory devices having a single layer channel and methods of making thereof
CN109817628A (zh) 三维半导体存储器件和制造其的方法
CN112951841B (zh) 三维存储器及其制备方法
CN111244098B (zh) 三维存储器及其制备方法
CN111463219A (zh) 一种3d nand存储器件及其制造方法
CN110277312B (zh) 用于在半导体本体中形成互补掺杂半导体区域的方法
CN111527604B (zh) 三维存储器件以及其制作方法
CN111403403A (zh) 三维存储器及其制造方法
CN113206105B (zh) 三维存储器及其制备方法
CN114093811A (zh) 一种3d nand存储器件及其制造方法
CN114038861A (zh) 一种3d nand存储器件及其制造方法
CN114038860A (zh) 一种3d nand存储器件及其制造方法
CN111244102A (zh) 三维存储器及其制备方法
CN112289805A (zh) 凹槽结构的制作方法、三维nand存储器及其制作方法
CN111146201B (zh) 三维存储器及其制备方法
CN113035884B (zh) 三维存储器及其制备方法
CN111403408B (zh) 一种半导体器件制作方法和用该方法制成的半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant