CN112236862B - 具有虚设沟道结构的三维存储器件及其形成方法 - Google Patents
具有虚设沟道结构的三维存储器件及其形成方法 Download PDFInfo
- Publication number
- CN112236862B CN112236862B CN202080002257.4A CN202080002257A CN112236862B CN 112236862 B CN112236862 B CN 112236862B CN 202080002257 A CN202080002257 A CN 202080002257A CN 112236862 B CN112236862 B CN 112236862B
- Authority
- CN
- China
- Prior art keywords
- layer
- dummy channel
- sacrificial layer
- forming
- oxidizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 230000001590 oxidative effect Effects 0.000 claims description 45
- 239000000463 material Substances 0.000 claims description 38
- 150000004767 nitrides Chemical class 0.000 claims description 29
- 230000003647 oxidation Effects 0.000 claims description 20
- 238000007254 oxidation reaction Methods 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 238000003860 storage Methods 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 239000004020 conductor Substances 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 239000003989 dielectric material Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000000635 electron micrograph Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- -1 but not limited to Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000708 deep reactive-ion etching Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
提供了三维(3D)存储器件和用于形成3D存储器件的方法。在一个示例中，3D存储器件包括衬底和在衬底上包括交错的导电层和电介质层的存储堆叠层。存储堆叠层包括核心结构和阶梯结构。阶梯结构在存储堆叠层的一侧上。3D存储器件还包括垂直地延伸穿过阶梯结构的虚设沟道结构。虚设沟道结构包括沿虚设沟道结构的垂直侧的多个区段。多个区段分别与阶梯结构中的交错的导电层通过界面接合。多个区段中的至少一个包括在多个区段中的至少一个与对应的导电层之间的界面处的非平坦表面。
Description
背景技术
本公开的实施例涉及三维(3D)存储器件及其制造方法。
通过改进工艺技术、电路设计、编程算法、和制造工艺将平面存储单元缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高昂。结果，平面存储单元的存储密度接近上限。
3D存储架构可以解决平面存储单元中的密度限制。3D存储架构包括存储阵列和用于控制去往和来自存储阵列的信号的外围器件。
发明内容
本文公开了3D存储器件及其形成方法的实施例。
在一个示例中，提供了3D存储器件。3D存储器件包括衬底和在衬底上包括交错的导电层和电介质层的存储堆叠层。存储堆叠层包括核心结构和阶梯结构。阶梯结构在存储堆叠层的一侧上。3D存储器件还包括垂直地延伸穿过阶梯结构的虚设沟道结构。虚设沟道结构包括沿着虚设沟道结构的垂直侧的多个区段。多个区段分别与阶梯结构中的交错导电层通过界面接合。多个区段中的至少一个包括在多个区段中的至少一个与对应的导电层之间的界面处的非平坦表面。
在另一示例中，提供了用于形成3D存储器件的方法。该方法包括在衬底上形成包括交错的牺牲层和电介质层的电介质堆叠层。该方法还包括在电介质堆叠层的至少一侧上形成阶梯结构。该方法还包括形成垂直地延伸穿过阶梯结构的虚设沟道孔。该方法还包括在虚设沟道孔中形成第一氧化物层。第一氧化物层覆盖虚设沟道孔的垂直表面的至少一部分。在形成第一氧化物层之后，该方法包括形成填充虚设沟道孔的第二氧化物层。另外，该方法包括通过用导电层替换阶梯结构中的牺牲层来在阶梯结构中形成交错的导电层和电介质层。
在又一示例中，提供了用于形成3D存储器件的方法。该方法包括在衬底上形成包括交错的牺牲层和电介质层的电介质堆叠层。该方法还包括在电介质堆叠层的至少一侧上形成阶梯结构。该方法还包括形成垂直地延伸穿过阶梯结构的虚设沟道孔。该方法还包括在虚设沟道孔中形成虚设沟道结构。形成虚设沟道结构包括氧化由虚设沟道孔暴露的至少一个牺牲层的至少一部分。另外，该方法包括通过用导电层替换阶梯结构中的牺牲层来在阶梯结构中形成交错的导电层和电介质层。
附图说明
并入本文并形成说明书的一部分的附图示出了本公开的实施例，并且附图与说明书一起进一步用于解释本公开的原理并且使相关领域中的技术人员能够制作和使用本公开。
图1示出了根据本公开的一些实施例的3D存储器件的截面图。
图2A-图2D示出了根据本公开的一些实施例的用于形成3D存储器件的虚设沟道结构的示例性制造工艺。
图3A-图3D示出了根据本公开的一些实施例的用于形成3D存储器件的示例性方法的流程图。
图4A-图4C示出了根据本公开的一些实施例的用于形成3D存储器件的另一示例性方法的流程图。
图5示出了根据本公开的一些实施例的具有改进的虚设沟道结构的阶梯结构的电子显微镜(EM)图像。
图6A-图6C示出了用于形成虚设沟道结构的常规制造工艺。
图7示出了坍塌阶梯结构的EM图像。
将参考附图描述本公开的实施例。
具体实施方式
尽管讨论了具体的构造和布置，但是应当理解，这样做仅仅是出于说明的目的。相关领域中的技术人员将认识到，在不脱离本公开的精神和范围的情况下，可以使用其他构造和布置。对于相关领域中的技术人员将显而易见的是，本公开也可以用于各种其他应用。
注意，说明书中对“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等的引用指示所描述的实施例可以包括特定的特征、结构或特性，但是每个实施例可以不一定包括该特定的特征、结构或特性。此外，这种短语不一定是指相同的实施例。此外，当结合实施例描述特定的特征、结构或特性时，无论是否明确描述，结合其他实施例实现这种特征、结构或特性将在相关领域中的技术人员的知识范围内。
通常，可以至少部分地根据上下文中的使用来理解术语。例如，至少部分地取决于上下文，如本文所使用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，至少部分地取决于上下文，诸如“一个”或“所述”的术语可以同样被理解为传达单数用法或传达复数用法。此外，同样至少部分地取决于上下文，术语“基于”可以被理解为不一定旨在传达排他的一组因素，并且可以代替地允许存在不一定明确描述的附加因素。
应容易理解的是，在本公开中“上”、“上方”和“之上”的含义应该以最广义的方式来解释，使得“上”不仅意味着“直接在某物上”，而且还包括“在某物上”并且其间具有中间特征或层的含义，并且“上方”或“之上”不仅意味着在某物“上方”或“之上”的含义，而且还可以包括在某物“上方”或“之上”并且其间没有中间特征或层(即，直接在某物上)的含义。
此外，为了便于描述，在本文中可以使用诸如“之下”、“下方”、“下部”、“上方”、“上部”等空间相对术语，以描述一个元件或特征与另一个(或多个)元件或(一个或多个)特征的如图中所示的关系。空间相对术语还旨在涵盖除了图中描绘的取向之外的在器件使用或操作中的不同取向。装置可以以其他方式定向(旋转90度或以其他取向)，并且本文所使用的空间相对描述词可以以类似方式被相应地解释。
如本文所用，术语“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。添加在衬底顶部上的材料可以被图案化，或也可以保持不被图案化。此外，衬底可以包括各种各样的半导体材料，例如硅、锗、砷化镓、磷化铟等。替代性地，衬底可以由诸如玻璃、塑料、或蓝宝石晶圆等非导电材料制成。
如本文所用，术语“层”是指包括具有厚度的区域的材料部分。层可以在整个下层结构或上覆结构之上延伸，或者可以具有小于下层结构或上覆结构的范围。此外，层可以是均质或不均质连续结构的区域，所述区域具有的厚度小于连续结构的厚度。例如，层可以位于在连续结构的顶表面与底表面之间或在连续结构的顶表面与底表面处的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。衬底可以是一层，可以在其中包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(其中形成互连线和/或过孔触点)以及一个或多个电介质层。
如本文所使用的，术语“标称的/标称地”指的是在产品或工艺的设计阶段期间设置的用于部件或工艺操作的特性或参数的期望值或目标值，以及高于和/或低于期望值的值的范围。值的范围可以归因于制造工艺或公差的微小变化。如本文所使用的，术语“约”指示可以基于与主题半导体器件相关联的特定技术节点而变化的给定量的值。基于特定的技术节点，术语“约”可以指示在例如值的10％–30％(例如，该值的±10％、±20％或±30％)内变化的给定量的值。
如本文所使用的，术语“3D存储器件”是指在横向定向的衬底上具有垂直定向的存储单元晶体管串(本文称为“存储串”，例如NAND存储串)的半导体器件，其使得存储串相对于衬底在垂直方向上延伸。如本文所使用的，术语“垂直的/垂直地”意味着标称地垂直于衬底的横向表面。
在3D存储器制造工艺中，可以在3D存储器件的阶梯结构中使用虚设沟道结构(例如，通过用电介质材料填充虚设沟道孔而形成)以增强结构稳定性。填充虚设沟道孔的常规方法(其示例在图6A-图6C中示出)包括使用具有相对低的温度(例如，小于约650摄氏度)的沉积-蚀刻-沉积(DED)方法或化学气相沉积(CVD)方法将氧化物620填充到虚设沟道孔610中。用这些常规方法填充的氧化物620一般具有低质量并且可能不能提供足够的结构支撑，从而在栅极替换工艺中在导电材料640替换牺牲材料630之后引起阶梯结构的坍塌，因为导电材料640通常比被替换的牺牲材料630重。图7示出了由这种低质量氧化物填充方法导致的坍塌阶梯结构的EM图像。如图7中所示，因为低质量的虚设沟道结构不够牢固以提供结构支撑，在形成导电层720(示出为黑线)之后，交错的电介质层710(示出为白线)坍塌并且与相邻的电介质层接触。
根据本公开的实施例提供了改进的3D存储器件及其形成方法，以解决上述问题。该改进的3D存储器件包括通过在用氧化物填充对应的虚设沟道孔之前执行的氧化工艺而形成的虚设沟道结构中的加强层。氧化工艺氧化氮化物材料，该氮化物材料被添加到虚设沟道孔中和/或存在于由虚设沟道孔暴露的一个或多个牺牲层中。氧化工艺可以生成沿着虚设沟道孔的垂直侧壁延伸的氧化物层，并且可以引起所生成的氧化物的膨胀，从而增强虚设沟道结构的强度和稳定性，以承受随后替换牺牲层的导电层的重量。
图1示出了根据一些实施例的示例性3D存储器件的截面图。图2A-图2D示出了根据一些实施例的示例性3D存储器件在示例性制造工艺的各个阶段处的截面图。图3A-图3D和图4A-图4C示出了根据一些实施例的形成3D存储器件的示例性方法。图1、图2A-图2D、图3A-图3D和图4A-图4C将在下面的段落中一起描述。
图1示出了根据一些实施例的示例性3D存储器件100的截面图。3D存储器件100可以包括存储区域，该存储区域包括内部区域120(也称为“核心阵列区域”)和外部区域130(也称为“阶梯区域”)。在一些实施例中，内部区域120是存储区域的中心区域，其中形成存储串(例如，NAND存储串)的阵列(为了说明的目的，在图1中仅示出一个存储串126)，并且外部区域130是存储区域的包围内部区域120(包括侧面和边缘)的没有存储串的剩余区域。
诸如126的存储串可以在内部区域120中布置成阵列。存储串可以布置成任何合适的图案。取决于制造和/或设计要求，可以在内部区域120中形成任何合适数量的存储串。
阶梯区域130可以包括多个虚设沟道结构(为了说明的目的，在图1中仅示出一个虚设沟道结构136)，以及诸如多个阶梯触点和多个虚设源极结构(图1中未示出)的其他结构。阶梯区域130中的这些结构可以布置成任何合适的图案，例如，阵列。
3D存储器件100可以包括衬底110，衬底110可以包括硅(例如，单晶硅)、硅锗(SiGe)、砷化镓(GaAs)、锗(Ge)、绝缘体上硅(SOI)、绝缘体上锗(GOI)或任何其他合适的材料。在一些实施例中，衬底110可以是通过研磨、蚀刻、化学机械抛光(CMP)或其任何组合被减薄的减薄衬底(例如，半导体层)。
在图1A中包括x轴/方向、y轴/方向和z轴/方向以示出3D存储器件100中的部件的空间关系。衬底110包括在x-y平面中横向延伸的两个横向表面：在晶圆的正面上的顶表面，在顶表面上可以形成3D存储器件100；以及在晶圆的与正面相对的背面上的底表面。z轴垂直于x轴和y轴两者。如本文所使用的，当半导体器件(例如3D存储器件100)的衬底(例如，衬底110)在z方向(垂直于x-y平面的垂直方向)上放置在半导体器件的最低平面中时，在z方向上相对于半导体器件的衬底来确定半导体器件的一个部件(例如，层或器件)是在另一部件(例如，层或器件)“上”、“上方”还是“下方”。在整个本公开中应用了用于描述空间关系的相同概念。
3D存储器件100可以是单片3D存储器件的一部分。术语“单片”意味着3D存储器件的部件(例如，外围器件和存储阵列器件)形成在单个衬底上。对于单片3D存储器件，制造遇到由于外围器件处理与存储阵列器件处理的卷积而引起的附加限制。例如，存储阵列器件(例如，NAND存储串)的制造受到与已经形成或将形成在同一衬底上的外围器件相关联的热预算的约束。
替代性地，3D存储器件100可以是非单片3D存储器件的一部分，其中部件(例如，外围器件和存储阵列器件)可以单独地形成在不同的衬底上并且然后例如以面对面方式接合。在一些实施例中，存储阵列器件衬底(例如，衬底110)保持为接合的非单片3D存储器件的衬底，并且外围器件(例如，包括用于促进3D存储器件100的操作的任何合适的数字、模拟和/或混合信号外围电路，例如页缓冲器、解码器和锁存器，未示出)被翻转并且向下面向存储阵列器件(例如，NAND存储串)以用于混合接合。应当理解，在一些实施例中，存储阵列器件衬底(例如，衬底110)被翻转并且向下面向外围器件(未示出)以用于混合接合，使得在接合的非单片3D存储器件中，存储阵列器件在外围器件上方。存储阵列器件衬底(例如，衬底110)可以是减薄的衬底(其不是接合的非单片3D存储器件的衬底)，并且非单片3D存储器件的后端工艺(BEOL)互连可以形成在减薄的存储阵列器件衬底的背面上。
在一些实施例中，3D存储器件100是NAND闪存存储器件，其中存储单元以NAND存储串126的阵列的形式提供，每个NAND存储串在衬底110上方垂直地延伸。存储串126可以延伸穿过多个对，每个对包括导电层122和电介质层124(本文中称为“导体/电介质层对”)。堆叠的导体/电介质层对在本文中也称为“存储堆叠层”123。在一些实施例中，在衬底110与存储堆叠层123之间形成绝缘层(未示出)。存储堆叠层123中的导体/电介质层对的数量(例如，32、64、96或128)确定3D存储器件100中的存储单元的数量。存储堆叠层123可以包括交错的导电层122和电介质层124。至少在横向方向上的一侧上，存储堆叠层123可以包括阶梯结构133，而存储串所位于的中心区域可以包括核心结构125。存储堆叠层123中的导电层122和电介质层124可以在垂直方向上交替。核心结构125中的导电层122和电介质层124可以延伸到阶梯结构133并且变成导电层132和电介质层134。换句话说，为了便于描述，阶梯结构133中的导电层和电介质层分别表示为132和134。导电层122/132可以包括导电材料，包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。电介质层124/134可以包括电介质材料，包括但不限于氧化硅、氮化硅、氮氧化硅或其任何组合。
存储串126可以包括垂直地延伸穿过存储堆叠层123的沟道结构(未示出)。沟道结构可以包括填充有半导体材料(例如，作为半导体沟道)和电介质材料(例如，诸如存储膜)的沟道孔。在一些实施例中，半导体沟道可以包括诸如非晶硅、多晶硅或单晶硅的硅。在一些实施例中，存储膜可以是包括隧穿层、存储层(也称为“电荷捕获层”)和阻隔层的复合层。沟道孔的剩余空间可以部分或全部地填充有包括电介质材料(例如，氧化硅)的盖帽层。沟道结构可以具有圆柱形状(例如，柱形形状)。根据一些实施例，盖帽层、半导体沟道、隧穿层、存储层和阻隔层可以从柱的中心朝向外表面以该顺序沿径向布置。隧穿层可以包括氧化硅、氮氧化硅或其任何组合。存储层可以包括氮化硅、氮氧化硅、硅或其任何组合。阻隔层可以包括氧化硅、氮氧化硅、高介电常数(高k)电介质或其任何组合。在一个示例中，存储膜可以包括氧化硅/氮氧化硅(或氮化硅)/氧化硅(ONO)的复合层。
在一些实施例中，存储堆叠层123中的导电层122充当存储串126中的存储单元的栅电极/栅极导体/栅极线。导电层122可以包括多个NAND存储单元的多个控制栅极，并且可以横向延伸作为在存储堆叠层123的边缘处(例如，在存储堆叠层123的阶梯结构133中)结束的字线。在一些实施例中，字线在垂直于y方向和z方向两者的x方向上延伸。位线在垂直于x方向和z方向两者的y方向上延伸。在一些实施例中，存储串126中的存储单元晶体管包括由钨制成的栅极导体(例如，邻接沟道结构的导电层122的部分)、包括钛/氮化钛(Ti/TiN)或钽/氮化钽(Ta/TaN)的粘附层(未示出)、由高k电介质材料制成的栅极电介质层(未示出)以及沟道结构。
在一些实施例中，3D存储器件100还包括诸如虚设沟道结构136的虚设沟道结构。每个虚设沟道结构(例如，136)可以垂直地延伸穿过阶梯结构133。虚设沟道结构136可以包括诸如氧化硅的电介质材料。在一些实施例中，虚设沟道结构136可以到达衬底110并且与衬底110接触。
图1中描绘的3D存储器件100可以使用图3A-图3D中示出的方法300和/或图4A-图4C中示出的方法400来制造。图2A-图2D示出了制造工艺的各个阶段。应当理解，方法300和400中所示的操作不是穷举的，并且在所示操作中的任一个之前、之后或之间也可以执行其他操作。此外，操作中的一些可以同时执行，或者以与图3A-图3D和图4A-图4C所示的顺序不同的顺序执行。
参考图3A，方法300开始于操作310，其中在衬底上形成电介质堆叠层。例如，如图2A中所示，可以在衬底110上形成电介质堆叠层223。在一些实施例中，衬底110可以是硅衬底。电介质堆叠层223可以包括可以交替地沉积在衬底110上的交错的牺牲层222和电介质层124。在一些实施例中，每个电介质层124可以包括氧化硅层，并且每个牺牲层222可以包括氮化硅层。可以通过一个或多个薄膜沉积处理形成电介质堆叠层223，所述薄膜沉积处理包括但不限于化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或其任何组合。在一些实施例中，可以通过在衬底110上沉积电介质材料(例如，氧化硅)而在衬底110与电介质堆叠层223之间形成绝缘层。
返回参考图3A，方法300进行到操作320，其中在电介质堆叠层的至少一侧上形成阶梯结构。例如，如图2A中所示，阶梯结构233可以形成在电介质堆叠层223的一侧上。可以通过所谓的“修整-蚀刻”工艺形成阶梯结构233，在每个循环中，“修整-蚀刻”工艺修整(例如，常常从所有方向渐进地和向内地蚀刻)图案化的光刻胶层，随后使用修整的光刻胶层作为蚀刻掩模来蚀刻电介质/牺牲层对的暴露部分，以形成阶梯结构233的一个台阶。为了便于说明，在图2A中使用虚斜线简化阶梯结构233的大部分，并且仅更详细地示出了阶梯结构233的在虚设沟道结构周围的一部分。如所示的部分所示，阶梯结构233包括交错的电介质层134和牺牲层232，交错的电介质层134和牺牲层232可以分别从电介质堆叠层223的中心部分中的对应的电介质层124和牺牲层222延伸。
返回参考图3A，方法300进行到操作330，其中形成垂直地延伸穿过阶梯结构的虚设沟道孔。在一些实施例中，可以例如通过执行各向异性蚀刻工艺以使用蚀刻掩模去除阶梯结构的部分来形成穿过阶梯结构的多个虚设沟道孔。在一些实施例中，多个虚设沟道孔也可以通过相同的蚀刻工艺与电介质堆叠层中的多个虚设源极孔和/或多个沟道孔同时形成。
如图2A中所示，可以形成穿过阶梯结构233的虚设沟道孔226。虚设沟道孔226可以垂直地(沿z方向)延伸穿过阶梯结构233。在一些实施例中，通过光刻、显影和蚀刻在电介质堆叠层223或阶梯结构233上对蚀刻掩模(未示出)进行图案化。蚀刻掩模可以是光刻胶掩模或基于光刻掩模图案化的硬掩模。蚀刻掩模上可以具有一个或多个虚设沟道孔的图案。在一些实施例中，光刻掩模和/或蚀刻掩模还可以包括其他类型的孔，例如，虚设源极孔和/或沟道孔。使用图案化的蚀刻掩模，通过一个或多个湿法蚀刻和/或干法蚀刻工艺(例如，DRIE)蚀刻穿过阶梯结构233的部分，以形成虚设沟道孔226。在一些实施例中，虚设沟道孔226可以进一步垂直地延伸到衬底110的上部部分中，如图2A中所示。
返回参考图3A，方法300进行到操作340，其中在虚设沟道孔中形成第一氧化物层。第一氧化物层可以以各种方式形成。例如，参考图3B，在操作330之后的操作332中，可以将氮化物材料添加到虚设沟道孔中。然后，操作340可以被实施为操作340A，其中所添加的氮化物材料被氧化以形成第一氧化物层的至少一部分。在操作332中添加的氮化物材料可以包括氮化硅，并且在操作340A中的氧化工艺可以将氮化硅氧化成氧化硅。替代性地或另外，操作340可以被实施为图3C中所示的操作340B，其中由虚设沟道孔暴露的至少一个牺牲层的至少一部分被氧化。注意，在操作340B中，在添加或不添加氮化物材料的情况下，牺牲层的该部分可以被氧化。在另一示例中，如图3D中所示，操作340可以被实施为操作340C，其中由虚设沟道孔暴露的至少一个牺牲层的至少一部分被氧化以引起牺牲层的该部分的膨胀。注意，由操作340B导致的所氧化的部分可以膨胀或可以不膨胀。由操作340C导致的所氧化的部分的膨胀可以进一步增强通过方法300形成的虚设沟道结构的强度和稳定性。
如图2B中所示，第一氧化物层236可以形成并且可以覆盖虚设沟道孔226的垂直表面的至少一部分。在一些实施例中，如图3B中的操作332中所示，可以将诸如氮化硅的氮化物材料添加到虚设沟道孔226中。可以通过将一层氮化物材料沉积到虚设沟道孔226的底部和侧壁上来添加氮化物材料。然后，可以执行氧化工艺以氧化所添加的氮化物材料，从而形成氧化物(例如，氧化硅)层。在一些实施例中，可以不添加氮化物材料，并且可以执行氧化工艺以氧化牺牲层(例如，牺牲层232)中存在的氮化物材料(例如，氮化硅)，该牺牲层由虚设沟道孔226暴露。在任何情况下，可以执行氧化工艺以氧化牺牲层232的至少一部分。例如，如图2B中所示，可以通过氧化工艺氧化牺牲层232的部分242，将牺牲层232的长度缩小大约d。所氧化的部分242和未被氧化的剩余部分243(其可以进一步朝向图2B中未示出的另外的右边延伸)可以在界面246处彼此通过界面接合。
在一些实施例中，氧化工艺可以引起所氧化的部分的膨胀。如图2B中所示，所氧化的部分242可以在一个或多个方向上膨胀。例如，膨胀可以朝向右侧，或者沿远离虚设沟道孔226的横向方向，从而在界面246处产生朝向剩余部分243突出的非平坦表面。该膨胀也可以是朝向上和/或朝向下，或者沿垂直方向朝向相邻的(一个或多个)电介质层。这种向上/向下的膨胀可以收紧并加强由虚设沟道孔226暴露的电介质层对氧化物层236的夹持，从而增强通过方法300形成的虚设沟道结构的整体稳定性。
在一些实施例中，在界面246处的非平坦表面可以包括凸形表面，如图2B中所示。注意，凸形形状可以不是完美的凸形，也不类似于平滑的圆弧。相反，凸形表面可以包括非对称的曲线、粗糙边缘或者甚至小的不连续。然而，整体形状一般类似于凸形形状。
在一些实施例中，所氧化的部分242可以是牺牲层232的约1％至10％。换句话说，长度d可以是牺牲层232的总长度的约1％至10％，牺牲层232的总长度可以包括进一步延伸到图2B中未示出的右边的附加部分。在一些实施例中，所氧化的部分242为约5纳米至15纳米(例如，d为约5纳米至15纳米)。
可以使用各种方法来执行添加到虚设沟道孔226中或存在于牺牲层232中的氮化物材料的氧化。例如，可以执行原位蒸汽生成(ISSG)操作以氧化氮化物材料。ISSG操作可以包括将例如使用氧气和氢气直接产生而没有预燃烧的蒸汽添加到虚设沟道孔226中以氧化氮化物材料。ISSG操作可以产生具有优良的氧化物质量的薄氧化物膜。在另一示例中，可以执行离子注入操作以氧化氮化物材料。在另一示例中，可以执行干氧化操作以氧化氮化物材料。在任何情况下，用于氧化氮化物材料的温度可以相对较高(例如，约850摄氏度)，高于常规方法中所使用的温度。在氧化工艺中使用的提高的温度可以进一步加强第一氧化物层236。
在操作340中形成第一氧化物层之后，方法300进行到操作350，如图3A中所示。在操作350中，可以形成填充虚设沟道孔的第二氧化物层。参考图2C，可以形成诸如氧化硅的第二氧化物层238以填充虚设沟道孔226。第二氧化层238可以以任何合适的方法形成，所述方法例如DED、CVD、PVD、ALD或其任何组合。第一氧化物层和第二氧化物层的组合可以形成虚设沟道结构136。因为第一氧化物层236提供增强的稳定性，所以可以改进虚设沟道结构136的整体强度和稳定性。
返回参考图3A，方法300进行到操作360，其中在阶梯结构中形成交错的导电层和电介质层。在一些实施例中，形成交错的导电层和电介质层包括执行栅极替换工艺，其中导电层替换牺牲层。
如图2D中所示，可以通过湿法蚀刻和/或干法蚀刻去除诸如232的牺牲层(图2C中所示)。然后，可以通过填充先前由牺牲层占据的横向凹槽来形成诸如132的导电层。导电层可以包括导电材料，包括但不限于W、Co、Cu、Al、多晶硅、硅化物或其任何组合。导电层由此替换牺牲层以将电介质堆叠层223转移到存储堆叠层123中。
图4A-图4C中所示的方法400类似于方法300。例如，操作410、420、430和450分别类似于操作310、320、330和360。在操作440中，在虚设沟道孔中形成虚设沟道结构。形成虚设沟道结构包括氧化由虚设沟道孔暴露的至少一个牺牲层的至少一部分。例如，参考图2B和图2C，可以通过氧化牺牲层的一部分(例如牺牲层232的部分242)随后用氧化物238填充虚设沟道孔226的剩余空间，来形成虚设沟道结构136。氧化工艺类似于操作340。例如，可以执行ISSG、离子注入和/或干氧化操作以氧化氮化物材料。如图4B中所示，氮化物材料可以被添加到虚设沟道孔226中，如操作432中所示(类似于操作332)。在这种情况下，操作440可以被实施为操作440A，其中可以氧化所添加的氮化物材料以形成虚设沟道结构136的至少一部分，例如，氧化物层236。替代性地或另外，氮化物材料可以不被添加到虚设沟道孔226中，并且操作440可以被实施为操作440B，其中牺牲层的该部分可以被氧化以引起所氧化的部分的膨胀，类似于操作340C。膨胀的程度、方式和形状可以类似于上面结合方法300所述的那些。氧化工艺的温度也可以类似于上面结合方法300所述的温度。
返回参考图1，通过方法300或400形成的虚设沟道结构136可以包括沿虚设沟道结构的垂直侧的多个区段，例如，区段142。如图1中所示，多个区段可以分别与交错的导电层(例如，导电层144)通过界面接合。通过氧化牺牲层(例如，242)的一部分形成并且由氧化引起的膨胀导致的区段142可以在区段142与导电层144之间的界面处呈现非平坦表面146。非平坦表面146可以包括上面结合图2B所述的部分242的特征中的全部，包括非平坦表面146的朝向导电层144的突出部和非平坦表面146的凸形表面。对应地，由栅极替换工艺导致的导电层144可以包括部分243的几何特征中的全部。例如，导电层144可以包括在界面处的第二非平坦表面，并且可以匹配区段142的非平坦表面。例如，如图1中所示，导电层144的非平坦表面可以远离区段142凹陷，并且可以包括凹形表面。
图5示出了具有使用方法300或方法400形成的改进的虚设沟道结构(例如，136)的阶梯结构的EM图像。如图5中所示，电介质层510(白线)可以为导电层520(黑线)提供足够的支撑。不发生坍塌。
在一些实施例中，一种3D存储器件包括：衬底；存储堆叠层，所述存储堆叠层包括衬底上的交错的导电层和电介质层，其中，存储堆叠层包括核心结构和阶梯结构，所述阶梯结构在存储堆叠层的一侧上；以及虚设沟道结构，所述虚设沟道结构垂直地延伸穿过阶梯结构，其中，虚设沟道结构包括沿虚设沟道结构的垂直侧的多个区段，所述多个区段分别与阶梯结构中的交错的导电层通过界面接合，其中，多个区段中的至少一个包括在多个区段中的至少一个与对应的导电层之间的界面处的非平坦表面。
在一些实施例中，非平坦表面朝向对应的导电层突出。
在一些实施例中，非平坦表面包括凸形表面。
在一些实施例中，对应的导电层包括界面处的第二非平坦表面。
在一些实施例中，第二非平坦表面远离多个区段中的至少一个凹陷。
在一些实施例中，第二非平坦表面包括凹形表面。
在一些实施例中，虚设沟道结构与衬底接触。
在一些实施例中，一种用于形成3D存储器件的方法包括以下操作。首先，在衬底上形成包括交错的牺牲层和电介质层的电介质堆叠层。在电介质堆叠层的至少一侧上形成阶梯结构。在虚设沟道孔中形成第一氧化物层，所述第一氧化物层覆盖虚设沟道孔的垂直表面的至少一部分。在形成第一氧化物层之后，形成填充虚设沟道孔的第二氧化物层。最后，通过用导电层替换阶梯结构中的牺牲层来在阶梯结构中形成交错的导电层和电介质层。
在一些实施例中，所述方法包括：将氮化物材料添加到虚设沟道孔中。在虚设沟道孔中形成第一氧化物层包括氧化氮化物材料以形成第一氧化物层的至少一部分。
在一些实施例中，在虚设沟道孔中形成第一氧化物层包括氧化由虚设沟道孔暴露的至少一个牺牲层的至少一部分。
在一些实施例中，氧化由虚设沟道孔暴露的牺牲层的至少一部分包括氧化牺牲层的部分以引起牺牲层的所述部分的膨胀。
在一些实施例中，牺牲层的所氧化的部分包括非平坦表面。
在一些实施例中，非平坦表面朝向牺牲层的未被氧化的剩余部分突出。
在一些实施例中，非平坦表面包括凸形表面。
在一些实施例中，牺牲层的所氧化的部分是牺牲层的约1％至10％。
在一些实施例中，牺牲层的所氧化的部分为约5纳米至15纳米。
在一些实施例中，氧化牺牲层的部分包括使用ISSG操作来氧化牺牲层的部分。
在一些实施例中，氧化牺牲层的部分包括使用离子注入操作来氧化牺牲层的部分。
在一些实施例中，氧化牺牲层的部分包括使用干氧化操作来氧化牺牲层的部分。
在一些实施例中，形成第一氧化物层包括以第一温度形成第一氧化物层。形成第二氧化物层包括以低于第一温度的第二温度形成第二氧化物层。
在一些实施例中，第一温度为约850摄氏度。
在一些实施例中，形成第一氧化物层包括以约850摄氏度的温度形成第一氧化物层。
一种用于形成三维(3D)存储器件的方法包括：在衬底上形成包括交错的牺牲层和电介质层的电介质堆叠层，以及在电介质堆叠层的至少一侧上形成阶梯结构。所述方法还包括：形成垂直地延伸穿过阶梯结构的虚设沟道孔，以及在虚设沟道孔中形成虚设沟道结构。形成虚设沟道结构包括氧化由虚设沟道孔暴露的至少一个牺牲层的至少一部分。所述方法还包括：通过用导电层替换阶梯结构中的牺牲层来在阶梯结构中形成交错的导电层和电介质层。
在一些实施例中，所述方法包括：将氮化物材料添加到虚设沟道孔中。形成虚设沟道结构包括氧化氮化物材料以形成虚设沟道结构的至少一部分。
在一些实施例中，氧化由虚设沟道孔暴露的牺牲层的至少一部分包括氧化牺牲层的部分以引起牺牲层的所述部分的膨胀。
在一些实施例中，牺牲层的所氧化的部分包括非平坦表面。
在一些实施例中，非平坦表面朝向牺牲层的未被氧化的剩余部分突出。
在一些实施例中，非平坦表面包括凸形表面。
在一些实施例中，牺牲层的所氧化的部分是牺牲层的约1％至10％。
在一些实施例中，牺牲层的所氧化的部分为约5纳米至15纳米。
在一些实施例中，氧化牺牲层的部分包括使用ISSG操作来氧化牺牲层的部分。
在一些实施例中，氧化牺牲层的部分包括使用离子注入操作来氧化牺牲层的部分。
在一些实施例中，氧化牺牲层的部分包括使用干氧化操作来氧化牺牲层的部分。
在一些实施例中，形成虚设沟道结构包括以约850摄氏度的温度形成虚设沟道结构的至少一部分。
特定实施例的前述描述将因此揭示本公开的一般性质，使得其他人在不脱离本公开的一般概念的情况下，能够通过应用本领域的技术内的知识来容易地修改和/或适应于诸如特定实施例的各种应用，而无需过度实验。因此，基于本文所呈现的教导和指导，此类改编和修改旨在落在所公开的实施例的等同物的含义和范围内。应当理解，本文的措辞或术语是出于描述而不是限制性的目的，使得本说明书的术语或措辞将由技术人员根据教导和指导来解释。
以上已经借助于示出了特定功能及其关系的实施方式的功能构建块描述了本公开的实施例。为了便于描述，本文已经任意定义了这些功能构建块的边界。只要适当地执行特定的功能及其关系，就可以定义交替的边界。
发明内容部分和摘要部分可以阐述(一个或多个)发明人所设想的本公开的一个或多个但不是所有的示例性实施例，并且因此，不旨在以任何方式限制本公开和所附权利要求。
本公开的广度和范围不应由上述示例性实施例中的任何一个限制，而应仅根据所附权利要求及其等同物来限定。
Claims (31)
1.一种三维存储器件，包括：
衬底；
存储堆叠层，所述存储堆叠层在所述衬底上包括交错的导电层和电介质层，其中，所述存储堆叠层包括核心结构和阶梯结构，所述阶梯结构在所述存储堆叠层的一侧上；以及
虚设沟道结构，包括第一氧化层和第二氧化层，所述第一氧化层围绕所述第二氧化层，所述第一氧化层的侧壁具有连续的凹凸表面，且所述虚设沟道结构垂直地延伸穿过所述阶梯结构，其中，所述虚设沟道结构包括沿所述虚设沟道结构的垂直侧的多个区段，所述多个区段分别与所述阶梯结构中的所述交错的导电层通过界面接合，其中，所述多个区段中的至少一个包括在所述多个区段中的所述至少一个与对应的导电层之间的界面处的非平坦表面。
2.根据权利要求1所述的三维存储器件，其中，所述非平坦表面朝向所述对应的导电层突出。
3.根据权利要求1或2所述的三维存储器件，其中，所述非平坦表面包括凸形表面。
4.根据权利要求1或2所述的三维存储器件，其中，所述对应的导电层包括在所述界面处的第二非平坦表面。
5.根据权利要求4所述的三维存储器件，其中，所述第二非平坦表面远离所述多个区段中的所述至少一个凹陷。
6.根据权利要求4所述的三维存储器件，其中，所述第二非平坦表面包括凹形表面。
7.根据权利要求1或2所述的三维存储器件，其中，所述虚设沟道结构与所述衬底接触。
8.一种用于形成三维(3D)存储器件的方法，包括：
在衬底上形成包括交错的牺牲层和电介质层的电介质堆叠层；
在所述电介质堆叠层的至少一侧上形成阶梯结构；
形成垂直地延伸穿过所述阶梯结构的虚设沟道孔；
在所述虚设沟道孔中形成第一氧化物层，所述第一氧化物层覆盖所述虚设沟道孔的垂直表面的至少一部分；
在形成所述第一氧化物层之后，形成填充所述虚设沟道孔的第二氧化物层；以及
通过用导电层替换所述阶梯结构中的所述牺牲层来在所述阶梯结构中形成交错的导电层和电介质层，
其中，在所述虚设沟道孔中形成所述第一氧化物层包括氧化由所述虚设沟道孔暴露的至少一个牺牲层的至少一部分，并且其中，所述牺牲层的所氧化的部分包括非平坦表面。
9.根据权利要求8所述的方法，包括：
将氮化物材料添加到所述虚设沟道孔中；
其中，在所述虚设沟道孔中形成所述第一氧化物层包括氧化所述氮化物材料以形成所述第一氧化物层的至少一部分。
10.根据权利要求8所述的方法，其中，氧化由所述虚设沟道孔暴露的所述牺牲层的至少一部分包括氧化所述牺牲层的所述部分以引起所述牺牲层的所述部分的膨胀。
11.根据权利要求8所述的方法，其中，所述非平坦表面朝向所述牺牲层的未被氧化的剩余部分突出。
12.根据权利要求8或11所述的方法，其中，所述非平坦表面包括凸形表面。
13.根据权利要求8至11中任一项所述的方法，其中，所述牺牲层的所氧化的部分是所述牺牲层的1％至10％。
14.根据权利要求8至11中任一项所述的方法，其中，所述牺牲层的所氧化的部分为5纳米至15纳米。
15.根据权利要求8至11中任一项所述的方法，其中，氧化所述牺牲层的所述部分包括使用原位蒸汽生成(ISSG)操作来氧化所述牺牲层的所述部分。
16.根据权利要求8至11中任一项所述的方法，其中，氧化所述牺牲层的所述部分包括使用离子注入操作来氧化所述牺牲层的所述部分。
17.根据权利要求8至11中任一项所述的方法，其中，氧化所述牺牲层的所述部分包括使用干氧化操作来氧化所述牺牲层的所述部分。
18.根据权利要求8至11中任一项所述的方法，其中：
形成所述第一氧化物层包括以第一温度形成所述第一氧化物层；并且
形成所述第二氧化物层包括以低于所述第一温度的第二温度形成所述第二氧化物层。
19.根据权利要求18所述的方法，其中，所述第一温度为850摄氏度。
20.根据权利要求8至11中任一项所述的方法，其中：
形成所述第一氧化物层包括以850摄氏度的温度形成所述第一氧化物层。
21.一种用于形成三维(3D)存储器件的方法，包括：
在衬底上形成包括交错的牺牲层和电介质层的电介质堆叠层；
在所述电介质堆叠层的至少一侧上形成阶梯结构；
形成垂直地延伸穿过所述阶梯结构的虚设沟道孔；
在所述虚设沟道孔中形成虚设沟道结构，其中，形成所述虚设沟道结构包括氧化由所述虚设沟道孔暴露的至少一个牺牲层的至少一部分，其中，所述牺牲层的所氧化的部分包括非平坦表面；以及
通过用导电层替换所述阶梯结构中的所述牺牲层来在所述阶梯结构中形成交错的导电层和电介质层。
22.根据权利要求21所述的方法，包括：
将氮化物材料添加到所述虚设沟道孔中，
其中，形成所述虚设沟道结构包括氧化所述氮化物材料以形成所述虚设沟道结构的至少一部分。
23.根据权利要求21或22所述的方法，其中，氧化由所述虚设沟道孔暴露的所述牺牲层的至少一部分包括氧化所述牺牲层的所述部分以引起所述牺牲层的所述部分的膨胀。
24.根据权利要求21所述的方法，其中，所述非平坦表面朝向所述牺牲层的未被氧化的剩余部分突出。
25.根据权利要求21或24所述的方法，其中，所述非平坦表面包括凸形表面。
26.根据权利要求21或22所述的方法，其中，所述牺牲层的所氧化的部分是所述牺牲层的1％至10％。
27.根据权利要求21或22所述的方法，其中，所述牺牲层的所氧化的部分为5纳米至15纳米。
28.根据权利要求21或22所述的方法，其中，氧化所述牺牲层的所述部分包括使用原位蒸汽生成(ISSG)操作来氧化所述牺牲层的所述部分。
29.根据权利要求21或22所述的方法，其中，氧化所述牺牲层的所述部分包括使用离子注入操作来氧化所述牺牲层的所述部分。
30.根据权利要求21或22所述的方法，其中，氧化所述牺牲层的所述部分包括使用干氧化操作来氧化所述牺牲层的所述部分。
31.根据权利要求21或22所述的方法，其中：
形成所述虚设沟道结构包括以850摄氏度的温度形成所述虚设沟道结构的至少一部分。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2020/113925 WO2022051887A1 (en) | 2020-09-08 | 2020-09-08 | Three-dimensional memory devices having dummy channel structures and methods for forming the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112236862A CN112236862A (zh) | 2021-01-15 |
| CN112236862B true CN112236862B (zh) | 2024-04-09 |
Family
ID=74124940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080002257.4A Active CN112236862B (zh) | 2020-09-08 | 2020-09-08 | 具有虚设沟道结构的三维存储器件及其形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11985824B2 (zh) |
| CN (1) | CN112236862B (zh) |
| TW (1) | TWI783283B (zh) |
| WO (1) | WO2022051887A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113228277B (zh) * | 2021-01-21 | 2023-07-21 | 长江存储科技有限责任公司 | 三维存储器件及其形成方法 |
| JP2022127522A (ja) * | 2021-02-19 | 2022-08-31 | キオクシア株式会社 | 半導体記憶装置 |
| CN113161363B (zh) * | 2021-03-31 | 2022-07-15 | 长江存储科技有限责任公司 | 3d存储器件的制造方法 |
| CN113629059B (zh) * | 2021-05-21 | 2024-05-10 | 长江存储科技有限责任公司 | 3d存储器件的制造方法及3d存储器件 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101364615A (zh) * | 2007-08-08 | 2009-02-11 | 旺宏电子股份有限公司 | 非易失性存储器与非易失性存储器的形成方法 |
| CN106449648A (zh) * | 2015-08-07 | 2017-02-22 | 三星电子株式会社 | 具有虚设通道区的垂直存储装置 |
| CN106920796A (zh) * | 2017-03-08 | 2017-07-04 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
| CN109037229A (zh) * | 2018-07-27 | 2018-12-18 | 长江存储科技有限责任公司 | 一种半导体器件及其制造方法 |
| US10269820B1 (en) * | 2018-04-03 | 2019-04-23 | Sandisk Technologies Llc | Three-dimensional memory device containing different pedestal width support pillar structures and method of making the same |
| CN109887917A (zh) * | 2019-01-04 | 2019-06-14 | 长江存储科技有限责任公司 | 电子设备、三维存储器及其制作方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107799546B (zh) * | 2016-09-07 | 2022-01-04 | 东芝存储器株式会社 | 存储装置及其制造方法 |
| JP2018078160A (ja) * | 2016-11-08 | 2018-05-17 | 東芝メモリ株式会社 | 半導体記憶装置 |
| US9853038B1 (en) * | 2017-01-20 | 2017-12-26 | Sandisk Technologies Llc | Three-dimensional memory device having integrated support and contact structures and method of making thereof |
| KR102342853B1 (ko) * | 2017-07-21 | 2021-12-23 | 삼성전자주식회사 | 수직형 메모리 소자를 구비한 집적회로 소자 |
| KR102378431B1 (ko) * | 2017-07-25 | 2022-03-25 | 삼성전자주식회사 | 반도체 장치 |
| US10381376B1 (en) | 2018-06-07 | 2019-08-13 | Sandisk Technologies Llc | Three-dimensional flat NAND memory device including concave word lines and method of making the same |
| US10651196B1 (en) * | 2018-11-08 | 2020-05-12 | Sandisk Technologies Llc | Three-dimensional multilevel device containing seamless unidirectional metal layer fill and method of making same |
-
2020
- 2020-09-08 WO PCT/CN2020/113925 patent/WO2022051887A1/en active Application Filing
- 2020-09-08 CN CN202080002257.4A patent/CN112236862B/zh active Active
- 2020-10-26 TW TW109137070A patent/TWI783283B/zh active
- 2020-10-29 US US17/084,315 patent/US11985824B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101364615A (zh) * | 2007-08-08 | 2009-02-11 | 旺宏电子股份有限公司 | 非易失性存储器与非易失性存储器的形成方法 |
| CN106449648A (zh) * | 2015-08-07 | 2017-02-22 | 三星电子株式会社 | 具有虚设通道区的垂直存储装置 |
| CN106920796A (zh) * | 2017-03-08 | 2017-07-04 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
| US10269820B1 (en) * | 2018-04-03 | 2019-04-23 | Sandisk Technologies Llc | Three-dimensional memory device containing different pedestal width support pillar structures and method of making the same |
| CN109037229A (zh) * | 2018-07-27 | 2018-12-18 | 长江存储科技有限责任公司 | 一种半导体器件及其制造方法 |
| CN109887917A (zh) * | 2019-01-04 | 2019-06-14 | 长江存储科技有限责任公司 | 电子设备、三维存储器及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI783283B (zh) | 2022-11-11 |
| TW202211451A (zh) | 2022-03-16 |
| WO2022051887A1 (en) | 2022-03-17 |
| CN112236862A (zh) | 2021-01-15 |
| US20220077180A1 (en) | 2022-03-10 |
| US11985824B2 (en) | 2024-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112236862B (zh) | 具有虚设沟道结构的三维存储器件及其形成方法 | |
| JP6987876B2 (ja) | メモリデバイスおよび方法 | |
| CN109496361B (zh) | 具有z字形狭缝结构的三维存储器件及其形成方法 | |
| US10892280B2 (en) | Inter-deck plug in three-dimensional memory device and method for forming the same | |
| CN111341787B (zh) | 利用自然氧化层形成具有沟道结构的三维存储器件的方法 | |
| CN109451765B (zh) | 用于形成三维存储器设备的沟道插塞的方法 | |
| US20230084008A1 (en) | Staircase structure for memory device | |
| CN113345912A (zh) | 在三维存储器件中由保护性电介质层保护的半导体插塞及其形成方法 | |
| CN110088906B (zh) | 三维存储器件中的高k电介质层及其形成方法 | |
| CN114551463A (zh) | 用于三维存储器件的贯穿阵列触点（tac） | |
| CN109906511B (zh) | 用于形成没有由凹陷引起的导体残留物的三维存储设备的方法 | |
| TWI509746B (zh) | 用於三維裝置的鑲嵌式導體 | |
| US10763169B2 (en) | Contact structure and associated method for flash memory | |
| JP2009010088A (ja) | 半導体装置とその製造方法 | |
| US10720439B2 (en) | Nonvolatile memory device and method for manufacturing the same | |
| CN111263980B (zh) | 具有增大的接头临界尺寸的三维存储器器件及其形成方法 | |
| TWI548036B (zh) | 嵌入式記憶元件的製造方法 | |
| CN107993978B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| US20080067571A1 (en) | Semiconductor memory device and method of manufacturing the same | |
| CN107482010B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN108110006B (zh) | 半导体器件及其制作方法、电子装置 | |
| CN115116944A (zh) | 半导体结构的形成方法及半导体结构 | |
| CN118119186A (zh) | 用于去除阶梯区内的牺牲栅极线多晶硅的栅极线掩模设计 | |
| CN105789272A (zh) | 半导体结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |