CN112687793A - 一种半导体器件及其制备方法 - Google Patents

Abstract

本发明公开了一种半导体器件及其制备方法，该半导体器件包括：半导体衬底，位于半导体衬底上的底部电极层，所述底部电极层中具有垂直于所述半导体衬底的上表面的底电极；位于所述底部电极层之上的阻变层；位于所述阻变层之上的顶电极；覆盖所述阻变层和顶电极侧壁的隔氧保护层。

Description

一种半导体器件及其制备方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件及其制备方法。

背景技术

阻变存储器(RRAM，Resistive Random Access Memory)作为一种新型非挥发性存储器，其具有结构简单、工作速度快、功耗低以及信息保持稳定等优点，是下一代非挥发性存储器的有力竞争者之一。

图1是现有的一种阻变存储器的结构示意图，所述阻变存储器包括半导体衬底10，以及半导体衬底10上由下而上依次层叠设置的底电极101、阻变层102、顶电极103，具有阻变效应的阻变层102在外加电压作用下发生电阻状态(高阻态和低阻态)间的相互转换，形成“0”态和“1”态的二进制信息存储。包括金属氧化物在内的许多材料都有显著的阻变性能，阻变机理以氧空位等缺陷的聚集形成导电细丝为基础，抓氧层抓取金属氧化物阻变材料中的氧原子后，在阻变材料中留下氧空位，氧空位是金属氧化物阻变材料中主要的缺陷。

图1所示的阻变存储器的底电极101为平板构造，致使导电细丝在阻变层102中形成的区域位置无法预测，这就降低了阻变存储器阻值的均一性，从而降低阻变存储器的可靠性，使其不能应用于记忆体内运算(Computing in Memory，CIM)。

发明内容

本发明实施例为了有效克服现有RRAM所存在的问题，创造性地提供一种半导体器件及其制备方法。

本发明一方面提供一种半导体器件，包括：半导体衬底，位于半导体衬底上的底部电极层，所述底部电极层中具有垂直于所述半导体衬底的上表面的底电极；

位于所述底部电极层之上的阻变层；

位于所述阻变层之上的顶电极；

覆盖所述阻变层和顶电极侧壁的隔氧保护层。

其中，所述底部电极层包括：间隔设置的绝缘层和底电极；

所述电极覆盖在所述绝缘层的侧壁、且垂直于所述半导体衬底的上表面，所述底电极的底部连通、且所述底电极底部连通的部分覆盖于半导体衬底的上表面。

其中，所述底部电极层的最外侧两端为绝缘层；或者，所述底部电极层的最外侧为连通的绝缘层。

其中，所述底电极和所述顶电极的组成材料包括钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)中的一种或多种。

其中，所述绝缘层的组成材料包括氧化硅(SiO)、氮氧化硅(SiON)和氮化硅(SiN)中的一种或多种。

其中，所述阻变层的组成材料包括氧化铝铪(HfAlO)、氧化铪(HfOx)、氧化铝(AlOx)和氧化钽(TaOx)中的一种或多种。

其中，所述隔氧保护层的组成材料包括三氧化二铝(Al2O3)、氧化钛(TiOx)、氮氧化钛(TiON)的一种或多种。

本发明另方面提供了一种半导体器件的制备方法，包括：

在半导体衬底上沉积底部电极层材料，形成底部电极层，所述底部电极层中具有垂直于所述半导体衬底的上表面的底电极；

在所述底部电极层之上依次沉积阻变层材料和顶电极材料，图案化所述阻变层材料和顶电极材料，形成阻变层和顶电极；

在所述阻变层和顶电极的表面沉积隔氧保护层材料，利用侧壁刻蚀法刻蚀所述隔氧保护层材料，形成覆盖在所述阻变层和顶电极侧壁的隔氧保护层。

其中，在半导体衬底上沉积底部电极层材料，形成底部电极层，包括：

在所述半导体衬底上沉积绝缘层材料；

图案化所述绝缘层材料，在所述半导体衬底上表面的两端形成绝缘层，两端绝缘层中间具有一沟槽；或者，在所述半导体衬底上表面的边缘形成连通的绝缘层，该绝缘层中间具有一圆柱腔体；

在所述沟槽或所述圆柱腔体中沉积底电极材料，形成至少覆盖绝缘层侧壁和半导体衬底上表面的初始底电极；

在所述初始底电极形成的沟槽或者圆柱腔体中填充绝缘层材料；

采用化学机械研磨平坦化底电极材料和绝缘层材料，形成间隔设置的绝缘层和底电极，使底电极和绝缘层的上表面平齐。

其中，在所述初始底电极形成的沟槽或者圆柱腔体中填充绝缘层材料时，该方法还包括：

采用侧壁刻蚀法刻蚀沟槽或者圆柱腔体中的绝缘层材料，去除绝缘层材料的中央部分，保留沟槽或者圆柱腔体侧壁上附着的绝缘层材料，形成新的绝缘层；

在新的绝缘层中形成的沟槽或者圆柱腔体中沉积底电极材料，形成新的底电极；

在新的底电极形成的凹槽或者圆柱腔体中填充绝缘层材料，返回执行所述采用侧壁刻蚀法刻蚀沟槽或者圆柱腔体中的绝缘层材料的步骤，或者，执行采用化学机械研磨平坦化所述底电极材料和绝缘层材料的步骤。

本发明实施例半导体器件及其制备方法，形成的底电极的结构不是平板结构，而是在垂直于半导体衬底上表面的方向上形成了底电极，且底电极和绝缘层间隔排列，那么，阻变层中对应于底电极的每个区域会更容易形成导电细丝，如此，可达到导电细丝形成位置可控的目的，有助于提高阻变存储器阻值的均一性和稳定性。

附图说明

通过参考附图阅读下文的详细描述，本发明示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本发明的若干实施方式，其中：

在附图中，相同或对应的标号表示相同或对应的部分。

图1示出了相关技术中RRAM的组成结构示意图；

图2示出了本发明实施例方案A半导体器件的截面图；

图3示出了本发明实施例方案A半导体器件的俯视示意图一；

图4示出了本发明实施例方案A半导体器件的俯视示意图二；

图5示出了本发明实施例方案B半导体器件的截面图；

图6示出了本发明实施例方案B半导体器件的俯视示意图一；

图7示出了本发明实施例方案B半导体器件的俯视示意图二；

图8示出了本发明实施例半导体器件的制备方法的实现流程示意图；

图9示出了本发明实施例方案A半导体器件的制备过程示意图；

图10示出了本发明实施例方案B半导体器件的制备过程示意图。

具体实施方式

为使本发明的目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而非全部实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

为了提高阻变存储器阻值的均一性和可靠性，本发明一实施例提供了一种半导体器件的结构，如图2示出了本发明实施例方案A半导体器件的截面图，包括：

半导体衬底10；

位于半导体衬底10上的底部电极层201，所述底部电极层201中具有垂直于所述半导体衬底的上表面的底电极；

位于所述底部电极层201之上的阻变层202；

位于所述阻变层202之上的顶电极203；

覆盖所述阻变层202和顶电极203侧壁的隔氧保护层204。

其中，底部电极层201包括间隔设置的绝缘层和底电极；其中，底电极覆盖在所述绝缘层的侧壁、且垂直于半导体衬底10的上表面，底电极的底部连通、且底电极底部连通的部分覆盖于半导体衬底10的上表面。

在一示例中，参考图2所示的方案A半导体器件，底部电极层201中绝缘层2011和底电极2012间隔设置，底电极2012的底部连通，覆盖在半导体程度10的上表面，底电极2012覆盖在绝缘层2012的侧壁，该示例中形成了两根垂直于半导体衬底的底电极2012。

需要说明的是，在一个示例中，底部电极层201中最外侧的两端为不连通的绝缘层2011，相应的，底部电极层201的俯视示意图如图3所示；在另一个示例中，底部电极层201中最外侧的边缘为一连通的绝缘层2011，相应的，底部电极层201的俯视示意图如图4所示。

图2中，底电极2012的结构不是平板结构，而是在垂直于半导体衬底上表面的方向上形成了电极，那么，阻变层202中对应于电极的区域会更容易形成导电细丝，如此，可达到导电细丝形成位置可控的目的。

图2中形成的电极数量较少，为了使导电细丝的形成位置更加的均匀，本发明又一示例提供了一种半导体器件，参考图5所示的方案B半导体器件，其中，底部电极层201中形成了数量更多的底电极2012。相应的，当底部电极层201中最外侧的两端为不连通的绝缘层2011时，底部电极层201的俯视示意图如图6所示；当底部电极层201中最外侧的边缘为一连通的绝缘层2011时，底部电极层201的俯视示意图如图7所示。

相比图2的结构，图5所示的结构形成的导电细丝分布更加的均匀。当然，若要形成更加均匀的导电细丝，可以继续形成数量更多的垂直于半导体10上表面的底电极。

基于上述的结构，底电极的数量和大小可控，从而阻变存储器中导电细丝的形成位置可控，继而可以控制形成分布均匀的导电细丝，提高阻变存储器阻值的均一性和稳定性。

在一个示例中，上述底电极2012和所述顶电极203的材料包括钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)中的一种或多种。

在一个示例中，绝缘层2011采用的阻绝材料的可包括氧化硅(SiO)、氮氧化硅(SiON)和氮化硅(SiN)中的一种或多种。

在一个示例中，阻变层202之上覆盖有阻氧层、阻氧层之上覆盖有的抓氧层，抓氧层之上覆盖有顶电极203，相应的隔氧保护层204覆盖在阻变层202、阻氧层、抓氧层和顶电极203的侧壁。

其中，阻变层202的组成材料可以包括氧化铝铪(HfAlO)、氧化铪(HfOx)、氧化铝(AlOx)和氧化钽(TaOx)中的一种或多种；抓氧层的组成材料可以包括钛(Ti)、锆(Zr)、铪(Hf)、钽(Ta)、铝(Al)中的一种或多种。阻氧层和隔氧保护层204的组成材料可以包括三氧化二铝(Al2O3)、氧化钛(TiOx)、氮氧化钛(TiON)的一种或多种。

与现有技术相比，本发明实施例半导体器件在底部电极层成型时，沉积形成绝缘层和底电极间隔排列的结构，且底电极垂直于半导体衬底上表面，这样在底电极对应的阻变层区域能产生导电细丝,进而产生不同阶层的阻值，从而满足CIM对多阶层阻值的需求。

本发明另一实施例还提供了一种半导体器件的制备方法，如图8所示，包括：

步骤S401：在半导体衬底上沉积底部电极层材料，形成底部电极层，所述底部电极层中具有垂直于所述半导体衬底的上表面的底电极；

步骤S402：在所述底部电极层之上沉积阻变层材料和顶电极材料，图案化所述阻变层材料和顶电极材料，形成阻变层和顶电极。

步骤S403：在所述阻变层和顶电极的表面沉积隔氧保护层材料，利用侧壁刻蚀法刻蚀所述隔氧保护层材料，形成覆盖在所述阻变层和顶电极侧壁的隔氧保护层。

其中，步骤401：在半导体衬底上沉积底部电极层材料，形成底部电极层201的过程如图9所示，可以包括如下的步骤：

步骤501、在半导体衬底10上沉积绝缘层材料；

步骤502、图案化所述绝缘层材料，在所述半导体衬底10上表面的两端形成绝缘层2011，两端绝缘层2011中间具有一沟槽；或者，在所述半导体衬底10上表面的边缘形成连通的绝缘层2011，该绝缘层中间具有一圆柱腔体。

步骤503、在所述沟槽或所述圆柱腔体中沉积底电极材料，形成至少覆盖绝缘层2011侧壁和半导体衬底10上表面的初始底电极；

步骤504、在初始底电极形成的沟槽或者圆柱腔体中填充绝缘层材料；

步骤505、采用化学机械研磨平坦化所述底电极材料和绝缘层材料，形成间隔设置的绝缘层2011和底电极2012，使底电极2012和绝缘层2011的上表面平齐，至此，底部电极层201成型。

上述过程中，基于沟槽的方式形成的底部电极层201的俯视示意图如图3所示，基于圆柱腔体的方式形成的底部电极层201的俯视示意图如图4所示。

通过上述的过程即可形成底部电极层201，其中形成的底电极数量较少。若要形成更多数量的底电极2012，则底部电极层201的制备过程如图10所示，可以包括如下的步骤：

步骤501、在半导体衬底10上沉积绝缘层材料；

步骤502、图案化所述绝缘层材料，图案化所述绝缘层材料，在所述半导体衬底10上表面的两端形成绝缘层2011，两端绝缘层中间具有一沟槽；或者，在所述半导体衬底10上表面的边缘形成连通的绝缘层2011，该绝缘层中间具有一圆柱腔体。

步骤503、在所述沟槽或所述圆柱腔体中沉积底电极材料，形成至少覆盖绝缘层2011侧壁和半导体衬底10上表面的初始底电极；

步骤504、在初始底电极形成的沟槽或者圆柱腔体中填充绝缘层材料；

步骤605、采用侧壁刻蚀法刻蚀沟槽或者圆柱腔体中的绝缘层材料，去除绝缘层材料的中央部分，保留沟槽或者圆柱腔体侧壁上附着的绝缘层材料，形成新的绝缘层；

步骤606、在新的绝缘层中形成的沟槽或者圆柱腔体中沉积底电极材料，形成新的底电极；

步骤607、在新的底电极形成的凹槽或者圆柱腔体中填充绝缘层材料；

此时可返回执行步骤605，或者，执行上述步骤505。

若要形成更多数量的底电极，则需要多次沉积底电极材料，在607之后，返回执行605，如此，重复执行605-607的这个循环，即可形成更多数量的底电极。如果，底电极数量已经达到要求，那么在最后一次形成底电极后，填充绝缘层材料，执行步骤505，平坦化底电极材料和绝缘层材料，使底电极和绝缘层的上表面平齐，至此，底部电极层成型。

本发明实施例半导体器件及其制备方法，在底部电极层成型时，可通过控制绝缘层的厚度以及底电极的厚度来控制底电极的形成数量和位置，如此可以实现在阻变层中的特定位置均匀的形成导电细丝，进而产生不同阶层的阻值，从而满足CIM对多阶层阻值的需求。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

前述描述旨在使得任何本领域的技术人员能够实现和使用本公开内容，并且在特定应用及其要求的上下文中提供。此外，仅出于例证和描述的目的，给出本公开的实施例的前述描述。它们并非旨在为详尽的或将本公开限制于所公开的形式。因此，许多修改和变型对于本领域熟练的从业者将显而易见，并且本文所定义的一般性原理可在不脱离本公开的实质和范围的前提下应用于其他实施例和应用。此外，前述实施例的论述并非旨在限制本公开。因此，本公开并非旨在限于所示出的实施例，而是将被赋予与本文所公开的原理和特征一致的最宽范围。

Claims (10)

1.一种半导体器件，其特征在于，包括：

半导体衬底，位于半导体衬底上的底部电极层，所述底部电极层中具有垂直于所述半导体衬底的上表面的底电极；

位于所述底部电极层之上的阻变层；

位于所述阻变层之上的顶电极；

覆盖所述阻变层和顶电极侧壁的隔氧保护层。

2.根据权利要求1所述的半导体器件，其特征在于，所述底部电极层包括：间隔设置的绝缘层和底电极；

所述电极覆盖在所述绝缘层的侧壁、且垂直于所述半导体衬底的上表面，所述底电极的底部连通、且所述底电极底部连通的部分覆盖于半导体衬底的上表面。

3.根据权利要求2所述的半导体器件，其特征在于，

所述底部电极层的最外侧两端为绝缘层；或者，所述底部电极层的最外侧为一连通的绝缘层。

4.根据权利要求1至3任一所述的半导体器件，其特征在于，所述底电极和所述顶电极的组成材料包括钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)中的一种或多种。

5.根据权利要求2或3所述的半导体器件，其特征在于，所述绝缘层的组成材料包括氧化硅(SiO)、氮氧化硅(SiON)和氮化硅(SiN)中的一种或多种。

6.根据权利要求1至3任一所述的半导体器件，其特征在于，

所述阻变层的组成材料包括氧化铝铪(HfAlO)、氧化铪(HfOx)、氧化铝(AlOx)和氧化钽(TaOx)中的一种或多种。

7.根据权利要求1至3任一所述的半导体器件，其特征在于，

所述隔氧保护层的组成材料包括三氧化二铝(Al2O3)、氧化钛(TiOx)、氮氧化钛(TiON)的一种或多种。

8.一种半导体器件的制备方法，其特征在于，包括：

在半导体衬底上沉积底部电极层材料，形成底部电极层，所述底部电极层中具有垂直于所述半导体衬底的上表面的底电极；

在所述底部电极层之上依次沉积阻变层材料和顶电极材料，图案化所述阻变层材料和顶电极材料，形成阻变层和顶电极；

在所述阻变层和顶电极的表面沉积隔氧保护层材料，利用侧壁刻蚀法刻蚀所述隔氧保护层材料，形成覆盖在所述阻变层和顶电极侧壁的隔氧保护层。

9.根据权利要求8所述的方法，其特征在于，在半导体衬底上沉积底部电极层材料，形成底部电极层，包括：

在所述半导体衬底上沉积绝缘层材料；

图案化所述绝缘层材料，在所述半导体衬底上表面的两端形成绝缘层，两端绝缘层中间具有一沟槽；或者，在所述半导体衬底上表面的边缘形成连通的绝缘层，该绝缘层中间具有一圆柱腔体；

在所述沟槽或所述圆柱腔体中沉积底电极材料，形成至少覆盖绝缘层侧壁和半导体衬底上表面的初始底电极；

在所述初始底电极形成的沟槽或者圆柱腔体中填充绝缘层材料；

采用化学机械研磨平坦化底电极材料和绝缘层材料，形成间隔设置的绝缘层和底电极，使底电极和绝缘层的上表面平齐。

10.根据权利要求9所述的方法，其特征在于，在所述初始底电极形成的沟槽或者圆柱腔体中填充绝缘层材料时，该方法还包括：

采用侧壁刻蚀法刻蚀沟槽或者圆柱腔体中的绝缘层材料，去除绝缘层材料的中央部分，保留沟槽或者圆柱腔体侧壁上附着的绝缘层材料，形成新的绝缘层；

在新的绝缘层中形成的沟槽或者圆柱腔体中沉积底电极材料，形成新的底电极；

在新的底电极形成的凹槽或者圆柱腔体中填充绝缘层材料，返回执行所述采用侧壁刻蚀法刻蚀沟槽或者圆柱腔体中的绝缘层材料的步骤，或者，执行采用化学机械研磨平坦化所述底电极材料和绝缘层材料的步骤。

Images