CN112420921B - 一种半导体集成电路器件及其制造方法 - Google Patents
一种半导体集成电路器件及其制造方法 Download PDFInfo
- Publication number
- CN112420921B CN112420921B CN202011171637.9A CN202011171637A CN112420921B CN 112420921 B CN112420921 B CN 112420921B CN 202011171637 A CN202011171637 A CN 202011171637A CN 112420921 B CN112420921 B CN 112420921B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- oxygen storage
- block structure
- storage layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 69
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 69
- 239000001301 oxygen Substances 0.000 claims abstract description 69
- 238000003860 storage Methods 0.000 claims abstract description 60
- 230000008859 change Effects 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 41
- 239000007772 electrode material Substances 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 30
- 238000000151 deposition Methods 0.000 claims description 29
- 238000005498 polishing Methods 0.000 claims description 16
- 239000000126 substance Substances 0.000 claims description 16
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 2
- 229910052735 hafnium Inorganic materials 0.000 claims description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 2
- 229910052746 lanthanum Inorganic materials 0.000 claims description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 2
- 229910052726 zirconium Inorganic materials 0.000 claims description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 32
- 230000005684 electric field Effects 0.000 abstract description 7
- 238000009826 distribution Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 description 10
- 238000005240 physical vapour deposition Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种半导体集成电路器件及其制造方法，该半导体集成电路器件包括：第一电极，具有凸起的块状结构；阻变层，覆盖在所述块状结构的上表面和侧表面；储氧层，覆盖在所述阻变层的上表面和侧表面，其中，所述储氧层在与所述块状结构的上拐角处的厚度比其他位置处的厚度厚；第二电极，覆盖在所述储氧层的上表面和侧表面。由于块状结构在其上拐角处的电场分布更加集中，且这一位置处的储氧层较厚，更易于生成导电细丝。如此，可将导电细丝的形成位置控制在这一区域内，并在该半导体集成电路器件制造过程中避免了对阻变层的侧壁造成损伤的工艺，还进一步改进了导电细丝形成的稳定性。
Description
技术领域
本发明涉及半导体器件领域，尤其涉及一种电阻式随机存取存储器(RRAM)及其制造方法。
背景技术
电阻式存储器(Resistive Random-Access Memory，RRAM)是一种新型非易失型存储器，利用某些薄膜材料在外加电场的操作下能表现出不同的电阻值(高阻态HRS和低阻态LRS)，从而达到存储数据的目的。RRAM的优势在于结构简单、集成度高并可以集成在后道工序的金属互联某一金属层之间。
RRAM结构单元通常为三明治结构，即由上下金属电极和中间绝缘介质层构成。由氧空位形成的导电细丝在介质层中形成，然后在正反向电场的驱动下，这些氧空位形成的导电细丝连接和断开，在器件中表现为低阻态和高阻态。
但这一结构有以下缺陷：1)由于在定义RRAM单元大小形状的过程中，其边缘会被蚀刻工艺损伤，产生更多缺陷，导致其导电细丝更容易在RRAM的边缘分布，导电细丝更加容易受到外界因素的影响，这就会使得RRAM的高低阻态分布分散，存储窗口变小；2)导电细丝形成的位置和方向都很随机，会造成RRAM器件转变参数的离散性较大。
为此，如何能减少制造工艺对侧壁的损伤并将导电细丝形成的位置控制在一定范围内，仍是RRAM器件设计和生产过程中尚需解决的技术问题。
发明内容
针对上述技术问题，本发明人创造性地提供了一种半导体集成电路器件及其制备方法。
根据本发明实施例的第一方面，提供一种半导体集成电路器件，该半导体集成电路器件包括：第一电极，具有凸起的块状结构，块状结构包括倒梯形体、长方体或正方体；阻变层，覆盖在块状结构的上表面和侧表面；储氧层，覆盖在阻变层的上表面和侧表面，其中，储氧层在块状结构的上拐角处的厚度比其他位置处的厚度厚；第二电极，覆盖在储氧层的上表面和侧表面。
根据本发明实施例一实施方式，第一电极和第二电极的材料包括钛、钽、氮化钛和氮化钽中的至少一种。
根据本发明实施例一实施方式，阻变层的材料包括氧化铪、氧化铝、氧化钛、氧化锆中的至少一种。
根据本发明实施例一实施方式，储氧层的材料包括钛、铪、锆、镧的至少一种。
根据本发明实施例的第二方面，提供一种半导体集成电路器件的制造方法，该方法包括：获取一带有第一金属互联层的衬底；在第一金属互联层上形成第一电极，以使第一电极具有凸起的块状结构，块状结构包括倒梯形体、长方体或正方体；在第一电极之上形成阻变层，以使阻变层覆盖在块状结构的上表面和侧表面；在阻变层之上形成储氧层，以使储氧层覆盖在阻变层的上表面和侧表面，其中，储氧层在块状结构的上拐角处的厚度比其他位置处的厚度厚；在储氧层之上形成第二电极，以使第二电极覆盖在储氧层的上表面和侧表面。
根据本发明实施例一实施方式，在第一金属互联层上形成第一电极，以使第一电极具有凸起的块状结构，块状结构包括倒梯形体、长方体或正方体，包括：在衬底上沉积第一电极材料得到第一金属层；对第一金属层进行图案化处理形成第一电极，以使第一电极具有凸起的块状结构，块状结构包括倒梯形体、长方体或正方体。
根据本发明实施例一实施方式，在第一金属互联层上形成第一电极，以使第一电极具有凸起的块状结构，块状结构包括倒梯形体、长方体或正方体，包括：在底板上形成第一牺牲层；对第一牺牲层进行刻槽，以形成第一凹槽，第一凹槽包括倒梯形体、长方体或正方体凹槽；在第一牺牲层之上沉积第一电极材料，使第一电极材料填满第一凹槽；移除第一牺牲层之上的第一电极材料；移除第一牺牲层形成第一电极，以使第一电极具有凸起结构，块状结构包括倒梯形体、长方体或正方体。
根据本发明实施例一实施方式，在储氧层之上形成第二电极，包括：在储氧层之上沉积第二电极材料；在第二电极材料上沉积绝缘层材料；对绝缘层进行化学机械研磨；在绝缘层上刻槽形成第二凹槽，第二凹槽穿过第二电极材料和储氧层并停止于阻变层；在绝缘层上再次沉积绝缘层材料以填满第二凹槽；对绝缘层进行化学机械研磨，以磨平表面。
根据本发明实施例一实施方式，在对绝缘层进行化学机械研磨之后，方法还包括：在绝缘层上刻槽形成第三凹槽；在第三凹槽处沉积金属得到第二金属互联层；对第二金属互联层进行化学机械研磨。
本发明实施例一种半导体集成电路器件及其制造方法，该半导体集成电路器件包括：第一电极，具有凸起的块状结构；阻变层，覆盖在块状结构的上表面和侧表面；储氧层，覆盖在阻变层的上表面和侧表面，其中，储氧层在与块状结构的上拐角处的厚度比其他位置处的厚度厚；第二电极，覆盖在储氧层的上表面和侧表面。由于块状结构在其上拐角处的电场分布更加集中，且这一位置处的储氧层较厚，更易于生成导电细丝。如此，可将导电细丝的形成位置控制在这一区域内，并在该半导体集成电路器件制造过程中阻变层未经受蚀刻工艺损伤，好处是避免了在现有工艺中由于蚀刻工艺损伤使得导电细丝更容易产生在RRAM单元边缘一侧，对外界环境更加敏感。所以本发明进一步改进了导电细丝形成的稳定性。
需要理解的是，本发明的教导并不需要实现上面的全部有益效果，而是特定的技术方案可以实现特定的技术效果，并且本发明的其他实施方式还能够实现上面未提到的有益效果。
附图说明
通过参考附图阅读下文的详细描述，本发明示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本发明的若干实施方式，其中：
在附图中，相同或对应的标号表示相同或对应的部分。
图1示出了本发明一实施例半导体集成电路器件的结构剖面示意图；
图2示出了本发明一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图3示出了本发明一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图4示出了本发明一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图5示出了本发明一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图6示出了本发明一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图7示出了本发明一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图8示出了本发明一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图9示出了本发明一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图10示出了本发明一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图11示出了本发明另一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图12示出了本发明另一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图13示出了本发明另一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图；
图14示出了本发明另一实施例半导体集成电路器件制造过程中某一阶段的结构剖面示意图。
具体实施方式
为使本发明的目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而非全部实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
根据本发明实施例的第一方面，提供一种半导体集成电路器件，如图1所示，该半导体集成电路器件包括：第一电极103，具有凸起的块状结构，块状结构包括倒梯形体、长方体或正方体；阻变层104，覆盖在块状结构的上表面和侧表面；储氧层105，覆盖在阻变层的上表面和侧表面，其中，储氧层在块状结构的上拐角处1051和1052的厚度比其他位置处的厚度厚；第二电极106，覆盖在储氧层的上表面和侧表面。
其中，第一电极和第二电极可采用任何制造电极所使用的常用材料，包括AlCu、Au、Cu、Pt、Ta、TaN、Ti、TiN、W和WN等材料中的一种或多种。
阻变层通常由各种氧化薄膜材料制备而成，包括AlO、CuO、HfO、MoO、NiO、TaO、TiO、ZnO、ZrO、和W03等材料中的一种或多种。
阻变层在外加电压等电信号的作用下会形成不同的阻态，并在不同电阻状态之间进行转变。而电阻状态在不同阻态之间的转变，是通过导电细丝的形成和断裂来实现的。导电细丝形成的位置和方向则进一步决定了阻态的具体状态和各种性能。
抓氧层的材料主要包括Ti、Hf、Zr等材料中的一种或多种。抓氧层的作用主要是抓取阻变层中的氧以形成氧空位。
影响导电细丝形成的主要因素有电场场强和温度等因素。在本发明实施例半导体集成电路器件中，由于第一电极为凸起的块状结构，而阻变层覆盖在该块状结构的上表面和侧表面，在块状结构的上拐角就自然形成角落空间，根据尖端放电原理，角落空间的电场场强较大，因此，在该位置更易于形成导电细丝。
而在阻变层之上形成储氧层时，使用特定的工艺可达到使储氧层在所述块状结构的上拐角处的厚度比其他位置处的厚度厚，由于储氧层的厚度对氧空位的多少有直接的影响，即储氧层越厚则在该区域就会有更多的氧空位形成，更容易形成导电细丝。
此外，由于第一电极所具有的凸起的块状结构以及阻变层、储氧层、和第二电极通过依次叠加沉积于该块状结构的上方和侧面，因此避免了蚀刻等工艺对各层侧壁造成的损伤。
由此可见，本发明实施例半导体集成电路器件不仅减少制造工艺对侧壁的损伤并将导电细丝形成的位置控制在阻变层在第一电极所具有的凸起的块状结构的上拐角处对应的位置。
根据本发明实施例一实施方式，第一电极和第二电极的材料包括Ti、Ta、TiN和TaN中的至少一种。
经过本发明人的实践，发现使用Ti、Ta、TiN和TaN中的至少一种作为第一电极和第二电极的材料效果较好。
根据本发明实施例一实施方式，阻变层的材料包括HfO、AlO、NiO、ZrO中的至少一种。
经过本发明人的实践，发现使用HfO、AlO、NiO、ZrO中的至少一种作为阻变层的材料效果较好。
根据本发明实施例一实施方式，储氧层的材料包括Ti、Hf、Zr的至少一种。
经过本发明人的实践，发现使用Ti、Hf、Zr中的至少一种作为储氧层的材料效果较好。
根据本发明实施例的第二方面，提供一种半导体集成电路器件的制造方法，该方法包括：获取一带有第一金属互联层的衬底；在第一金属互联层上形成第一电极，以使第一电极具有凸起的块状结构，块状结构包括倒梯形体、长方体或正方体；在第一电极之上形成阻变层，以使阻变层覆盖在块状结构的上表面和侧表面；在阻变层之上形成储氧层，以使储氧层覆盖在阻变层的上表面和侧表面，其中，储氧层在块状结构的上拐角处的厚度比其他位置处的厚度厚；在储氧层之上形成第二电极，以使第二电极覆盖在储氧层的上表面和侧表面。
其中，带有第一金属互联层的底板为第一金属互联层，由于这些元器件均为现有技术，且制备方法也是该领域内常用的制备方法，故不在此赘述。
在阻变层之上形成储氧层所采用的工艺可以采用物理气相沉积储氧层材料来实现。采用物理气相沉积，会因为物理气相沉积设备的工作原理而在拐角处自然形成较厚薄膜，从而使储氧层在块状结构上拐角处的厚度比其他位置处的厚度厚。
根据本发明实施例一实施方式，在第一金属互联层上形成第一电极，以使第一电极具有凸起的块状结构，块状结构包括倒梯形体、长方体或正方体，包括：在衬底上沉积第一电极材料得到第一金属层；对第一金属层进行图案化处理形成第一电极，以使第一电极具有凸起的块状结构，块状结构包括倒梯形体、长方体或正方体。
其中，沉积第一电极材料的工艺可以是任意适用的沉积工艺，例如，化学气相沉积法、物理气相沉积或原子层沉积等。
对第一金属层进行图案化处理，主要指对该金属层进行先光刻然后蚀刻以使第一电极具有凸起的块状结构，块状结构包括倒梯形体、长方体或正方体。
使用本实施方式来形成第一电极，步骤更少，不易出错，但对图案化处理工艺的要求较高。
根据本发明实施例一实施方式，在第一金属互联层上形成第一电极，以使第一电极具有凸起的块状结构，块状结构包括倒梯形体、长方体或正方体，包括：在底板上形成第一牺牲层；对第一牺牲层进行刻槽，以形成第一凹槽，第一凹槽包括倒梯形体、长方体或正方体凹槽；在第一牺牲层之上沉积第一电极材料，使第一金属材料填满第一凹槽；移除第一牺牲层之上的第一电极材料，并保留第一凹槽中的第一电极材料；移除第一牺牲层形成第一电极，以使第一电极具有凸起结构，块状结构包括倒梯形体、长方体或正方体。
其中，在底板上形成第一牺牲层所采用的工艺主要是沉积牺牲层材料，例如，使用化学气相沉积法沉积牺牲层材料。常用牺牲层材料主要有SiO、多晶硅等。
对第一牺牲层进行刻槽所采用的工艺主要是先光刻，再蚀刻。
在第一牺牲层之上沉积第一电极材料的工艺可以是任意适用的沉积工艺，例如，化学气相沉积法、物理气相沉积或原子层沉积等。
移除第一牺牲层之上的第一电极材料，可采用化学机械研磨。而移除第一牺牲层的工艺则可以是蚀刻或光刻等。
使用本实施方式来形成第一电极，虽然多了几个步骤，但由于本实施例中根据蚀刻工艺的特点对第一电极形状的定义更容易形成倒梯形结构，在第一电极顶点处更易形成锐角尖端，在该处电场强度更大。
根据本发明实施例一实施方式，在储氧层之上形成第二电极，包括：在储氧层之上沉积第二电极材料；在第二电极材料上沉积绝缘层材料；对绝缘层进行化学机械研磨；在绝缘层上刻槽形成第二凹槽，第二凹槽穿过第二电极材料和储氧层并停止于阻变层；在绝缘层上再次沉积绝缘层材料以填满第二凹槽；对绝缘层进行化学机械研磨，以磨平表面。
在储氧层之上沉积第二电极材料的工艺可以是任意适用的沉积工艺，例如，化学气相沉积法、物理气相沉积或原子层沉积等。
在第二电极材料上沉积绝缘层材料，可以使用任意适用的沉积方法，例如，化学气相沉积法。绝缘层的材料可以是任何适用的绝缘材料，例如氧化硅(SiO)。
其中，在绝缘层上进行刻槽形成第二凹槽的主要目的是隔断第二电极材料互联引起的短路，其制造工艺可采用光刻加蚀刻。根据本发明实施例一实施方式，在对绝缘层进行化学机械研磨之后，方法还包括：在绝缘层上刻槽形成第三凹槽；在第三凹槽处沉积金属得到第二金属互联层；对第二金属互联层进行化学机械研磨。
通常，在第二电极制造完成后还会制作金属互连层以和上层电路互通。
下面就结合图2至图10描述图1所示的本发明实施例一制造过程实施例，其过程大致包括：
步骤S210，获取一带有第一金属互联层101的衬底102；
步骤S220，在金属互联层101之上沉积第一电极材料103，得到如图2所示结构；
步骤S230，对第一电极材料103先光刻，再蚀刻，得到如图3中所示的第一电极103；
步骤S240，在第一电极103上沉积阻变层104，得到如图4所示的结构；
步骤S250，在阻变层104上使用物理气相沉积工艺沉积储氧层105和第二电极材料106，得到如图5所示的结构，此处，可以看到储氧层在上拐角处1051和1052处沉积的薄膜厚度会比其他位置沉积的薄膜厚度后；
步骤S260，在第二电极材料106上方沉积绝缘材料107，并进行化学机械研磨，得到如图6所示的结构；
步骤S270，在绝缘层上107刻槽形成第二凹槽，得到如图7所示的结构；
步骤S280，在绝缘层107上再次沉积绝缘层材料以填满第二凹槽，之后再次对绝缘层107进行化学机械研磨，得到如图8所示的结构；
步骤S290，在绝缘层107上刻槽形成第三凹槽，得到如图9所示的结构；
步骤S300，在第三凹槽处沉积金属材料，得到如图10所示第二金属互联层108。
以上步骤中，步骤S220至步骤S230用于在第一金属互联层上形成第一电极；步骤S240用于在第一电极之上形成阻变层，以使阻变层覆盖在块状结构的上表面和侧表面；步骤S250用于在阻变层之上形成储氧层，以使储氧层覆盖在阻变层的上表面和侧表面；步骤S260至步骤S280用于在储氧层之上形成第二电极；步骤S290至步骤S300用于形成第二金属互联层。
下面就结合图11至图14描述图1所示的本发明实施例另一制造过程实施例形成第一电极103所采用的另一套工艺流程，其过程大致包括：
步骤S310，获取一带有第一金属互联层101的衬底102；
步骤S320，在金属互联层101之上沉积第一牺牲层110，得到如图11所示结构；
步骤S330，对第一牺牲层110进行刻槽，以形成第一凹槽，得到如图12所示的结构；
步骤S340，在第一牺牲层110之上沉积第一电极材料103，使第一电极材料103填满第一凹槽，之后通过化学机械研磨工艺磨平表面，得到如图13所示的结构；
步骤S350，移除第一牺牲层110形成第一电极103，得到如图14所示的结构。
之后，可采用类似步骤S240至步骤S300完成后续的制造过程。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
在本申请所提供的几个实施例中，应该理解到，所揭露的器件和方法，可以通过其它的方式实现。以上所描述的器件实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个装置，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (7)
1.一种半导体集成电路器件，其特征在于，所述半导体集成电路器件包括：
第一电极，具有凸起的块状结构，所述块状结构包括倒梯形体、长方体或正方体；
阻变层，覆盖在所述块状结构的上表面和侧表面；
储氧层，覆盖在所述阻变层的上表面和侧表面，其中，所述储氧层在所述块状结构的上拐角处的厚度比其他位置处的厚度厚，所述块状结构的上拐角处能够形成多个氧空位，进而所述块状结构的上拐角处能够形成多个导电细丝；所述储氧层的材料包括钛、铪、锆、镧的至少一种；
第二电极，覆盖在所述储氧层的上表面和侧表面。
2.根据权利要求1所述的半导体集成电路器件，其特征在于，所述第一电极和第二电极的材料包括钛、钽、氮化钛和氮化钽中的至少一种。
3.根据权利要求1所述的半导体集成电路器件，其特征在于，所述阻变层的材料包括氧化铪、氧化铝、氧化钛、氧化锆中的至少一种。
4.一种半导体集成电路器件的制造方法，其特征在于，所述方法包括：
获取一带有第一金属互联层的衬底；
在所述衬底上沉积第一电极材料得到第一金属层；
对所述第一金属层进行图案化处理形成第一电极，以使所述第一电极具有凸起的块状结构，所述块状结构包括倒梯形体、长方体或正方体；
在所述第一电极之上形成阻变层，以使所述阻变层覆盖在所述块状结构的上表面和侧表面；
在所述阻变层之上形成储氧层，以使所述储氧层覆盖在所述阻变层的上表面和侧表面，其中，所述储氧层在所述块状结构的上拐角处的厚度比其他位置处的厚度厚，所述块状结构的上拐角处能够形成多个氧空位，进而所述块状结构的上拐角处能够形成多个导电细丝；
在所述储氧层之上形成第二电极，以使所述第二电极覆盖在所述储氧层的上表面和侧表面。
5.根据权利要求4所述的制造方法，其特征在于，在所述第一金属互联层上形成第一电极，以使所述第一电极具有凸起的块状结构，所述块状结构包括倒梯形体、长方体或正方体，包括：
在底板上形成第一牺牲层；
对所述第一牺牲层进行刻槽，以形成第一凹槽，所述第一凹槽包括倒梯形体、长方体或正方体凹槽；
在所述第一牺牲层之上沉积第一电极材料，使所述第一电极材料填满所述第一凹槽；
移除所述第一牺牲层之上的所述第一电极材料；
移除所述第一牺牲层形成所述第一电极，以使所述第一电极具有凸起结构，所述块状结构包括倒梯形体、长方体或正方体。
6.根据权利要求4所述的制造方法，其特征在于，所述在所述储氧层之上形成第二电极，包括：
在所述储氧层之上沉积第二电极材料；
在所述第二电极材料上沉积绝缘层材料；
对所述绝缘层进行化学机械研磨；
在所述绝缘层上刻槽形成第二凹槽，所述第二凹槽穿过所述第二电极材料和所述储氧层并停止于所述阻变层；
在所述绝缘层上再次沉积所述绝缘层材料以填满所述第二凹槽；
对所述绝缘层进行化学机械研磨，以磨平表面。
7.根据权利要求6所述的制造方法，其特征在于，在对所述绝缘层进行化学机械研磨之后，所述方法还包括：
在所述绝缘层上刻槽形成第三凹槽；
在所述第三凹槽处沉积金属得到第二金属互联层；
对所述第二金属互联层进行化学机械研磨。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011171637.9A CN112420921B (zh) | 2020-10-28 | 2020-10-28 | 一种半导体集成电路器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011171637.9A CN112420921B (zh) | 2020-10-28 | 2020-10-28 | 一种半导体集成电路器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112420921A CN112420921A (zh) | 2021-02-26 |
| CN112420921B true CN112420921B (zh) | 2023-09-12 |
Family
ID=74841805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011171637.9A Active CN112420921B (zh) | 2020-10-28 | 2020-10-28 | 一种半导体集成电路器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112420921B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115915911B (zh) * | 2022-11-14 | 2023-12-15 | 厦门半导体工业技术研发有限公司 | 一种半导体集成电路器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103117359A (zh) * | 2013-02-07 | 2013-05-22 | 北京大学 | 一种高可靠性非挥发存储器及其制备方法 |
| CN106611816A (zh) * | 2015-10-22 | 2017-05-03 | 华邦电子股份有限公司 | Rram装置与其形成方法 |
| CN111584711A (zh) * | 2020-04-29 | 2020-08-25 | 厦门半导体工业技术研发有限公司 | 一种rram器件及形成rram器件的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9006736B2 (en) * | 2013-07-12 | 2015-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10608179B2 (en) * | 2017-11-30 | 2020-03-31 | International Business Machines Corporation | Resistive random access memory with metal fin electrode |
-
2020
- 2020-10-28 CN CN202011171637.9A patent/CN112420921B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103117359A (zh) * | 2013-02-07 | 2013-05-22 | 北京大学 | 一种高可靠性非挥发存储器及其制备方法 |
| CN106611816A (zh) * | 2015-10-22 | 2017-05-03 | 华邦电子股份有限公司 | Rram装置与其形成方法 |
| CN111584711A (zh) * | 2020-04-29 | 2020-08-25 | 厦门半导体工业技术研发有限公司 | 一种rram器件及形成rram器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112420921A (zh) | 2021-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11387411B2 (en) | Logic compatible RRAM structure and process | |
| US8389972B2 (en) | Nonvolatile memory device and method of manufacturing the same | |
| US9806255B1 (en) | Resistive random access memory and method of forming the same | |
| TWI457926B (zh) | 具有增強記憶體單元之隔離之記憶體裝置，包括該記憶體裝置之系統及形成該記憶體裝置之方法 | |
| US8742390B1 (en) | Logic compatible RRAM structure and process | |
| US9312479B2 (en) | Variable resistance memory device | |
| JPWO2004008535A1 (ja) | 不揮発性メモリおよびその製造方法 | |
| US20130149815A1 (en) | Nonvolatile memory element manufacturing method and nonvolatile memory element | |
| CN111584711B (zh) | 一种rram器件及形成rram器件的方法 | |
| TWI644421B (zh) | 半導體記憶裝置 | |
| US7981760B2 (en) | Method for manufacturing nonvolatile storage element and method for manufacturing nonvolatile storage device | |
| KR101009334B1 (ko) | 저항성 메모리 소자 및 그 제조 방법 | |
| CN112420921B (zh) | 一种半导体集成电路器件及其制造方法 | |
| US11283014B2 (en) | RRAM crossbar array circuits with specialized interface layers for low current operation | |
| US20210020834A1 (en) | Memory device and a method for forming the memory device | |
| CN112687793A (zh) | 一种半导体器件及其制备方法 | |
| WO2023087750A1 (zh) | 一种半导体集成电路器件及其制造方法 | |
| CN111640862B (zh) | 一种集成电路器件和其形成方法及电子设备 | |
| US11839166B2 (en) | RRAM devices and methods of forming RRAM devices | |
| CN111640863B (zh) | 一种半导体集成电路器件及其制造方法 | |
| US11217747B2 (en) | Memory devices and methods of forming memory devices | |
| TW202408044A (zh) | 電阻式隨機存取記憶體結構及其製作方法 | |
| US11444125B2 (en) | Memory devices and methods of forming memory devices | |
| CN118076212A (zh) | 电阻式存储元件及其制备方法 | |
| KR20090041794A (ko) | 상온 공정에 의한 저항 변화 기억 소자용 박막 구조물의제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |