CN116583169B - 一种平面阻变存储器及制作方法 - Google Patents

一种平面阻变存储器及制作方法 Download PDF

Info

Publication number
CN116583169B
CN116583169B CN202310859981.4A CN202310859981A CN116583169B CN 116583169 B CN116583169 B CN 116583169B CN 202310859981 A CN202310859981 A CN 202310859981A CN 116583169 B CN116583169 B CN 116583169B
Authority
CN
China
Prior art keywords
electrode layer
layer
resistive
random access
ion beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310859981.4A
Other languages
English (en)
Other versions
CN116583169A (zh
Inventor
李自超
王静茹
杨宇新
崔虎山
许开东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Leuven Instruments Co Ltd
Original Assignee
Jiangsu Leuven Instruments Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Leuven Instruments Co Ltd filed Critical Jiangsu Leuven Instruments Co Ltd
Priority to CN202310859981.4A priority Critical patent/CN116583169B/zh
Publication of CN116583169A publication Critical patent/CN116583169A/zh
Application granted granted Critical
Publication of CN116583169B publication Critical patent/CN116583169B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本申请提供了一种平面阻变存储器及制作方法，该制作方法包括：提供一衬底，衬底的一侧表面具有多个凸起结构；形成覆盖凸起结构表面的存储单元，存储单元包括：覆盖凸起结构第一电极层，覆盖第一电极层的阻变层，覆盖阻变层的第二电极层；不同凸起结构表面上的第一电极层断路；不同凸起结构表面上的阻变层断路；其中，阻变层能在高阻态和低阻态之间转换。基于该制作方法制作的平面阻变存储器的第一电极层、阻变层和第二电极层依次覆盖在凸起结构的表面，提高了阻变层的表面积，使得其有效使用范围更大。较大面积的阻变层使得存储单元在高阻态和低阻态之间转换时所需能量更小，最终降低了平面阻变存储器的发热，减少能耗。

Description

一种平面阻变存储器及制作方法
技术领域
本申请涉及一种半导体器件领域，更具体的说，涉及一种平面阻变存储器及制作方法。
背景技术
阻变存储器是一种新型的存储器件，其内部的阻变层是阻变存储器的核心结构。在特定条件下，阻变层内部可以形成导电细丝，从而调控电阻组态。随着摩尔定律不断的发展，存储器件不断的向小尺寸高堆叠程度发展，尺寸的减小会导致阻变层的面积降低，严重限制阻变层里面的导电细丝的工作，若达到与大尺寸的阻变层同样效果需要更大的电压，会导致严重的发热，进最终影响器件的整体运行情况。
发明内容
有鉴于此，本申请提供了一种平面阻变存储器及制作方法，方案如下：
一种平面阻变存储器的制作方法，包括：
提供一衬底，所述衬底的一侧表面具有多个凸起结构；
形成覆盖所述凸起结构表面的存储单元，所述存储单元包括：覆盖所述凸起结构第一电极层，覆盖所述第一电极层的阻变层，覆盖所述阻变层的第二电极层；不同所述凸起结构表面上的所述第一电极层断路；不同所述凸起结构表面上的阻变层断路；
其中，所述阻变层能在高阻态和低阻态之间转换。
优选的，在上述制作方法中，所述凸起结构为阵列排布的块状凸起结构；
或，
所述凸起结构为平行排布的多个条形凸起结构。
优选的，在上述制作方法中，形成覆盖所述凸起结构表面的存储单元的方法包括：
基于第一离子束溅射沉积工艺，形成覆盖所述凸起结构的所述第一电极层；
基于第二离子束溅射沉积工艺，形成覆盖所述第一电极层的所述阻变层；
基于第三离子束溅射沉积工艺，形成覆盖所述阻变层的所述第二电极层。
优选的，在上述制作方法中，采用同一离子束溅射沉积设备制备所述平面阻变存储器；
形成覆盖所述凸起结构表面的存储单元的方法包括：
采用主离子源和辅离子源，通过第一离子束溅射沉积工艺，形成覆盖所述凸起结构的择优取向的第一电极层；
采用所述主离子源和辅离子源，通过第二离子束溅射沉积工艺，形成覆盖所述择优取向的第一电极层的所述阻变层；
采用所述主离子源和辅离子源，通过第三离子束溅射沉积工艺，形成覆盖所述阻变层的择优取向的第二电极层。
优选的，在上述制作方法中，通过第一离子束溅射沉积工艺，形成覆盖所述凸起结构的所述择优取向的第一电极层的方法包括：
所述主离子源基于通入惰性气体，发射第一溅射离子束；所述辅离子源基于通入的惰性气体，发射第一辅助离子束；在所述第一溅射离子束与所述第一辅助离子束的共同作用下，形成覆盖所述凸起结构的所述择优取向的第一电极层；
通过第三离子束溅射沉积工艺，形成覆盖所述阻变层的所述择优取向的第二电极层的方法包括：
所述主离子源基于通入惰性气体，发射第二溅射离子束；所述辅离子源基于通入的惰性气体，发射第二辅助离子束；在所述第二溅射离子束与所述第二辅助离子束的共同作用下，形成覆盖所述阻变层的所述择优取向的第二电极层。
优选的，在上述制作方法中，通过第二离子束溅射沉积工艺，形成覆盖所述择优取向的第一电极层的所述阻变层的方法包括：
所述主离子源通入惰性气体，发射第三溅射离子束；所述辅离子源通入反应气体和惰性气体，发射反应离子束。在所述第三溅射离子束与所述反应离子束的共同作用下，形成覆盖所述择优取向的第一电极层的所述阻变层。
优选的，在上述制作方法中，所述反应气体为：氧气和/或氮气。
优选的，在上述制作方法中，在第一方向上，所述阻变层的反应离子含量逐渐变化；
其中，所述第一方向为衬底指向凸起结构的方向。
优选的，在上述制作方法中，在形成所述第一电极层之前，还包括：
形成覆盖所述凸起结构表面的绝缘层。
优选的，在上述制作方法中，基于离子束溅射沉积设备制备所述平面阻变存储器，所述离子束溅射沉积设备包括：主离子源和辅离子源；
形成覆盖所述凸起结构表面的绝缘层的方法包括：
采用所述辅离子源，通过第四离子束溅射沉积工艺，在所述凸起结构表面形成所述绝缘层。
还提供了一种平面阻变存储器，采用上述介绍的任一项所述的制作方法制作的平面阻变存储器，所述平面阻变存储器包括：
衬底，所述衬底的一侧表面具有多个凸起结构；
位于所述凸起结构表面的存储单元；所述存储单元包括：覆盖所述凸起结构表面的第一电极层，覆盖所述第一电极层的阻变层，覆盖所述阻变层的第二电极层；不同所述凸起结构表面上的所述第一电极层断路；不同所述凸起结构表面上的所述阻变层断路；
其中，所述存储单元能在高阻态和低阻态之间转换。
优选的，在上述平面阻变存储器中，相邻两个凸起结构之间具有宽度为I的间距；覆盖在凸起结构表面的绝缘层的厚度为A，第一电极层的厚度为B，阻变层的厚度为C；
其中，A、B、C的厚度之和不大于I/2。
优选的，在上述平面阻变存储器中，所述凸起结构为阵列排布的块状凸起结构；
或，
所述凸起结构为平行排布的多个条形凸起结构。
优选的，在上述平面阻变存储器中，在所述凸起结构与所述存储单元之间还包括：覆盖所述凸起结构表面的绝缘层。
优选的，在上述平面阻变存储器中，所述第一电极层的材料为：Al、Au、Zr、Ti/TiN、Ta/TaN、Pt中的一种或多种的组合。
优选的，在上述平面阻变存储器中，所述阻变层的材料为：Al2O3、Ta2O5、ZrO2、TiO2、NiO、ZnO、Ag2S、GeSe、a-Si中的一种或多种的组合。
优选的，在上述平面阻变存储器中，所述第二电极层的材料为：Al、Au、Zr、Ti、Ta、Pt中的一种或多种的组合。
优选的，在上述平面阻变存储器中，所述第一电极层的厚度为5-100 nm；
所述第二电极层的厚度为5-100 nm。
优选的，在上述平面阻变存储器中，所述阻变层的厚度为3-20nm。
基于上述介绍，本申请提供了一种平面阻变存储器及制作方法，基于该制作方法制作的平面阻变存储器的第一电极层、阻变层和第二电极层依次覆盖在凸起结构的表面，提高了阻变层的表面积，使得其有效使用范围更大。较大面积的阻变层使得存储单元在高阻态和低阻态之间转换时所需能量更小，降低了平面阻变存储器的发热，减少能耗。
附图说明
为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容涵盖的范围内。
图1-图8为一种阻变储存器的制作方法在不同工艺步骤中对应的产品结构图；
图9-图13为本申请实施例提供的一种平面阻变存储器的制作方法在不同工艺步骤中对应的产品结构图；
图14为本申请实施例提供的一种平面阻变存储器衬底的俯视图；
图15为本申请实施例提供的另一种平面阻变存储器衬底的俯视图；
图16为本申请实施例提供的一种平面阻变存储器的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请中的实施例进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
阻变存储器（RRAM）是一种基于其内部阻变层来实现存储功能的器件，阻变层的面积越大存储空间越大，存储越稳定。一种常规的阻变存储器件的制作方法如图参考图1-图8，图1-图8为一种阻变储存器的制作方法在不同工艺步骤中对应的产品结构图。该阻变存储器的制作方法包括：
步骤S1，参考图1，提供一衬底20；
步骤S2，参考图2，在衬底20的一侧表面沉积底电极21；
步骤S3，参考图3，在底电极21背离衬底20一侧表面形成阻变层22；
步骤S4，参考图4，在阻变层22背离衬底20一侧表面形成顶电极23；
步骤S5，参考图5，在顶电极23背离衬底20一侧表面形成掩膜层24；
步骤S6，参考图6，基于掩膜层24进行刻蚀，将衬底上方的底电极21，阻变层22和顶电极23分成多个区块；其中，每个区块之间具有间距；
步骤S7，参考图7，对区块的侧壁进行修饰，形成修饰膜层25；
步骤S8，参考图8，在每个区块表面形成一层钝化保护层26。
该制作方法采用刻蚀工艺完成阻变存储器的制备，随着器件尺寸的变小，对刻蚀工艺的要求会越来越高，更高的深宽比需要不断开发更高选择比的工艺才能实现对高密度小尺寸器件的刻蚀，这些刻蚀一般需要RIE（反应离子刻蚀）、IBE（离子束刻蚀）等工艺的相结合，不仅增加了刻蚀工艺的复杂程度，还会对阻变存储器的区块侧壁以及阻变层22产生损伤，会降低阻变层22的有效使用范围，使得阻变存储器件的稳定性变差。采用刻蚀工艺也会带来过刻以及横向收缩等问题，并且刻蚀后的颗粒以及金属再沉积问题也会严重恶化器件的性能，造成器件形貌难以控制等问题。
为了解决上述问题，本申请实施例提供了一种阻变存储器的制作方法，包括：提供一衬底，衬底的一侧表面具有多个凸起结构；形成覆盖凸起结构表面的存储单元，存储单元包括：覆盖凸起结构第一电极层，覆盖第一电极层的阻变层，覆盖阻变层的第二电极层；不同凸起结构表面上的第一电极层断路；不同凸起结构表面上的阻变层断路；其中，存储单元能在高阻态和低阻态之间转换。
基于本申请所提供的制作方法制备的阻变存储器，其内部的阻变层是覆盖在凸起结构的表面，此时阻变层的面积等于凸起结构的顶面面积和侧壁面积，当采用上述两种方式制备尺寸相同的阻变存储器时，本申请所提供制作方法制备的阻变存储器的阻变层的面积远大于上述介绍方法制备的阻变存储器。因此具有更为优异的阻变特性，阻变层在高阻态和低阻态之间转换时所需能量更小。基于本申请所提供的制作方法制备的阻变存储器的阻变层表面覆盖第二电极层，还能对阻变层提供保护作用。减少了工艺步骤。
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。
本申请实施例提供了一种平面阻变存储器的制作方法参考图9-图13，图9-图13为本申请实施例提供的一种平面阻变存储器的制作方法在不同工艺步骤中对应的产品结构图。该制作方法包括：
步骤S11，如图9-图10所示，提供一衬底10，衬底10的一侧表面具有多个凸起结构11。
步骤S12，如图11-图13所示，形成覆盖凸起结构11表面的存储单元，存储单元包括：覆盖凸起结构11第一电极层13，覆盖第一电极层13的阻变层14，覆盖阻变层14的第二电极层15；不同凸起结构11表面上的第一电极层13断路；不同凸起结构11表面上的阻变层14断路；其中，阻变层14能在高阻态和低阻态之间转换。
通过在凸起结构11的表面依次第一电极层13、阻变层14和第二电极层15，此时其阻变层14的表面积较大，因此其有效使用范围更大。较大面积的阻变层14使得存储单元在高阻态和低阻态之间转换时所需能量更小，降低了平面阻变存储器的发热，减少能耗，并且覆盖阻变层14的第二电极层15还能保护保护阻变层14，无需单独制备保护层，简化了工艺步骤。
参考图14与图15，图14为本申请实施例提供的一种平面阻变存储器衬底10的俯视图，图15为本申请实施例提供的另一种平面阻变存储器衬底10的俯视图。
在上述实施例中介绍的凸起结构11可以是图14所示阵列排布的块状凸起结构11；或者是图15所示为平行排布的条形凸起结构11。
其中，当采用如图14所示的阵列排布的块状凸起结构111时，可以通过控制工艺参数使得沉积的第一电极层13、阻变层14和第二电极层15将块状凸起结构111完全覆盖，最大限度的利用块状凸起结构111的表面积；此时单个存储单元的存储速度较快，发热较低，有利于对多个小文件的快速读写。
当采用如图15所示的平行排布的条形凸起结构112时，条形凸起结构112的长度与衬底10一致，因此形成的第一电极层13、阻变层14和第二电极层15，均覆盖在条形凸起结构112较长一侧的侧壁上以及顶部上，此时在条形凸起结构112的一侧壁能观察到第一电极层13、阻变层14和第二电极层15的分布结构，此时单个存储单元的存储容量较大，更利于进行较大文件的存储。
在上述步骤S12中，形成覆盖凸起结构11表面的存储单元的方法包括：
步骤S121，如图11所示，基于第一离子束溅射沉积工艺，形成覆盖凸起结构11的第一电极层13；
步骤S122，如图12所示，基于第二离子束溅射沉积工艺，形成覆盖第一电极层13的阻变层14；
步骤S123，如图13所示，基于第三离子束溅射沉积工艺，形成覆盖阻变层14的第二电极层15。
采用离子束溅射沉积工艺，能精准控制沉积形成第一电极层13，阻变层14以及第二电极层15的厚度以及位置。其中，形成的第一电极层13的厚度为5-100 nm；阻变层14的厚度为3-20 nm；第二电极层15的厚度为5-100 nm；
采用离子束溅射沉积设备制备平面阻变存储器；离子束溅射沉积设备具有主离子源和辅离子源；形成覆盖凸起结构11表面的存储单元的方法包括：
首先，采用主离子源和辅离子源，通过第一离子束溅射沉积工艺，形成覆盖凸起结构11的择优取向的第一电极层13；
然后，采用主离子源和辅离子源，通过第二离子束溅射沉积工艺，形成覆盖择优取向的第一电极层13的阻变层14；
最后，采用主离子源和辅离子源，通过第三离子束溅射沉积工艺，形成覆盖阻变层14的择优取向的第二电极层15。
本申请实施例仅采用离子束溅射沉积设备来实现平面阻变存储器的制备，无需刻蚀工艺即可完成该平面阻变存储器的制备，消除的刻蚀对器件造成的损伤，并且基于离子束溅射沉积设备制备平面阻变存储器的全部过程中均在一个反应腔室内完成，避免了在制备过程中平面阻变存储器与外界接触造成的损伤，使得制备的平面阻变存储器的性能与理论值更接近。同时当采用的第一电极层13和第二电极层15为金属电极时，可制备具有择优取向的第一电极层13和第二电极层15。当采用的电极层为非金属电极或金属化合物电极时，则不具备择优取向的特性。
在上述步骤中，通过第一离子束溅射沉积工艺，形成覆盖凸起结构11的择优取向的第一电极层13的方法包括：
主离子源基于通入惰性气体，发射第一溅射离子束；辅离子源基于通入的惰性气体，发射第一辅助离子束；在第一溅射离子束与第一辅助离子束的共同作用下，形成覆盖凸起结构11的择优取向的第一电极层13；
通过第三离子束溅射沉积工艺，形成覆盖阻变层14的择优取向的第二电极层15的方法包括：
主离子源基于通入惰性气体，发射第二溅射离子束；辅离子源基于通入的惰性气体，发射第二辅助离子束；在第二溅射离子束与第二辅助离子束的共同作用下，形成覆盖阻变层14的择优取向的第二电极层15。
首先，形成第一电极层13时，主离子源通入惰性气体，产生第一溅射离子束溅射第一电极层13的靶材，产生第一溅射粒子。辅离子源发射的第一辅助离子束用于改变第一溅射粒子的运动轨迹以及能量，使得第一溅射粒子以设定的角度向衬底10运动，在凸起结构11的表面沉积，从而形成第一电极层13；
而形成第二电极层15时，主离子源通入惰性气体，产生第二溅射离子束溅射第二电极层15的靶材，产生第二溅射粒子。辅离子源发射的第一辅助离子束用于改变第二溅射粒子的运动轨迹以及能量，使得第二溅射粒子以设定的角度向衬底10运动，在凸起结构11的表面沉积，从而形成第二电极层15；
其中，第一电极层13的靶材，与第二电极层15的靶材均为：Al、Au、Zr、Ti、Ta、Pt中的任一种，通常情况下第一电极层13的靶材和第二电极层15的靶材相同，但在特定情况下，可以根据实际需求分别选择第一电极层13的靶材和第二电极层15的靶材，本申请对此不做限定。
通过第二离子束溅射沉积工艺，形成覆盖择优取向的第一电极层13的阻变层14的方法包括：
主离子源通入惰性气体，发射第三溅射离子束；辅离子源通入反应气体和惰性气体，发射反应离子束。在第三溅射离子束与反应离子束的共同作用下，形成覆盖择优取向的第一电极层13的阻变层14。
形成阻变层14时，主离子源通入惰性气体，产生第三溅射离子束溅射阻变层的靶材，产生第三溅射粒子。辅离子源发射的第三辅助离子束并与第三溅射粒子反应形成阻变层14沉积粒子，并向衬底10方向运动，最终沉积在第一电极层13表面，形成阻变层14；
其中，在上述介绍中，主离子源均通入惰性气体，来形成溅射离子束，而形成的溅射离子束发射到对应的靶材上，形成对应的溅射粒子。而采用的惰性气体通常为He、Ne、Ar、Kr和Xe中的任一种或多种气体。
基于本申请实施例所提供制作方法制备的阻变存储器，其第一电极层13的材料均包括但不限于Al、Au、Zr、Ti/TiN、Ta/TaN、Pt等材料中的一种或多种的混合。而阻变层14的材料包括但不限于Al2O3、Ta2O5、ZrO2、TiO2、NiO、ZnO、Ag2S、GeSe、a-Si等材料中的一种或者多种的组合。而第三电极层的材料包括但不限于Al、Au、Zr、Ti、Ta、Pt等材料中的一种或多种的组合。
需要注意的是，在采用离子束溅射沉积设备制备第一电极层13、阻变层14以及第二电极层15时，衬底10固定在一样品台上的，在制备过程中样品台是不断转动的，并且还可以调整衬底10与辅助离子源的夹角。
在上述步骤中，形成阻变层14时，辅离子源通入的反应气体为：氧气和/或氮气。在形成阻变层以及形成第一电极层和第二电极层时，主离子源通入的惰性气体均为为He、Ne、Ar、Kr和Xe中的任一种或多种气体的混合。
采用氧气或/和氮气作为反应气体用于与第三溅射粒子反应，形成如Al2O3、Ta2O5、ZrO2、TiO2、NiO、ZnO、Ag2S、GeSe、a-Si等材料中任一种或多种的混合粒子，作为沉积粒子沉积到第一电极层13表面。基于辅助离子源将反应气体转变为反应等离体子，能提高与第三溅射粒子的反应效率，同时还能改变反应生成后的沉积粒子的运动轨迹。
基于本申请所提供的制作方法制备的平面阻变存储器，在第一方向上，阻变层14的反应离子含量逐渐变化；其中，第一方向为衬底10指向凸起结构11的方向。
在第一方向上阻变层14内部的氮/氧含量是逐渐升高的，大体上呈现一个梯度变化趋势，形成由贫氧/氮阻变层14到中氧/氮阻变层14，最后到富氧/氮阻变层14的变趋势，该种结构的阻变层14能够调控阻变层中导电细丝的形成，调控隧穿效应，实现对平面阻变存储器的调控。需要注意的是，本申请实施例以在第一方向上阻变层14内部的氮/氧含量是逐渐升高为例进行介绍，可以理解的是，阻变层内部的氮/氧含量还可以是沿着第一方向上逐渐递减，或者中间位置的氮/氧含量高，两边的含量低等类型，本申请对此不做限定。
在上述步骤S121，形成覆盖凸起结构11的第一电极层13之前，还包括：
如图10所示，形成覆盖凸起结构11表面的绝缘层12。
在凸起结构11以及衬底10具有凸起结构11的表面形成绝缘层12，避免了第一电极层13与凸起结构11的电连接，还避免了第一电极层13、阻变层14以及第二电极层15与衬底10之间的电连接。减少了器件短路的可能性。
在上述步骤S11中，衬底10一侧表面的凸起结构11的形成方法包括：
首先，在衬底10的一侧表面沉积一牺牲层。
然后，在牺牲层的表面形成区块化的光刻胶层。
再然后，基于光刻胶层对牺牲层进行刻蚀，覆盖有光刻胶层的牺牲层保留下来作为凸起结构。
最后，去除凸起结构顶部的光刻胶层，完成对凸起结构的制备。
其中，由于凸起结构11与第一电极层13之间具有一层绝缘层12，因此凸起结构11的材料可以选择如氧化硅、氮化硅以及氧化铝等绝缘材料，也可选择导电材料，或者直接采用与衬底一致的材料，本申请对此不做限定。
基于离子束溅射沉积设备制备平面阻变存储器，离子束溅射沉积设备包括：主离子源和辅离子源；形成覆盖凸起结构11表面的绝缘层12的方法包括：采用辅离子源，通过第四离子束溅射沉积工艺，形成覆盖凸起结构11表面的绝缘层12。基于上述介绍中的任一项的制作方法制作的平面阻变存储器，平面阻变存储器包括：衬底10，衬底10的一侧表面具有多个凸起结构11；位于凸起结构表面11的存储单元，存储单元包括：覆盖凸起结构11表面的第一电极层13；覆盖第一电极层13的阻变层14，覆盖阻变层14的第二电极层15；其中，不同凸起结构11表面上的第一电极层13断路；不同凸起结构11表面上的阻变层14断路；
其中，存储单元能在高阻态和低阻态之间转换。
在凸起结构11的与存储单元之间还有覆盖凸起结构的绝缘层12，存储单元中的第一电极层13覆盖在绝缘层12的表面。
第一电极层13的厚度为5-100 nm；阻变层14的厚度为3-20 nm；第二电极层15的厚度为5-100 nm；第一电极层13的材料均包括但不限于Al、Au、Zr、Ti/TiN、Ta/TaN、Pt等材料中的一种或多种的混合。而阻变层14的材料包括但不限于Al2O3、Ta2O5、ZrO2、TiO2、NiO、ZnO、Ag2S、GeSe、a-Si等材料中的一种或者多种的组合。而第三电极层的材料包括但不限于Al、Au、Zr、Ti、Ta、Pt等材料中的一种或多种的组合。
结合图13和图16所示，图16为本申请实施例提供的一种平面阻变存储器的结构示意图。
基于本申请所提供的制作方法制备的平面阻变存储器，在相邻两个凸起结构11之间具有宽度为I的间距；覆盖在任一个凸起结构11表面的绝缘层12的厚度均为A，第一电极层13的厚度均为B，阻变层14的厚度均为C；其中，A+B+C<I/2。
基于本申请所提供的制作方法来制备平面阻变存储器，需要在凸起结构11的侧壁和顶部依次形成绝缘层12，第一电极层13、阻变层14和第二电极层15，需要保证在形成阻变层14后相邻的两个阻变层14之间具有间距，即A+B+C<I/2，此时才能在阻变层14的表面沉积形成第二电极层15。如图12所示结构。
基于上述介绍的间距，本申请提供的两种平面阻变存储器的结构，一种平面阻变存储器的结构中，形成的第二电极层15的厚度为D，并且满足A+B+C+D大于或等于I/2，形成如图13所示结构，第二电极层15为一整体结构，相互连接，从而对位于各个凸起结构11上的阻变层14提供一致的电压，使得器件具有较高的稳定性。
另一种平面阻变存储器的结构中，第二电极层15的厚度为E，并且满足A+B+C+E<I/2，形成如图16所示结构，相邻的两个凸起结构11上的第二电极层15之间互不接触，能够单独对任一个第二电极层15进行通电，使得平面阻变存储器具有更好的适配性，在对小文件进行读写时，能单独控制该文件所存储区域的开关，从而降低发热，提高器件的整体寿命。
本申请所提供的平面阻变存储器将实现存储功能的阻变层14设置在凸起结构11的表面，使得在相同尺寸的平面阻变存储器中，阻变层14的面积提高，从而使得平面阻变存储器的性能得到了提高。
本申请还提供了四个基于上述介绍的制作方法制备平面阻变存储器的案例。
在第二案例中衬底10采用的是Si衬底。
首先，将Si衬底固定在离子束溅射沉积设备的样品台上。衬底10在沉积过程中的自转速度均为50 r/min。
然后，在Si衬底的表面形成多个Si材料的凸起结构11。凸起结构11高度为330 nm，相邻两个凸起结构11之间的间距为330 nm。
其次，使用辅离子源通入的是O2和/或Ar，辅助离子源与衬底10的夹角为45°，从而将衬底10表面以及凸起结构11表面的Si钝化，形成SiO2绝缘层。
再其次，使用溅射离子源通入Ar产生第一溅射离子束轰击Pt靶材，溅射出来Pt粒子在辅助离子源的推动下，在绝缘层12的表面沉积形成100 nm的Pt材料的第一电极层13，衬底10与辅助离子源法线方向夹角小于45°，辅助离子源通入的气体为惰性气体；
之后，使用溅射离子源通入Ar产生第三溅射离子束轰击Ta靶材，溅射出来的Ta粒子与辅助离子源发射的反应离子束反应，并沉积在第一电极层13的表面形成10 nm的Ta2O5阻变层，衬底10与辅助离子源法线方向夹角小于30°，辅助离子源通入的气体为O2和/或Ar；
最后，使用溅射离子源通入Ar产生第二溅射离子束轰击Pt靶材，溅射出来的Pt粒子在辅助离子源的推动下，在绝缘层12的表面沉积形成100 nm的Pt材料的第二电极层15，衬底10与辅助离子源法线方向夹角小于10°，辅助离子源通入的气体为惰性气体。
在第二案例中衬底10采用的是Si衬底。
首先，将Si衬底固定在离子束溅射沉积设备的样品台上。衬底10在沉积过程中的自转速度均为50 r/min。
然后，在Si衬底的表面形成多个Si材料的凸起结构11，凸起结构11高度为100nm，相邻两个凸起结构11之间的间距为120nm。
其次，使用辅离子源通入的是O2和/或Kr，辅助离子源与衬底10的夹角为55°，从而将衬底10表面以及凸起结构11表面的Si钝化，形成SiO2绝缘层。
再其次，使用溅射离子源通入Kr产生第一溅射离子束轰击Ta靶材，靶材溅射出来Ta粒子在辅助离子源的推动下，在绝缘层12的表面沉积形成40 nm的TaN材料的第一电极层13，衬底10与辅助离子源法线方向夹角小于55°，辅助离子源通入的气体为惰性气体；
之后，使用溅射离子源通入Kr产生第三溅射离子束轰击Ta靶材，溅射出来的Ta粒子，与辅助离子源发射的反应离子束反应，并沉积在第一电极层13的表面形成10 nm的Ta2O5阻变层，衬底10与辅助离子源法线方向夹角小于30°，辅助离子源通入的气体为O2和/或Kr；
最后，使用溅射离子源通入Kr产生第二溅射离子束轰击Ta靶材，溅射出来的Ta粒子在辅助离子源的推动下，在绝缘层12的表面沉积形成30 nm的Ta材料的第二电极层15，衬底10与辅助离子源法线方向夹角小于10°，辅助离子源通入的气体为惰性气体。
在第三案例中衬底10采用的是Si衬底。
首先，将Si衬底固定在离子束溅射沉积设备的样品台上。衬底10在沉积过程中的自转速度均为50 r/min。
然后，在Si衬底10的表面形成多个Si材料的凸起结构11，凸起结构11高度为150nm，相邻两个凸起结构11之间的间距为150nm。
其次，使用辅离子源通入的是O2和/或Xe，辅助离子源与衬底10的夹角为45°，从而将衬底10表面以及凸起结构11表面的Si钝化，形成SiO2绝缘层。
再其次，使用溅射离子源通入Xe产生第一溅射离子束轰击Ti靶材，溅射出来的Ti粒子在辅助离子源的推动下，在绝缘层12的表面沉积形成50 nm的TiN材料的第一电极层13，衬底10与辅助离子源法线方向夹角小于45°，辅助离子源通入的气体为惰性气体；
之后，使用溅射离子源通入Xe产生第三溅射离子束轰击Ta靶材，溅射出来的Ta粒子，与辅助离子源发射的反应离子束反应，并沉积在第一电极层13的表面形成10 nm的Ta2O5阻变层，衬底10与辅助离子源法线方向夹角小于30°，辅助离子源通入的气体为O2和/或Xe；
最后，使用溅射离子源通入Xe产生第二溅射离子束轰击Ta靶材，溅射出来的Ta粒子在辅助离子源的推动下，在绝缘层12的表面沉积形成30 nm的Ta材料的第二电极层15，衬底10与辅助离子源法线方向夹角小于10°，辅助离子源通入的气体为惰性气体。
在第四案例中衬底10采用的是Si衬底。
首先，将Si衬底固定在离子束溅射沉积设备的样品台上。衬底10在沉积过程中的自转速度均为50 r/min。
然后，在Si衬底的表面形成多个Si材料的凸起结构11，凸起结构11高度为200nm，相邻两个凸起结构11之间的间距为200nm。
其次，使用辅离子源通入的是O2和/或He，辅助离子源与衬底10的夹角为45°，从而将衬底10表面以及凸起结构11表面的Si钝化，形成SiO2绝缘层。
再其次，使用溅射离子源通入He产生第一溅射离子束轰击Al靶材，溅射出来的Al粒子在辅助离子源的推动下，在绝缘层12的表面沉积形成75 nm的Al材料的第一电极层13，衬底10与辅助离子源法线方向夹角小于45°，辅助离子源通入的气体为惰性气体；
之后，使用溅射离子源通入He产生第三溅射离子束轰击Ta靶材，溅射出来的Ta粒子，与辅助离子源发射的反应离子束反应，并沉积在第一电极层13的表面形成10 nm的Al2O3阻变层，衬底10与辅助离子源法线方向夹角小于30°，辅助离子源通入的气体为O2和/或He；
最后，使用溅射离子源通入He产生第二溅射离子束轰击Al靶材，溅射出来的Al粒子在辅助离子源的推动下，在绝缘层12的表面沉积形成30 nm的Al材料的第二电极层15，衬底10与辅助离子源法线方向夹角小于10°，辅助离子源通入的气体为惰性气体。
在第四案例中衬底10采用的是Si衬底。
首先，将Si衬底固定在离子束溅射沉积设备的样品台上。衬底10在沉积过程中的自转速度均为50 r/min。
然后，在Si衬底的表面形成多个Si材料的凸起结构11，凸起结构11高度为150nm，相邻两个凸起结构11之间的间距为150nm。
其次，使用辅离子源通入的是O2和/或Ne，辅助离子源与衬底10的夹角为45°，从而将衬底10表面以及凸起结构11表面的Si钝化，形成SiO2绝缘层。
再其次，使用溅射离子源通入Ne产生第一溅射离子束轰击Pt靶材，溅射出来的Pt粒子在辅助离子源的推动下，在绝缘层12的表面沉积形成75 nm的Pt材料的第一电极层13，衬底10与辅助离子源法线方向夹角小于45°，辅助离子源通入的气体为惰性气体；
之后，使用溅射离子源通入Ne产生第三溅射离子束轰击Hf靶材，溅射出来的Hf粒子，与辅助离子源发射的反应离子束反应，并沉积在第一电极层13的表面形成10 nm的HfO2材料的贫氧阻变层，衬底10与辅助离子源法线方向夹角小于30°，辅助离子源通入的气体为O2和/或Ne；该HfO2材料的贫氧阻变层的氧含量＜原子比的60%。同样的，还可以形成HfO2材料的富氧阻变层14，HfO2材料的富氧阻变层14的氧含量>原子比的66%。
最后，使用溅射离子源通入Ne产生第二溅射离子束轰击Pt靶材，溅射出来的Pt粒子在辅助离子源的推动下，在绝缘层12的表面沉积形成30 nm的Pt材料的第二电极层15，衬底10与辅助离子源法线方向夹角小于10°，辅助离子源通入的气体为惰性气体。
本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的器件而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
需要说明的是，在本申请的描述中，附图和实施例的描述是说明性的而不是限制性的。贯穿说明书实施例的同样的附图标记标识同样的结构。另外，出于理解和易于描述，附图可能夸大了一些层、膜、面板、区域等厚度。同时可以理解的是，当诸如层、膜、区域或基板的元件被称作“在”另一元件“上”时，该元件可以直接在其他元件上或者可以存在中间元件。另外，“在…上”是指将元件定位在另一元件上或者另一元件下方，但是本质上不是指根据重力方向定位在另一元件的上侧上。
术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中设置的组件。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (17)

1.一种平面阻变存储器的制作方法，其特征在于，包括：
提供一衬底，所述衬底的一侧表面具有多个凸起结构；
采用同一离子束溅射沉积设备形成覆盖所述凸起结构表面的存储单元，所述存储单元包括：覆盖所述凸起结构的第一电极层，覆盖所述第一电极层的阻变层，覆盖所述阻变层的第二电极层；不同所述凸起结构表面上的所述第一电极层断路；不同所述凸起结构表面上的所述阻变层断路；
其中，所述存储单元能在高阻态和低阻态之间转换；
形成覆盖所述凸起结构表面的存储单元的方法包括：采用主离子源和辅离子源，通过第一离子束溅射沉积工艺，形成覆盖所述凸起结构的择优取向的第一电极层，通过第二离子束溅射沉积工艺，形成覆盖所述择优取向的第一电极层的所述阻变层，通过第三离子束溅射沉积工艺，形成覆盖所述阻变层的择优取向的第二电极层；
形成所述第一电极时，所述主离子源通入惰性气体，产生第一溅射离子束溅射第一电极层的靶材，产生第一溅射粒子，所述辅离子源发射的第一辅助离子束用于改变所述第一溅射粒子的运动轨迹以及能量，使得所述第一溅射粒子以设定的角度向衬底运动，在所述凸起结构的表面沉积，形成择优取向的第一电极层；
形成所述第二电极时，所述主离子源通入惰性气体，产生第二溅射离子束溅射第二电极层的靶材，产生第二溅射粒子，所述辅离子源发射的第二辅助离子束用于改变所述第二溅射粒子的运动轨迹以及能量，使得所述第二溅射粒子以设定的角度向衬底运动，在所述凸起结构的表面沉积，形成择优取向的第二电极层。
2.根据权利要求1所述的制作方法，其特征在于，所述凸起结构为阵列排布的块状凸起结构；
或，
所述凸起结构为平行排布的多个条形凸起结构。
3.根据权利要求1所述的制作方法，其特征在于，通过第二离子束溅射沉积工艺，形成覆盖所述择优取向的第一电极层的所述阻变层的方法包括：
所述主离子源通入惰性气体，发射第三溅射离子束；所述辅离子源通入反应气体和惰性气体，发射反应离子束；在所述第三溅射离子束与所述反应离子束的共同作用下，形成覆盖所述择优取向的第一电极层的所述阻变层。
4.根据权利要求3所述的制作方法，其特征在于，所述反应气体为：氧气和/或氮气。
5.根据权利要求1或2所述的制作方法，其特征在于，所述惰性气体为：He、Ne、Ar、Kr和Xe中的一种气体或多种的混合气体。
6.根据权利要求3所述的制作方法，其特征在于，在第一方向上，所述阻变层的反应离子含量逐渐变化；
其中，所述第一方向为所述衬底指向所述凸起结构的方向。
7.根据权利要求1所述的制作方法，其特征在于，在形成所述第一电极层之前，还包括：
形成覆盖所述凸起结构表面的绝缘层。
8.根据权利要求7所述的制作方法，其特征在于，基于离子束溅射沉积设备制备所述平面阻变存储器，所述离子束溅射沉积设备包括：主离子源和辅离子源；
形成覆盖所述凸起结构表面的绝缘层的方法包括：
采用所述辅离子源，通过第四离子束溅射沉积工艺，在所述凸起结构表面形成所述绝缘层。
9.一种如权利要求1-8任一项所述制作方法制备的平面阻变存储器，其特征在于，包括：
衬底，所述衬底的一侧表面具有多个凸起结构；
位于所述凸起结构表面的存储单元；所述存储单元包括：覆盖所述凸起结构表面的第一电极层，覆盖所述第一电极层的阻变层，覆盖所述阻变层的第二电极层；不同所述凸起结构表面上的所述第一电极层断路；不同所述凸起结构表面上的所述阻变层断路；
其中，所述存储单元能在高阻态和低阻态之间转换。
10.根据权利要求9所述的平面阻变存储器，其特征在于，在所述凸起结构与所述存储单元之间还包括：覆盖所述凸起结构表面的绝缘层。
11.根据权利要求10所述的平面阻变存储器，其特征在于，任意相邻两个凸起结构之间具有宽度为I的间距；覆盖在任一个凸起结构表面的绝缘层的厚度均为A，第一电极层的厚度均为B，阻变层的厚度均为C；
其中，A、B、C的厚度之和不大于I/2。
12.根据权利要求9所述的平面阻变存储器，其特征在于，所述凸起结构为阵列排布的块状凸起结构；
或，
所述凸起结构为平行排布的多个条形凸起结构。
13.根据权利要求9所述的平面阻变存储器，其特征在于，所述第一电极层的材料为：Al、Au、Zr、Ti/TiN、Ta/TaN、Pt中的一种或多种的组合。
14.根据权利要求9所述的平面阻变存储器，其特征在于，所述阻变层的材料为：Al2O3、Ta2O5、ZrO2、TiO2、NiO、ZnO、Ag2S、GeSe、a-Si中的一种或多种的组合。
15.根据权利要求9所述的平面阻变存储器，其特征在于，所述第二电极层的材料为：Al、Au、Zr、Ti、Ta、Pt中的一种或多种的组合。
16.根据权利要求9所述的平面阻变存储器，其特征在于，所述第一电极层的厚度为5-100 nm；
所述第二电极层的厚度为5-100 nm。
17.根据权利要求9所述的平面阻变存储器，其特征在于，所述阻变层的厚度为3-20nm。
CN202310859981.4A 2023-07-13 2023-07-13 一种平面阻变存储器及制作方法 Active CN116583169B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310859981.4A CN116583169B (zh) 2023-07-13 2023-07-13 一种平面阻变存储器及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310859981.4A CN116583169B (zh) 2023-07-13 2023-07-13 一种平面阻变存储器及制作方法

Publications (2)

Publication Number Publication Date
CN116583169A CN116583169A (zh) 2023-08-11
CN116583169B true CN116583169B (zh) 2023-10-13

Family

ID=87536429

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310859981.4A Active CN116583169B (zh) 2023-07-13 2023-07-13 一种平面阻变存储器及制作方法

Country Status (1)

Country Link
CN (1) CN116583169B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621114A (zh) * 2009-07-21 2010-01-06 中国科学院上海硅酸盐研究所 一类氧化物多层梯度薄膜及其构建的rram元器件
CN113346016A (zh) * 2021-05-20 2021-09-03 华中科技大学 一种忆阻器及其制备方法
CN115394912A (zh) * 2022-06-06 2022-11-25 昕原半导体(杭州)有限公司 阻变随机存储器及其制备方法
CN115867123A (zh) * 2022-12-07 2023-03-28 厦门半导体工业技术研发有限公司 一种半导体器件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019178223A1 (en) * 2018-03-14 2019-09-19 Applied Materials, Inc. Method and apparatus of forming structures by symmetric selective physical vapor deposition

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621114A (zh) * 2009-07-21 2010-01-06 中国科学院上海硅酸盐研究所 一类氧化物多层梯度薄膜及其构建的rram元器件
CN113346016A (zh) * 2021-05-20 2021-09-03 华中科技大学 一种忆阻器及其制备方法
CN115394912A (zh) * 2022-06-06 2022-11-25 昕原半导体(杭州)有限公司 阻变随机存储器及其制备方法
CN115867123A (zh) * 2022-12-07 2023-03-28 厦门半导体工业技术研发有限公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
CN116583169A (zh) 2023-08-11

Similar Documents

Publication Publication Date Title
US8623736B2 (en) Memory devices with enhanced isolation of memory cells, systems including same and methods of forming same
US7514367B2 (en) Method for manufacturing a narrow structure on an integrated circuit
US7682868B2 (en) Method for making a keyhole opening during the manufacture of a memory cell
JP4763858B2 (ja) 半導体メモリの製造方法
US8502343B1 (en) Nanoelectric memristor device with dilute magnetic semiconductors
US20120061637A1 (en) 3-d structured nonvolatile memory array and method for fabricating the same
WO2012073471A1 (ja) 不揮発性記憶素子およびその製造方法
US20040052117A1 (en) Fabrication of ultra-small memory elements
CN108987567A (zh) 相变超晶格薄膜、相变存储器单元及其制备方法
US20230397513A1 (en) Method for manufacturing resistive random access memory
US20170162627A1 (en) Method for producing a resistive memory cell
KR20100029952A (ko) 금속성 캡핑층을 구비한 상변화 메모리 소자 및 그 제조 방법
CN116583169B (zh) 一种平面阻变存储器及制作方法
US12114579B2 (en) Method of fabricating resistive random access memory cell
CN108666416B (zh) 相变存储器单元及其制备方法
CN102456833B (zh) 存储装置的制造方法、存储器件以及存储装置
TW202011623A (zh) 具有耦合釘紮層晶格匹配的磁性穿隧接面
US20100032290A1 (en) Method for forming chalcogenide film and method for manufacturing recording element
US20220310372A1 (en) Pvd chamber shield structure including improved cotaing layer or shield
CN113594199A (zh) 相变存储器及其控制方法和制作方法
US20240349513A1 (en) Semiconductor device and method for fabricating the same
US20240049612A1 (en) Resistive random access memory and manufacturing method thereof
US20240341206A1 (en) Semiconductor device and method for fabricating the same
US20240179920A1 (en) Threshold switching material, threshold switching device and preparation method thereof
CN102468437A (zh) 相变存储器的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant