KR100909632B1 - 반도체 소자의 배선층 형성방법 - Google Patents

반도체 소자의 배선층 형성방법 Download PDF

Info

Publication number
KR100909632B1
KR100909632B1 KR1020070134680A KR20070134680A KR100909632B1 KR 100909632 B1 KR100909632 B1 KR 100909632B1 KR 1020070134680 A KR1020070134680 A KR 1020070134680A KR 20070134680 A KR20070134680 A KR 20070134680A KR 100909632 B1 KR100909632 B1 KR 100909632B1
Authority
KR
South Korea
Prior art keywords
adhesive layer
layer
contact hole
tungsten
forming
Prior art date
Application number
KR1020070134680A
Other languages
English (en)
Other versions
KR20090066935A (ko
Inventor
류인철
정철모
김은수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070134680A priority Critical patent/KR100909632B1/ko
Publication of KR20090066935A publication Critical patent/KR20090066935A/ko
Application granted granted Critical
Publication of KR100909632B1 publication Critical patent/KR100909632B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

배선 저항을 효과적으로 감소시킬 수 있는 반도체 소자의 배선층 형성방법은, 반도체기판 상에 형성된 층간절연막을 식각하여 컨택홀을 형성하는 단계와, 컨택홀의 내면에 카본(carbon)이 함유된 접착층을 형성하는 단계와, 접착층에 함유된 카본을 제거하기 위하여 접착층에 플라즈마 처리를 실시하되, 반도체기판에 수직한 방향으로 실시하여 컨택홀의 바닥면에 형성된 접착층의 카본 함량이 컨택홀의 측벽에 형성된 접착층의 카본 함량보다 낮아지도록 하는 단계와, 접착층 상에 텅스텐(W) 핵 생성층을 형성하는 단계와, 핵 생성층 상에 텅스텐(W)막을 형성하여 컨택홀을 매립하는 단계, 및 층간절연막 상에 형성되어 있는 텅스텐(W) 막, 핵 생성층 및 접착층을 제거하여 텅스텐(W) 배선층을 형성하는 단계를 포함한다.
CVD 텅스텐, 접착층, 질소 플라즈마, 배선 저항

Description

반도체 소자의 배선층 형성방법{Method for forming wiring layer}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 배선 저항을 효과적으로 감소시킬 수 있는 반도체 소자의 배선층 형성방법에 관한 것이다.
반도체 메모리소자에는 예컨대 비트라인과 같은 도전라인에 전기적 신호를 전달하기 위하여 배선층을 형성한다. 이러한 배선층 사이를 절연시키기 위하여 배선층 사이를 절연막으로 매립하게 되는데, 이때 충분한 매립특성이 확보되어야 한다. 매립특성의 확보가 어렵거나 식각에 의한 배선층의 패터닝이 어려운 경우에 다마신(damascene) 공정이 사용된다. 또한, 다마신 공정으로 형성된 배선층의 저항은 가능한 낮을수록 반도체 소자의 동작속도를 증가시키고 특성을 극대화할 수 있다.
배선층의 경우, 배선층 자체의 물리적 크기(physical dimension), 즉 선폭 또는 높이를 크게 하는 것이 배선저항을 줄이는 기본적인 방법이지만, 배선층의 선폭을 증가시킬 경우 반도체 소자가 차지하는 면적이 증가하여 칩(chip)에 집적되는 다이(die)의 수가 감소하게 된다. 또한, 배선층의 높이를 증가시킬 경우 인접 배선과의 RC 지연(RC delay)이 증가하여 반도체 소자의 특성을 저하시키는 요인이 된다. 이러한 문제들을 극복하기 위하여, 통상적으로 비저항이 보다 낮은 물질 또는 비저항을 최대한 낮출 수 있는 조건을 확보하는 방향으로 공정개발이 진행되고 있다.
현재 통상적으로 사용되고 있는 다마신 타입의 배선은 불화텅스텐(WF6) 소스를 주로 사용하는 CVD(Chemical Vaphor Deposition) 텅스텐(W)이 주로 사용되고 있다. CVD 텅스텐(W)의 증착은 크게, 비저항이 상대적으로 높은 핵생성 텅스텐(nucleation W)과 비저항이 상대적으로 낮은 벌크 텅스텐(bulk W)을 하부의 티타늄 나이트라이드(TiN) 접착층 위에 형성하는 방식으로 이루어지고 있다. 핵생성 텅스텐의 경우 벌크 텅스텐에 비해 비저항이 높지만, 텅스텐(W)의 접착성(adhesion) 또는 텅스텐(W)막이 부풀어오르는 볼케이노 결함(volcano defect) 등을 제어하기 위해서는 필수적이다.
본 발명이 이루고자 하는 기술적 과제는 배선 저항을 효과적으로 감소시킬 수 있는 반도체소자의 배선층 형성방법을 제공하는 데 있다.
상기 기술적 과제를 이루기 위하여 본 발명에 따른 반도체 소자의 배선층 형성방법은, 반도체기판 상에 형성된 층간절연막을 식각하여 컨택홀을 형성하는 단계와, 컨택홀의 내면에 카본(carbon)이 함유된 접착층을 형성하는 단계와, 접착층에 함유된 카본을 제거하기 위하여 접착층에 플라즈마 처리를 실시하되, 반도체기판에 수직한 방향으로 실시하여 컨택홀의 바닥면에 형성된 접착층의 카본 함량이 컨택홀의 측벽에 형성된 접착층의 카본 함량보다 낮아지도록 하는 단계와, 접착층 상에 텅스텐(W) 핵 생성층을 형성하는 단계와, 핵 생성층 상에 텅스텐(W)막을 형성하여 컨택홀을 매립하는 단계, 및 층간절연막 상에 형성되어 있는 텅스텐(W) 막, 핵 생성층 및 접착층을 제거하여 텅스텐(W) 배선층을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 카본(carbon)을 함유하는 접착층은 TDMAT 또는 TDEAT를 소스로 사용하여 형성된 티타늄 나이트라이드(TiN) 막일 수 있다.
상기 컨택홀 바닥면에 형성되는 접착층의 두께는 10 ∼ 100Å일 수 있다.
상기 접착층에 실시하는 플라즈마 처리는, 수소(H2)/질소(N2) 또는 암모니아(NH3)를 소스로 사용하여 실시할 수 있다.
삭제
상기 핵 생성층은 상기 컨택홀 바닥에서의 두께가 50 ∼ 200Å일 수 있다.
본 발명에 따르면, 텅스텐(W)을 사용하여 배선층을 형성할 때, 컨택홀 바닥과 측벽의 접착층의 막질을 달리하여 형성함으로써 비저항이 상대적으로 낮은 벌크 텅스텐의 증착량을 증가시켜 전체 배선 저항을 효과적으로 감소시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안된다.
본 발명은 CVD 텅스텐(W)을 사용하여 배선층을 형성할 때 배선층의 바닥과 측벽의 접착층의 막질을 달리하여 형성함으로써 CVD 텅스텐(W) 배선층을 증착할 때 벌크 텅스텐의 증착량을 증가시켜 전체 배선 저항을 효과적으로 감소시킬 수 있도록 한다.
도 1 내지 도 4는 본 발명에 따른 텅스텐(W) 배선층 형성방법을 설명하기 위하여 도시한 단면도들이다.
도 1을 참조하면, 하부 도전층(110)이 형성된 반도체기판(100)의 전면에 절연막을 증착하여 층간절연막(120)을 형성한다. 상기 하부 도전층(110)은 예컨대 비 트라인과 같은 하부 배선층, 또는 컨택이 될 수 있다. 도시되지 않았지만, 상기 반도체기판(100) 상에는 트랜지스터, 캐패시터, 배선층, 컨택 또는 절연층 등과 같은 하부 구조물이 형성되어 있다. 상기 층간절연막(120)은 예컨대 BPSG(Boron Phosphorus Silicate Glass)와 같은 산화막을 한층 또는 다층으로 적층하여 형성할 수 있다.
다음에, 사진식각 공정으로 상기 층간절연막(120)을 식각하여 하부 도전층(110)을 노출시키는 컨택홀을 형성한다.
도 2를 참조하면, 후속 텅스텐(W) 막의 접착성을 향상시키기 위하여 상기 컨택홀의 내벽에 접착층(glue layer; 130a, 130b)을 형성한다. 상기 접착층(130a, 130b)은 티타늄 나이트라이드(TiN) 막으로, 스텝 커버리지 특성이 좋은 화학기상증착(CVD) 방법을 사용하여 증착한다. 컨택홀의 바닥면에 형성되는 접착층(130a)의 두께를 가능한 감소시킴으로써 상기 컨택홀 내에 형성되는 전체 배선에서의 텅스텐(W)의 비율을 높여 전체 배선 저항을 감소시킬 수 있다. 상기 컨택홀 바닥면에서의 접착층(130a)의 두께는 10 ∼ 100Å 정도가 바람직하다.
상기 티타늄 나이트라이드(TiN)의 소스로는 TDMAT 또는 TDEAT를 사용하며, 300℃ 정도의 온도에서 열적 환원(thermal reduction) 반응을 이용하여 증착할 수 있다. 이렇게 TDMAT 또는 TDEAT 소스의 열적 환원반응을 이용하여 티타늄 나이트라이드(TiN) 박막을 증착하면 박막 자체에 카본(carbon)이 존재하여 박막의 비저항이 높은 특징을 나타낸다.
티타늄 나이트라이드(TiN) 접착층(130a, 130b)을 증착한 다음에는, 접착층 내의 카본(carbon) 함량을 감소시키기 위하여 접착층(130a, 130b)에 대해 플라즈마 처리를 실시한다. 상기 플라즈마 처리는 수소(H2)/질소(N2) 또는 암모니아(NH3) 가스를 소스가스로 사용하며, 반도체기판(100)에 대해 수직한 방향으로 실시한다. 티타늄 나이트라이드 접착층(130a, 130b)이 형성된 상태에서 반도체기판(100)과 수직한 방향으로 플라즈마 처리를 하게 되면, 카본(carbon)을 제거할 수 있는 플라즈마가 반도체기판(100)에 수직한 방향으로 접착층에 전달되기 때문에, 플라즈마에 의해 티타늄 나이트라이드(TiN) 내의 카본(carbon)이 제거되어 컨택홀의 바닥면과 층간절연막(120) 상에는 카본(carbon)의 함량이 상대적으로 낮은 접착층(130a)이 형성되고, 반대로 컨택홀의 측벽에는 카본의 함량이 상대적으로 높은 접착층(130b)이 형성된다.
도 3을 참조하면, 접착층이 형성된 결과물 상에, 텅스텐(W)의 증착을 위한 핵 생성층(140)을 형성한다. 상기 핵 생성층(140)은 불화텅스텐(WF6)과 실란(SiH) 가스를 소스로 하여 대략 200Å 정도의 두께로 형성한다. 이때, 컨택홀의 바닥에서는 접착층(130a) 내에 휘발성 물질인 카본(carbon)의 함량이 상대적으로 낮아 정상적인 핵 생성층(140)의 증착이 이루어진다. 그러나, 컨택홀의 측벽에서는 접착층(130b) 내에 휘발성 물질인 카본의 함량이 상대적으로 높아 정상적인 핵 생성층의 증착이 이루어지지 않는다. 따라서, 컨택홀의 측벽에는 바닥에 비해 얇은 두께의 핵 생성층(140)이 형성된다. 바람직하게는, 컨택홀 바닥에서의 핵 생성층의 두께가 50 ∼ 200Å 정도가 되도록 한다.
도 4를 참조하면, 핵 생성층(140)이 일정 두께 증착되면, 상기 핵 생성층(104) 상에 화학기상증착(CVD) 방법을 사용하여 상기 컨택홀을 충분히 매립할 수 있을 정도의 두께의 텅스텐(W) 막(150)을 증착한다. 컨택홀의 측벽에는 핵 생성층(140)이 얇게 증착되어 있기 때문에 컨택홀 내에 증착되는 텅스텐막의 양이 증가된다. 다음에, 층간절연막(120) 위에 형성되어 있던 텅스텐막(150), 핵 생성층(140) 및 접착층(130a)을 화학기계적 연마(CMP) 공정을 사용하여 제거함으로써 텅스텐(W) 배선 구조를 완성한다.
이상 본 발명을 상세히 설명하였으나 본 발명은 상기한 실시예에 한정되지 않으며 본 발명의 기술적 사상내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다.
도 1 내지 도 4는 본 발명에 따른 텅스텐(W) 배선층 형성방법을 설명하기 위하여 도시한 단면도들이다.

Claims (6)

  1. 반도체기판 상에 형성된 층간절연막을 식각하여 컨택홀을 형성하는 단계;
    상기 컨택홀의 내면에 카본(carbon)이 함유된 접착층을 형성하는 단계;
    상기 접착층에 함유된 카본을 제거하기 위하여 상기 접착층에 플라즈마 처리를 실시하되, 상기 반도체기판에 수직한 방향으로 실시하여 상기 컨택홀의 바닥면에 형성된 접착층의 카본 함량이 상기 컨택홀의 측벽에 형성된 접착층의 카본 함량보다 낮아지도록 하는 단계;
    상기 접착층 상에 텅스텐(W) 핵 생성층을 형성하는 단계;
    상기 핵 생성층 상에 텅스텐(W)막을 형성하여 상기 컨택홀을 매립하는 단계; 및
    상기 층간절연막 상에 형성되어 있는 텅스텐(W) 막, 핵 생성층 및 접착층을 제거하여 텅스텐(W) 배선층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 배선층 형성방법.
  2. 제1항에 있어서,
    상기 카본(carbon)을 함유하는 접착층은,
    TDMAT 또는 TDEAT를 소스로 사용하여 형성된 티타늄 나이트라이드(TiN) 막인 것을 특징으로 하는 반도체 소자의 배선층 형성방법.
  3. 제1항에 있어서,
    상기 컨택홀 바닥면에 형성되는 접착층의 두께는 10 ∼ 100Å인 것을 특징으 로 하는 반도체 소자의 배선층 형성방법.
  4. 삭제
  5. 제1항에 있어서,
    상기 접착층에 실시하는 플라즈마 처리는,
    수소(H2)/질소(N2) 또는 암모니아(NH3)를 소스로 사용하여 실시하는 것을 특징으로 하는 반도체 소자의 배선층 형성방법.
  6. 제1항에 있어서,
    상기 핵 생성층은 상기 컨택홀 바닥에서의 두께가 50 ∼ 200Å이 되도록 형성하는 것을 특징으로 하는 반도체 소자의 배선층 형성방법.
KR1020070134680A 2007-12-20 2007-12-20 반도체 소자의 배선층 형성방법 KR100909632B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070134680A KR100909632B1 (ko) 2007-12-20 2007-12-20 반도체 소자의 배선층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070134680A KR100909632B1 (ko) 2007-12-20 2007-12-20 반도체 소자의 배선층 형성방법

Publications (2)

Publication Number Publication Date
KR20090066935A KR20090066935A (ko) 2009-06-24
KR100909632B1 true KR100909632B1 (ko) 2009-07-27

Family

ID=40994873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070134680A KR100909632B1 (ko) 2007-12-20 2007-12-20 반도체 소자의 배선층 형성방법

Country Status (1)

Country Link
KR (1) KR100909632B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032906B2 (en) 2016-04-29 2018-07-24 Samsung Electronics Co., Ltd. Vertical field effect transistor and method of fabricating the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110054834A (ko) * 2009-11-18 2011-05-25 엘지디스플레이 주식회사 입체영상표시장치와 이의 구동방법
SG184465A1 (en) * 2010-04-08 2012-11-29 Sharp Kk Liquid-crystal display device and three-dimensional display system
US10755917B2 (en) 2018-06-29 2020-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Treatment for adhesion improvement
CN110660726B (zh) * 2018-06-29 2022-08-09 台湾积体电路制造股份有限公司 半导体装置及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980060900A (ko) * 1996-12-31 1998-10-07 김영환 반도체 소자의 금속배선 형성 방법
KR0161889B1 (ko) * 1995-08-02 1999-02-01 문정환 반도체장치의 배선 형성방법
KR20010003420A (ko) * 1999-06-23 2001-01-15 김영환 반도체 소자의 확산 방지막 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0161889B1 (ko) * 1995-08-02 1999-02-01 문정환 반도체장치의 배선 형성방법
KR19980060900A (ko) * 1996-12-31 1998-10-07 김영환 반도체 소자의 금속배선 형성 방법
KR20010003420A (ko) * 1999-06-23 2001-01-15 김영환 반도체 소자의 확산 방지막 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032906B2 (en) 2016-04-29 2018-07-24 Samsung Electronics Co., Ltd. Vertical field effect transistor and method of fabricating the same

Also Published As

Publication number Publication date
KR20090066935A (ko) 2009-06-24

Similar Documents

Publication Publication Date Title
US7504333B2 (en) Method of forming bit line of semiconductor device
KR100648252B1 (ko) 텅스텐막 형성 방법 및 이를 이용하는 반도체 소자의 형성방법
US8372739B2 (en) Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication
US8058728B2 (en) Diffusion barrier and adhesion layer for an interconnect structure
CN110783271A (zh) 半导体结构的形成方法
KR100909632B1 (ko) 반도체 소자의 배선층 형성방법
JP4168397B2 (ja) 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層
US20040224500A1 (en) Method of forming metal line of semiconductor device
US8008774B2 (en) Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same
JP5388478B2 (ja) 半導体装置
US7679192B2 (en) Semiconductor device including cover layer
CN111162039A (zh) 金属导电结构及半导体器件的制备方法
KR20060058583A (ko) 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
US9613906B2 (en) Integrated circuits including modified liners and methods for fabricating the same
KR100905828B1 (ko) 반도체 소자의 금속 배선 및 그 형성 방법
TW202121668A (zh) 半導體裝置
JP5428151B2 (ja) 半導体装置の製造方法
KR100909176B1 (ko) 반도체 소자의 금속 배선 형성 방법
TWI750778B (zh) 積體電路結構及其形成方法
JP2009188101A (ja) 半導体装置及びその製造方法
CN114156255A (zh) 半导体结构及其形成方法
KR100459063B1 (ko) 반도체 소자의 금속 배선의 층간 절연막 제조 방법
JP2011009642A (ja) 半導体装置及びその製造方法
KR20060041408A (ko) 반도체 소자의 미세 콘택 형성 방법
KR20070063820A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee