KR20020011478A - 반도체소자의 금속배선방법 - Google Patents
반도체소자의 금속배선방법 Download PDFInfo
- Publication number
- KR20020011478A KR20020011478A KR1020000044757A KR20000044757A KR20020011478A KR 20020011478 A KR20020011478 A KR 20020011478A KR 1020000044757 A KR1020000044757 A KR 1020000044757A KR 20000044757 A KR20000044757 A KR 20000044757A KR 20020011478 A KR20020011478 A KR 20020011478A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- tungsten
- layer
- film
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title description 3
- 238000000034 method Methods 0.000 claims abstract description 31
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 31
- 239000010937 tungsten Substances 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000001257 hydrogen Substances 0.000 claims abstract description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 12
- 238000009792 diffusion process Methods 0.000 claims abstract description 8
- 230000004888 barrier function Effects 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 10
- 239000010936 titanium Substances 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 230000006911 nucleation Effects 0.000 claims description 7
- 238000010899 nucleation Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000005240 physical vapour deposition Methods 0.000 claims description 3
- 239000010409 thin film Substances 0.000 abstract description 8
- 150000003657 tungsten Chemical class 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 14
- 239000010408 film Substances 0.000 description 11
- 238000000151 deposition Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010169 landfilling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체소자의 금속배선방법은, 금속배선을 위한 텅스텐층의 생성시 종래와 달리 수소와 플라즈마를 이용하여 WF6를 환원시켜 텅스텐층의 핵을 생성하도록 공정하는 금속배선방법에 관한 것이다.
본 발명은 실리콘기판 상부에 절연층을 형성하고 상기 금속배선을 위한 콘택홀을 형성하는 제1단계; 상기 형성된 콘택홀 및 절연층의 표면에 확산방지막을 형성하는 제2단계; 상기 형성된 확산방지막의 상부를 소정시간동안 WF6를 수소플라즈마로 환원시키고 이 후 소정시간동안 수소기체로 반응시켜, 상기 콘택홀의 매립 및 상기 금속배선을 위한 텅스텐층을 형성하는 제3단계를 포함한 다단계의 공정들에 의하여 달성된다.
따라서 본 발명은 수소와 플라즈마를 이용하여 WF2를 환원시켜 텅스텐핵을 생성시키는 공정단계를 포함시켜 공정함으로써, 불규칙한 핵생성으로 인한 결함문제를 방지하여 박막의 리프팅(lifting) 현상 및 접합영역의 손상을 방지하는 효과를 제공한다.
Description
본 발명은 반도체소자의 금속배선공정에 관한 것으로, 자세하게는 금속배선을 위한 텅스텐층의 생성시 종래와 달리 수소와 플라즈마를 이용하여 WF6를 환원시켜 텅스텐층의 핵을 생성함으로써, 불규칙한 핵생성으로 인한 결함문제를 방지하여 박막의 리프팅(lifting) 현상 및 접합영역의 손상을 방지하기 위한, 반도체소자의 금속배선방법에 관한 것이다.
통상적으로 반도체소자의 제작과정에서 금속배선은 알루미늄이나 텅스텐금속을 사용하고 있다. 이 중 텅스텐의 증착은 화학기상증착(CVD)방법을 많이 이용하고 있으며, 이는 콘택공정에서 층덮힘이나 매립시에 매우 유용하다.
종래 반도체소자의 금속배선방법에 있어서 텅스텐 증착공정은, 질화티타늄(TiN) 상에서 WF6를 SiH4로 환원시켜 텅스텐핵을 생성하는 텅스텐핵 생성공정과, 그 상부에서 WF6를 수소로 환원시켜 텅스텐 박막을 성장시키는 텅스텐박막성장공정을 차례로 진행시켜 실시하였다.
그러나, 전술한 종래 반도체소자의 금속배선방법은 다음과 같은 문제점이 있다.
종래 SiH4를 이용한 텅스텐 핵생성공정은 산화막 상에서 텅스텐핵이 생성되지 않기 때문에, 웨이퍼 가장자리에 산화막이 드러난 부분에서의 증착을 막아주기 위하여 질화티타늄(TiN)을 접착층으로 하고 텅스텐 챔버내에서 쉐도우-링(shadow ring)을 설치하여 실시하였다. 이 때문에 웨이퍼 가장자리로부터 수 ㎜ 영역은 텅스텐 증착이 이루어지지 않아 웨이터당 칩생산수가 제한을 받게 되는 문제점이 있다.
또한 종래의 텅스텐 증착공정에서는 텅스텐 핵생성 시간동안, WF6가 웨이퍼 가장자리 부근의 취약한 질화티타늄(TiN)층을 통해 티타늄(Ti) 및 실리콘(Si)층까지 침투하는 문제점이 있다. 이는 박막의 리프팅이나 접합영역의 손상을 야기시키며, 이를 방지하기 위해서는 RTA(Rapid Thermal Annealing) 등 후속공정을 실시해 주어야 하는 문제가 있다. 아울러 질화티타늄(TiN)의 하지층 응력이 클 경우 텅스텐이 불규칙하게 성장하여 텅스텐막 표면에 디펙트(defect)와 크랙(crack)을 발생의 원인이 되는 문제점이 있다.
따라서 전술한 문제점을 해결하기 위한 본 발명의 목적은, 텅스텐층의 생성시 수소와 플라즈마를 이용하여 WF2를 환원시켜 텅스텐핵을 생성시키도록 공정함으로써, 불규칙한 핵생성으로 인한 결함문제를 방지하여 박막의 리프팅(lifting) 현상 및 접합영역의 손상을 방지하기 위한, 반도체소자의 금속배선방법을 제공하는 데 있다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 반도체소자의 금속배선방법을 설명하기 위한 공정도.
< 도면의 주요 부분에 대한 부호의 설명 >
1 : 실리콘기판 2 : 절연층
3 : 티타늄막 4 : 질화티타늄막
5, 6 : 텅스텐막
본 발명에 따른 반도체소자의 금속배선방법은, 반도체 소자의 금속배선에 있어서,
실리콘기판 상부에 절연층을 형성하고 상기 금속배선을 위한 콘택홀을 형성하는 제1단계; 상기 형성된 콘택홀 및 절연층의 표면에 확산방지막을 형성하는 제2단계; 상기 형성된 확산방지막의 상부를 소정시간동안 WF6를 수소플라즈마로 환원시키고 이 후 소정시간동안 수소기체로 반응시켜, 상기 콘택홀의 매립 및 상기 금속배선을 위한 텅스텐층을 형성하는 제3단계를 포함한다.
이하 도면들을 참조하여 본 발명의 바람직한 실시예를 자세히 설명한다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 반도체소자의 금속배선방법을설명하기 위한 공정도이다.
본 발명은 전술한 바와 같이, 종래의 핵생성공정을 수소플라즈마를 이용하여 WF6를 환원시키는 공정을 포함하여 진행하는 특징이 있다.
도 1a에 도시한 바와 같이, 본 실시예에서는 먼저 실리콘기판(1) 상부에 절연층(2)을 증착한다. 그리고 패턴 및 식각공정을 통하여 금속배선의 콘택을 위한 콘택홀(2h)을 형성한 다음 콘택홀(2h) 내부를 세정(cleaning)한다. 이후 도시한 바와 같이, 확산방지를 위해 화학기상증착(CVD) 및 물리기상증착(PVD)방식으로 증착하여 50∼1000Å 정도 두께의 티타늄막(3)과 질화티타늄막(4)을 각각 형성한다.
이 후 도 1b와 같이, 상부 전면에 약 50∼1000W 정도의 파워를 갖는 수소플라즈마를 이용하여 WF6를 환원시키는 방법으로 50∼3000Å두께의 제1텅스텐막(5)을 증착시킨다.
이 후 플라즈마는 사용하지 않고 수소기체로만 WF6를 환원시키는 방법으로 텅스텐막을 1000∼10000Å두께로 성장시켜 제2텅스텐막(6)을 형성함으로써, 도 1c와 같이, 콘택홀을 매립하고 금속배선을 완성한다. 아울러 전술한 금속배선공정은 하나의 증착용기내에서 실시하는 것이 가능하다.
전술한 바와 같이, 본 발명은 텅스텐층의 생성시 수소와 플라즈마를 이용하여 WF2를 환원시켜 텅스텐핵을 생성시키도록 공정함으로써, 불규칙한 핵생성으로 인한 결함문제를 방지하여 박막의 리프팅(lifting) 현상 및 접합영역의 손상을 방지하는 효과가 있다.
Claims (9)
- 반도체 소자의 금속배선에 있어서,실리콘기판 상부에 절연층을 형성하고 상기 금속배선을 위한 콘택홀을 형성하는 제1단계;상기 형성된 콘택홀 및 절연층의 표면에 확산방지막을 형성하는 제2단계;상기 형성된 확산방지막의 상부를 소정시간동안 WF6를 수소플라즈마로 환원시키고 이 후 소정시간동안 수소기체로 반응시켜, 상기 콘택홀의 매립 및 상기 금속배선을 위한 텅스텐층을 형성하는 제3단계를 포함하는 것을 특징으로 하는, 반도체소자의 금속배선방법.
- 제 1항에 있어서, 상기 제2단계는,상기 콘택홀 및 절연층의 표면에 티타늄막을 형성하는 제21단계; 및,상기 형성된 티타늄막 표면에 질화티타늄막을 형성하는 제22단계를 포함하는 것을 특징으로 하는, 반도체소자의 금속배선방법.
- 제 2항에 있어서, 상기 제21단계 및 제22단계는,약 50∼1000Å 두께로 상기 티탄늄막 및 질화티타늄막을 형성하는 것을 특징으로 하는, 반도체소자의 금속배선방법.
- 제 1항 내지 제3항의 어느 한 항에 있어서, 상기 제2단계는,상기 확산방지막을 위한 상기 티탄늄막 및 질화티타늄막을 화학기상증착방식으로 형성하는 것을 특징으로 하는, 반도체소자의 금속배선방법.
- 제 1항 내지 제3항의 어느 한 항에 있어서, 상기 제2단계는,상기 확산방지막을 위한 상기 티탄늄막 및 질화티타늄막을 물리기상증착방식으로 형성하는 것을 특징으로 하는, 반도체소자의 금속배선방법.
- 제 1항에 있어서, 상기 제3단계는,상기 형성된 확산방지막의 상부를 소정시간동안상기 WF6를 수소플라즈마로 환원시켜 텅스텐 핵생성에 의한 제1텅스텐층을 형성하는 제31단계;상기 WF6를 상기 수소기체로 반응시켜 제2텅스텐층을 형성하는 제32단계를 포함하는 것을 특징으로 하는, 반도체소자의 금속배선방법.
- 제 1항 또는 제 6항에 있어서, 상기 제3단계는,약 50∼1000W 의 파워를 갖는 수소플라즈마를 이용하는 것을 특징으로 하는, 반도체소자의 금속배선방법.
- 제 6항에 있어서, 상기 제31단계는,약 50∼3000Å 두께로 상기 제1텅스텐층을 형성하는 것을 특징으로 하는, 반도체소자의 금속배선방법.
- 제 6항에 있어서, 상기 제32단계는,약 1000∼10000Å 두께로 상기 제2텅스텐층을 형성하는 것을 특징으로 하는, 반도체소자의 금속배선방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000044757A KR20020011478A (ko) | 2000-08-02 | 2000-08-02 | 반도체소자의 금속배선방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000044757A KR20020011478A (ko) | 2000-08-02 | 2000-08-02 | 반도체소자의 금속배선방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020011478A true KR20020011478A (ko) | 2002-02-09 |
Family
ID=19681384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000044757A KR20020011478A (ko) | 2000-08-02 | 2000-08-02 | 반도체소자의 금속배선방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020011478A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100610759B1 (ko) * | 2004-03-24 | 2006-08-08 | 삼성전자주식회사 | 웨이퍼 대전 방지를 위한 플라즈마 화학기상 증착 방법 |
| KR100830590B1 (ko) | 2007-06-01 | 2008-05-21 | 삼성전자주식회사 | 텅스텐막, 그 형성 방법, 이를 포함한 반도체 소자 및 그반도체 소자의 형성 방법 |
| CN113345904A (zh) * | 2020-03-02 | 2021-09-03 | 圆益Ips股份有限公司 | 基板处理方法及利用该基板处理方法制造的半导体器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980060900A (ko) * | 1996-12-31 | 1998-10-07 | 김영환 | 반도체 소자의 금속배선 형성 방법 |
| KR19990002884A (ko) * | 1997-06-23 | 1999-01-15 | 김영환 | 반도체 소자의 금속 배선 형성 방법 |
| KR100256825B1 (ko) * | 1997-06-30 | 2000-05-15 | 김영환 | 반도체소자의 금속배선 형성방법 |
-
2000
- 2000-08-02 KR KR1020000044757A patent/KR20020011478A/ko not_active Application Discontinuation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980060900A (ko) * | 1996-12-31 | 1998-10-07 | 김영환 | 반도체 소자의 금속배선 형성 방법 |
| KR19990002884A (ko) * | 1997-06-23 | 1999-01-15 | 김영환 | 반도체 소자의 금속 배선 형성 방법 |
| KR100256825B1 (ko) * | 1997-06-30 | 2000-05-15 | 김영환 | 반도체소자의 금속배선 형성방법 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100610759B1 (ko) * | 2004-03-24 | 2006-08-08 | 삼성전자주식회사 | 웨이퍼 대전 방지를 위한 플라즈마 화학기상 증착 방법 |
| KR100830590B1 (ko) | 2007-06-01 | 2008-05-21 | 삼성전자주식회사 | 텅스텐막, 그 형성 방법, 이를 포함한 반도체 소자 및 그반도체 소자의 형성 방법 |
| CN113345904A (zh) * | 2020-03-02 | 2021-09-03 | 圆益Ips股份有限公司 | 基板处理方法及利用该基板处理方法制造的半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5780356A (en) | Method for forming metal wire of semiconductor device | |
| JP2000228372A (ja) | 半導体装置の製造方法 | |
| KR19980060900A (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR20020011478A (ko) | 반도체소자의 금속배선방법 | |
| JP2616402B2 (ja) | 半導体装置の製造方法 | |
| KR100430687B1 (ko) | 반도체소자의금속배선형성방법 | |
| JP2751606B2 (ja) | 配線の形成方法 | |
| KR100443353B1 (ko) | 반도체 소자의 장벽금속막 형성 방법 | |
| KR100477813B1 (ko) | 반도체장치의텅스텐금속배선형성방법 | |
| KR100499401B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100996331B1 (ko) | 반도체 소자용 배선의 제조 방법 | |
| KR100248804B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
| JPH065544A (ja) | 半導体装置の製造方法 | |
| KR100525903B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR19990055155A (ko) | 반도체 장치의 장벽 금속막 형성방법 | |
| KR100781456B1 (ko) | 반도체 소자의 금속배선 제조 시 배리어막 형성방법 | |
| JPH1187508A (ja) | 半導体素子の金属配線形成方法 | |
| KR20020011479A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100273716B1 (ko) | 반도체 소자의 제조방법 | |
| KR100338114B1 (ko) | 반도체소자의금속층형성방법 | |
| JPH08115977A (ja) | 配線膜の成膜方法およびこれに用いる成膜装置 | |
| KR100430682B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR19990006108A (ko) | 베리어 금속 증착 방법 | |
| KR100265837B1 (ko) | 반도체장치의장벽금속막형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |