JPH02218125A - 半導体基板上に耐熱金属を選択的に堆積する方法 - Google Patents

半導体基板上に耐熱金属を選択的に堆積する方法

Info

Publication number
JPH02218125A
JPH02218125A JP1312217A JP31221789A JPH02218125A JP H02218125 A JPH02218125 A JP H02218125A JP 1312217 A JP1312217 A JP 1312217A JP 31221789 A JP31221789 A JP 31221789A JP H02218125 A JPH02218125 A JP H02218125A
Authority
JP
Japan
Prior art keywords
refractory metal
gas
metal halide
halide gas
hydrogen gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1312217A
Other languages
English (en)
Inventor
Arnold Reisman
アーノルド ライスマン
Gary Wayne Jones
ガリー ウェイン ジョンズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MICROELECTRON CENTER OF NORTH CAROLINA
Original Assignee
MICROELECTRON CENTER OF NORTH CAROLINA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MICROELECTRON CENTER OF NORTH CAROLINA filed Critical MICROELECTRON CENTER OF NORTH CAROLINA
Publication of JPH02218125A publication Critical patent/JPH02218125A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562Selective deposition
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14Deposition of only one other metal element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • H01L21/30655Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/057Gas flow control
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/058Ge germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体集積回路の製造及び更に特に、隣接する
マスク表面上に耐熱金属を堆積することなく半導体基板
上に耐熱金属を選択的に堆積する方法に関するものであ
る。
集積回路チップの製造において、電気的接触子に対する
タングステン(lll)、モリブデン(MO)又は他の
耐熱金属の使用が広く知られている。代表的には電気的
接触子は半導体基板の露出域上に、典型的には二酸化ケ
イ素(5102)、窒化ケイ素(S13N4)又は他の
絶縁体のパターンマスク層内のオープニングを介して形
成されなければならない。従来の技術において存する問
題は、マスク層上にタングステンを堆積させることなく
半導体基板の表面上にタングステンを堆積させる方法で
あった。タングステンがマスク層上に堆積すると、隣接
接触子間で短絡を形成し、従って、装置を実行できな(
させる。
ケイ素基板の表面上にタングステンを堆積する従来技術
は代表的には置換反応を用いて開始するもので、六フッ
化タングステン(Wh)原料ガスからのタングステンが
、半導体基板の露出表面でケイ素(Si)と次の反応式 %式%() に従って置換する。かかる反応は、六フッ化タングステ
ンが二酸化ケイ素又は、窒化ケイ素マスク層と反応しな
い点において実質上選択的なものである。しかし、数百
オングストロームのケイ素がWに転化し、露出ケイ素表
面がWにより完全にシールされた後においては、置換は
更には行われない点で本質的な制限(自己制限)がある
。かかる点について、従来技術では代表的には、水素及
び六フッ化タングステンのガス流を提供して次の反応式 (2)  WFs(ガス)+38.(ガス)→W(堆積
)+68F(ガス)に示されるガス還元反応を形成する
。かかる反応において、Wは基板上に核生成型方法で堆
積し、該方法において、不連続サイトのタングステンを
堆積して連続層を形成成長する。ある−定の厚み、代表
的には2000人又はそれ以下が堆積した後、同様にマ
スク層上に核生成中心が形成されることを回避するのは
不可能であることを見い出した。Wの厚膜を(約200
0人又はそれ以下よりも厚いフィルム(膜)である)堆
積すると、マスク表面上のタングステン核生成はタング
ステン堆積方法における選択性の損失の原因となること
がわかる。結局マスク表面をブリッジするタングステン
の連続層を形成し、装置を実行できなくさせる。
マスク表面上の核生成サイトを排除し又は除去する多く
の方法が提案され、その結果半導体表面上の選択堆積が
行われた。しかしこれらの各方法もまたタングステン堆
積方法に対して新たな問題を生じた。例えば、アイヤー
(Iyer)らの米国特許第4.617.087号に反
応チャンバ内でNF3及びプラズマを使用してタングス
テンに対して同時エツチング条件を与えることが開示さ
れている。チャンバ内でいっしょになるNF3及びプラ
ズマパワーの量はマスク表面を常時クリーンに保持する
のに十分であるが如きものである。露出W表面上の堆積
速度はマスク表面上のものより速いので、エツチング作
用にもかかわらずこれらのエリア上にネット堆積が生じ
る。゛ただし、アイヤーらの方法はプロセス内に新しい
ガス(NF、)の導入が必要であり、従って少なくとも
3種の同時に存在するガス運動プロセスを制御し、そし
て調整しなければならない。更に、プ′ラズマを反応チ
ャンバ内で衝突し維持する必要があり、従ってプロセス
及びシステムの複雑性をますます増大させている。
マスク層から核生成耐熱金属を除去する他の方法が、シ
オヤらの欧州特許出願公開第238024号に開示され
ている( 1987年9月23日)。シオヤはマスク層
からのタングステン核生成サイトを除去する3つの方法
を開示している。該方法は、(a)水素ガスで基板を加
熱して、チャンバ内の残部WF、からフッ化水素酸(I
IF)腐食液を製造し、(b)HF溶液中で湿式エツチ
ングを行い、(C)三フッ化窒素ガス(NF、)中で乾
式エツチングを行なうものである。繰返しの堆積及び除
去(remov−al)工程を所望の厚みのタングステ
ンを堆積するために実施する。
しかし、最初のシオヤの方法は残部WF6が反応チャン
バ内又はチャンバ壁に存在することを期待したことに基
づくものである。安定な再現性のあるプロセスは、チャ
ンバ内の残部畦。の存在では設計することはできない。
第2の方法(湿式エッチ)は、1つの反応チャンバから
の試料の除去、更に湿式エッチ用に第2反応チャンバの
使用を必要とするものである。最後の第三の方法(NF
3乾式エッチ)は堆積プロセス中に新しいガスを導入し
、アイヤーらの特許の如く3種の同時に存在するガス運
動プロセスの制御及び調節が必要となる。これらの従来
の方法は、当業者にとって、タングステン堆積プロセス
の間にマスク層上の核生成サイトを除去するのに適当な
方法でないことは明らかである。
従って、本発明の目的は、半導体基板上に耐熱金属を堆
積する優れた方法を提供するものである。
本発明の他の目的は隣接するマスク層上の核生成サイト
を除去する半導体基板上に耐熱金属を選択的に堆積させ
る方法を提供するものである。
更に本発明の目的は多くの同時に存在するガス運動プロ
セスを調節し更に制御する必要がない選択堆積プロセス
を提供するものである。
また更に本発明の目的は単一の反応チャンバ内で実施す
ることのできる耐熱金属堆積及び除去プロセスを提供す
るものである。
また本発明の他の目的は任意の厚みの金属層を堆積する
ことのできる耐熱金属を選択的に再現性よく堆積する方
法を提供するものである。
かかる目的は、半導体基板の表面上に例えばW又はMO
のような耐熱金属を堆積することにより提供されるもの
で、例えばWF、又はMoF6のような耐熱金属ハロゲ
ン化物ガス及び水素ガス流を提供して、上記ガス還元反
応(2)により表面上に、そして、極めてより少ない程
度にマスク層上に耐熱金属を堆積するものである。次い
で本発明により、水素ガス流のみを停止又は中断して、
その結果耐熱金属ハロゲン化物ガスが、次の不均化反応
: (a)  5wps(ガス)+11(堆積)→6WFs
(ガス)によりマスク層上に耐熱金属をエッチさせる。
WF4及び他の揮発性面フッ化物も形成する。流れ及び
停止工程を所定の厚みの耐熱金属が堆積されるまで連続
プロセスで繰り返す。アルゴン又は他の不活性ガスをキ
ャリアガスとして用い、堆積及びエツチング反応が生ず
る速度を調節する。
換言すると、本発明は、連続耐熱金属ハロゲン化物ガス
流を反応チャンバ内に提供し、そして水素ガスのパルス
流を提供するものである。水素ガスパルスを提供してい
る間、水素及び耐熱金属が反応して、表面上及び極めて
より少ない程度にマスク表面上に耐熱金属を堆積する。
水素パルスを提供している間、マスク層上の耐熱金属の
核生成サイトは耐熱金属ハロゲン化物によりエッチされ
る。核生成サイトのエッチ速度は、半導体基板表面上の
連続タングステンフィルムのエッチ速度より大きくこれ
は核生成サイトの表面エネルギーがより大きいからであ
る。しかしながら半導体表面上に堆積する若干のタング
ステンもまた、再スパツタプロセスと類似の方法で除去
される。
本発明において、タングステン堆積及び除去は、連続プ
ロセス中の水素ガス流をパルスすることにより提供され
るものである。3種又はそれ以上の同時に存在するガス
運動プロセスの制御及び調整は必要とされず、プラズマ
を衝突させる必要がない。堆積及びエツチング反応は同
じ反応チャンバ内で行われ、前のプロセス工程からの残
部物質の存在を期待する必要はない。従って、簡易で連
続的な、そして再現性のよいプロセスが提供され耐熱金
属のあらゆる所望の厚みを選択的に堆積することができ
る。
上記利点に加えて、本発明の方法には好ましい2つの結
果が見い出された。第1には、堆積耐熱金属の抵抗率が
、ガス還元堆積工程のみを用いて堆積した耐熱金属の抵
抗性より低いことである。
従って抵抗が、より低い接触子、バイアス及び系統連系
子が提供される。更に、本発明により、耐熱金属が堆積
したケイ素基板層は、ガス還元堆積のみを使用して金属
を堆積した基板に比較して“ウオームホール(worm
 holes)”又は゛マウスホール(mouse h
oles)″(トンネル)がなイコトテある。従って、
本発明は高品質の耐熱金属層及び更に損傷の少ない基板
が得られる。
本発明を図面を参照して以下の実施例に基づき説明する
。しかし、多くの異なる変形が可能であり以下に説明す
る実施例に限定されるもではない。
第1A図を参照して、半導体基板lOは露出表面15と
パターンマスク層11を含む。露出表面15はケイ素、
ゲルマニウム又は他のあらゆる半導体金属又は蒸着され
るべき他のあらゆる表面が可能であり、またパターンマ
スク層11は二酸化ケイ素(S10□)、窒化ケイ素(
Si3N4) 、ポリイミド又は蒸着を所望されない他
の通常のマスク層が可能なことは、当業者には理解され
るものである。反応(1)は、本発明の選択的タングス
テン堆積プロセスで必要なパーツではないので、露出表
面はケイ素、ゲルマニウム又は1tlF6で置換反応が
進行する他の材料に限定する必要はない。
第1B図を参照して、本発明において、耐熱金属ハロゲ
ン化物ガス(例えばIIIF6)及び水素ガスをシステ
ムの中へ導入し、上記(2)の堆積反応を形成する。第
1B図に示す如く耐熱金属の層12が堆積し、マスク層
ll上に所望しない核生成サイト14の形成を伴う。ア
ルゴン又は窒素のような不活性キャリアガスがチャンバ
を通って流れることは当業者には理解できることである
。また更に基板が置換反応に関係する半導体物質である
場合には、プロセスは、最初純粋な耐熱金属ハロゲン化
物ガス流により開始され、上記した自己制限置換反応(
1)を形成することも理解されるものである。
本発明において、所定の時間の水素ガス流が終了した後
、アルゴン又は他の不活性ガス内に耐熱金属ハロゲン化
物ガスのみが流れる。かかる耐熱金属ハロゲン化物ガス
は、上記(3)の不均化反応における平面(2次元)耐
熱金属層12をエッチするよりもはるかに速く核生成サ
イト14の3次元表面をエッチする。揮発性亜フッ化物
(WF、及び/又はWF4)を生ずる。核生成サイト1
4はほとんど除去されるが、層12はわずかな厚みしか
取り除かれない(第1C図)。所定の層の耐熱金属を堆
積するために、第1B及びIc図に各々示される連続堆
積及びエッチ工程を、必要な耐熱金属層12が堆積され
るまで繰り返す。
第2図には、本発明において用いる第1化学蒸着(CV
D)反応チャンバ20を示す。CVD反応チャンバは、
あらゆる従来の熱望(hot wall)又は冷壁(c
old wall)反応チャンバが可能であるが、式(
3)の反応を低温から高温に高められるので熱望チャン
バが好ましい。例えばパリアン会社(Varian C
orp)〔パロアルト(Palo^1to)、  カリ
フォルニア〕のモデル5101CVD装置、ジーナス(
Genus) 、?ランテンビュー(Mountai口
View)  カリフォルニアのモデル8402、又は
、スペクトラム(Spectrum) 7 工=ックス
(Phoenix) 、アリシナのモデル211を用い
ることができる。第2図は、水平熱望チャンバを示す。
チャンバ20内に、垂直半導体ウェファ−10を支持す
るウェファ−ボート27が示されている。
チャンバを、抵抗コイル21又は池の従来の加熱手段を
用いて例えば450℃まで、加熱する。チャンバ壁及び
入射ガスも全て加熱し、等温反応を生ずる。更にアルゴ
ン又は他の不活性キャリアガスの人口23、六フッ化タ
ングステンガスの人口24及び水素ガスの人口25も設
けられている。排気マニホルド22も設置されている。
小さい堆積チャンバが効率よく作動することがわかり、
従って迅速且つ均一なガスがウェファ−付近で変換し、
また優れた温度制御が得られる。縦壁はコイル21に近
いため、チャンバ壁はチャンバ内部よりも若干高く、従
って、水素ガスを流さない間においては式(3)の輸送
プロセスを低温から高温に高めることは当業者には理解
されることである。
第3図には、第2 CVD反応チャンバが示されている
。チャンバ30は搬出人気閘があり、垂直流、熱望、低
圧CVD系であり、その設計は、本発明を実施するのに
最も効率がよいものである。ニッケルは可能な限りチャ
ンバ30の多くのパートに用いるのが好ましく、これは
ニッケルが安定でかつ分離しない不揮発性亜フッ化物を
形成するからである。チャンバ30は石英又は好ましく
はニッケルの外管37を含む。加熱コイル31は管37
の周りを囲む。
内張り35は外管37を損傷から保護し、これもニッケ
ルが好ましい。搬出入気閘46はウェファ−ボート43
の出入りを可能にし、これはウェファ−10に対するキ
ャリア39を含む。ロッド44は突出ばり36上のウェ
ファ−キャリア39を支持する。支持リング45及びバ
ッフル41は内部チャンバのサイドを画し、この中をア
ルゴン周囲大気中でH2及びItlF、の垂直流が供給
される。
H2ガス又はWFsガスのいずれかに用いる人口32が
示されている。他のガスの第2人口(図示せず)は入口
32の後ろに設けられている。人口32は予備加熱コイ
ル34及び複数のオリフィス42を中に含む出口マニホ
ルド38にガス流を供給する。第2予備加熱コイルは加
熱コイル34内に収められており、第二出口マニホルド
はマニホルド42の後ろに位置することができることが
わかる;従ってH2及びWF。
各々の2つの独立したガス送り出しシステムが提供され
る。一方又は双方のガスがアルゴン周囲大気中を流れる
。ガスはウェファ−10を垂直に切って流れ、排出装置
33に垂直流バッフル40を介して出る。
実施例 本例は、第3図に示す熱望堆積チャンバを用いる。対照
として、全圧1トールの単一の82−ItlF6混合物
をウェファ−の半分に二酸化ケイ素のマスク層を含有す
るケイ素ウェファ−上に通す。ケイ素ウェファ−の温度
を450℃に保持する。H2流速は5QQsccm、W
Fs流速は5Qsccmである。さらに400secm
のアルゴン流が存在する。かかる条件下タングステンを
約4000人分の速度で堆積する。堆積を10分間行い
、ケイ素表面上に約4000人のタングステンを成長さ
せる。多くの′ トンネル”又はウォームホールズがケ
イ素中に認められ、更に多くのタングステンの核生成サ
イドが二酸化ケイ素上に認められる。
本発明のプロセスは本質的に同様のガス成分、同様の全
圧及び同様の温度を用いる。異なる点は30秒間実施し
た後にH2流を10秒間停止することである。このサイ
クルを20回繰り返す。22007分の成長速度が認め
られ、制御プロセスの約半分の体抵抗が得られた。二酸
化ケイ素上に核生成サイトは形成されず、またケイ素中
にトンネル又はウオームホールは全く形成されない。上
記例は本発明により、ウオームホールやマスク層上に核
生成サイトを形成することなく、低抵抗タングステン層
を選択的に堆積することができるものである。
低抵抗タングステンが形成されるのは、スパッタ金属質
を向上させるのに知られている再スパツタと同様の方法
で堆積したタングステンの一部を除去するからである。
更に本発明のプロセスは従来の堆積方法と比較してベー
タ相のタングステンの混入が少なくなる。
本発明においては、任意の厚さ(例えば8000人まで
又はそれ以上)の耐熱金属相を選択的に堆積できること
は当業者には理解できることである。
堆積及びエッチサイクルの回数は、H2の゛オン″“オ
フ”比を好ましくは3又は4:1とすることを伴って、
各々特定のシステムの実行を確立することができる範囲
に変化させることが可能である。
また、パルスを、エッチサイクルを伴わないで、堆積時
間を極めて長くしてはならないことも重要である。例え
ば30秒間H2をオンにし、10秒間H2をオフにする
方が600秒間H2をオンにし、200秒間H2をオフ
にするよりも好ましい。従って、パルス周波数と同様に
H2のオン/オフ比も調整適合させなければならない。
反応温度も広い温度範囲にわたり変化することができる
。本発明のプロセスは耐熱金属をあらゆる金属表面、ケ
イ素(単結晶又は多結晶)、他の半導体金属ケイ化物又
は耐熱金属が接着する他の熱安定性表面に堆積するのに
用いることができるが、一方Sin、、 Si3N4.
 A j! 2[]3、ポリイミド又は耐熱金属が表面
に関し高い解離定数(低い接着性)を有するあらゆる他
の表面は好ましくないものである。
本発明を好適な実施例に基づき説明したがこれに限定さ
れるものでなく本発明の範囲内において、自由に変形で
きるものである。
【図面の簡単な説明】
第1A〜1C図は本発明の、耐熱金属を表面上に選択的
に堆積する方法を示す集積回路チップの断面図、 第2図は本発明を実施することのできる第1化学蒸着(
CVO)反応チャンバの断面図、第3図は本発明を実施
することのできる第2化学蒸着(CVD)反応チャンバ
の断面図を示す。 10・・・半導体基板    11・・・パターンマス
ク層12・・・耐熱金属層    14・・・核生成サ
イト15・・・露出表面     20・・・第1反応
チャンバ21・・・抵抗コイル    22・・・排気
マニホルド23、24.25.32・・・人口  30
・・・第2反応チャンバ31・・・加熱コイル    
33・・・排出装置34・・・予備加熱コイル 36・・・突出ばり 38・・・出口マニホルド 40、41・・・バッフル 43・・・ウェファ−ボード 45・・・支持リング

Claims (1)

  1. 【特許請求の範囲】 1、マスク層を有し、反応チャンバ内に位置する半導体
    基板表面上に、所定の厚みの耐熱金属を堆積するにあた
    り、 耐熱金属ハロゲン化物ガスと水素ガスを上 記反応チャンバを通して流し、それにより、上記耐熱金
    属ハロゲン化物ガスを上記水素ガスと反応させて、上記
    表面上および極めてより少ない程度に上記マスク層上に
    耐熱金属を堆積し、 耐熱金属ハロゲン化物ガス流を続行供給し ている間、水素ガス流を中断し、それにより上記耐熱金
    属ハロゲン化物ガスを、上記マスク層及び極めてより少
    ない程度に上記表面上にエッチさせ、 上記流れ及び中断工程を繰り返して、上記 表面上に、上記所定の厚みの耐熱金属を堆積する ことを特徴とする方法。 2、上記表面はケイ素で上記マスク層は絶縁体であるこ
    とを特徴とする請求項1記載の方法。 3、上記絶縁体は、二酸化ケイ素である請求項2記載の
    方法。 4、上記絶縁体は、窒化ケイ素である請求項2記載の方
    法。 5、上記耐熱金属はタングステンで上記耐熱金属ハロゲ
    ン化物ガスは六フッ化タングステンである請求項1記載
    の方法。 6、上記耐熱金属はモリブデンで、上記耐熱金属ハロゲ
    ン化物ガスは六フッ化モリブデンである請求項1記載の
    方法。 7、上記流れ工程を約30秒行い上記中断工程を約10
    秒行なう請求項1記載の方法。 8、上記中断工程に対する上記流れ工程の時間比は、約
    3:1である請求項1記載の方法。 9、上記流れ及び中断工程をアルゴン周囲大気で行なう
    請求項1記載の方法。 10、マスク層を有する半導体基板の表面上に耐熱金属
    を堆積するにあたり、 上記基板を耐熱金属ハロゲン化物ガス及び 水素ガスに、次いで、耐熱金属ハロゲン化物ガスのみに
    繰り返してさらすことにより、上記耐熱金属ハロゲン化
    物ガス及び上記水素ガスの反応中に形成される上記マス
    ク層上の核生成サイトをエッチする ことを特徴とする方法。 11、上記耐熱金属はタングステンで上記耐熱金属ハロ
    ゲン化物ガスは六フッ化タングステンである請求項10
    記載の方法。 12、上記耐熱金属はモリブデンで、上記耐熱金属ハロ
    ゲン化物ガスは六フッ化モリブデンである請求項10記
    載の方法。 13、上記基板を耐熱金属及び水素ガスに約30秒さら
    し、更に耐熱金属ハロゲン化物ガスのみに約10秒さら
    す請求項10記載の方法。 14、上記基板を耐熱金属ハロゲン化物ガスのみにさら
    す時間に対する、上記基板を耐熱金属ハロゲン化物及び
    水素ガスにさらすことの時間比は、約3:1である請求
    項10記載の方法。 15、マスク層を有する半導体基板表面上に耐熱金属を
    堆積するにあたり、 耐熱金属ハロゲン化物ガスの周囲大気及び 水素ガスのパルスを提供して上記水素ガスを上記耐熱金
    属ハロゲン化物ガスと反応させ、上記表面上及び極めて
    少ない程度にマスク上にパルスの間に該耐熱金属を堆積
    し、上記マスク層上の上記耐熱金属を上記パルスの間に
    エッチすることを特徴とする方法。 16、上記耐熱金属はタングステンで上記耐熱金属ハロ
    ゲン化物ガスは六フッ化タングステンである請求項15
    記載の方法。 17、上記耐熱金属はモリブデンで、上記耐熱金属ハロ
    ゲン化物ガスは六フッ化モリブデンである請求項15記
    載の方法。 18、上記水素ガスのパルスは、上記パルスの間の約3
    0秒ごとに、約10秒の継続時間を有する請求項15記
    載の方法。 19、上記パルスの継続時間に対する上記パルスの間の
    時間は約3:1である請求項15記載の方法。
JP1312217A 1988-11-30 1989-11-30 半導体基板上に耐熱金属を選択的に堆積する方法 Pending JPH02218125A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US27808888A 1988-11-30 1988-11-30
US278088 1988-11-30

Publications (1)

Publication Number Publication Date
JPH02218125A true JPH02218125A (ja) 1990-08-30

Family

ID=23063634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1312217A Pending JPH02218125A (ja) 1988-11-30 1989-11-30 半導体基板上に耐熱金属を選択的に堆積する方法

Country Status (4)

Country Link
US (1) US5037775A (ja)
EP (1) EP0371854A3 (ja)
JP (1) JPH02218125A (ja)
CA (1) CA2003137A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995002076A1 (fr) * 1993-07-05 1995-01-19 Kabushiki Kaisha Toshiba Procede de formation d'une couche mince
JP2009533546A (ja) * 2006-03-17 2009-09-17 アプライド マテリアルズ インコーポレイテッド 選択的堆積
JP2010244805A (ja) * 2009-04-03 2010-10-28 Tokyo Electron Ltd プラズマ処理装置

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991003834A1 (en) * 1989-09-05 1991-03-21 Mcnc Method for selectively depositing material on substrates
US5162246A (en) * 1990-04-27 1992-11-10 North Carolina State University Selective germanium deposition on silicon and resulting structures
US5230925A (en) 1990-06-25 1993-07-27 Kabushiki Kaisha Toshiba Gas-phase growing method and apparatus for the method
JP3053851B2 (ja) * 1990-08-29 2000-06-19 株式会社東芝 基板処理方法および基板処理装置
DE4038990C1 (ja) * 1990-12-06 1992-04-09 Siemens Ag, 8000 Muenchen, De
JP3016897B2 (ja) * 1991-03-20 2000-03-06 信越半導体株式会社 シリコン単結晶の製造方法及び装置
US5242530A (en) * 1991-08-05 1993-09-07 International Business Machines Corporation Pulsed gas plasma-enhanced chemical vapor deposition of silicon
US5201995A (en) * 1992-03-16 1993-04-13 Mcnc Alternating cyclic pressure modulation process for selective area deposition
US5342652A (en) * 1992-06-15 1994-08-30 Materials Research Corporation Method of nucleating tungsten on titanium nitride by CVD without silane
US5470768A (en) * 1992-08-07 1995-11-28 Fujitsu Limited Method for fabricating a thin-film transistor
US5663098A (en) * 1992-10-08 1997-09-02 Sandia Corporation Method for deposition of a conductor in integrated circuits
JP3265042B2 (ja) * 1993-03-18 2002-03-11 東京エレクトロン株式会社 成膜方法
DE4421539C2 (de) * 1993-06-22 2001-03-22 Mitsubishi Chem Corp Verfahren zur Herstellung eines Halbleiters aus einer Verbindung der Gruppe II-VI
JPH07115130A (ja) * 1993-10-14 1995-05-02 Toshiba Corp 半導体装置の製造方法
US5407531A (en) * 1994-02-15 1995-04-18 At&T Corp. Method of fabricating a compound semiconductor device
US5792701A (en) * 1995-05-10 1998-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Conical baffle for semiconductor furnaces
JPH0922896A (ja) * 1995-07-07 1997-01-21 Toshiba Corp 金属膜の選択的形成方法
KR100224654B1 (ko) * 1995-09-19 1999-10-15 윤종용 반도체장치의 커패시터 형성방법
US5961725A (en) * 1997-10-21 1999-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Conical baffle for semiconductor furnaces
US6159852A (en) 1998-02-13 2000-12-12 Micron Technology, Inc. Method of depositing polysilicon, method of fabricating a field effect transistor, method of forming a contact to a substrate, method of forming a capacitor
US6797558B2 (en) * 2001-04-24 2004-09-28 Micron Technology, Inc. Methods of forming a capacitor with substantially selective deposite of polysilicon on a substantially crystalline capacitor dielectric layer
US6231933B1 (en) 1999-03-18 2001-05-15 Primaxx, Inc. Method and apparatus for metal oxide chemical vapor deposition on a substrate surface
KR100373853B1 (ko) * 2000-08-11 2003-02-26 삼성전자주식회사 반도체소자의 선택적 에피택시얼 성장 방법
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
US6998305B2 (en) * 2003-01-24 2006-02-14 Asm America, Inc. Enhanced selectivity for epitaxial deposition
WO2004081986A2 (en) * 2003-03-12 2004-09-23 Asm America Inc. Method to planarize and reduce defect density of silicon germanium
WO2004081987A2 (en) * 2003-03-12 2004-09-23 Asm America, Inc. Sige rectification process
US6987055B2 (en) * 2004-01-09 2006-01-17 Micron Technology, Inc. Methods for deposition of semiconductor material
US20070111372A1 (en) * 2004-07-20 2007-05-17 Cermet, Inc. Methods of forming a p-type group ii-vi semiconductor crystal layer on a substrate
US20090087967A1 (en) * 2005-11-14 2009-04-02 Todd Michael A Precursors and processes for low temperature selective epitaxial growth
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US7759199B2 (en) 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US10041169B2 (en) * 2008-05-27 2018-08-07 Picosun Oy System and method for loading a substrate holder carrying a batch of vertically placed substrates into an atomic layer deposition reactor
US8282334B2 (en) * 2008-08-01 2012-10-09 Picosun Oy Atomic layer deposition apparatus and loading methods
US20100144140A1 (en) * 2008-12-10 2010-06-10 Novellus Systems, Inc. Methods for depositing tungsten films having low resistivity for gapfill applications
US8129270B1 (en) * 2008-12-10 2012-03-06 Novellus Systems, Inc. Method for depositing tungsten film having low resistivity, low roughness and high reflectivity
US8124531B2 (en) 2009-08-04 2012-02-28 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US9034768B2 (en) 2010-07-09 2015-05-19 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
US9548228B2 (en) 2009-08-04 2017-01-17 Lam Research Corporation Void free tungsten fill in different sized features
US9653353B2 (en) 2009-08-04 2017-05-16 Novellus Systems, Inc. Tungsten feature fill
US8367528B2 (en) 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
CN102361008A (zh) * 2011-10-28 2012-02-22 上海华力微电子有限公司 一种控制晶圆边缘缺陷的方法
US9082826B2 (en) 2013-05-24 2015-07-14 Lam Research Corporation Methods and apparatuses for void-free tungsten fill in three-dimensional semiconductor features
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9978610B2 (en) 2015-08-21 2018-05-22 Lam Research Corporation Pulsing RF power in etch process to enhance tungsten gapfill performance
US10566211B2 (en) 2016-08-30 2020-02-18 Lam Research Corporation Continuous and pulsed RF plasma for etching metals

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3785862A (en) * 1970-12-14 1974-01-15 Rca Corp Method for depositing refractory metals
US3697342A (en) * 1970-12-16 1972-10-10 Ibm Method of selective chemical vapor deposition
US3998673A (en) * 1974-08-16 1976-12-21 Pel Chow Method for forming electrically-isolated regions in integrated circuits utilizing selective epitaxial growth
US4404235A (en) * 1981-02-23 1983-09-13 Rca Corporation Method for improving adhesion of metal film on a dielectric surface
US4349408A (en) * 1981-03-26 1982-09-14 Rca Corporation Method of depositing a refractory metal on a semiconductor substrate
US4343676A (en) * 1981-03-26 1982-08-10 Rca Corporation Etching a semiconductor material and automatically stopping same
US4549926A (en) * 1982-01-12 1985-10-29 Rca Corporation Method for growing monocrystalline silicon on a mask layer
US4497683A (en) * 1982-05-03 1985-02-05 At&T Bell Laboratories Process for producing dielectrically isolated silicon devices
US4673592A (en) * 1982-06-02 1987-06-16 Texas Instruments Incorporated Metal planarization process
US4578142A (en) * 1984-05-10 1986-03-25 Rca Corporation Method for growing monocrystalline silicon through mask layer
US4698316A (en) * 1985-01-23 1987-10-06 Rca Corporation Method of depositing uniformly thick selective epitaxial silicon
JPS61224313A (ja) * 1985-03-29 1986-10-06 Hitachi Ltd 気相薄膜成長方法
US4653428A (en) * 1985-05-10 1987-03-31 General Electric Company Selective chemical vapor deposition apparatus
US4617087A (en) * 1985-09-27 1986-10-14 International Business Machines Corporation Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
US4741928A (en) * 1985-12-27 1988-05-03 General Electric Company Method for selective deposition of tungsten by chemical vapor deposition onto metal and semiconductor surfaces
JPS62216224A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd タングステンの選択成長方法
US4786352A (en) * 1986-09-12 1988-11-22 Benzing Technologies, Inc. Apparatus for in-situ chamber cleaning
US4837051A (en) * 1986-12-19 1989-06-06 Hughes Aircraft Company Conductive plug for contacts and vias on integrated circuits
US4980752A (en) * 1986-12-29 1990-12-25 Inmos Corporation Transition metal clad interconnect for integrated circuits
US4740483A (en) * 1987-03-02 1988-04-26 Motorola, Inc. Selective LPCVD tungsten deposition by nitridation of a dielectric
US4786615A (en) * 1987-08-31 1988-11-22 Motorola Inc. Method for improved surface planarity in selective epitaxial silicon

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995002076A1 (fr) * 1993-07-05 1995-01-19 Kabushiki Kaisha Toshiba Procede de formation d'une couche mince
JP2009533546A (ja) * 2006-03-17 2009-09-17 アプライド マテリアルズ インコーポレイテッド 選択的堆積
JP2010244805A (ja) * 2009-04-03 2010-10-28 Tokyo Electron Ltd プラズマ処理装置

Also Published As

Publication number Publication date
CA2003137A1 (en) 1990-05-31
EP0371854A3 (en) 1990-10-10
US5037775A (en) 1991-08-06
EP0371854A2 (en) 1990-06-06

Similar Documents

Publication Publication Date Title
JPH02218125A (ja) 半導体基板上に耐熱金属を選択的に堆積する方法
US5112439A (en) Method for selectively depositing material on substrates
US4923715A (en) Method of forming thin film by chemical vapor deposition
US4617087A (en) Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
US6013575A (en) Method of selectively depositing a metal film
KR100236500B1 (ko) 전기 전도성 장벽층과 전도성 비아를 형성하는 방법 및 장치
US3785862A (en) Method for depositing refractory metals
JP3228746B2 (ja) シランを用いないcvdにより窒化チタン上にタングステンを核生成する方法
US4608271A (en) Method for the manufacture of metal silicide layers by means of reduced pressure gas phase deposition
KR900006501B1 (ko) 금속박막의 선택증착방법
EP0430303A2 (en) Improved process for selective deposition of tungsten on semiconductor wafer
JPH0629220A (ja) 薄膜形成方法
US3477872A (en) Method of depositing refractory metals
JPS634632B2 (ja)
JPH04221822A (ja) 堆積膜形成法
US5491112A (en) Method and arrangement for treating silicon plates
US7399357B2 (en) Atomic layer deposition using multilayers
JP2980645B2 (ja) 金属薄膜の形成方法
JPH0279446A (ja) スルーホールへの金属穴埋め方法
WO1991003834A1 (en) Method for selectively depositing material on substrates
US5663098A (en) Method for deposition of a conductor in integrated circuits
US4981723A (en) Chemical vapor deposition of tungsten silicide using silicon sub-fluorides
KR940010412B1 (ko) 박막형성방법
EP0349695A1 (en) Method of depositing metal on a silicon substrate
JPH1012734A (ja) 半導体装置の製造方法