KR19980042180A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR19980042180A
KR19980042180A KR1019970058629A KR19970058629A KR19980042180A KR 19980042180 A KR19980042180 A KR 19980042180A KR 1019970058629 A KR1019970058629 A KR 1019970058629A KR 19970058629 A KR19970058629 A KR 19970058629A KR 19980042180 A KR19980042180 A KR 19980042180A
Authority
KR
South Korea
Prior art keywords
forming
wiring
conductive material
semiconductor device
film
Prior art date
Application number
KR1019970058629A
Other languages
English (en)
Other versions
KR100485030B1 (ko
Inventor
야마자끼순페이
스자와히데오미
후쿠치쿠니히코
Original Assignee
야마자끼순페이
가부시키가이샤한도오따이에네루기켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마자끼순페이, 가부시키가이샤한도오따이에네루기켄큐쇼 filed Critical 야마자끼순페이
Publication of KR19980042180A publication Critical patent/KR19980042180A/ko
Application granted granted Critical
Publication of KR100485030B1 publication Critical patent/KR100485030B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 뛰어난 콘택 기능을 갖는 배선 전극 형성을 위해, 절연막에 형성된 콘택홀을 덮어, 알루미늄을 포함하거나 또는 주성분으로 알루미늄을 함유한 배선 물질의 막을 먼저 형성하고 막의 상부에, 주성분으로써 12 내지 15 족에 속하는 원소로 막을 형성하고 수소 함유 분위기에서 0.5 내지 2 시간 동안 400℃에서 가열 처리를 실시하여, 배선 물질이 유동성으로 제공되어 견고한 콘택이 실현되는 반도체 장치 제조 방법에 관한 것이다.

Description

반도체 장치의 제조 방법
본 발명은 알루미늄 또는 주성분으로 알루미늄을 포함한 배선 전극을 갖는 반도체 장치 제조 방법에 관한 것이다.
최근, 소자의 고밀도 집적화의 증가로 칩 또는 동일 기판상에 수백만의 대량의 반도체 장치를 제조하는 필요성이 증가되고 있다. 대량의 반도체 장치를 제조하는데 문제점은 제조 수율 및 상당히 낮은 제조 수율의 반도체 장치의 동작 불량에 있다. 반도체 장치의 동작 불량의 주요 발생 원인으로, 콘택 문제가 지적된다.
콘택 문제는 배선 전극과 반도체 장치를 전기적으로 연결하는 부분에서 접촉 (이하, 콘택으로 간주한다)불량이 일어날 때 발생되는 동작상의 문제이다. 특히, 접선 불량은 소형화 기술 및 다중층 배선 기술에 의한 미세한 천공(콘택홀)을 경유하는 전기적 접촉의 필요성이 증가되고 있는 관점에서 중요시된다.
콘택 문제의 원인은 크게 세 가지로 분류된다. 제 1 원인은 배선 전극을 형성하는 전도성 막과 소스/드레인 영역(반도체막) 또는 유도 전극(전도성막)이 서로 오믹 접촉으로 이루어지지 않았다는 것이다. 이는 절연성 피막, 예를 들어서, 금속 산화물 또는 그와 같은 것이 접촉면 상에 형성되었다는 사실에서 기인한다.
제 2 원인은 배선 전극을 형성하는 전도성 막의 커버리지(coverage)가 좋지 않고 콘택 홀에서 단선에 문제가 있다. 이 경우에는, 배선 전극의 막형성 방법 또는 막형성 상태가 개선됨이 요구된다.
또한, 제 3 원인은 콘택홀 또는 그와 같은 단면 형태에 의해 야기되는 배선 전극의 단선에 있다. 콘택홀의 단면 형태는 콘택 부위 상에 덮여진 절연성 물질(SiN, SiO2, 유기성 수지막 또는 그와 같은)의 에칭 상태에 크게 의존한다.
특히, 제 2 및 제 3 원인에 기인하는 콘택 문제는 반도체 장치의 최소화에 의한 콘택홀의 높은 어스펙트 비율로 현실화된다.
본 명세서에 공개된 본 발명의 목적은 상기 설명된 문제점을 해결함으로써 콘택 문제에서 발생되는 반도체 장치 동작상의 문제점을 감소시키는 것이다. 특히, 본 발명의 목적은 알루미늄 또는 주성분으로 알루미늄을 포함한 물질이 배선 전극으로 사용될 때 콘택 문제가 소거되는 기술을 제공하는 것이다.
또한, 본 발명의 목적은 반도체 장치를 실현시키는 기술 또는 콘택의 신뢰도를 개선함으로써 장기간 높은 신뢰도를 갖는 전기 광학 장치를 제공하는 것이다. 또한 제조 단계의 수율을 높이는 것이 목적이다.
본 발명의 일면을 따라, 절연막 상에 콘택홀을 형성하고 그 바닥부에 전도성 물질을 노출시키는 단계, 적어도 상기 콘택홀의 바닥부에 전도성 물질과 전기적 접촉으로 알루미늄 또는 주성분으로 알루미늄을 포함하는 배선 물질을 형성하는 단계, 배선 물질의 표면상에 주성분으로써 12 내지 15족에 속하는 원소를 포함하는 막을 형성하는 단계, 및 가열 처리에 의해 배선 물질을 유동화 시키는 단계를 적어도 포함하는 전도성 물질 및 상기 전도성 물질 상에 형성된 절연막 구조를 갖는 반도체 장치 제조 방법에 있어서 상기 가열 처리는 수소 함유 분위기로 400℃ 이하의 온도에서 실시되는 방법이 제공된다.
본 발명은 가열 처리에 의한 배선 물질 유동화 및 알루미늄 또는 주성분으로 알루미늄을 포함하는 배선 물질에 12 내지 15족에 속하는 원소를 첨가함으로써 배선 물질 유동화의 온도를 낮춤으로써 콘택홀에 대한 커버리지를 향상시키는 기술(리플로우(reflow) 기술로 간주한다)로 구성된다.
또한 중요한 특성은 리플로우 단계가 수소 함유 분위기로 가열 처리를 실시함으로써 450℃ 이하의 온도, 바람직하게는 400℃ 이하의 온도(일반적으로는 350 내지 400℃)에서 실시될 수 있다는 것이다. 또한, 발명자는 리플로우 동작이 최적화 상태에 의해 350℃ 보다 낮은 온도에서도 실시될 수 있다고 예상한다.
350℃의 온도는 수소화에 자주 사용되는 온도로, 힐록(hillock) 발생으로부터 알루미늄 배선을 보호하는 온도로 인식된다. 게다가, 400℃ 이하의 온도는 다른 층상에 또는 절연막(예를 들어서, 유기성 수지막)에 형성된 배선의 열적 악화를 방지하거나 감소하는데 매우 중요하다.
또한, 본 발명의 구성에 따라, 티타늄막의 전도성막 또는 그와 같은 것이 삽입된 구조를 구성함으로써 전도성 물질 및 알루미늄 또는 주성분으로 알류미늄울 포함한 물질 사이에 뛰어난 오믹 콘택이 확보될 수 있다.
또한, 전도성 물질로서는 알루미늄 또는 주성분으로 알루미늄을 포함하는(예를 들어서, 배선 형성을 위한 물질 또는 그와 같은), 또는 전도성 반도체 물질(예를 들어서, 트랜지스터의 소스/드레인 영역 형성을 위한 반도체 물질)이 대표적으로 사용된다. 물론, 탄탈, 텅스텐 및 그와 같은 그리고 티타늄 실리사이드 및 그와 같은 물질이 또한 전도성 물질에 포함될 수 있다.
게다가, 리플로우 단계에서 촉진제로 사용되는 12 내지 15족에 속하는 원소로서는, 게르마늄(Ge), 주석(Sn), 갈륨(Ga), 납(Pb), 아연(Zn), 인듐(In) 그리고 안티몬(Sb)으로 구성된 그룹에서 선택된 일종 또는 다중 원소가 효과적이다.
도 1(a) 및 도 1(b)는 박막의 단면을 나타내는 사진이다;
도 2(a), 2(b), 2(c) 및 2(d)는 반도체 장치의 제조 단계를 나타내는 것이다;
도 3은 반도체 장치의 구조를 나타내는 것이다;
도 4는 반도체 장치의 구조를 나타내는 것이다;
도 5(a) 및 도 5(b)는 다중 챔버형의 막형성 장치를 나타내는 것이다;
도 6(a), 6(b), 6(c), 6(d), 6(e) 및 6(f)는 응용된 생산품의 반도체 장치를 나타내는 것이다.
* 도면의 주요 부분에 대한 부호의 설명*
206 소스 영역 207 드레인 영역 211 층간 절연막
212 콘택홀 213 티타늄막 214 알루미늄막
215 게르마늄막 216, 217, 218 배선 전극
전도성 물질상에 형성된 절연막에 대해서 콘택홀이 형성되고 콘택홀을 덮기 위해 티타늄막이 형성된다. 그후, 알루미늄 또는 주성분으로 알루미늄을 포함한 배선 물질이 티타늄막 위에 적층된다.
또한, 배선 물질 형성 후에, 주성분으로 12 내지 15 족에 속하는 원소를 포함하는 막은 공기에 개방되지 않은 상태로 바람직하게 적층된다.
또한, 0.5 내지 2 시간 동안 400 ℃에서의 가열 처리(전형적으로, 350에서 400℃)가 수소 포함 분위기에서 실시되고 배선 물질이 유동화 된다. 유동화된 배선 물질은 콘택홀로 흘러 들어가서 콘택홀을 덮고 그 결과, 단선 문제 또는 그와 같은 문제가 막 형성중에 발생되더라도, 문제는 리플로우 단계에 의해 개선될 수 있다.
[제 1 실시예]
실시예를 따른, 본 발명에 의한 리플로우 효과는 실험적인 결과에 의해 설명된다. 도 1(a) 및 1(b)는 콘택홀의 내부 직경이 약 2 ㎛이고 층간 절연막의 두께가 약 0.8 ㎛인 콘택홀의 내부 단면을 나타낸다. 또한 콘택홀의 깊숙한 배선 구조는 저부층으로부터 차례로 Ti(1000Å)/Al-Si(5000Å)/Sn(50Å)의 층으로 구성된다.
배선 물질(Al-Si)은 리플로우 효과를 보다 확실시 할 수 있는 샘플 제작을 위해 두껍게 형성된다. 또한, 3층 구조를 포함하는 배선 형성은 도 5(a) 및 5(b)에 나타낸 다중 챔버형의 스터터링 장치를 사용함으로써 연속적으로 처리된다.
상기 설명된 배선 구조 형성 후에, 리플로우 공정은 2시간 동안 400℃에서 본 발명의 가열 처리를 실행함으로써 수행된다. 도 1(a) 및 1(b)는 다음 조건하에서 기판에서 SEM(전자 현미경 주사)으로 콘택홀의 단면을 관찰한 것이다.
(a) 리플로우 단계전 초기 상태
(b) 수소 100%의 분위기에서 2시간 동안 400℃에서 리플로우 단계 후의 상태
먼저, 도 1(a)는 리플로우 단계전의 초기 상태에서의 콘택홀의 단면을 나타내고 이 단계에서, 배선 물질의 단선 문제가 콘택홀의 하부에서 확인된다(홀 측벽 근처의 영역).
다음, 도 1(b)는 수소 100% 분위기에서 2시간 동안 400℃로 리플로우 단계 후에 콘택홀의 단면을 나타낸다. 도 1(b)에서 분명해지듯이, 배선의 형태가 일정하게 구성됨으로써 완만한 경사를 이루고 콘택홀의 안쪽에 배선 물질의 접촉 상태가 매우 향상되었다.
상술된 것처럼, 도 1(a) 및 1(b)를 서로 비교해 보면, 본 발명의 리플로우 단계가 콘택홀의 내부에서 배선의 단선 문제를 개선하는 효과적인 기술인 것을 알 수 있다. 또한, 400℃의 온도에서 실행될 수 있는 리플로우 단계는 다층 배선 구조에 사용될 수 있는 절연막의 선택폭을 넓히는 중요성을 갖는다.
부수적으로, 배선의 유동화를 진척시키는 원인이 비록 분명하게 알려지지는 않았지만, 리플로우 단계는 수소 분위기 상태에서 실행되고, 발명자들은 배선(또는 촉진제를 구성하기 위한 막)의 표면상에 형성된 자연 산화물이 수소의 감소 효과 때문에 배선 물질의 유동화에 방해되지 않는 정도로 제거된다.
[제 2 실시예]
본 실시예를 따라서, 본 발명을 따른 리플로우 기술을 사용함으로써 박막 트랜지스터(TFT)의 배선 전극 형성의 예를 설명한다. 도 2(a), 2(b), 2(c) 및 2(d)를 참조로 하여 설명한다.
도 2(a)에서, 참조 부호 201은 절연 표면을 갖는 기판을 나타내고 본 실시예에서, 규소 산화막은 유리 기판상에 적층된다. 그의 상부에, 결정성 규소막 패터닝으로 제공된 활성층(202)이 배열된다. 결정성 규소막은 직접 형성되거나 비정질 규소막의 결정화에 의해 형성될 수 있다.
또한, 참조 부호 203은 규소 산화막을 포함하는 게이트 절연막을 나타내고 참조 부호 204는 주성분으로 알루미늄을 포함하는 게이트 전극을 나타낸다. 참조 부호 205는 게이트 전극(204)을 보호하기 위한 게이트 전극(204)이 양극 산화로 얻어진 양극 처리된 막을 나타낸다.
다음, 도 2(a) 상태가 얻어지면, 전도성을 위한 불순물 이온(인 또는 붕소)이 2 단계로 활성층(202)에 첨가된다. 이들 단계에 의해서, 소스 영역(206), 드레인 영역(207), 저농도 불순물 영역(208,209) 및 채널 형성 영역(210)이 형성된다. 특히, 저농도 불순물 영역(209)은 LDD(저도핑 드레인)영역으로 간주된다.
발명자에 의해 일본 공개 특허 공보 제 JP-A-7-135318호에 설명된 기술이 상기 상술된 제조 단계에서 활용된다. 그의 상세 설명은 공보를 참조함으로써 알 수 있다.
다음, 투과성의 유기성 수지 물질(본 실시예에서는 폴리이미드)은 1㎛ 두께로 층간 절연막으로 형성된다. 층간 절연막을 위한 폴리이미드 사용으로, 우수한 평탄면이 배선의 계단차 및 그와 같은 것을 완화시킴으로써 얻어진다. 따라서, 배선 물질이 나중 단계에서 리플로우 되는 경우, 막두께는 계단차가 매우 얇지 않다. 게다가, 리플로우 단계는 400℃ 이하의 온도에서 실행되어, 폴리이미드가 악화되지 않는다.
또한, 질화규소막 또는 산화규소막이 층간 절연막(211)으로 사용될 수 있다. 이 경우에, 막 형성 방법으로, 플라즈마 CVD(화학적 기상 증착) 공정 또는 저압열 CVD 공정이 사용될 수 있다. 부수적으로, 질화규소막이 사용될 경우는 나중 단계에서 콘택홀 형성시에 에칭 스톱퍼(stopper)가 구성되도록 최하층에서 얇은 산화규소막을 형성하는 것이 바람직하다.
또한, 층간 절연막(211)이 형성된 경우, 콘택홀(212)이 형성된다. 본 실시예에서, 콘택홀은 건식 에칭으로 형성된다. 건식 에칭 공정은 높은 어스펙트 비율을 갖는 콘택홀이 건식 에칭 공정에 의해 형성되기 때문에 미세화와 무관한 기술이다.
도 2(b)에 나타낸 상태는 상기 상술된 단계에 의해 제공된다. 도 2(b)의 상태가 얻어지면, 티타늄막(213)이 500 내지 1000Å 두께로 층간 절연막 상에 형성된다. 티타늄막(213)은 TFT와 배선 전극 사이에 월등한 오믹 콘택을 만드는데 효과적이다.
그의 상부상에, 주성분으로 알루미늄을 함유한 배선 물질(214)(스칸듐, 규소, 구리 또는 그와 같은 것을 포함하는 알류미늄의 합금)가 3000Å 두께로 형성된다. 또한, 나중 리플로우 단계에서 필요한 금속막(215)은 12 내지 15 족에 속하는 원소로 구성되고, 50 내지 100Å 두께로 형성된다. 적층된 막은 연속적으로 형성되는 것이 바람직하다. 또한, 막형성 방법으로 CVD 공정 또는 PVD(물리적 기상 증착) 공정을 사용하는 것이 바람직하다.
또한, 배선 물질(214)에서 산소 농도는 5×1019원자/㎤ 이하, 바람직하게는 1×1019원자/㎤ 이하(보다 더 바람직하게는 3×1018원자/㎤ 이하)로 후에 리플로우 단계를 수행하는 것이 효과적이다. 산소 농도는 SIM 분석(이차 이온 고체 질량 분석법)의 측정된 값의 최소값으로 한정된다.
리플로우 단계에서, 알루미늄의 표면상에 산화물은 유동화를 방해하는 요인이 되고 그로 인해, 배선 물질의 유동화는 산소의 존재로 방해될 수 있다. 따라서, 배선 물질에 포함된 산소를 가능하면 줄이는 것이 바람직하다. 그 목적을 위해, 초진공으로 세정된 챔버에서 배선 물질(214)의 막 형성을 수행하는 것이 바람직하다.
또한, 게르마늄(Ge), 주석(Sn), 갈륨(Ga), 아연(Zn), 납(Pb), 인듐(In) 및 안티몬(Sb)으로 구성된 그룹에서 선택된 일종 이상의 금속막(215)으로 구성된 원소가 사용될 수 있다. 이들 원소 및 알루미늄을 포함하는 합금의 2상 다이어그램에 따라, 알루미늄의 녹는점(엄밀히 말해서, 유동화 온도)을 낮추기 위한 촉매 원소로써 이들 원소가 작용하는 것으로 알려졌다. 또한, 금속막(215)은 예를 들어서, 게르마늄과 주석이 적층된 층의 형태를 갖을 수도 있지만 단일층으로 구성된다.
적층된 막이 상술된 구조체를 형성함으로써 구성된 경우를 도 2(c)에 나타냈다. 이때, 도 2(c)에 나타낸 것처럼, 콘택홀(212)은 어스펙트 비율이 높기 때문에, 배선 물질은 콘택홀 안쪽(특히, 측벽)에서의 형태와 다르다. 그러므로, 콘택홀의 바닥에서 단선 문제가 일어날 확률이 높다.
그러므로, 이 상태하에서 배선 물질에 유동성을 제공하기 위한 리플로우 단계가 실시된다. 본 발명은 수소 분위기에서 실시되는 리플로우 단계로 특징화된다. 또한, 리플로우 단계의 공정 온도는 400℃ 이하(일반적으로는, 350 내지 400℃)고 처리 시간은 0.5 내지 2 시간이다. 본 실시예에서, 리플로우 단계는 수소 분위기에서 400℃의 온도로 1 시간 동안 가열 처리함으로써 실시된다.
배선 물질(214)은 리플로우 단계로 유동성이 제공되고 배선 물질(214)이 콘택홀의 안쪽에 효과적으로 덮을 수 있다. 그 결과, 배선 물질(214)은 충분한 막 두께로 콘택홀(212)의 측면상에 형성되고 바닥의 단선 문제가 개선된다.
또한, 본 발명을 따른 리플로우 단계는 400℃ 이하의 온도에서 실시되고 그로 인해서, 힐록 또는 휘스커가 주성분으로 알루미늄을 함유한 배선 물질의 표면상에서의 발생을 억제한다. 또한, 활성층 수소화의 효과가 리플로우 단계에서 기대될 수 있다.
상술된 리플로우 단계에서 제공된 배선 물질은 형성된 소스 배선(216), 드레인 배선(217) 및 게이트 배선(218)에 의해 패턴화된다. 그후, 도 2(d)에 나타낸 구조를 갖는 TFT에 의해 수소화된 전체 패턴을 얻는다.
실시예를 따른 평면형 TFT 형성의 방법을 설명했지만, 본 발명은 TFT의 구조에 개의치 않고 실시될 수 있다. 즉, TFT의 구조는 도 2(d)에 나타낸 구조에 제한을 두지 않고, 예를 들어서, 역스태거형 TFT 또는 살리사이드 구조를 갖는 구조에도 적용될 수 있고, 본 발명은 본 발명을 실행하는 사람의 요구에 따라서 쉽게 적용될 수 있다.
본 발명을 활용함으로써 형성된 TFT에 따라, 콘택 문제의 가능성이 상당히 감소되고 높은 신뢰성 있는 동작이 실현된다. TFT의 제조 수율은 본 발명을 활용함으로써 상당히 개선되고 그로 인한 경제적 가치도 증가한다.
[제 3 실시예]
본 실시예는 본 발명이 다층 배선 구조를 갖는 반도체 장치에 적용될 때를 일례로 제공한다. 그 예로써, 도 3은 투과성의 유기성 수지 물질이 층간 절연막으로써 사용된 경우의 구조를 나타낸다.
도 3은 N-채널형 TFT(301) 및 P-채널형 TFT(302)가 상보적으로 결합된CMOS(상보형 금속 산화 반도체) 회로를 나타낸다. TFT의 제조 단계는 공지된 기술에 기초하고 그로 인해, 설명은 생략한다.
도 3에서, 제 1 배선(304)(동일 층에 형성된 모든 배선을 포함하는)는 TFT(301,302)와 직접적으로 접하고, 제 1 층간 절연막(303) 상에 형성된다. 먼저, 본 발명은 제 1 배선(304)이 형성되는 경우에 사용될 수 있다.
다음, 투과성의 유기성 수지 물질이 제 2 층간 절연막(305)으로써 그 위에 적층된다. 또한, 그의 상부에, 제 2 배선(306)이 형성된다. 본 발명은 제 2 배선(306)에 또한 적용될 수 있다. 이는 매우 중요한 의미를 갖는다.
폴리이미드, 폴리아미드, 폴리이미드 아미드 또는 그와 같은 것이 투과성의 유기성 수지 물질로써 대표된다. 투과성의 유기성 수지 물질이 층간 절연막으로써 사용되는 경우, 막이 스피닝(spinning)공정으로 형성될 수 있기 때문에 막두께가 쉽게 증가되고 또한, 생산성이 증가된다. 또한, 배선 사이의 기생 용량성은 상대 유전 상수가 낮기 때문에 감소될 수 있다. 그러나, 투과성의 유기성 수지 물질의 열 저항성 때문에, 막 형성 후에 최대 가열 온도는 450℃ 이하로 제한되어야 한다(바람직하게는, 400℃ 이하).
그러나, 본 발명을 따른, 배선 물질은 400℃ 이하(일반적으로는 350 내지 400℃)에서 리플로우 될 수 있고 그로 인해, 리플로우 단계는 층간 절연막으로써 투과성의 유기성 수지 물질이 사용되는 경우에도 아무 문제없이 실시될 수 있다.
그러므로, 투과성의 유기성 수지 물질이 또한 도 3에서 제 3 층간 절연막(307)로써 사용되고 제 3 배선(308)은 본 발명을 이용함으로써 그의 상부에 형성되고, 그럼에도 불구하고 하부층에서 층간 절연막을 가열 처리에 의한 변형으로부터 보호하는 것이 가능하다.
또한, 실시예에서 층간 절연막으로써 투과성의 유기성 수지를 활용하는 예를 나타냈지만, 산화규소막, 질화규소막, 산화질화 규소막 또는 그와 같은 것이 층간 절연막으로써 사용되는 경우에라도 동일하게 적용될 수 있다.
상기 언급된 것처럼, 본 발명을 활용함으로써, 낮은 열 저항성을 갖는 물질이 층간 절연막으로써 사용될 수 있고 설계 장치에서 디자인 마진이 넓어질 수 있다.
[ 제 4 실시예 ]
본 발명은 단결정 규소 기판상에 형성된 IGFET(절연 게이트 전계효과 트랜지스터)에 적용할 수 있다. 게다가, 본 발명은 또한 활성층으로써 단결정 규소를 갖는 SOI 구조에도 적용 가능하다.
도 4는 BICMOS 회로가 SOI 구조를 사용하는 3차원 다층 구조의 반도체 장치로써 구성된 경우의 일예 구조를 나타낸다. 이 경우는, 저부층이 바이폴라 트랜지스터에 의해 구성되고 상부층이 SOI 구조의 반도체 장치에 의해 구성되는 경우의 MOS 회로를 나타낸다.
도 4에서, 참조 부호 401은 P-형 규소 기판을, 참조 부호 402는 매립된 N+ 영역을 그리고 참조 부호 403은 에피택셜 성장에 의해 형성된 p 웰을 나타내고 매립된 N+ 영역 상에 p 웰은 N형으로 돌아감으로써 콜렉터로서 기능하는 n 웰을 구성한다. 또한, 참조 부호 405는 매립된 N+ 영역(402)로부터 유도된 전극을 이끌어 내어 구성되는 딥 N+ 영역을 나타낸다. 또한, 참조 부호 406은 일반 선택적 산화 공정에 의해 형성된 전계 산화막을 나타낸다.
p- 영역(407)이 먼저 바이폴라 트랜지스터를 구성하기 위한 n 웰(404)에 형성되고 연속적으로, p+ 영역(408) 외부 베이스를 구성하기 위해 그리고 에미터 영역을 구성하기 위한 n+ 영역(409)이 배열된다.
또한, 콜렉터 전극(411), 베이스 전극(412) 및 에미터 전극(413)이 바이폴라 트랜지스터가 구성됨으로써 형성된다. 본 발명은 이들 전극 형성에 적용될 수 있다.
활성층으로써 구성된 웨이퍼 페이스트(paste) 기술에 의해 제공된 단결정 규소층인 SOI 구조를 갖는 CMOS 회로는, 상술된 구성을 포함하는 바이폴라 트랜지스터 상에 형성된다. 참조 부호 410에 의해 표시된 층간 절연막은 콘택면(점선으로 표시된)을 포함한다. 여기서, CMOS 회로의 상세한 설명은 생략한다.
또한, 배선(414,415)에 의한 CMOS회로 및 바이폴라 트랜지스터 연결에 의해, BI-CMOS 구조가 실현될 수 있다. 이 경우에, 본 발명은 CMOS 회로를 구성하는 배선(416,417), CMOS 회로 연결을 위한 배선(414,415) 및 바이폴라 트랜지스터에 적용될 수 있다.
상술된 것처럼, 3차원 직접화된 회로가 SOI 구조를 활용함으로써 구성되더라도, 리플로우 공정은 다른 배선이나 또는 층간 절연막의 변형 없이 실시될 수 있고 높은 신뢰성의 콘택을 실현시킬 수 있다. 즉, 본 발명은 3차원 구조를 갖는 반도체 장치를 제조하는데 뛰어난 효과의 기술이다.
또한, 실시예에서는 BICMOS 회로를 구성하는 예를 나타냈지만, 본 발명은 BICMOS 회로뿐만 아니라 DRAM(동적 임의 접근 기억장치)회로, SRAM(정적 임의 접근 기억장치) 또는 그와 같은 것에 사용 가능하고 고 신뢰성의 VLSI(초대규모 직접회로)회로 또는 ULSI(극 초대규모 직접회로)회로를 실현시킨다.
[제 5 실시예]
RTA(신속한 열 어닐링)가 본 발명을 따른 리플로우 단계를 실행하기 위한 가열 처리로 활용될 수 있다.
RTA는 적외선, 자외선 또는 그와 같은 것을 램프와 같은 강한 광선을 조사하기 위한 어닐링 공정이다. 본 공정의 특징으로, 온도 상승비 및 온도 하강비가 빠르고 처리 시간은 수초 내지 수십초로 짧고 그로 인해, 최상부 표면에서 박막이 실질적으로 가열될 수 있다. 즉, 예를 들어서, 유리 기판상에 박막 만이 약 1000℃의 매우 높은 온도에서 어닐링될 수 있다.
실시예에서 상술된 RTA 기술이 사용되는 경우에, 게이트 전극의 열저항성을 초과하는 온도에서 가열 처리가 실행될 수 있고 그로 인해, 리플로우 온도의 허용 범위가 넓어진다. 따라서, 리플로우 공정에 사용되는 금속 원소의 선택의 폭도 넓어진다.
또한, RTA 공정은 수초 내지 수십 초의 매우 짧은 시간에서 실행될 수 있고 그로 인한, 생산성에서 또한 효과적이다.
[제 6 실시예]
본 발명은 수소 분위기에서 그리고 정상 가열 처리를 실행하는 리플로우 단계를 실시하는데 가장 중요한 특징을 갖고 있고, 수소는 분자 상태 또는 원자 상태로 존재한다. 본 실시예는 라디칼 또는 이온의 수소가 리플로우 단계에서 사용되는 경우의 예를 나타낸다.
본 목적을 위해, 플라즈마가 수소 분위기에서 생성되고 리플로우 공정은 활발한 수소 분위기에서 실시된다. 기본적으로 또는 이온화된 활성화 수소를 이용함으로써, 리플로우 공정의 효과가 개선된다.
또한, 본 실시예는 실시예 5에서 상술된 RTA 기술과 결합될 수 있다. 그 때문에, 생산성이 더욱 증가될 것으로 기대된다.
[제 7 실시예]
본 실시예는 제 1 실시예 또는 제 2 실시예에서 설명된 배선 전극을 구성하는 적층된 막을 형성시에 도 5(a) 및 5(b)에 나타낸 구성을 갖는 다중 챔버(클러스터 장치) 구조의 막형성 장치를 사용하는 일례를 나타낸다.
도 5(a) 및 5(b)에 나타낸 다중 챔버 구조를 갖는 막형성 장치는 각각의 작동 챔버에서 다른 구성(다른 원소의 경우를 포함하는)을 갖는 연속적으로 적층되는 박막을 가능케 하는 스퍼터링 장치의 일례이다.
여기서, 도 5(a)에 나타낸 스퍼터링 장치의 간단한 구성의 설명을 한다. 참조 부호 10은 처리될 기판을 나타내고, 참조 부호 11은 장치 본체를 구성하는 공통 챔버를 나타내고 참조 부호 12는 기판(10)을 이동하기 위한 이동 메카니즘을 나타낸다. 기판(10)은 장치 본체(11)에 부착된 로드 락 챔버(13,14)로 이송되고 전달된다. 또한, 참조 부호 15와 16은 로드 락 챔버(13,14)를 구성하는 기판 전송 카세트를 나타낸다. 또한, 로드 락 챔버(13,14)는 게이트 밸브(17,18)에 의해 공통 챔버(11)로부터 밀봉하여 보호될 수 있다.
공통 챔버(11)는 제 1 작용 챔버(19), 제 2 작용 챔버(20) 및 제 3 작용 챔버(21)로 구성되고 각각 제 1 내지 제 3 작용 챔버는 게이트 밸브(22,23,24)에 의해 공통 챔버(11)로부터 밀봉하여 보호될 수 있다. 또한, 제 1 내지 제 3 작용 챔버는 각각 초고진공(1×10-8토르 이하, 바람직하게는 1×10-9토르 이하)으로 기압을 줄일 수 있는 진공 배기 펌프(도시하지 않음)가 제공된다.
또한, 참조 부호 25는 리플로우 단계에서 가열 처리를 실행하기 위한 챔버인 가열 챔버를 나타낸다. 가열 챔버는 생산성을 고려한 RTA 처리를 수행할 수 있도록 구성되는 것이 바람직하다. 물론, 플라즈마 생성 메카니즘이 제 5 실시예에 설명된 수소 라디컬을 발생시키기 위해 제공될 수 있다. 부수적으로, 가열 챔버(25) 및 공통 챔버(11)가 게이트 밸브(26)에 의해 서로 밀폐 차단될 수 있다.
여기서, 도 5(b)는 도 5(a)에 나타낸 스퍼터링 장치에 대해 점선에 의한 절단면의 윤곽을 나타낸다. 부수적으로, 상세한 설명은 도 5(a)를 참조로 설명하고 도 5(b)의 단면은 동일 스퍼터링 장치를 기초로 설명한다.
공통 챔버(11)에 배열된 전송 메카니즘(12)은 상하 방향 및 좌우 방향으로 움직일 수 있고 기판(10)을 작동 챔버(19 내지 21) 또는 가열 챔버(25)로 운송할 수 있다. 여기서, 주의할 것은 기판(10)은 주표면(장치 형성면)이 아래로 이송되는 페이스 다운(face down) 방식이라는 것이다. 이 장치는 기판(10)에 먼지의 흡착을 감소시키는데 바람직하다. 물론, 기판 주표면을 위로 향하는 페이스 업(face up) 방식으로 구성될 수도 있다.
작동 챔버(21)는 타겟 지지 베이스(31), 타겟(32), 셔터(33) 및 기판 홀더(34)로 구성된다. 하향형은 기판 홀더(34)에서 사용되고 그로 인해, 기판(10)의 단부가 수 밀리미터로 지지되고 기판의 표면이 오염되지 않게 설계된다. 다른 방법으로, 상향형 또는 기판을 수직적으로 위치시킴으로써 막을 형성하는 형태 또는 그와 같은 것이 사용될 수 있다.
가열 챔버(25)는 기판 홀더(35) 및 가열 램프(36,37)로 구성된다. 기판 홀더(35)는 또한 하향형이 사용될 수 있다. 또한, 가열이 가열 램프(36,37)의 결합으로 기판(10)의 양면에서 실행될 수 있다. 이 장치의 경우에, 가열 램프(37)는 주요 표면의 가열 측을 위한 주요 램프를 구성한다. 물론, 상향형 또는 그와 같은 것이 사용될 수 있다.
다음, 상술된 것처럼 구성된 스퍼터링 장치를 사용함으로써 다른 성분을 갖는 박막을 포함하는 적층된 구조를 형성하기 위한 예를 나타낸다.
예를 들어서, 제 1 작동 챔버(19)는 Al(또는 Al-Si, Al-Si-Cu 또는 그와같은 것) 타겟이 제공되고, 제 2 작동 챔버(20)는 Ge(또는 Sn, Ga 또는 그와 같은 것) 타겟 그리고 제 3 작동 챔버(21)는 Ti(또는 TiN 또는 그와 같은) 타겟이 제공된다. 그후, Ti-Al-Ge로 적층된 구조 또는 Ti-Al-Ge-Ti로 적층된 구조 또는 그와 같은 것이 공기에 개방됨이 없이 각 타겟을 연속적으로 사용함으로써 막형성을 실행하게 제공될 수 있다.
작동 챔버 수의 증가나 감소는 공정을 실행하는 사람에 의해 자유롭게 할 수 있고, 예를 들어서, Ti-Al-Ge-Sn 적층 구조 또는 그와 같은 것이 제 1 내지 제 4 작동 챔버를 갖는 장치를 구성함으로써 제공될 수 있다.
리플로우 단계에서, 표면 형태 및 리플로우 공정에 사용된 금속 박막의 표면 상태는 리플로우 단계에서 매우 중요한 영향을 미치는 요인이다. 예를 들어서, 공기중에서, 자연 산화물은 주요 성분으로 알루미늄을 함유한 박막 표면상에 빠르게 형성되고 자연 산화물은 리플로우 공정을 방해하기 위한 요인을 구성한다. 게다가, 자연 산화물은 절연성이 있고 그로 인해, 자연 산화물은 전도성 박막과 오믹콘택을 또한 방해한다.
그러나, 본 실시예를 따른, 다른 성분을 갖는 금속 박막은 공기에 노출됨이 없이 적층될 수 있고 그로 인해, 상기 문제들이 발생되지 않는다. 특히, 알루미늄의 표면은 산화되기 쉬워, 공기 중에 개방됨이 없는 적층 금속 박막을 가능케 하는 실시예에 효과적이다.
[제 8 실시예]
본 발명은 배선 구조가 필요한 모든 반도체에 적용될 수 있다. 그러므로, 본 발명은 절연 게이트형 트랜지스터뿐만 아니라 박막 다이오드, 바이폴라 트랜지스터, 사이리스터, 정전기식 유도형 트랜지스터 및 그와 같은 반도체 장치에 적용 가능하다.
부수적으로, 본 명세서에서 반도체 장치는 반도체를 활용함으로써 일반적 장치 기능을 하는 것으로 간주되고 또한 다양하게 상술된 반도체 장치에 의해 구성된 전달형 또는 반사형 전기 광학 장치(액정 표시 장치, EL 표시 장치, EC 표시 장치 및 그와 같은) 범주에 포함되고 전기 광학 장치와 같은 일체화된 생산품에 적용된다.
실시예를 따라, 설명된 예를 참조하여 응용된 생산품의 설명을 하겠다. 본 발명을 활용하는 반도체 장치로서, TV 카메라, 헤드 장착 표시장치, 자동차 운행 시스템, 영사(프론드형 및 리어형) 시스템, 비디오 카메라, 퍼스널 컴퓨터 및 그와 같은 것이 있다. 간략한 설명은 도 6(a), 6(b), 6(c), 6(d), 6(e) 및 6(f)를 참조로 한다.
도 6(a)은 본체(2001), 카메라 장치(2002), 영상 수용 장치(2003), 작동 스위치(2004) 및 표시장치(2005)로 구성된 이동 컴퓨터를 나타낸다. 본 발명은 이동 컴퓨터의 안쪽에 일체화된 표시장치(2005) 및 직접화된 회로(2006)에 적용된다.
도 6(b)는 본체(2101), 표시장치(2102) 및 밴드 장치(2103)로 구성된 헤드 장착 표시장치를 나타낸다.
도 6(c)는 본체(2201), 표시장치(2202), 작동 스위치(2203) 및 안테나(2204)로 구성된 자동차 운행 시스템을 나타낸다. 본 발명은 표시장치(2202) 및 장치의 내부에 직접된 회로에 적용될 수 있다. 표시장치(2202)는 모니터로써 이용되고 장치의 주목적이 지도를 나타내는 것이기 때문에 해상도의 허용 범위는 상당히 넓다,
도 6(d)는 본체(2301), 음성 출력장치(2302), 음성 입력장치(2303), 표시장치(2304), 동작 스위치(2305) 및 안테나(2306)로 구성된 휴대용 전화를 나타낸다. 본 발명은 표시장치(2304) 및 장치의 내부에서 직접화된 회로에 적용될 수 있다.
도 6(e)는 본체(2401), 표시장치(2402), 음성 입력 장치(2403), 작동 스위치(2404), 배터리(2405) 및 영상 수용 장치(2406)로 구성된 비디오 카메라를 나타낸다. 본 발명은 표시장치(2402) 및 장치의 내부에 직접화된 회로에 적용될 수 있다.
도 6(f)는 본체(2501), 광원(2502), 반사형 표시장치(2503), 광학 시스템(2504)(빔 스프리터, 반사경 및 그와 같은 것을 포함하는) 스크린(2503)으로 구성된 프론트 영사 시스템을 나타낸다. 스크린(2505)은 회의에의 발표 및 학술 과학 및 그와 같은 곳에서 사용되는 대형 스크린이고 따라서, 고해상도가 표시장치(2503)에서 요구된다.
또한, 본 실시예에서 나타낸 전기 광학 장치 외에, 본 발명은 리어 영사 시스템 또는 편리한 단말기의 휴대용 정보 단말기 장치 또는 그와 같은 것에 응용될 수 있다. 상술된 것처럼, 본 발명의 응용의 범위는 매우 넓고 본 발명은 모든 분야의 표시 매체에 응용될 수 있다.
주성분으로 알루미늄을 포함하는 배선 전극을 위한 콘택 형성에서, 12 내지 15 족에 속하는 원소를 사용하는 리플로우 단계를 실행함으로써, 견고한 콘택이 원소의 동작에 의해서 형성될 수 있다. 그 결과로, 뛰어난 콘택이 모든 구조의 반도체 장치에서 이루어질 수 있고 반도체 장치의 신뢰성이 상당히 증가할 수 있다.
또한, 이 경우에, 리플로우 단계는 400℃ 이하의 낮은 온도, 일반적으로는, 350 내지 400℃에서 실행되고 그로 인해, 리플로우 단계에서 발생되는 다른 층들 및 절연막 배선의 열적 변형이 보호될 수 있다. 또한, 다중층 구조를 갖는 반도체 장치 제조시에, 절연막 사용을 위한 물질 선택의 폭이 넓어질 수 있다.

Claims (13)

  1. 전도성 물질과 상기 전도성 물질 상에 형성된 절연막을 갖는 구조인 반도체 장치를 제조하는 방법에 있어서,
    절연막에 콘택홀을 형성하고 그 바닥부에 전도성 물질을 노출시키는 단계;
    상기 콘택홀의 바닥부에 상기 전도성 물질과 전기적으로 접하는 알루미늄 또는 주성분으로 알루미늄을 포함하는 배선 물질을 형성하는 단계;
    상기 배선 물질의 표면에 12 내지 15족에 속하는 원소를 주성분으로 하는 막을 형성하는 단계; 및
    가열 처리에 의해 상기 배선 물질을 유동화 시키는 단계를 포함하고,
    상기 가열 처리가 수소 함유 분위기에서 400 ℃ 이하 온도로 실시되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 전도성을 갖는 물질과 상기 전도성을 갖는 물질 상에 형성된 절연막을 갖는 구조인 반도체 장치를 제조하는 방법에 있어서,
    절연막에 콘택홀을 형성하여 그 바닥부의 전도성 물질을 노출시키는 단계;
    상기 콘택홀 바닥부의 상기 전도성 물질과 접하는 티타늄막을 형성하는 단계;
    상기 티타늄막 표면에 접하는 알루미늄 또는 주성분으로 알루미늄을 포함하는 배선 물질을 형성하는 단계;
    상기 배선 물질 표면에 12 내지 15족에 속하는 원소를 주성분으로 하는 막을 형성하는 단계; 및
    가열 처리에 의해 상기 배선 물질을 유동화 시키는 단계를 포함하고,
    상기 가열 처리가 수소 함유 분위기에서 400 ℃ 이하 온도로 실시되는 것을 특징으로 하는 반도체 장치 제조 방법.
  3. 전도성 물질을 포함하는 배선 및 유기성 수지 물질을 포함하는 절연막을 적층함으로써 구성되는 다층 배선을 갖는 구조인 반도체 장치를 제조 방법에 있어서,
    절연막에 콘택홀을 형성하고 그 바닥부에 전도성 물질을 노출시키는 단계;
    상기 콘택홀 바닥부에 상기 전도성 물질과 전기적으로 접하는 알루미늄 또는 주성분으로 알루미늄을 포함하는 배선 물질을 형성하는 단계;
    상기 배선 물질 표면에 12 내지 15족에 속하는 원소를 주성분으로 하는 막을 형성하는 단계; 및
    가열 처리에 의해 상기 배선 물질을 유동화 시키는 단계를 포함하고,
    상기 가열 처리가 수소 함유 분위기에서 400 ℃ 이하 온도로 실시되는 것을 특징으로 하는 반도체 장치 제조 방법.
  4. 전도성 물질과 상기 전도성 물질 상에 형성된 절연막 구조를 갖는 반도체 장치를 제조하는 방법에 있어서,
    절연막에 콘택홀을 형성하고 그 바닥부에 전도성 물질을 노출시키는 단계;
    상기 콘택홀의 바닥부에 상기 전도성 물질과 전기적으로 접하는 알루미늄 또는 주성분으로 알루미늄을 포함하는 배선 물질을 형성하는 단계;
    상기 배선 물질의 표면에 12 내지 15족에 속하는 원소를 주성분으로 하는 막을 형성하는 단계; 및
    가열 처리에 의해 상기 배선 물질을 유동화 시키는 단계를 포함하고,
    상기 가열 처리가 수소 함유 분위기에서 RTA에 의해 실시되는 것을 특징으로 하는 반도체 장치 제조 방법.
  5. 전도성 물질과 상기 전도성 물질 상에 형성된 절연막 구조를 갖는 반도체 장치를 제조하는 방법에 있어서,
    절연막에 콘택홀을 형성하고 그 바닥부에 전도성 물질을 노출시키는 단계;
    상기 콘택홀의 바닥부에 상기 전도성 물질과 접하는 티타늄막을 형성하는 단계;
    상기 티타늄막의 표면에 접하는 알루미늄 또는 주성분으로 알루미늄을 포함하는 배선 물질을 형성하는 단계;
    상기 배선 물질의 표면에 12 내지 15족에 속하는 원소를 주성분으로 하는 막을 형성하는 단계; 및
    가열 처리에 의해 상기 배선 물질을 유동화 시키는 단계를 적어도 포함하고,
    상기 가열 처리가 수소 함유 분위기에서 RTA에 의해 실시되는 것을 특징으로 하는 반도체 장치 제조 방법.
  6. 전도성 물질을 포함하는 배선 및 유기성 수지 물질을 포함하는 절연막이 적층됨으로써 구성되는 다층 배선 구조인 반도체 장치를 제조하는 방법에 있어서,
    절연막에 콘택홀을 형성하고 그 바닥부에 전도성 물질을 노출시키는 단계;
    상기 콘택홀의 바닥부에 상기 전도성 물질과 전기적으로 접하는 알루미늄 또는 주성분으로 알루미늄을 포함하는 배선 물질을 형성하는 단계;
    상기 배선 물질의 표면에 12 내지 15족에 속하는 원소를 주성분으로 하는 막을 형성하는 단계; 및
    가열 처리에 의해 상기 배선 물질을 유동화 시키는 단계를 적어도 포함하고,
    상기 가열 처리가 수소 함유 분위기에서 RTA에 의해 실시되는 것을 특징으로 하는 반도체 장치 제조 방법.
  7. 제 1 항 내지 제 6 항중 어느 한 항에 있어서, 상기 배선 물질 및 12 내지 15족에 속하는 원소를 주성분으로 하는 막이 공기 중에 개방되지 않고 연속적으로 적층되는 것을 특징으로 하는 반도체 장치 제조 방법.
  8. 제 1 항 내지 제 6 항중 어느 한 항에 있어서, 상기 전도성 물질이 알루미늄 또는 주성분으로 알루미늄을 포함하는 물질 또는 전도성 반도체 물질인 것을 특징으로 하는 반도체 장치 제조 방법.
  9. 제 1 항 내지 제 6 항중 어느 한 항에 있어서, 상기 12 내지 15족에 속하는 원소로서 게르마늄, 주석, 갈륨, 납, 아연, 인듐, 안티몬에서 선택된 일종 이상의 것을 사용하는 것을 특징으로 하는 반도체 장치 제조 방법.
  10. 제 1 항 내지 제 6 항중 어느 한 항에 있어서, 상기 절연막이 투과성 유기 수지 물질로 구성되는 것을 특징으로 하는 반도체 장치 제조 방법.
  11. 제 1 항 내지 제 6 항중 어느 한 항에 있어서, 상기 수소 함유 분위기에서 플라즈마에 의해 유도 방출된 라디컬 및/또는 이온성 수소가 존재하는 것을 특징으로 하는 반도체 장치 제조 방법.
  12. 제 1 항 내지 제 6 항중 어느 한 항에 있어서, 상기 알루미늄 또는 주성분으로 알루미늄을 포함하는 배선 물질에 있어서 산소 농도가 5 × 1019원자/㎤ 이하인 것을 특징으로 하는 반도체 장치 제조 방법.
  13. 제 1 항 내지 제 6 항중 어느 한 항에 있어서, 상기 절연막이 투과성 유기 수지 물질로 구성되고 그 투과성 유기 수지 물질에 의해 얻어지는 평탄 면상에서 상기 배선 물질을 유동화 시키는 것을 특징으로 하는 반도체 장치 제조 방법.
KR1019970058629A 1996-11-07 1997-11-07 반도체장치의제조방법 KR100485030B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP8-311322 1996-10-07
JP31132296 1996-11-07
JP31713996A JP3725266B2 (ja) 1996-11-07 1996-11-13 配線形成方法
JP8-317139 1996-11-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020020067388A Division KR100485031B1 (ko) 1996-11-07 2002-11-01 반도체장치 제작방법

Publications (2)

Publication Number Publication Date
KR19980042180A true KR19980042180A (ko) 1998-08-17
KR100485030B1 KR100485030B1 (ko) 2005-08-04

Family

ID=26566681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970058629A KR100485030B1 (ko) 1996-11-07 1997-11-07 반도체장치의제조방법

Country Status (3)

Country Link
US (4) US6171961B1 (ko)
JP (1) JP3725266B2 (ko)
KR (1) KR100485030B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3450376B2 (ja) 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JP3725266B2 (ja) 1996-11-07 2005-12-07 株式会社半導体エネルギー研究所 配線形成方法
JP2001196380A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6965124B2 (en) * 2000-12-12 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method of fabricating the same
US6909111B2 (en) * 2000-12-28 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a light emitting device and thin film forming apparatus
US6696360B2 (en) * 2001-03-15 2004-02-24 Micron Technology, Inc. Barrier-metal-free copper damascene technology using atomic hydrogen enhanced reflow
DE10123770A1 (de) * 2001-05-16 2002-12-05 Infineon Technologies Ag Verfahren zur Herstellung einer DRAM-Zelle mit epitaktisch vergrössertem Abstand zwischen Trenchkontakt und Transfertransistor sowie entsprechende Halbleiterstruktur
JP4509622B2 (ja) * 2003-03-26 2010-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7211502B2 (en) * 2003-03-26 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7384862B2 (en) 2003-06-30 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor device and display device
EP1523043B1 (en) 2003-10-06 2011-12-28 Semiconductor Energy Laboratory Co., Ltd. Optical sensor and method for manufacturing the same
JP4481135B2 (ja) * 2003-10-06 2010-06-16 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR101123094B1 (ko) 2004-10-13 2012-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 에칭 방법 및 반도체장치의 제조방법
JP5255756B2 (ja) * 2005-08-23 2013-08-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20070052021A1 (en) 2005-08-23 2007-03-08 Semiconductor Energy Laboratory Co., Ltd. Transistor, and display device, electronic device, and semiconductor device using the same
US7335955B2 (en) * 2005-12-14 2008-02-26 Freescale Semiconductor, Inc. ESD protection for passive integrated devices
DE102006060669B4 (de) * 2005-12-27 2010-09-09 Lothar Griesser Katalytische Verdampfung von flüssigen Brennstoffen
US8471390B2 (en) * 2006-05-12 2013-06-25 Vishay-Siliconix Power MOSFET contact metallization
US8207589B2 (en) * 2007-02-15 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device
US8089125B2 (en) * 2007-06-07 2012-01-03 Advanced Micro Devices, Inc. Integrated circuit system with triode
KR101720077B1 (ko) * 2009-07-28 2017-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치의 검사 방법 및 제조 방법
US9306056B2 (en) 2009-10-30 2016-04-05 Vishay-Siliconix Semiconductor device with trench-like feed-throughs
WO2011135896A1 (ja) * 2010-04-27 2011-11-03 シャープ株式会社 半導体装置及びその製造方法
JP2012146861A (ja) * 2011-01-13 2012-08-02 Toshiba Corp 半導体記憶装置
US9281221B2 (en) * 2012-11-16 2016-03-08 Taiwan Semiconductor Manufacturing Company Limited Ultra-high vacuum (UHV) wafer processing

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4103297A (en) 1976-12-20 1978-07-25 Hughes Aircraft Company Light-insensitive matrix addressed liquid crystal display system
JPS5842448B2 (ja) 1978-08-25 1983-09-20 セイコーエプソン株式会社 液晶表示パネル
US4239346A (en) 1979-05-23 1980-12-16 Hughes Aircraft Company Compact liquid crystal display system
JPS58101439A (ja) 1981-12-12 1983-06-16 Toshiba Corp 半導体装置の製造方法
JPS58144888A (ja) 1982-02-23 1983-08-29 セイコーインスツルメンツ株式会社 行列形液晶表示装置
JPS592352A (ja) 1982-06-28 1984-01-07 Toshiba Corp 半導体装置の製造方法
JPS5972745A (ja) 1982-10-19 1984-04-24 Matsushita Electric Ind Co Ltd 半導体装置
JPS601846A (ja) 1983-06-18 1985-01-08 Toshiba Corp 多層配線構造の半導体装置とその製造方法
JPH0693166B2 (ja) 1984-09-05 1994-11-16 株式会社日立製作所 液晶素子
JPS61141174A (ja) 1984-12-13 1986-06-28 Seiko Epson Corp 固体撮像装置
JPS6353949A (ja) 1986-08-25 1988-03-08 Hitachi Ltd 金属配線の形成方法
KR900005610Y1 (ko) 1987-04-16 1990-06-28 이형곤 차압 2중 진공 씨스템
JPS6437585A (en) 1987-08-04 1989-02-08 Nippon Telegraph & Telephone Active matrix type display device
JPS6450028A (en) 1987-08-21 1989-02-27 Nec Corp Thin film transistor substrate
US5327001A (en) 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
US5032883A (en) 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
JPH01156725A (ja) 1987-12-15 1989-06-20 Seiko Epson Corp 表示装置
US4949141A (en) 1988-02-04 1990-08-14 Amoco Corporation Vertical gate thin film transistors in liquid crystal array
JPH01283839A (ja) 1988-05-10 1989-11-15 Seiko Epson Corp 半導体装置
JPH02109341A (ja) 1988-10-19 1990-04-23 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
CA1313563C (en) 1988-10-26 1993-02-09 Makoto Sasaki Thin film transistor panel
JPH02158133A (ja) 1988-12-12 1990-06-18 Oki Electric Ind Co Ltd アルミニウム電極配線の形成方法
US5051570A (en) 1989-01-20 1991-09-24 Nec Corporation Liquid crystal light valve showing an improved display contrast
NL8900989A (nl) 1989-04-20 1990-11-16 Philips Nv Halfgeleiderinrichting met een in een kunststof omhulling ingebed halfgeleiderlichaam.
US5246782A (en) * 1990-12-10 1993-09-21 The Dow Chemical Company Laminates of polymers having perfluorocyclobutane rings and polymers containing perfluorocyclobutane rings
US5056895A (en) 1990-05-21 1991-10-15 Greyhawk Systems, Inc. Active matrix liquid crystal liquid crystal light valve including a dielectric mirror upon a leveling layer and having fringing fields
KR960001601B1 (ko) * 1992-01-23 1996-02-02 삼성전자주식회사 반도체 장치의 접촉구 매몰방법 및 구조
JP2561384B2 (ja) 1990-11-02 1996-12-04 山形日本電気株式会社 半導体装置の製造方法
KR950001360B1 (ko) 1990-11-26 1995-02-17 가부시키가이샤 한도오따이 에네루기 겐큐쇼 전기 광학장치와 그 구동방법
JP2841976B2 (ja) 1990-11-28 1998-12-24 日本電気株式会社 半導体装置およびその製造方法
JP3240678B2 (ja) 1992-02-28 2001-12-17 ソニー株式会社 配線形成方法
JP2819938B2 (ja) 1992-05-13 1998-11-05 日本電気株式会社 半導体装置の製造方法
JP3202362B2 (ja) 1992-07-21 2001-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5808315A (en) * 1992-07-21 1998-09-15 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having transparent conductive film
KR950009934B1 (ko) * 1992-09-07 1995-09-01 삼성전자주식회사 반도체 장치의 배선층 형성방법
JP2924506B2 (ja) 1992-10-27 1999-07-26 日本電気株式会社 アクティブマトリックス型液晶表示装置の画素構造
JP3357700B2 (ja) 1993-01-05 2002-12-16 株式会社東芝 半導体装置の製造方法
DE4400200C2 (de) * 1993-01-05 1997-09-04 Toshiba Kawasaki Kk Halbleitervorrichtung mit verbesserter Verdrahtungsstruktur und Verfahren zu ihrer Herstellung
KR0131179B1 (ko) * 1993-02-22 1998-04-14 슌뻬이 야마자끼 전자회로 제조프로세스
KR960011865B1 (ko) * 1993-06-10 1996-09-03 삼성전자 주식회사 반도체 장치의 금속층 형성방법
EP0923138B1 (en) * 1993-07-26 2002-10-30 Seiko Epson Corporation Thin -film semiconductor device, its manufacture and display sytem
JP3214186B2 (ja) 1993-10-07 2001-10-02 三菱電機株式会社 半導体装置の製造方法
TW299897U (en) 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
JP2759415B2 (ja) 1993-11-05 1998-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3219573B2 (ja) 1993-11-11 2001-10-15 三洋電機株式会社 半導体装置の製造方法
JP3382031B2 (ja) * 1993-11-16 2003-03-04 株式会社東芝 半導体装置の製造方法
JP2655471B2 (ja) 1993-11-17 1997-09-17 日本電気株式会社 半導体装置の製造方法
US6475903B1 (en) * 1993-12-28 2002-11-05 Intel Corporation Copper reflow process
JPH07283166A (ja) 1994-02-20 1995-10-27 Semiconductor Energy Lab Co Ltd コンタクトホールの作製方法
JPH0837235A (ja) 1994-07-22 1996-02-06 Nippon Steel Corp 金属配線形成方法
JP3464285B2 (ja) 1994-08-26 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5779925A (en) 1994-10-14 1998-07-14 Fujitsu Limited Plasma processing with less damage
KR0161116B1 (ko) 1995-01-06 1999-02-01 문정환 반도체 장치의 금속층 형성방법
JPH08250746A (ja) 1995-03-13 1996-09-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US5610100A (en) 1995-04-13 1997-03-11 Texas Instruments Inc. Method for concurrently forming holes for interconnection between different conductive layers and a substrate element or circuit element close to the substrate surface
KR0179827B1 (ko) 1995-05-27 1999-04-15 문정환 반도체 소자의 배선 형성방법
US6372534B1 (en) 1995-06-06 2002-04-16 Lg. Philips Lcd Co., Ltd Method of making a TFT array with photo-imageable insulating layer over address lines
JP3725266B2 (ja) * 1996-11-07 2005-12-07 株式会社半導体エネルギー研究所 配線形成方法
JP3999837B2 (ja) * 1997-02-10 2007-10-31 Ｔｄｋ株式会社 有機エレクトロルミネッセンス表示装置
US5913146A (en) * 1997-03-18 1999-06-15 Lucent Technologies Inc. Semiconductor device having aluminum contacts or vias and method of manufacture therefor

Also Published As

Publication number Publication date
US6436827B1 (en) 2002-08-20
US6171961B1 (en) 2001-01-09
JPH10189481A (ja) 1998-07-21
KR100485030B1 (ko) 2005-08-04
US7470580B2 (en) 2008-12-30
US20070111511A1 (en) 2007-05-17
US20020197866A1 (en) 2002-12-26
US7163854B2 (en) 2007-01-16
JP3725266B2 (ja) 2005-12-07

Similar Documents

Publication Publication Date Title
US7470580B2 (en) Fabrication method of a semiconductor device
US8426273B2 (en) Methods of forming field effect transistors on substrates
US5946598A (en) Process of fabricating metal gate electrode
JP2940880B2 (ja) 半導体装置およびその製造方法
US4889829A (en) Method for producing a semiconductor device having a silicon-on-insulator structure
US8263443B2 (en) Semiconductor device and method of manufacturing the same
JPH10116994A (ja) 半導体装置およびその製造方法
US5661085A (en) Method for forming a low contact leakage and low contact resistance integrated circuit device electrode
US20010005610A1 (en) Semiconductor device having metal silicide film and manufacturing method thereof
US11094829B2 (en) TFT array substrate and display panel
US5144393A (en) Structure for a PSD type field effect transistor
JP3813621B2 (ja) 半導体装置、液晶表示装置及びｅｌ表示装置の作製方法
KR100485031B1 (ko) 반도체장치 제작방법
JP4387090B2 (ja) 半導体装置の作製方法
US7075155B1 (en) Structure for protecting a semiconductor circuit from electrostatic discharge and a method for forming the structure
JP2638685B2 (ja) 半導体装置及びその製造方法
CN1866539B (zh) 集成电路元件及其形成方法
TWI819592B (zh) 半導體裝置及其製作方法
US20230290883A1 (en) Transistor devices with multi-layer interlayer dielectric structures
JPH07321106A (ja) 酸化シリコン薄膜の改質方法および薄膜トランジスタの製造方法
JP2003197638A (ja) 薄膜トランジスタ及びその製造方法
KR960014460B1 (ko) 반도체 장치 제조방법
KR100386658B1 (ko) 반도체 소자 및 제조방법
JPH10308515A (ja) 半導体装置の製造方法および半導体装置
JP2004165221A (ja) 薄膜トランジスタ及びその作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130318

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140320

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee