TWI274398B - Method for fabricating copper-based interconnections for semiconductor device - Google Patents

Method for fabricating copper-based interconnections for semiconductor device Download PDF

Info

Publication number
TWI274398B
TWI274398B TW094121647A TW94121647A TWI274398B TW I274398 B TWI274398 B TW I274398B TW 094121647 A TW094121647 A TW 094121647A TW 94121647 A TW94121647 A TW 94121647A TW I274398 B TWI274398 B TW I274398B
Authority
TW
Taiwan
Prior art keywords
copper
film
sputtering
temperature
deposited
Prior art date
Application number
TW094121647A
Other languages
English (en)
Other versions
TW200614424A (en
Inventor
Takashi Onishi
Tatsuya Yasunaga
Hideo Fujii
Tetsuya Yoshikawa
Jun Munemasa
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of TW200614424A publication Critical patent/TW200614424A/zh
Application granted granted Critical
Publication of TWI274398B publication Critical patent/TWI274398B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole

Description

1274398 (1) 九、發明說明 【發明所屬之技術領域】 本發明與製造半導體裝置內的純銅或銅合金（在後文 中通稱爲“銅基金屬，，）互連線有關。更特定地說，與製造 半導體裝置（諸如矽半導體裝置）內之銅基互連線的方法有 關’以超大型積體電路（ULSL)爲代表，以濺射（物理氣相 沈積）在配置於介電膜內的槽（groove)(諸如通道孔或溝 φ (trench))上製造銅基金屬薄膜，並在高溫及高壓下經由回 流（re fl0w)將銅基金屬嵌入槽內，藉以製造銅基的互連。 【先前技術】 諸如大型積體電路（LSI)之半導體裝置的設計尺度愈來 愈縮小，以得到較大的封裝密度及較高速的信號傳輸。例 如互連間距、寬度及互連線間的間隔愈來愈縮小。這些技 術的主要目標是得到較快的裝置。不過，這類尺寸縮小及 %互連電路之封裝密度增加的裝置，互連電阻增加，且增加 的互連電阻造成信號傳輸的延遲。爲避免此問題，已提出 使用電阻較低的互連材料。亦即，已使用銅基材料做爲互 連線’因爲這類銅基材料的電阻比習用的鋁基互連材料低 〇 爲得到較大的封裝密度及較高的能力，銅基互連被設 計成具有多層結構，例如，經由鑲嵌互連處理（例如日本 先行公開之專利申請案（JP-A) No· 1 0-79428)。在鑲嵌處理 中’例如’在半導體基板上沈積典型上是矽氧化物或矽氮 (2) 1274398 化物的中間層介電膜，在中間層介電膜上沈積用於嵌入互 連的互連槽（諸如溝及通道孔）及中間層接觸孔，在互連槽 內側沈積TaN薄膜，接著沈積銅薄膜的種層，以電化學沈 積（電鍍）將銅薄膜嵌入互連槽及中間層接觸孔內，以化學 機械拋磨（CMP)將沈積在互連槽及中間層接觸孔以外區域 之不需要的互連材料去除，僅留下互連槽及中間層孔內的 互連材料，藉以得到互連線。此外，雙鑲嵌互連法也已被 φ 採用。在雙鑲嵌法中，在形成互連槽的期間製造中間層接 觸孔，結果是互連槽及中間層接觸孔可被同時塡以互連材 料（金屬），藉以得到互連線。 根據“路線圖”，L S I互連線的尺寸愈來愈小。致使互 連槽及中間層接觸孔的寬度與直徑不斷縮小，並分別使它 們的縱寬比（深度與直徑的比）增加。不過，以電化學沈積 法製造銅互連線，無法令人滿意地將銅互連材料嵌入小尺 寸的槽內。因此，銅無法有效地嵌入具有高縱寬比的通道 φ 孔，以及互連寬度1 00奈米或更小的小尺寸通道孔及溝內 。特別是，在0.1微米或更小的互連設計尺度上，通道孔 及溝的尺寸更縮減，且縱寬比更加提高，且銅基材料無法 有效完整地嵌入其內，因此無法提供可靠的互連線。 除了上述要求（完整地嵌入），諸如銅基互連線必須具 有小於大約3至4μΩ(：πι的低電阻係數P、可靠度足夠的接觸（ 形成可靠的接觸）、及可靠度足夠的互連。更明確地說， 銅基互連線必須能抵抗應力移動（抗SM)所造成的破裂，及 抵抗電子移動（抗ΕΜ)所造成的破裂。習用的鑲嵌互連法使 -6 - (3) 1274398 用電化學沈積’無法有效地提供相當於整塊銅材料之銅基 互連線所具有的特性’且無法提供滿足以上所有要求的銅 基互連線。 現已提出以化學氣相沈積（CVD)法沈積銅互連線，是 將銅基金屬嵌入互連槽及中間層接觸孔之熟練的可能候選 方法。不過’以c V D法沈積，無法有效地產出高純度互連 線且連帶有成本高的問題。爲避免這些問題，本發明人等 p 將注意力集中在改良雙鑲嵌互連法。在日本，此雙鑲嵌法 主要用於訂製的1C，且將進一步用於製造銅互連線。 爲增進互連的可靠度，已提出使用銅合金取代純銅做 爲銅互連線的材料。這類銅合金具有較高的降伏應力，並 提供互連與壁障膜（諸如TaN薄膜）間較高的黏著力。所提 出之用於銅互連線的銅合金材料大致可區分成五大類，即 銅-欽合金、銅-錯合金、銅-錫合金、銅-銘合金、銅-錶合 金。不過，在使用電化學沈積的雙鑲嵌互連法中，以銅合 φ金類型的材料製造銅基互連線有所限制。 使用電化學沈積的雙鑲嵌互連法的缺點，可經由濺射 銅合金互連材料，並使工件接受高溫及高壓回流以有效地 解決。在高溫及高壓回流中，經由濺射將銅基金屬製成的 薄膜5沈積在介電膜2上，介電膜2具有槽，諸如通道孔（互 連接觸孔）3及溝（互連槽）6，以使薄膜5橋接該些槽（圖1A) ;且壓力（負載）是各向同性地垂直施加於薄膜表面，藉以 將銅基金屬壓入槽內（圖1 B)。在此製程中，例如施加高於 正常壓力的流體靜力壓力，如JP_ A No. 0 5 -2 1 1 2 3 8的描述。 1274398
例如’ JP-A No.200 1 -705 0中提出的技術是沈積包括銅 、銅合金、銀或銀合金等金屬材料，以便覆蓋基板上方具 有孔及溝的介電膜，且在退火處理後，孔及溝內被塡以金 屬材料，藉以製造互連膜。 不過’此項技術仍有以下的缺點。特別是，被沈積的 銅合金薄膜無法經由高溫及高壓回流令人滿意地被壓入孔 及溝內，除非該薄膜是連續且氣密的。此外，如果銅基金 p 屬的薄膜變形或破裂，其就無法進一步壓入通道孔及溝內 。在這類銅基薄膜中，以濺射沈積的銅基薄膜比以電化學 沈積所沈積之銅基薄膜的回流能力（在高溫回流）低。因此 ，改善以濺射沈積之這類銅基薄膜的回流能力，在雙鑲嵌 互連法中是重要問題。 此外，將這類銅基材料嵌入小尺寸及高縱寬比的通道 孔及溝內，需要相當高的高溫及高壓。不過，如此高的高 溫及高壓無法有效地確實獲得。因此，需要提供一種能在 φ 較溫和的條件下將這類銅基材料嵌入通道孔及溝內的技術 【發明內容】 在這些情形下，本發明的目的是提供一種容易且具有 良好良品率之製造銅基互連線的方法’經由將不僅包括純 銅也包括銅合金的銅基金屬無間隙地嵌入諸如互連接觸孔 及接觸溝的槽內’並藉以能在半導體裝置的製造中，經由 雙鑲嵌互連法，很容易地製造具有良好良品率的銅基互連 -8- (5) 1274398 ’互連線具有低的電阻係數，且密度高，與介電膜間具有 局黏著強度，並顯現高可靠度。 特別是’本發明提供一種製造半導體裝置內之銅基互 連線的方法’其步驟包括以濺射在介電膜上沈積銅或銅合 金的薄膜’介電膜具有至少一條槽，且配置在基板上或基 板上方’並進行高溫及高壓處理（高壓退火處理），藉以將 銅或銅合金嵌入該至少一條槽中，其中，該濺射是在-2 0 °C Φ 至0°C之基板溫度下進行，至於濺射氣體，是包含氫氣及 惰性氣體依5 : 95至20 : 8 0百分比之比例的混合氣體。 高溫及高壓處理在40(TC至600°C之溫度及150至 200MPa之壓力下進行，超過〇分鐘，少於30分鐘較佳。此 外或另者，工件在維持於高溫及高壓之後，以1(TC/分鐘的 速率，或比在高溫及高壓中處理長的時間冷卻至室溫較佳 。這些架構能使銅基金屬更可靠地嵌入槽內。 經由將銅基金屬嵌入諸如互連接觸孔及接觸溝的槽內 φ ’可以很容易地在半導體裝置（諸如矽半導體裝置）的製造 中，得到無間隙的嵌入銅基互連線。所得到的銅基互連線 具有低的電阻係數，密度高，且與介電膜間具有高黏著強 度。此對於積體電路的較大封裝密度及較高特性具有貢獻 〇 從以下參考附圖對較佳實施例的描述中，對本發明的 目的、特徵及優點將可更爲明瞭。 【實施方式】 -9 - (6) 1274398 半導體裝置內之互連線的製造，是以濺射法在介電膜 上沈積銅基金屬之薄膜，介電膜配置在基板上，具有諸如 互連接觸孔及接觸溝的槽，並經由高溫及高壓處理將銅基 金屬塡入槽內。在此方法中，爲將銅基金屬的薄膜無間隙 地塡入槽內，並藉以在穩固表現足夠特性的半導體裝置內 容易地產生銅基互連線，增進銅基金屬在高溫及高壓處理 (高壓退火）中的回流能力十分重要。 _ 增進銅基金屬在高溫及高壓處理中之回流能力的有效 方法爲： 增加要接受高溫及高壓處理之銅基薄膜內之原子空位 (atomic vacancies)的濃度；以及 允許原子空位及/或錯位之恢復在較低的溫度形成或 發生。 其中，方法（1 )，即，將原子空位缺陷引入銅基薄膜可 能更爲有效。如果薄膜具有大量的原子空位缺陷，在缺陷 φ復原的溫度（大約3 00 °C至5 00 °C)會發生強烈的原子擴散， 其加速銅基金屬的軟化及變形。 通常，銅基薄膜具有的原子空位數量大於整塊的銅， 因爲整塊銅具有的原子空位數量對應於熱平衡狀態，而銅 基薄膜具有的原子空位數量等於或大於熱平衡狀態。特別 是，經由電化學沈積所沈積的銅基薄膜具有大量空位，其 數量大約是在整塊銅之熔點附近達到熱平衡的量。反之， 以濺射所沈積的銅基薄膜，其所具有的原子空位數量小於 以電化學沈積所沈積之銅基薄膜內的空位量，並因此可能 -10- (7) 1274398 導致較差的回流能力。 本發明是硏究以濺射進行薄膜沈積的條件，以便沈積 具有大量原子空位之銅基薄膜的薄膜，利用在原子空位缺 陷復原之溫度（大約3 00 °C至5 00 °C)強烈的原子擴散，藉以 加速銅基金屬的軟化及變形。結果發現選擇如下的濺射氣 體及控制基板溫度可有效地達成上述目的。 | 濺射氣體： 用於本發明的濺射氣體應爲含有氫氣及惰性氣體依5 :95至20 : 80之百分比之比例的混合氣體。 當在含有氬及氫氣的混合氣體的大氣中以濺射沈積銅 基薄膜時，大氣中的氫進入銅基薄膜內。不過，銅並無吸 收氫氣的能力，且氫氣很容易的擴散通過銅基薄膜，並從 其中逸出。氫氣從薄膜中逸出留下的孔構成原子空位。使 用純氬氣做爲濺射氣體無法得到這種效果。因此，本發明 φ 使用氫氣及惰性氣體（諸如氬氣）的混合氣體做爲濺射氣體 〇 氫氣在氫氣及惰性氣體之混合氣體中的莫耳分數應爲 5 %或更高，以10%或更高較佳，以形成足夠量的原子空位 ，藉以經由強烈的原子擴散，加速銅基金屬的軟化及變形 。反之，氫氣在混合氣體中的莫耳分數應爲20%或較少。 在混合氣體中過於大量的氫氣導致惰性氣體的量較少及混 合氣體的分子量明顯降低，導致銅基互連線的生產力降低 (銅膜的沈積速率降低）。 -11 - (8) 1274398 基板溫度： 基板溫度應在-20 °C至0°C。當在如此低的基板溫度以 濺射法沈積銅基薄膜時，沈積在基板（或配置在其上介電 膜）的上的銅顆粒（原子）抵抗在基板上的移動，且是隨機地 沈積，不會對齊。因此，在所沈積的銅基薄膜中形成大量 的原子空位。 在本發明中，將基板溫度設定在0 °C或更低，以便利 p 用此現象產生足夠的原子空位。反之，基板溫度的下限設 定在-20 °C。這是因爲沒有適合的冷凍劑可降到更低的溫度 。且典型上，在如此低的基板溫度，由於結露會導致生產 力降低。上述基板溫度的範圍，例如可經由循環於基板承 座內之冷凍機單元冷卻的冷凍劑（諸如“Fluorinert”，經註 冊的商品名，可從Sumitomo 3M Limited獲得）達到。 濺射的其它條件並無特殊限制。例如，以下的濺射氣 體壓力、放電功率密度、及陽極·陰極間的距離都可選擇 φ 。關於此，使用DC磁控管濺射進行濺射處理可得到高效率 的沈積。 擺射氣體壓力：0.5至1.0毫托 放電功率密度：3至10瓦/cm2 陽極-陰極間的距離：40至65毫米 以濺射所沈積之銅基薄膜的厚度是根據裝置的設計決 定’其無特殊的限制，但其厚度必須完全橋接通道孔及溝 。以濺射法沈積之銅基金屬的成分也無特殊限制，只要所 得到的薄膜具有適當的電子傳導性。銅基金屬例如是純銅 -12- 1274398
’或是前文提及的5種類型合金，包括：銅-鈦合金、銅-鉻 合金、銅-錫合金、銅-鋁合金、銅-鎂合金。 根據本發明’除了控制濺射的條件外，也要控制濺射 後之局溫及局壓處理的條件較佳。此增加銅基金屬在高溫 時的回流能力，能使銅基薄膜更可靠地嵌入（塡入）槽內， 以爲高品質的半導體裝置產生銅基互連線。以下將詳細描 述高溫及高壓處理的較佳條件。
處理溫度：400°C至600°C 爲使銅基薄膜在高溫能有較高的回流能力，處理溫度 以400 °C或更高較佳。不過，以不高於600 °C較佳，因爲超 過處理的高溫，可能導致包含用於結合銅基互連線之低k 材料的介電膜破裂或使其特性劣化。 處理壓力：1 50至200MPa 爲使銅基薄膜在高溫時有較高的回流能力，施以 150MPa或更高的壓力較佳。不過，以不高於200MPa較佳 ’因爲超過處理的高壓，可能導致包含用於結合銅基互連 線之低k材料的介電膜破裂或使其特性劣化，與超過處理 時之高溫的情況相同。 處理時間（在高溫及高壓中維持的時間）：長於0分鐘， 等於或少於3 0分鐘。 本文的處理時間是將工件維持在高溫及高壓中的時間 周期，例如可根據處理的壓力及處理的溫度決定。將工件 維持3 0分鐘適合增加銅基薄膜在高溫中的回流能力，且銅 基金屬能無間隙地塡入槽內。 -13- (10) 1274398 將工件維持在高溫及高壓後的冷卻速率：1 〇 °c /分鐘或 更快。 在高溫及高壓處理中，爲使塡入槽的銅基互連線無瑕 ，將工件維持在高溫及高壓後的冷卻速率要加以控制較佳 。壓力的施加與移除，以及溫度的上升與下降，要正比於 高溫及高壓處理的時間。在這些參數中，冷卻速率（降溫 速率）嚴重地影響銅基金屬的塡充效能。如果冷卻速率慢 | ，在上述條件下加熱及加壓的結果是嵌入槽（諸如通道孔 及溝）內的銅基金屬會從通道孔及溝內逸出（虹吸現象）。此 現象可能是由銅基薄膜的應力移動（SM)所造成，其中，在 冷卻期間，張力應力作用在仍留在槽（諸如通道孔及溝）頂 部的毯狀銅基薄膜上，且嵌入槽中的銅基金屬，經由以張 力應力做爲驅動力的潛動變形機制被從槽中拉出。 因此，在工件維持在高溫及高壓後以高速率冷卻可有 效地防止虹吸現象，藉以能做到銅基互連線無瑕的塡充。 春因此，維持在高溫及高壓後的冷卻速率設定在1 〇 °C /分鐘或 更快較佳。 如上所述，在上述指定條件下以濺射在配置於基板上 (或配置於基板上的介電膜上）之槽（諸如互連接觸孔及互連 槽）上沈積銅基薄膜，以便橋接槽的開孔。接著，銅基薄 膜接受高溫及高壓處理，以在上述指定的條件下進行較佳 。因此，所得到的半導體裝置具有無瑕的嵌入式銅基互連 線’其具有低電阻係數、緊緻或高密度，與介電膜間具有 很高的黏著強度，且呈現高可靠度。半導體裝置可長時間 -14 - (11) Ϊ274398 地保持它的高品質。 在本發明中，除了銅基互連線外，對於半導體裝置之 其它構成組件的製造方法並無特殊限制。特別是，在基板 上沈積做爲銅基金屬薄膜之母體之介電膜的方法，以及在 介電膜內製造用於嵌入互連之溝及接觸孔的方法並無特殊 限制，且任何適合的習知方法都可利用。例如，介電膜的 材料可以是矽氧化物、矽氮化物、硼矽酸鹽玻璃（BSG)、 φ 磷矽酸鹽玻璃（PSG)、及硼磷矽酸鹽玻璃（BPSG)。 如稍後圖2A至2D所示的例中，在具有此嵌入式互連 的槽或接觸孔的介電膜上，可能還另沈積有一壁障層。此 壁障層是一層膜，用以防止要被沈積在壁障層上之銅基金 屬中的銅擴散到介電膜內。壁障膜例如是TaN或TiN的膜。 在稍後提及的例中，沈積氮化鉬做爲壁障層。氮化鉬是陶 瓷，對這類銅基金屬實質地鈍性，即使是在例如大約 70 0°C的高溫處理中，氮化鉬膜仍能抵抗銅基金屬擴散到 φ其內。壁障層可以無特殊限制的任何方法沈積在介電膜上 ，諸如濺射，包括DC磁控管濺射及化學氣相沈積（CVD)。 所沈積之壁障層的厚度也無特殊限制，只要其厚度能 防止銅基金屬擴散到介電膜內即可，例如大約5至大約50 奈米。不過，過厚的壁障層會導致互連的有效電阻係數增 力口，且不可取。 根據本發明’在上述特定條件下以濺射法沈積銅基金 屬薄膜，並接著接受高溫及高壓處理。其它詳細的處理步 驟並無特殊限制。例如，其可重複堆疊處理，包括重複任 -15· (12) 1274398 意多次的處理A、B及C，並在每一個循環的處理C之後或 至少在最終的處理C之後，進行高溫及高壓處理。更明確 地說，當所進行的堆疊處理一旦產生單層的互連時，在處 理C之後，即要在上述條件下進行高溫及高壓處理。當堆 疊處理進行兩或多次以產生多層互連時，在每一循環的每 一個處理C之後，即要在上述條件下進行高溫及高壓處理 ，或在重複包括處理A、B及C之堆疊處理後的最終處理C φ 之後，在上述條件下進行高溫及高壓處理。 處理A :在半導體基板上沈積具有嵌入式互連槽或接 觸孔的介電膜。 處理B:在介電膜上沈積壁障層。 處理C:在壁障層上沈積銅基金屬膜。 因此，被製造或沈積在半導體基板上的嵌入式互連線 ，在高溫及高壓處理之後，接著是工件表面的拋磨。拋磨 程序並無特殊限制，用於半導體製造之任何適用的拋磨程 φ 序都可使用，諸如化學機械拋磨。 以下將參考數個實驗例更詳細說明本發明，但並不表 示本發明的範圍受其限制。這些例子在不偏離本發明範圍 內的任何修改，都在本發明的技術範圍內。 例1 根據圖2A、2B、2C及2D的截面圖所示的連續處理， 在半導體裝置內形成互連線。特別是，直徑0.1 8微米且間 距4 5 0奈米的大量通道孔3形成在介電膜（TEOS膜：SiOF膜 -16- (13) (13)1274398 )2內，介電膜是沈積在8吋矽晶圓1上，藉以產生測試元件 群（TEG)(圖2A)。關於此，在圖2A中僅顯示一個用以說明 的通道孔3。在氬氣與氮氣的大氣中，以反應濺射法在 T E G的表面上沈積氮化鉬薄膜’藉以沈積一壁障層（氮化鉬 薄膜）4，其在通道孔3之底及側壁上的厚度爲50奈米（圖2B) 〇 接下來，在氬氣的大氣或氬與氫之混合氣體的大氣中 ，以濺射在TEG上沈積厚度75 00埃的純銅薄膜5，以使通 道孔3的開孔完全被銅薄膜5橋接（圖2C)。銅薄膜5的沈積 是在下列固定的濺射氣體壓力、放電功率密度及基板溫度 下進行，同時使用純氬氣或氬與氫的混合氣體做爲濺射氣 體，氫氣的莫耳分數在5%至30%間改變。 濺射氣體壓力：2χ1(Γ3托 放電功率密度：3.5瓦/cm2
基板溫度：室溫或-20°C 將所得到具有銅薄膜5橋接通道孔3之開孔的TEG接受 高溫及高壓處理。更明確地說，高溫及高壓處理是使用可 從 Kobe Steel Ltd·獲得的 “HiPA HIP mini-820”高壓退火單 元，在45 0°C的溫度及150MPa的壓力下進行30分鐘（圖2D) 。本文中的壓力是以氬氣施加。 觀察樣本的橫斷面發現，在高溫及高壓處理後，銅被 嵌入樣本中的通道孔內，但未接受高溫及高壓處理的樣本 ’通道孔的開孔被銅薄膜完全橋接，銅未實質地嵌入樣本 中的通道孔內。 -17- (14) 1274398 接下來，在高溫及高壓處理後的TEG以聚焦的離子束 (FIB)單元處理，以使每個樣本露出15個或更多個通道孔 的橫斷面。在FIB單元的掃猫離原顯微鏡（SIM)上觀察通道 孔的橫斷面，以決定有多少銅嵌入通道孔內。 有多少銅嵌入通道孔內可以下列方法定量決定。分析 通道孔之橫斷面的SIM影像’銅的塡充百分比（％)可被決定 ，是爲嵌入之銅基金屬的橫斷面面積與通道孔之橫斷面面 p 積的比率。嵌入1 5個通道孔之銅的平均百分比可被決定， 即以此做爲評估指數。 如圖3所示的測試結果是銅的塡充百分比與氫氣在氬 氫混合氣體中之莫耳分數間的關係。從圖3可看出，基板 在低溫時，當所使用的濺射氣體是氬氫混合氣體而非使用 純氬氣做爲混合氣體時，銅可令人滿意地嵌入通道孔內， 且當混合氣體中氫氣的莫耳分數爲5 %或更高時，銅可實質 無瑕地嵌入通道孔內。氫氣的莫耳分數超過20%雖然也能 φ 得到銅的高塡充百分比（圖3 )，但致使在膜上沈積的濺射產 量降低。 例2 按例1的程序，在TEG之通道孔3的底部及側面沈積厚 度5 0奈米的壁障層（氮化鉅薄膜）4，並以濺射在其上沈積厚 度7 5 0 0埃的純銅薄膜5，以使銅薄膜5完全橋接通道孔3的 開孔。銅薄膜5是在下列固定濺射氣體壓力及放電功率密 度，使用下列濺射氣體，同時在-25 t至200 °C之範圍內改 -18- (15) 1274398 變基板溫度等條件下被沈積。 濺射氣體壓力：2χ 1 (Γ3托 濺射氣體：氬氣-2 0 %氫氣 放電功率密度：3.5瓦/ cm2 接下來，TEG按例1之程序接受高溫及高壓處理，且 有多少銅嵌入通道孔3內被決定。結果如圖4所示。圖4是 銅的塡充百分比與沈積純銅薄膜之基板溫度間的關係曲線 φ 圖。圖4顯示銅之塡充百分比的變化，視以濺射法沈積之 基板的溫度而定，且隨著濺射中之基板溫度的下降而上升 。換言之，隨著基板溫度下降，銅的嵌入愈令人滿意。特 別是，銅的塡充百分比明顯地增加，且基板溫度在Ot或 更低時，銅實質無瑕地嵌入通道孔3內。 例3 按例1的程序，在TEG之通道孔3的底部及側面沈積厚 φ度50奈米的壁障層（氮化鉅薄膜）4，並以濺射在其上沈積厚 度7500埃的純銅薄膜5或厚度7500埃的銅合金薄膜5，以使 銅薄膜5完全橋接通道孔3的開孔。在此程序中，純銅薄膜 5是以純銅靶沈積，銅合金薄膜5是以銅合金靶沈積，銅合 金靶含有2.0原子百分比的Dy。濺射氣體壓力、濺射氣體 類型、放電功率密度及基板溫度如表1所示（沈積條件1或 沈積條件2)。 -19- (16) 1274398 表l 沈積參數 條件1 條件2 濺射氣體壓力（托） 2x10° 2χ 1 0*3 濺射氣體類型 純氧氣 氬氣-20%氫氣 放電功率密度（瓦/cm2) 3.5 3.5 基板溫度（°C ) 室溫 -20
接下來，TEG按例1之程序接受高溫及高壓處理，且 在TEG處理後決定銅的塡充百分比。結果如表2所示。 表2 條件1 條件2 純銅 11.7% 1 0 0 % 銅-2.0 at. % Dy合金 4 9.7% 9 7.8% 表2顯示，當純銅薄膜在習知沈積條件（即沈積條件1) 下沈積時，在高溫及高壓處理後，銅些許地嵌入通道孔3 ，但當在滿足本發明之要求的沈積條件2下沈積純銅薄膜 時，銅被無瑕地嵌入。同樣地，當在沈積條件1下沈積銅-Dy合金時，在高溫及高壓處理後，嵌入通道孔3內的銅不 是很多，但當薄膜在沈積條件2下被沈積時，銅被實質無 瑕地嵌入。 當在沈積條件1下沈積時，銅-Dy合金薄膜的塡充百分 比稍高於純銅薄膜。這可能是銅-Dy合金薄膜具有的平均（ -20- (17) 1274398 結晶）晶粒尺寸小於純銅，且獲得的晶粒生長小於純銅薄 膜；且即使是在高溫下，所得到的銅-Dy合金薄膜產生大 量的晶粒邊界，且由於晶粒邊界的滑動’在高溫下顯現較 高的流動能力（回流能力）。 例4 按例1的程序，在T E G之通道孔3的底部及側面沈積厚 φ 度5 0奈米的壁障層（氮化鉅薄膜）4，並以濺射在其上沈積厚 度7 5 0 0埃的純銅薄膜5，以使銅薄膜5完全橋接通道孔3的 開孔。銅薄膜5是在下列固定濺射氣體壓力、放電功率密 度及基板溫度，使用下列濺射氣體被沈積。
濺射氣體壓力：2χ1(Γ3托 濺射氣體：氬氣-2 0 %氫氣 放電功率密度：3.5瓦/cm2 基板溫度：-20°C φ 接下來，沈積有銅薄膜的TEG按例1之程序接受高溫 及高壓處理，唯溫度在室溫至5 0 0 °C的範圍中改變，且壓 力在〇至200MPa的範圍內改變。TGE在高溫及高壓處理後 之銅的塡充百分比被決定。結果如表3所示，除非另有說 明，表中的數據是銅的塡充百分比（％)。 -21 - (18) 1274398 表3 溫度（°C) 室溫 300 350 400 450 500 壓力 (MPa) 0 0 0 0 0 0 0 50 0 0 0 0 0 0 100 0 0 5 1 70 72 74 150 0 0 98 100 100 100 200 0 0 100 100 100 100
表3顯示，當按照本發明之條件沈積的純銅薄膜接受 高溫及高壓處理時，經由實行3 5 0 °C或更高溫（40(TC或更高 較佳）及150MPa或更高壓力的高溫及高壓處理，銅可被無 瑕地嵌入通道孔3內。 至於比較例，在下列習知條件下沈積銅薄膜，接著按 如下方法以上述相同條件接受高溫及高壓處理。 按例1的程序，在TEG之通道孔3的底部及側面沈積厚 度5 0奈米的壁障層（氮化鉬薄膜）4，並以濺射在其上沈積厚 度75 00埃的純銅薄膜5，以使銅薄膜5完全橋接通道孔3的 開孔。銅薄膜5是在下列固定濺射氣體壓力、放電功率密 度及基板溫度，使用下列濺射氣體被沈積。以下的沈積條 件是一般用於銅薄膜濺射的習知條件。 濺射氣體壓力：2χ1(Γ3托 潑射氣體：純氣氣 放電功率密度：3.5瓦/cm2 -22- (19) 1274398 基板溫度：室溫 接下來，沈積有銅薄膜的TEG按例1之程序接受高溫 及高壓處理，唯溫度在室溫至5 00 °C的範圍中改變，且壓 力在〇至200MPa的範圍內改變。TGE在高溫及高壓處理後 之銅的塡充百分比被決定。結果如表4所示，除非另有說 明，表中的數據是銅的塡充百分比（％)。
表4 溫度（°C) 室溫 300 350 400 450 500 0 0 0 0 0 0 0 壓力 50 0 0 0 0 0 0 (MPa) 100 0 0 0 0 0 3 150 0 0 0 0 11 62 200 0 0 0 7 71 100
表4顯示，當不是按照本發明要求之條件沈積的純銅 薄膜接受高溫及高壓處理時，必須接受5 00 °C或更高溫度 及2 00ΜΡ a或更高壓力才能完全將銅埋入通道孔，且銅薄膜 需要在比按前述條件沈積之銅薄膜更嚴苛的條件（即高溫 及高壓）中接受高溫及高壓處理。 例5 按例1的程序，在TEG之通道孔3的底部及側面沈積厚 -23- (20) 1274398 度5 0奈米的壁障層（氮化鉅薄膜）4，並以濺射在其上沈積厚 度75 00埃的純銅薄膜5，以使銅薄膜5完全橋接通道孔3的 開孔。 銅薄膜5是在下列固定濺射氣體壓力、放電功率密度 及基板溫度，使用下列濺射氣體被沈積。 濺射氣體壓力：2χ1(Γ3托 濺射氣體：氬氣· 2 0 %氫氣 Β 放電功率密度：3.5瓦/cm2
基板溫度：-20°C 接下來，沈積有銅薄膜的TEG按例1之程序接受高溫 及高壓處理，唯溫度爲450°C，壓力爲150MPa，處理時間 在0分鐘至120分鐘的範圍內改變。TGE在高溫及高壓處理 後之銅的塡充百分比被決定。結果如圖5所示。圖5顯示， 當按照本發明之條件沈積的銅薄膜在接受上述條件的高溫 及高壓處理時，以30分鐘或更短的時間實行高溫及高壓處 φ 理，即可無瑕地將銅嵌入通道孔內。 例6 按例1的程序，在TEG之通道孔3的底部及側面沈積厚 度5 0奈米的壁障層（氮化鉬薄膜）4，並以濺射在其上沈積厚 度75 00埃的純銅薄膜5，以使銅薄膜5完全橋接通道孔3的 開孔。銅薄膜5在下列固定濺射氣體壓力、放電功率密度 及基板溫度，使用下列濺射氣體被沈積。 濺射氣體壓力：2χ10_3托 • 24 - (21) (21)1274398
濺射氣體：氬氣-2 Ο %氫氣 放電功率密度：3.5瓦/cm2 基板溫度：-20°C 接下來，沈積有銅薄膜的TEG按例1之程序接受高溫 及高壓處理，唯工件維持在溫度45 0°C、壓力1 50MPa後， 冷卻速率在5至30°C/分的範圍內改變。TGE在高溫及高壓 處理後之銅的塡充百分比被決定。結果如圖6所示。圖6顯 示，當冷卻速率爲1 0 °C /分或更快時，即可無瑕地將銅嵌入 通道孔內，但當冷卻速率小於1 〇 °C /分時，銅的塡充百分比 即會下降。 雖然已參考較佳實施例加以描述，但須瞭解，本發明 並不受限於所揭示的實施例。反之，本發明意欲涵蓋包括 在所附申請專利範圍之精神與範圍內之各樣的修改及相等 配置。以下申請專利範圍的範圍是按照最廣義解釋，以便 包羅所有這類修改及相等的結構及功能。 【圖式簡單說明】 圖1 A及1B以槪圖顯示製造根據本發明之互連線的方法 y 圖2A、2B、2C及2D以斷面槪圖說明製造半導體裝置 之方法的後續處理； 圖3之曲線圖顯示在例1的膜沈積中，銅的塡充百分比 與濺射氣體中氫氣之莫耳分數間的關係； 圖4之曲線圖顯示在例2的膜沈積中，銅的塡充百分比 -25- (22) 1274398 與濺射氣體中氫氣之莫耳分數間的關係； 圖5之曲線圖顯示在例5的膜沈積中，銅的塡充百分比 與在高溫及高壓處理中維持之時間（退火時間）間的關係； 圖6之曲線圖顯示在例5的膜沈積中，銅的塡充百分比 與將工件維持在高溫及高壓後之冷欲速率間的關係； 【主要元件符號說明】 _ 1 基板 2 介電膜 3 通道孔 4 壁障層 5 銅薄膜 6 溝 -26-

Claims (1)

1274398 (1) 十、申請專利範圍 1· 一種在半導體裝置內製造銅基互連線的方法，包含 以下步驟： 以濺射在介電I吴上沈積銅或銅合金的薄膜，介電膜具 有溝及/或通道孔，且是配置在基板上或上方；以及 進行高溫及高壓處理，藉以將銅或銅合金嵌入溝及/ 或通道孔內， 其中，該濺射是在下列條件中進行： 濺射氣體：包含依5 : 9 5至2 0 : 8 0之百分比的比例之 氫氣及惰性氣體的混合氣體， 基板溫度：-2 0 °C至0 °C。 2 ·如申請專利範圍第1項的方法，其中，進行高溫及 高壓處理的該步驟包含將工件維持在下述條件： 溫度：4 0 0 °C 至 6 0 0 °C 壓力：1 50 至 200MPa 時間：長於〇分鐘及等於或短於30分鐘。 3 ·如申請專利範圍第1或2項的方法，其中，進行高 溫及高壓處理的該步驟包含將工件維持在高溫及高壓中之 後，以l〇°C/分鐘或更多的速率冷卻工件。 -27-
TW094121647A 2004-07-26 2005-06-28 Method for fabricating copper-based interconnections for semiconductor device TWI274398B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004217761A JP4266360B2 (ja) 2004-07-26 2004-07-26 半導体装置のＣｕ系配線形成方法

Publications (2)

Publication Number Publication Date
TW200614424A TW200614424A (en) 2006-05-01
TWI274398B true TWI274398B (en) 2007-02-21

Family

ID=35657801

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094121647A TWI274398B (en) 2004-07-26 2005-06-28 Method for fabricating copper-based interconnections for semiconductor device

Country Status (4)

Country Link
US (1) US7335596B2 (zh)
JP (1) JP4266360B2 (zh)
KR (1) KR100688002B1 (zh)
TW (1) TWI274398B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8452316B2 (en) 2004-06-18 2013-05-28 Qualcomm Incorporated Power control for a wireless communication system utilizing orthogonal multiplexing
US7197692B2 (en) 2004-06-18 2007-03-27 Qualcomm Incorporated Robust erasure detection and erasure-rate-based closed loop power control
JP4377788B2 (ja) * 2004-09-27 2009-12-02 株式会社神戸製鋼所 半導体配線用Ｃｕ合金、Ｃｕ合金配線の製法、該製法で得られたＣｕ合金配線を有する半導体装置、並びに半導体のＣｕ合金配線形成用スパッタリングターゲット
US8848574B2 (en) * 2005-03-15 2014-09-30 Qualcomm Incorporated Interference control in a wireless communication system
US8942639B2 (en) * 2005-03-15 2015-01-27 Qualcomm Incorporated Interference control in a wireless communication system
KR100648926B1 (ko) * 2005-07-11 2006-11-27 삼성전자주식회사 사용자 식별 정보 부가기능을 갖는 복합기 및 그 방법
US8929908B2 (en) * 2005-10-27 2015-01-06 Qualcomm Incorporated Method and apparatus for estimating reverse link loading in a wireless communication system
JP4740004B2 (ja) * 2006-03-20 2011-08-03 株式会社神戸製鋼所 半導体装置におけるＣｕ合金配線の製造方法
US8442572B2 (en) 2006-09-08 2013-05-14 Qualcomm Incorporated Method and apparatus for adjustments for delta-based power control in wireless communication systems
US8670777B2 (en) 2006-09-08 2014-03-11 Qualcomm Incorporated Method and apparatus for fast other sector interference (OSI) adjustment
WO2008065925A1 (en) * 2006-11-28 2008-06-05 Kabushiki Kaisha Kobe Seiko Sho SEMICONDUCTOR DEVICE Cu WIRING AND METHOD FOR MANUFACTURING THE SAME
JP4896850B2 (ja) * 2006-11-28 2012-03-14 株式会社神戸製鋼所 半導体装置のＣｕ配線およびその製造方法
EP2241436A4 (en) * 2008-02-04 2012-06-06 Jx Nippon Mining & Metals Corp ADHESIVE-FREE FLEXIBLE LAMINATE
CN101971350B (zh) * 2008-04-15 2012-10-10 株式会社爱发科 薄膜晶体管、薄膜晶体管的制造方法
JP5420328B2 (ja) * 2008-08-01 2014-02-19 三菱マテリアル株式会社 フラットパネルディスプレイ用配線膜形成用スパッタリングターゲット

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2906855B2 (ja) 1991-08-06 1999-06-21 日本電気株式会社 半導体装置の製造方法
US6090701A (en) * 1994-06-21 2000-07-18 Kabushiki Kaisha Toshiba Method for production of semiconductor device
JPH1079428A (ja) 1996-09-03 1998-03-24 Hitachi Ltd 電極配線の製造方法及び処理装置
JP3631392B2 (ja) 1998-11-02 2005-03-23 株式会社神戸製鋼所 配線膜の形成方法
US6121141A (en) * 1998-11-24 2000-09-19 Advanced Micro Devices, Inc. Method of forming a void free copper interconnects
JP3459372B2 (ja) * 1999-03-18 2003-10-20 株式会社神戸製鋼所 配線膜の形成方法
JP3892621B2 (ja) * 1999-04-19 2007-03-14 株式会社神戸製鋼所 配線膜の形成方法
US6376375B1 (en) * 2000-01-13 2002-04-23 Delphi Technologies, Inc. Process for preventing the formation of a copper precipitate in a copper-containing metallization on a die
KR100387256B1 (ko) 2000-06-29 2003-06-12 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
JP4052868B2 (ja) * 2002-04-26 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
TW200614424A (en) 2006-05-01
US20060019496A1 (en) 2006-01-26
JP2006041128A (ja) 2006-02-09
US7335596B2 (en) 2008-02-26
JP4266360B2 (ja) 2009-05-20
KR100688002B1 (ko) 2007-02-27
KR20060046754A (ko) 2006-05-17

Similar Documents

Publication Publication Date Title
TWI274398B (en) Method for fabricating copper-based interconnections for semiconductor device
CN1150619C (zh) 引入了金属籽晶层的铜互连结构
US5939788A (en) Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper
US6399486B1 (en) Method of improved copper gap fill
TWI621161B (zh) 用於內連線的釕金屬特徵部填補
US6554914B1 (en) Passivation of copper in dual damascene metalization
TWI450361B (zh) 形成銅互連結構之方法
US6334249B2 (en) Cavity-filling method for reducing surface topography and roughness
US6461675B2 (en) Method for forming a copper film on a substrate
TWI326903B (en) Method of manufacturing semiconductor device
US6607982B1 (en) High magnesium content copper magnesium alloys as diffusion barriers
US7994055B2 (en) Method of manufacturing semiconductor apparatus, and semiconductor apparatus
US6306732B1 (en) Method and apparatus for simultaneously improving the electromigration reliability and resistance of damascene vias using a controlled diffusivity barrier
US20070111522A1 (en) Formation of metal silicide layer over copper interconnect for reliability enhancement
JP4044236B2 (ja) 半導体装置の製造方法
TW200931531A (en) Method for forming cu wiring
US7199045B2 (en) Metal-filled openings for submicron devices and methods of manufacture thereof
JP3631392B2 (ja) 配線膜の形成方法
JPH10125782A (ja) 半導体装置の製造方法
TW201925532A (zh) 用鈷填充基板特徵的方法與設備
JP4169950B2 (ja) 半導体装置の製造方法
US6069072A (en) CVD tin barrier layer for reduced electromigration of aluminum plugs
JP2000269334A (ja) 配線膜の形成方法
TW200818394A (en) Method of fabricating semiconductor interconnections
JP5577274B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees