TW507338B - Electronic chip-component with an integrated circuit and its production method - Google Patents

Electronic chip-component with an integrated circuit and its production method Download PDF

Info

Publication number
TW507338B
TW507338B TW090116849A TW90116849A TW507338B TW 507338 B TW507338 B TW 507338B TW 090116849 A TW090116849 A TW 090116849A TW 90116849 A TW90116849 A TW 90116849A TW 507338 B TW507338 B TW 507338B
Authority
TW
Taiwan
Prior art keywords
contact
patent application
electronic chip
layer
item
Prior art date
Application number
TW090116849A
Other languages
English (en)
Inventor
Hans-Jurgen Hacke
Manfred Wossler
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW507338B publication Critical patent/TW507338B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Credit Cards Or The Like (AREA)
  • Die Bonding (AREA)

Description

507338 五、發明説明（1 ) 本發明涉及具有積體電路之電子晶片組件及其製造方法。 積體電路用在許多情況中，其中在極端情況下在半導體 晶片及外部電路載體之接觸連接面之間之連接位置之品質 及可靠性須設定不同之需求，例如，其應如何用在電信中 ，航空及宇宙飛行中，交通技術中及醫藥技術中。具有積 體電路（其在高溫或低溫時未必具有抗溫度切換性或在高 溫時未必具有儲存性）之晶片組件屬於”低技術"晶片組件， 其應用在傳統之晶片組件之成本高昂之連接技術必須由價 廉之解法所取代時。 本發明之目的是使連接技術簡化且在連接晶片組件及晶 片載體時使成本下降。 此目的以申請專利範圍獨立項之內容來達成。有利之其 它形式描述在申請專利範圍各附屬項中。 依據本發明，電子晶片組件在半導體晶片中具有一種積 體電路，其在其活性表面上具有一接觸面，各接觸面使積 體電路連接至外部之電路載體。各接觸面因此相對於積體 電路之最上方之非導電層之高度係具有一種接觸層，其由 接觸材料之壓接所構成且突出於最上方之非導電層之高度 上方。此外，庄少半導體晶片之活性表面（其未被接觸面 所佔用）是由一種可熔合之黏合層（其依據接觸層之高度而 調整）所覆蓋。 此種構造之電子晶片組件之優點是：其不需其它額外之 外殻即可向外輸送且在電子晶片組件之壓合接觸面及外部 電路載體之接觸連接面之間形成一種壓合接觸面時可直接 507338 五、發明説明（2 ) 安裝在外部之電路載體上。其它優點是：藉由另一接觸層 可同時使多個積體電路之各接觸面直接製備在半導體晶片 上且在加工步驟中在半導體晶片（其包含許多積體電路及 許多電子晶片組件）未切割之狀態中同樣可施加一種已調 整之可熔合之黏合層。最後，更重要之優點是：其不需外 殼即可上市，使買主可在外部電路載體之造型中以及在設 有電子晶片組件之很平坦之電路載體之形式中自由地設定 。此外，在本發明中設有壓合接觸面之電子晶片組件可形 成在外部之可撓性電路載體上，這是因爲本發明之壓合技 觸技術就半導體晶片及電路載體之熱膨脹特性之適應性而 言允許一種廣泛之容許度。 在本發明之實施形式中，外部電路載體是一種消費品用 之安全晶片載體。此種安全晶片載體設有積體安全電路， 以便經由所謂日期來辨認該消費品，進行後勤管理且確保 不會被不合法地取出。由於此種已受安全保護之消費品大 量地儲存在空調中，進行管理且出售，則安全晶片載體上 之電子晶片組件由於安全晶片載體及電子晶片組件之間之 電性連接位之成本有利之製造方式而可使消費品降價。 在本發明之其它實施形式中，外部電路載體是一種具有 天線功能之晶片載體以便在接近機動車及/或大廈時作爲 控制之用。本發明之晶片組件此種應用所具有之優點是： 電子晶片組件不需特殊之外殻形式即可適應任意形式之晶 片載體，大廈或機動車鎖頭或其它設有天線功能之介入控 制元件。 -4- 507338 五、發明説明（3 ) 在本發明之其它實施形式中，外部電路載體是一種辨認 ，記帳，電話及/或銀行自動卡用之晶片載體。在此種實 施形式中，電子晶片組件同樣具有之優點是：其不具外殼 組件且因此可簡易且省空間地黏合在各別之卡上或安裝在 各卡之適當之凹口中。此外，在此種實施形式中特別是可 使電子晶片組件達成一種可變化之壓合接觸方式。 在本發明之其它實施形式中，外部電路載體是一種晶片 載體以用來控制玩具及/或控制各模型，在本發明之此種 應用中，特別是可使電子晶片組件達成物美價廉之製造方 式且進一步加工。每一電子晶片組件可以是一種組構之一 部份，由此可組成玩具及模型，此乃因此種可熔合之黏合 層使此種組構用之電子晶片組件可操控，可替換且可多次 地使用。 在本發明之其它實施形式中，此黏合層在壓合接觸面之 間所具有之厚度較壓合接觸面上者還大。此種厚度上之差 異在塗佈該黏合層時可藉由半導體晶片上所選取之塗佈技 術來達成，特別是當黏合層藉由順砌塗層法以薄膜形成用 之媒體來形成時更是如此。壓合接觸面及半導體晶圓之其 餘之表面區之間之黏合層不同之厚度之優點是電子晶片組 件可繼續加工及使用，使較小之加熱即是以在使用一種很 小壓力之情況下利用該壓合接觸面而推入一種極薄之黏合 層。 針對該待黏合之表面及由該黏合層所裸露之表面而特別 選取該黏合層材料，使得在熔化狀態時此黏合層可連結此 507338 五、發明説明（4 ) 積體電路之非導電性之最上層及接觸連接面外部之電路載 體之表面區域且在熔液狀態時使電子晶片組件之壓合接觸 面及接觸連接面未連結至電路載體。就電子晶片組件及外 部電路載體之材料而言在調整此黏合層之材料之連結特性 時可有利地在熔液狀態中使黏合層區域由壓合接觸面及接 觸連接面之區域分開，其方式是使黏合材料（其是可連結 的）向後拉至表面區。
爲了改良各壓合接觸面之接觸量，則在本發明之其它實 施形式中各壓合接觸面可具有一種粗糙度。此種粗糙度可 利用該壓合接觸材料之製備或沈積而形成或藉由其它粗糙 步驟而達成，此種步驟就整個半導體晶圓而言可有利地同 時使壓合接觸面由黏合用之黏合劑中鬆開。
壓合接觸面之壓合接觸材料在本發明之另一實施形式中 一'種可延展之導電性金屬合金。金屬合金之延展性可確保 :壓合接觸面可適應於外部電路載體之接觸連接面之表面 。接觸連接面在製備電路載體之後被粗糙化時此種延展性 特別有利，使得在壓合接觸時可延展之導電性金屬材料可 加工成電路載體之接觸連接面之粗糙之表面。 在本發明之另一實施形式中，壓合接觸材料是一種抗氧 化之金屬合金。此種金屬合金可確保：壓合接觸面在其電 性接觸過程中不會受到氧化所影響，而是在可接觸之各組 件之間可確保長時間之電性接觸。 壓合接觸面之壓合接觸材料在另一實施形式中是鎳-金-合金。金之成份可達成所需之抗氧性，鎳成份可達成所期 -6- 507338 五、發明説明（5 ) 望之壓合接觸固定性。以銀爲主之壓合接觸材料所具有之 優點是：銀在空氣中不會與氧或水分子發生反應，但會在 正常之大氣環境中形成亞硫酸銀（其具有導電性，這與大 部份之金屬氧化物不同）。在使用一種以銦爲主之壓合接 觸材料時所具有之優點是：形成一種導電性很小之氧化銦 ，因此在操作期間此壓合接觸區本身不會由於大氣中之氧 而劣化。 在本發明之其它實施形式中，壓合接觸面超過此積體電 路最上方之非導電層1 ·5至8 g m。利用此積體電路之此 種接觸面之升高可確保··在黏合此電子晶片組件時可達成 此種外部電路載體之接觸連接面所需之可靠之壓合接觸面 。此黏合層之厚度至少須等於此接觸層之厚度且此黏合層 配置在壓合接觸面之間。在黏合層之厚度小於接觸層之厚 度時會有以下之危險性：黏合材料之體積不足以使晶片組 件與電路載體相連，因此在壓合接觸面及接觸連接面之間 不能確保一種可靠之接觸作用。 只要此黏合材料超過該壓合接觸面之厚度且一部份定位 在壓合接觸面上，則在電子晶片組件與外部電路載體相接 觸時此黏合材料會被壓合接觸面所排擠且一部份塡入外部 電路載體之接觸連接面之間之中間控間中。此種實施形式 之電子晶片組件所具有之優點是··須測定此黏合材料之體 積之過剩量’使晶片組件之最上方之非導電層與電路載體 之表面（其未被接觸連接面所佔用）之間之中間空間之一部 份可由黏合材料所連結，於是在熔液狀態中之黏合材料冷 -7- 507338 五、發明説明（6 ) 卻時可在電子晶片組件之壓合接觸面和晶片載體之接觸連 接面之間達成一種強固之接觸區。在本實施形式中期望該 黏合材料層之水平高度不同於壓合接觸面之加高程度，以 確保電子晶片組件及電路載體之間之上述中間空間可被塡 入。 在本發明之一種實施形式中，黏合材料由熱塑型塑膠所 構成，較佳是由對酞酸乙二酯所構成，其熔化體積大於已 固之黏合材料之體積，使強固用之黏合材料中所產生之應 力以有利之方式又使電子晶片組件被拉至外部之電路載體 ’因此可確保各壓合接觸面及接觸連接面之間有強固之壓 合接觸作用。 本發明製造電子晶片組件之方法所具有之特徵是以下各 步驟： -在具有許多積體電路之半導體晶圓之接觸面上選擇性地 施加一種由壓合接觸材料所構成之接觸層以製成各已加 局之壓合接觸面’ -在半導體晶圓之表面上施加一種適應於接觸層高度之可 熔合之黏合層， -使半導體晶圓劃分成各別之電子晶片組件，其已分離之 積體電路具有壓合接觸面。 此種方法之優點是：在晶圓劃分成各別之電子晶片組件 之前進行主要之步驟，即，選擇性地施加一種接觸層且施 加電子晶片組件所需之黏合層。此外，藉由此種方法可使 晶片組件與外部之電路載體達成一種壓合接觸式連接，其 507338 五、發明説明（7 ) 不需連結過程或焊接過程。因此可熔合之黏合層在較低溫 度時可在二個組件之間形成一種接觸式連接而不需很大之 費用。此外，可熔合之黏合材料用作薄的黏合層，這樣可 使接觸時間很短。 可溶合之黏合材料應用在晶圓複合物中之晶片上時可在 成本上特別有利地同製備很多晶片。因此，本方法相對於 習知之接觸方法而言可更快速且成本更有利地製成高度較 小之晶片連接區。本發明因此可簡易且成本有利地在晶圓 平面上施加該黏合材料且可藉由熔液狀態之黏合材料使用 而使接觸時間極短。 使晶片組件之壓合接觸面與外部之電路載體相接觸是以 下述之其它步驟來達成： -使電子晶片組件相對於電路載體之接觸連接面而與壓合 接觸面相對準， -藉由加熱及加壓脈衝使晶片組件壓合接觸至外部之電路 載體上。 此種接觸方法之優點是：在接觸步驟期間熱負載在時間 上及空間上會受到限制，使晶片組件及電路載體只受到最 小之熱負載。晶片組件因此由接觸印模所容納，定位且壓 合在安裝位置上，施加一種強烈之短的加熱脈衝（其足以 熔化此黏合層），使壓合接觸面穿過一種連結此壓合接觸 面所用之黏合材料之可能已存在之黏合材料層，在其餘區 域中在晶片組件及電路載體之間形成一種整面之黏合作用。 對此種黏合材料（其在熔液狀態中未連結各金屬表面且 507338 五、發明説明（8 ) 在熔液狀態中由於其表面張力而以連結力向後拉至電子晶 片組件之非金屬之表面上）而言，藉助於外部電路載體上 之接觸印模直接在設置電子晶片組件之後進行一種強固之 接觸作用，此時不會使壓合接觸面上之黏合材料殘留物受 到干擾。 加熱脈衝可藉由紅外線光束來達成，其特別是可穿過這 些由矽所構成之電子晶片組件，其具有顏料粉或塡料粉以 傳送及接納該可熔合之黏合材料之熱量，這些粉可吸收紫 外線，使只有黏合材料層可局部性地加熱及液化。 施加該加熱脈衝所用之其它方法可由微波脈衝來達成， 其經由接觸印模之微波耦合件而直接作用在黏合材料層上 ’其中可使用一種微波吸收用之黏合材料。 在本方法之其它步驟中選擇性地藉由無電流式之沈積而 施加該接觸層。此種無電流式之沈積液價格較低且可確保 :壓合接觸加高區只生長在晶圓之導電性接觸面之金屬表 面上’半導體晶圓之其餘之表面區可藉由無電流式之沈積 之移動而保持空著的。 選擇性地施加一種接觸層所用之其它較佳之方法是使用 大量之電解液，但此種技術只可對較低溫時可熔化之接觸 材料來進行。此種大量電解液材料具有銦合金，其另外所 具有之優點是：所形成之氧化銦仍保持導電性且因此特別 適用於壓合接觸區中。 在其它步驟中，藉由鎳-金-合金之無電流式之沈積而選 擇性地施加較高之壓合接觸面，其由於含有金（gold)而特 -10- 507338 五、發明説明（9 ) 別可抗氧化作用。 選擇性地施加該壓合接觸材料所用之其它步驟是藉由遮 罩來施加或沈積而達成。此種遮罩可由具有適當開口之金 屬箔所構成，其中各開口是作爲壓合接觸材料之蒸發或濺 鍍之用。此外，選擇性地施加亦可以下述方式達成：首先 在半導體晶圓上沈積此種壓合接觸材料之封閉層，然後藉 由適當之遮罩技術而進行一種選擇性蝕刻（較佳是電漿蝕 亥[J)。但亦可使用濕式化學蝕刻方法，其可去除這些未由 遮罩所覆蓋之全部金屬面。在本方法中此遮罩本身由微影 術所施加之光阻層所構成。整面施加此種壓合接觸材料可 藉由濺鍍，蒸鍍或電漿沈積而達成。 選擇性地施加此壓合接觸材料或接觸層所用之不同之方 法所具有之優點是：對每一種應用情況可依據壓合接觸面 (其施加在電子晶片組件上）之大小而使用適當之最佳化方 法。由於製成較高之壓合接觸面所需之成本隨著壓合接觸 面之增大而減少，則在半導體晶片上在足夠大之間距中配 置此積體電路之小之微觀接觸面是有利的，因此可在晶片 表面上配置大面積之價廉之壓合接觸面（其是與積體電路 之小的微觀接觸面在電性上相連）。所謂大面積此處是指 邊長大於2 5 // m之在微觀時變成較小之面積，其只能藉助 於光顯微鏡來測量。 施加一種由上述黏合材料所構成之黏合層在本方法中以 黏合材料泊之積層來達成。若黏合材料箔之材料不是用來 連結金屬性表面，則在已積層之黏合材料層之熔液狀態中 -11· 507338 五、發明説明（10 ) 加熱時金屬性之壓合接觸面會裸露出來，而黏合材料可集 中在各壓合接觸面之間。 在本方法之其它步驟中可濺鍍該黏合層，其中使黏合層 用之黏合材料溶解在溶劑中且在溶劑蒸發之後使黏合材料 均句地在半導體晶圓上分佈成一種黏合層。黏合層之濺鍍 亦可在黏合材料處於熔液狀態時進行，此時黏合層凝固在 晶圓表面上。較佳是由上述二種方式由溶劑中已稀釋之黏 合材料來施加一種黏合層。在濺鍍此種黏合層時，首先使 壓合接觸面上及中間空間中之黏合層之厚度相同，因此在 施加電子晶片組件於外部載體上時此壓合接觸面必須穿過 此黏合層。 在壓合接觸面上之黏合層及中間空間中之黏合層之間可 達成不同之厚度所用之方法是浸水塗層法或黏合材料之離 心法。在此種情況中在塗佈該黏合材料層時此黏合材料溶 解在溶劑中。 施加此黏合層時一種特殊之優點是可形成一種順砌層， 其中施加此種形成該膜所用之介質且藉由順砌層可使壓合 接觸面上之黏合層較中間空間中者薄很多。最後，在本方 法之其它步驟中藉由膜形成用之介質而設置一種粉層，此 時在施加此種粉時對晶圓進行加熱，使此種膜形成用之介 質擴大成黏合層。 本發明中若半導體晶圓以壓合接觸面及至少一種介於其 間之黏合層所製成，則此晶圓可切割成各別之半導體晶圓 組件且在下一步驟中不須封入外殼中即可依據客戶之需求 -12- 507338 五、發明説明（11 ) 而存入庫房中。 本發明現在參考附圖中之實施例來描述。圖式簡單說明： 第1圖 半導體晶圓之部份橫切面，其具有許多電子晶 片組件所需之積體電路。 第2圖 在施加晶片組件至外部電路載體之前此電子晶 片組件之橫切面。 第3圖 在晶片組件和積體電路之間達成一種壓合接觸 時外部電路載體之橫切面，其具有已施加之電子晶片組件。 第1圖是半導體晶圓1 7之橫切面之部份，其具有許多 積體電路，其中只顯示3個。晶片組件16之橫切面厚度 及大小均未按比例繪製。反之，晶片組件之各組件（例如 ，壓合接觸面10)之長度已較實際放大很多以便說明本發 明。此種情況亦適用於第2，3圖。 第1圖中顯示一種半導體晶圓1 7，其在其活性區中埋 著各積體電路6,第1圖中只顯示3個；這些積體電路6 在半導體晶圓1 7之活性表面上具有許多接觸面2，其由最 上方之非導電層5所圍繞或保持裸露。半導體晶圓1 7上 之接觸面2之位準較最上方之非導電層5之高度位準還低 。在接觸面2上配置一種壓合接觸面10,其平面延伸度較 半導體晶片1上之接觸面2還大且較最上方之非導電層5 還高。此種金屬性壓合接觸面1 0較最上方之非導電層5 之位準還高出1 ·5至8 # m。半導體晶圓1 7之整個活性表 面8由黏合層9所覆蓋，此黏合層9在壓合接觸面1〇之 間所具有之厚度是以11表示’其較接觸面10上之厚度12 -13- 507338 五、發明説明（12 ) 還大。黏合層9之半導體晶圓17之不同區域中之不同之 厚度11和12可藉由黏合層之適當之施加方法之選擇來達 成。在本實施形式中，在接觸面2藉由壓合接觸材料而加 高之後，黏合層藉由離心法而施加在半導體晶圓之表面上。 壓合接觸面1〇之壓合接觸材料藉由鎳-金•合金之選擇 式無電流式之沈積法而形成在晶圓上。黏合層9由熱塑性 塑膠所形成之可熔合之黏合材料所構成且可具有塡料，此 塡料可藉由紅外線及/或微波能量來促進加熱作用，藉由 短時間之加熱脈衝因此可使黏合層9轉換成其熔液狀態。 此種轉換可藉由黏合材料之不同之連結特性而在金屬性之 非導電基礎上達成，使黏合材料可集中在壓合接觸面之間 且自動使金屬表面裸露。 在半導體晶圓17(其具有許多積體電路6)上施加此種由 壓合接觸面及黏合材料所構成之層結構之後，晶圓在第1 圖中之破折線上劃分成各別之電子晶片組件1 6且儲存以 作進一步使用，此時不需晶片外殻。 第2圖是在外部電路載體5上施加晶片組件1 6之刖電 子晶片組件1 6之橫切面。電路載體4具有金屬導電軌1 9 ，其在電性上與接觸連接面1 3相連。外部之晶片載體4 由隔離材料所構成，其表面之一部份已金屬化。如第2圖 所示，晶片組件1 6之壓合接觸面配置在晶片載體之接觸 連接面1 3之對面。 晶片組件1 6依據第1圖而構成且相同之參考符號用於 相同之元件及組件中，因此不需對相同之參考符號再作說 -14- 507338
五、發明説明（13 ) 明。電子晶片組件1 6定位於外部電路載體5上方可藉助 於未顯示之接觸印模來達成。須構成此接觸印模，使其具 有一種脈衝加熱源，其可提供一種短時間之加熱脈衝使晶 片組件1 6上之黏合材料層9熔化。在本實施形式中須測 定外部電路載體5之非金屬面之表面區1 8，其可容納此黏 合層9之過剩之黏合材料。
第3圖是第2圖所示之外部電路載體4之橫切面，其在 晶片組件1 6和積體電路4之間形成在壓合接觸之情況下 具有已施加完成之電子晶片組件1 6。中間空間1 4在施加 晶片組件1 6於電路載體4上之後以黏合材料塡入且連結 各非金屬面所用之黏合材料1 5是使電子晶片組件1 6之壓 合接觸面1 〇能可靠地接觸至外部電路載體4之接觸連接 面1 3上黏合材料1 5之連結特性可在晶片模組丨6之周圍 以圓形方式使黏合材料邊緣形成一種凹入外形20。
由於已凝固之黏合材料1 5相對於黏合材料1 5在熔液相 (phase)時體積上之收縮，則在黏合材料15凝固之後各壓 合接觸面10可壓製在電路載體4之接觸連接面π上且因 此可形成可靠之電性連接。晶片可以是消費品之標示組件 及安全組件之一部份或一種電路組件（其具有一種介入控 制用之天線功能）或一種1C(其用來提高不同文件之安全性 使不易被僞造）用之電路載體或一種晶片卡用之Ics之電路 載體或一種玩具中之Ics。此種應用中之優點是：只需一 種黏合步驟使晶片組件電性連接至電路載體且同時可達成 一種特別小之構造上之高度。 -15- 507338 五、發明説明（14 ) 此行之專家均了解：黏合材料1 5不只施加在電子晶片 組件上，而且亦施加在其它接觸偶對（partner)上或電路載 體上’亦可藉助於接觸印模而以圖樣方式同時達成各種接 觸作用以取代各別之接觸。製備此晶片之壓合接觸材料不 限於以無電流方式來沈積鎳-金-合金，而是可使用其它麵 合接觸材料來達成本發明之目的。 符號之說明 1 半導體晶片 2 半導體晶片上之接觸面 3 半導體晶片之表面 4 電路載體 5 最上層之非導電層 6 積體電路 7 接觸層 8 半導體晶片之活性表面 9 黏合層 10 壓合接觸面 11 大黏合層厚度 12 小黏合層厚度 13 接觸連接面 14 中間空間 15 黏合材料 16 晶片組件 17 半導體晶圓 -16- 507338 五、發明説明（15) 18 電路載體之非導電性之表面區 19 導電軌 20 黏合材料之凹入外形 -17-

Claims (1)

  1. 507338
    六、申請專利範圍 第901 16849號「具有積體電路之電子晶片組件及其製造方法」 專利案 （91年8月修正） 六申請專利範圍 1· 一種具有積體電路（6)之電子晶片組件，其在半導體晶片（1) 之活性表面（3)上具有各接觸面（2)，各接觸面（2)使積體電 路（6)連接至外部電路載體（4)，其特徵爲：積體電路（6)之 各接觸面（2)具有一種壓合接觸材料所構成之接觸層（7)且 突出於此積體電路（6)之最上方之非導電層(5)之位準之 上，半導體晶片（1)之活性表面由一種適應於該接觸層高 度之可熔合之黏合層（9)所覆蓋。 2·如申請專利範圍第1項之電子晶片組件，其中該外部電 路載體（4)是消費品用之安全晶片載體。 3.如申請專利範圍第1項之電子晶片組件，其中該外部電 路載體（4)是一種具有天線功能之晶片載體以便對機動車 及/或大廈進行各種介入時之控制。 4·如申請專利範圍第1項之電子晶片組件，其中該外部電 路載體（4)是一種辨認-，記帳-及/或晶片卡用之晶片載 am 體。 5·如申請專利範圍第1項之電子晶片組件，其中該外部電 路載體（4)是一種玩具及/或模型控制用之晶片載體。 6·如申請專利範圍第1至5項中任一項之電子晶片組件， 其中介於壓合接觸面（10)之間之黏合層（9)所具有之厚度 (11)較壓合接觸面（10)上者還大。 7·如申請專利範圍第1項之電子晶片組件，其中此黏合層（9) 507338 六、申請專利範圍 在熔合狀態時使積體電路（6)之非導電之最上層（5)與電路 載體（4)之非導電之表面區（18)相連結，且使壓合接觸面 (10)以及接觸連接面（13)未連結至電路載體（4)。 8·如申請專利範圍第7項之電子晶片組件，其中該壓合接 觸面（10)具有粗糙性。 9·如申請專利範圍第7項之電子晶片組件，其中該壓合接 觸面（10)之壓合接觸材料是一種可延展之導電性金屬合 金。 10·如申請專利範圍第7項之電子晶片組件，其中壓合接觸 材料是一種抗氧化之金屬合金。 11·如申請專利範圍第7項之電子晶片組件，其中壓合接觸 面（10)之壓合接觸材料是鎳-金-合金。 12·如申請專利範圍第7項之電子晶片組件，其中壓合接觸 面（10)較積體電路（6)之最上方之非導電層（5)還高出1.5 至 8 /z m 〇 13·如申請專利範圍第1項之電子晶片組件，其中黏合層（9) 之厚度至少等於接觸層（7)之厚度。 14·如申請專利範圍第1或7項之電子晶片組件，其中只要 黏合材料（15)超過該壓合接觸面（1〇)之厚度且定位在壓合 接觸面（10)上，則此黏合材料（15)之一部份即塡入此種介 於外部電路載體（4)之各接觸連接面（13)(在與電子晶片組 件（16)接觸之後）與外部電路載體（4)之間之中間空間（14) 中。 15·如申請專利範圍第14項之電子晶片組件，其中黏合材料 -2 - 507338 六、申請專利範圍 (15)是一種熱塑性塑膠。 16.—種電子晶片組件（16)之製造方法，其特徵爲以下各步 驟： -選擇性地施加一種由壓合接觸材料所構成之接觸層（7) 至半導體晶圓（17)(其具有許多積體電路（6))之接觸面（2) 上以製成已加高之壓合接觸面（10)， -施加一種適應於接觸層（7)之高度之可熔合之黏合層（9) 至半導體晶圓（17)之表面上， _使半導體晶圓（17)劃分成各別之電子晶片組件（16)，其 具有已劃分之積體電路（6)之壓合接觸面（1〇)。 17·—種電子晶片組件（16)之壓合接觸面（1〇)之接觸方法，此 電子晶片組件（16)是以申請專利範圍第16項之方法製成 且具有外部電路載體（4)，其特徵爲以下各步驟： -利用各壓合接觸面（10)使電子晶片組件（16)相對於電路 載體（4)之接觸連接面（13)而對準， -藉由加熱-及加壓脈衝使晶片組件（16)壓合接觸在外部 電路載體（4)上。 18·如申請專利範圍第16項之方法，其中此接觸層（7)選擇性 地藉由無電流之沈積而形成，較佳是以鎳-金-合金製成。 19·如申請專利範圍第16項之方法，其中選擇性地藉由大量 電解液技術而施加此接觸層（7)。 20·如申請專利範圍第16項之方法，其中選擇性地藉由遮罩 之使用而施加此接觸層。 21·如申請專利範圍第16項之方法，其中以平面方式塗佈此 507338 六、申請專利範圍 接觸層（7)，然後藉由遮罩技術選擇性地進行電漿蝕刻。 22·如申請專利範圍第21項之方法，其中藉由濺鍍法以平面 方式塗佈該接觸層（7)。 23·如申請專利範圍第21項之方法，其中藉由蒸鍍技術以平 面方式塗佈該接觸層（7)。 24«如申請專利範圍第21項之方法，其中藉由電漿沈積法以 平面方式塗佈該接觸層（7)。 25·如申請專利範圍第16項之方法，其中對該黏合層（9)進行 積層。 26如申請專利範圍第16項之方法，其中對該黏合層（9)進行 濺鍍。 27·如申請專利範圍第16項之方法，其中對該黏合層（9)進行 離心分離。 28·如申請專利範圍第16項之方法，其中藉由浸入塗層法而 施加該黏合層（9)。 29.如申請專利範圍第16項之方法，其中藉由形成一種膜所 用之介質以順砌塗層法施加該黏合層（9)。 30·如申請專利範圍第16項之方法，其中藉由形成一種膜所 用之介質以粉末塗層法施加該黏合層（9)。 31.如申請專利範圍第16項之方法，其中晶片組件（16)在半 導體晶圓（17)切割之後存入庫存中。 32如申請專利範圍第17項之方法，其中晶片組件（16)在半 導體晶圓（17)切割之後存入庫存中。 -4-
TW090116849A 2000-07-17 2001-07-10 Electronic chip-component with an integrated circuit and its production method TW507338B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10046296A DE10046296C2 (de) 2000-07-17 2000-07-17 Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zu seiner Herstellung

Publications (1)

Publication Number Publication Date
TW507338B true TW507338B (en) 2002-10-21

Family

ID=7656759

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090116849A TW507338B (en) 2000-07-17 2001-07-10 Electronic chip-component with an integrated circuit and its production method

Country Status (8)

Country Link
US (1) US6969917B2 (zh)
EP (1) EP1301942A1 (zh)
JP (1) JP2004504723A (zh)
CN (1) CN1254858C (zh)
AU (1) AU2001270467A1 (zh)
DE (2) DE10046296C2 (zh)
TW (1) TW507338B (zh)
WO (1) WO2002007209A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10046296C2 (de) 2000-07-17 2002-10-10 Infineon Technologies Ag Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zu seiner Herstellung
DE10145826C1 (de) * 2001-09-13 2003-01-23 Siemens Ag Verfahren zum Verbinden eines Bauelements mit einem Substrat und zur Durchführung dieses Verfahrens geeigneter Vorratsbehälter und geeignetes Handhabungsgerät
DE10353676B4 (de) * 2003-11-17 2007-11-29 Siemens Ag Verfahren zur Herstellung eines ultradünnen Moduls mit rauen Kontakten
DE102006028692B4 (de) 2006-05-19 2021-09-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektrisch leitende Verbindung mit isolierendem Verbindungsmedium
KR20090039411A (ko) * 2007-10-18 2009-04-22 삼성전자주식회사 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
DE102007054692A1 (de) * 2007-11-12 2009-05-20 Mühlbauer Ag Verfahren zur Herstellung eines Transponders auf einem Substrat
DE102008027771A1 (de) * 2008-06-11 2009-12-17 Giesecke & Devrient Gmbh Verfahren zum Einbauen eines Chipmoduls in einen Chipkartenkörper
US8823186B2 (en) 2010-12-27 2014-09-02 Shin-Etsu Chemical Co., Ltd. Fiber-containing resin substrate, sealed substrate having semiconductor device mounted thereon, sealed wafer having semiconductor device formed thereon, a semiconductor apparatus, and method for manufacturing semiconductor apparatus
US8872358B2 (en) 2012-02-07 2014-10-28 Shin-Etsu Chemical Co., Ltd. Sealant laminated composite, sealed semiconductor devices mounting substrate, sealed semiconductor devices forming wafer, semiconductor apparatus, and method for manufacturing semiconductor apparatus
JP5934078B2 (ja) 2012-11-19 2016-06-15 信越化学工業株式会社 繊維含有樹脂基板及び半導体装置の製造方法
JP5977717B2 (ja) 2013-07-29 2016-08-24 信越化学工業株式会社 半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法
CN110006282B (zh) * 2018-01-05 2020-12-15 开文热工科技公司 热接地平面

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61124145A (ja) * 1984-11-20 1986-06-11 Fujitsu Ltd 半導体装置の製造方法
JPH0638436B2 (ja) * 1985-02-22 1994-05-18 カシオ計算機株式会社 半導体ペレツトと基板の接合方法
JPS62279643A (ja) * 1986-05-27 1987-12-04 Mitsubishi Electric Corp 半導体装置の製造方法
JPS63119552A (ja) * 1986-11-07 1988-05-24 Sharp Corp Ｌｓｉチツプ
JP2647886B2 (ja) * 1988-02-03 1997-08-27 カシオ計算機株式会社 ウエハの外部電極形成方法
US5068714A (en) * 1989-04-05 1991-11-26 Robert Bosch Gmbh Method of electrically and mechanically connecting a semiconductor to a substrate using an electrically conductive tacky adhesive and the device so made
JPH07114253B2 (ja) 1989-04-10 1995-12-06 松下電器産業株式会社 半導体装置の製造方法
JPH0541407A (ja) * 1991-08-02 1993-02-19 Citizen Watch Co Ltd 半導体装置の実装方法
JP3013589B2 (ja) * 1992-04-13 2000-02-28 松下電器産業株式会社 半導体装置とその製造方法
US5517752A (en) * 1992-05-13 1996-05-21 Fujitsu Limited Method of connecting a pressure-connector terminal of a device with a terminal electrode of a substrate
WO1994014190A1 (en) * 1992-12-10 1994-06-23 Kabushiki Kaisha Toyota Chuo Kenkyusho Surface structure for soldering and non-flux soldering method using the same
JPH07263474A (ja) * 1994-03-22 1995-10-13 Toshiba Corp 半導体ウェーハの塗布装置
US5579573A (en) * 1994-10-11 1996-12-03 Ford Motor Company Method for fabricating an undercoated chip electrically interconnected to a substrate
EP0736225A1 (en) * 1994-10-20 1996-10-09 National Semiconductor Corporation Method of attaching integrated circuit dies by rolling adhesives onto semiconductor wafers
JP2800729B2 (ja) * 1995-07-19 1998-09-21 カシオ計算機株式会社 金属層のエッチング方法
DE19529490A1 (de) * 1995-08-10 1997-02-13 Fraunhofer Ges Forschung Chipkontaktierungsverfahren, damit hergestellte elektronische Schaltung und Trägersubstrat zur Kontaktierung von Chips
JP3376203B2 (ja) * 1996-02-28 2003-02-10 株式会社東芝 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JPH09330932A (ja) * 1996-06-10 1997-12-22 Matsushita Electric Ind Co Ltd バンプ形成体およびバンプ形成方法
JP3470789B2 (ja) * 1996-11-15 2003-11-25 日本特殊陶業株式会社 配線基板及びその製造方法
DE1025587T1 (de) * 1997-07-21 2001-02-08 Aguila Technologies Inc Halbleiter-flipchippackung und herstellungsverfahren dafür
US6063647A (en) * 1997-12-08 2000-05-16 3M Innovative Properties Company Method for making circuit elements for a z-axis interconnect
US5888884A (en) * 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
JP3326382B2 (ja) * 1998-03-26 2002-09-24 松下電器産業株式会社 半導体装置の製造方法
US6265776B1 (en) * 1998-04-27 2001-07-24 Fry's Metals, Inc. Flip chip with integrated flux and underfill
CN1143373C (zh) * 1998-07-01 2004-03-24 精工爱普生株式会社 半导体装置及其制造方法、电路基板和电子装置
JP3710292B2 (ja) * 1998-07-13 2005-10-26 キヤノン株式会社 フェイスダウン実装構造
JP2000150705A (ja) * 1998-11-10 2000-05-30 Hitachi Ltd 半導体装置およびその製造方法
JP2000164639A (ja) * 1998-11-30 2000-06-16 Nec Kansai Ltd 半導体装置およびその製造方法
US8178435B2 (en) * 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
DE10046296C2 (de) 2000-07-17 2002-10-10 Infineon Technologies Ag Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
US6969917B2 (en) 2005-11-29
WO2002007209A1 (de) 2002-01-24
DE10046296C2 (de) 2002-10-10
JP2004504723A (ja) 2004-02-12
CN1443365A (zh) 2003-09-17
EP1301942A1 (de) 2003-04-16
US20030127750A1 (en) 2003-07-10
DE10046296A1 (de) 2002-02-07
CN1254858C (zh) 2006-05-03
DE10192774D2 (de) 2003-10-09
AU2001270467A1 (en) 2002-01-30

Similar Documents

Publication Publication Date Title
TW507338B (en) Electronic chip-component with an integrated circuit and its production method
US6406990B1 (en) Method of mounting a semiconductor chip, circuit board for flip-chip connection and method of manufacturing the same, electromagnetic wave readable data carrier and method of manufacturing the same, and electronic component module for an electromagnetic wave readable data carrier
US9634296B2 (en) Thin film battery on an integrated circuit or circuit board and method thereof
US8394522B2 (en) Robust metal film encapsulation
JP5876088B2 (ja) 集積回路、及び、電池の製造方法
IE52529B1 (en) Method of simultaneously manufacturing multiple electrical connections between two elements
US7910470B2 (en) Metallised film for sheet contacting
JP3687783B2 (ja) コンタクトレスチップカードを製造する方法およびコンタクトレスチップカード
CA2370878C (en) Chip carrier for a chip module and method of manufacturing the chip module
JPH1070362A (ja) 基板を結合する方法および構造
EP1432021A2 (en) Manufacturing method for electronic component module and electromagnetically readable data carrier
KR20080075791A (ko) 멤스(ｍｅｍｓ) 디바이스를 위한 파워 오버레이 구조와 그제조 방법
CN100359682C (zh) 电子标签及其制造方法
JPH11514501A (ja) チップモジュール
CN105230134A (zh) 制造柔性印刷电路的方法、通过该方法获得的柔性印刷电路以及包括如该柔性印刷电路的芯片卡模块
US20110100549A1 (en) Method for manufacturing component-embedded module
TW201212137A (en) Multilayered film element
CN109860311B (zh) 半导体传感器器件以及用于制备所述半导体传感器器件的方法
JP2006519475A (ja) ケーシングのないモジュール上に直接に形成された自立コンタクト構造体
JP2011524645A (ja) 電子モジュールを製造するための方法
TW200803661A (en) Circuit substrate and method of manufacture
US20040140122A1 (en) Product comprising a substrate and a chip attached to the substrate
JP2589093B2 (ja) Ｉｃカードの製造方法
JP2574799B2 (ja) 電気的接合用シ−ト
TWI262513B (en) Over-current protection device and manufacturing method thereof

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees