JP2574799B2 - 電気的接合用シ−ト - Google Patents

電気的接合用シ−ト

Info

Publication number
JP2574799B2
JP2574799B2 JP62166593A JP16659387A JP2574799B2 JP 2574799 B2 JP2574799 B2 JP 2574799B2 JP 62166593 A JP62166593 A JP 62166593A JP 16659387 A JP16659387 A JP 16659387A JP 2574799 B2 JP2574799 B2 JP 2574799B2
Authority
JP
Japan
Prior art keywords
bonding
material layer
chip
sheet
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62166593A
Other languages
English (en)
Other versions
JPS6410578A (en
Inventor
昭造 河添
英 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP62166593A priority Critical patent/JP2574799B2/ja
Publication of JPS6410578A publication Critical patent/JPS6410578A/ja
Application granted granted Critical
Publication of JP2574799B2 publication Critical patent/JP2574799B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体レーザ、ICおよび電子部品などのリ
ード端子と電気回路基板との接続、プリント配線基板と
フラットケーブルとの接続などの電気的接合の用に供さ
れる接合用シートに関する。
〔従来の技術〕
この種の電気的接合としては、たとえばICチップボン
ディングでは、ICチップのリード部(アルミ電極などの
電極パッド)にAuバンプの形成を行つたうえで電気回路
基板の導体パターン部とワイヤーボンディングを行うよ
うにしている。また、CD用半導体レーザチップボンディ
ングでは、半導体レーザチップの片面(ボンディング
面)に金属インジウムを数μmの厚みに真空蒸着し、こ
れをチップ台(ピックアップ台)にのせて140〜160℃に
加熱することにより、金属インジウムの融着作用を利用
して上記チップをチップ台に接合固定するようにしてい
る。
これら従来の接合方式は、いずれも接合作業が煩雑で
あるうえにコスト高となるという問題がある。たとえ
ば、ICチップボンディングは、チツプリード部にAuバン
プを形成しなければならないから、その作業が面倒でか
つコストが高くなり、しかもワイヤーボンディングにも
手間がかかる。また、CD用半導体レーザチツプボンディ
ングは、レーザチツプ1個ずつに金属インジウムを真空
蒸着しなければならないから、バッチ方式となつてチッ
プ1個あたりの工数が増え、そのぶんコストが高くな
り、また蒸着歩留りを考慮するとより一層コスト高とな
る。
〔発明が解決しようとする問題点〕
このように、従来の電気的接合方式は、ICチツプボン
ディングやCD用半導体レーザチップボンディングにみら
れるように、接合作業性に劣るという問題があり、また
コスト的にも不利であるという問題があつた。
したがつて、この発明は、上記従来の問題点を解消す
ること、つまり種々の電気的接合における接合作業性の
改善を図るとともに、低コスト化をも図ることを目的と
している。
〔問題点を解決するための手段〕
この発明者らは、上記の目的を達成するために鋭意検
討した結果、この種の電気的接合に特定の接合用シート
を用いることにより前記従来の問題点をすべて解消でき
ることを知り、この発明を完成するに至つた。
すなわち、この発明は、プラスチツク基板の少なくと
も一方の面に剥離処理層を介して低融点金属材料層を設
けてなる電気的接合用シートに係るものである。このシ
ートを用いた電気的接合は、接合するべき一方の部材に
このシートの低融点金属材料層側を接触させて反対側か
ら押圧すると、押圧部分の低融点金属材料層がプラスチ
ック基板から剥離して接合部材上に転着するため、この
上に他方の接合部材を重ねて加熱することにより、上記
材料層の融着作用によって両部材が強固に接合されるも
のである。
〔発明の構成・作用〕
以下、この発明を図面に基づき詳しく説明する。第1
図はこの発明の電気的接合用シートの一例を示したもの
で、図中、1はプラスチック基板、2は剥離処理層、3
は低融点金属材料層である。
プラスチック基板1の材質および厚みは任意である
が、剥離処理層2や低融点金属材料層3を基板長手方向
に連続的に形成できるように、シートないしフィルムと
しロール状に巻回することが可能な材質および厚みであ
るのが好ましく、その材質としては、ポリ塩化ビニル、
ポリスチレン、ポリビニルブチラール、ポリエチレン、
ポリプロピレン、ポリエステル、ポリアミドなどが挙げ
られ、厚みは一般に1〜600μm程度である。なお、ロ
ール状としないときは、上記よりさらに厚くしてもよ
く、たとえば10,000μm程度まであるいはそれ以上の厚
みであってもよい。
剥離処理層2は接合シートの使用に際し低融点金属材
料層3を良好に剥離しうるような剥離性を付与しうるも
のであればよく、代表的なものとしては、水酸基または
ビニル基を含有するジメチルポリシロキサンとメチルハ
イドロジエンポリシロキサンとの組み合わせなどからな
るシリコーン含有化合物、ポリテトラフルオロエチレン
(四フツ化樹脂)、ポリクロロトリフルオロエタン(三
フツ化樹脂)などのフッ素系樹脂のほか、硫化モリブデ
ン(MoS2)が挙げられる。厚みとしては、50Å〜100μ
m、特に100Å〜10μm程度であるのがよい。薄すぎる
と連続膜となりにくいため剥離効果に劣り、逆に厚くな
りすぎると使用中にクラックが生じるおそれがある。
このような剥離処理層2は、用いる剥離処理剤に応じ
て塗工法、スプレー法、真空蒸着法、スパツタリング
法、イオンプレーテイング法、焼付法などのいずれの方
法で形成してもよい。
低融点金属材料層3はこれを一方の接合部材に転着さ
せて他方の接合部材との間の融着層を構成させるもので
あるため、低融点の導電性金属が用いられ、特に好適に
は金属インジウム(融点156℃)を使用する。その他、B
i(融点271℃)、Sn(232℃)、Zn(419℃)、Pb(328
℃)やこれらの合金なども使用可能である。厚みとして
は、50Å〜100μm、特に0.1〜10μm程度であるのがよ
い。薄すぎると連続膜となりにくいため良好な融着層を
構成させにくく、融着後の接着力が弱くなり、信頼性に
欠ける。逆に厚くなりすぎると層強度が強くなりすぎて
接合部材への転着を良好に行いにくかったり、融着層が
接合部周辺にはみ出して外観不良などの不都合をきたす
おそれがある。
このような低融点金属材料層3は、一般に真空蒸着法
により形成されるが、その他スパツタリング法、イオン
プレーテイング法、無電解および電解メツキ(液相処
理)法などの他の方法で形成されたものであつてもよ
い。
なお、上記の剥離処理層2および低融点金属材料層3
はプラスチック基板1の片面にのみ形成されるのが普通
であるが、場合によっては両面全面にあるいは両面の非
対象位置に形成されることもある。
第2図は、上記第1図に示されるこの発明の電気的接
合用シートを用いてICチツプのリード部を電気回路基板
の導体パターン部に電気的に接合した状態を示したもの
である。図中、4は絶縁基板4aとこの上に設けられた銅
箔などからなる導体パターン部4bとからなる電気回路基
板、3はこの基板4の上記導体パターン部4bの所定位置
に転着されてICチツプ5のリード部(アルミ電極)5aと
の間の融着層を構成する前記低融点金属材料層である。
上記の接合は以下の如く行われる。まず、電気回路基
板4の導体パターン部4bにこの発明の接合用シートの低
融点金属材料層3を接触させ、その所要部をプラスチツ
ク基板1側から押圧する。これにより、押圧部の上記材
料層3が上記パターン部4bに転着するため、この上にIC
チップ5をそのリード部5aが上記材料層3と重なるよう
に載置し、上記材料層3が金属インジウムからなる場合
は約140〜160℃程度までの温度に加熱する。この加熱に
より上記材料層3は溶融し、その後冷却すると、上記パ
ターン部4bと上記リード部5aとが上記材料層3によって
強固に接合されたものとなる。
この接合方式によれば、従来のICチツプボンデイング
にみられたようなリード部5aへのAuバンプの形成が不要
で、かつワイヤボンディング工程も不要となるうえに、
転着−載置−加熱−冷却の一連の工程の連続化も可能で
あることから、接合作業の合理化と低コスト化に大きく
寄与させることができる。しかも、前記転着に際し、材
料層3と基板4の非導体パターン部つまり露出状態の絶
縁基板4aとの密着性が、材料層3と導体パターン部4bと
のそれに比し、はるかに劣るという傾向がみられるた
め、プラスチツク基板1からの押圧が上記絶縁基板4aに
多少またがることがあつたとしても、この部分に材料層
3が転着されるおそれはほとんどない。つまり、所要部
への転着作業を容易にかつ確実に行うことができるか
ら、良好な電気的接合が達成される。
このような電気的接合は、上記したICチツプ以外の電
気・電子部品にも同様に適用でき、上記同様の効果を期
待できる。たとえばCD用半導体レーザチツプボンデイン
グでは、チツプ台上にこの発明の接合用シートの低融点
金属材料層3を接触させてその所要部をプラスチツク基
板1側から押圧することにより、上記材料層3をチップ
台上に転着させ、この上に半導体レーザチツプを載置し
て前記同様に加熱冷却すると、上記チツプはチツプ台上
に上記材料層3によって強固に接合される。この場合、
従来のようにレーザチツプ1個ずつに金属インジウムを
真空蒸着する必要がなく、各工程の連続化が容易である
ため、接合作業の合理化と低コスト化とが前記同様に図
れるのである。
しかも、この発明の電気的接合用シートは、このシー
ト自体の製造、つまり剥離処理層2の形成および低融点
金属材料層3の形成を連続的に行うことができるととも
に、前記接合に際してその長尺物を適宣の長さに裁断し
あるいは裁断することなく使用に供することができるか
ら、接合シートを用いることによる接合作業の合理化と
低コスト化にさらに一層寄与させることができ、特に従
来のCD用半導体レーザチツプボンデイングにみられたよ
うな蒸着歩留りに起因した高コスト化の問題をきたす心
配は全くない。
〔発明の効果〕 以上のように、この発明の電気的接合用シートを用い
ることにより、種々の電気的接合における接合作業性の
改善を図れ、かつ低コスト化に大きく寄与させることが
できる。また、この発明の上記シートにおける低融点金
属材料層を金属インジウムの真空蒸着にて形成したもの
では、この蒸着インジウムが99.99%以上の高純度品と
なることから、不純物の存在をきらう半導体などにおけ
る接合融着層を構成させる材料として極めて適したもの
になるという利点も奏し得られる。
〔実施例〕
以下に、この発明の実施例を記載してより具体的に説
明する。
実施例1 厚さ75μmのポリエステルフィルムの片面に、シリコ
ーン含有化合物として信越化学工業(株)製の商品名KS
−770(シリコーン離型剤)を塗工法により厚み約0.1μ
mに塗布乾燥して剥離処理層を形成した。この剥離処理
層上に、真空度1×10-4Torrの条件で金属インジウムを
真空蒸着して厚み7μmの金属インジウム層を形成し、
この発明の電気的接合用シートとした。
この接合シートを用いて、本文に詳記する方法にした
がって、ICチツプのリード部を電気回路基板の導体パタ
ーン部に電気的に接合した。また、本文に詳記する方法
にしたがって、半導体レーザチツプをチツプ台上に電気
的に接合した。いずれの場合も接合作業を連続的に行う
ことができ、ICチップボンデイングおよびCD用半導体レ
ーザチツプボンデイングの大幅な合理化を図れた。ま
た、従来の接合方式に比しかなりの低コスト化を図れ
た。
実施例2 厚さ75μmのポリエステルフィルムの片面に、フッ素
樹脂としてポリテトラフルオロエチレンを真空度1×10
-4Torrの条件で真空蒸着することにより、厚さ約0.3μ
mの剥離処理層を形成した。この剥離処理層上に、実施
例1の場合と同様にして厚さ7μmの金属インジウム層
を形成し、この発明の電気的接合用シートとした。
この接合シートを用いて実施例1と同様にしてICチツ
プボンデイングおよびCD用半導体レーザチツプボンデイ
ングを行ったところ、実施例1と同様に接合作業の大幅
な合理化と低コスト化を図れた。
【図面の簡単な説明】
第1図はこの発明の電気的接合用シートの一例を示す断
面図、第2図は上記シートを用いてICチツプのリード部
を電気回路基板の導体パターン部に電気的に接合した状
態を示す断面図である。 1……プラスチツク基板、2……剥離処理層、3……低
融点金属材料層

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】プラスチック基板の少なくとも一方の面に
    剥離処理層を介して低融点金属材料層を設けてなる電気
    的接合用シート。
  2. 【請求項2】剥離処理層がシリコーン含有化合物、フッ
    素系樹脂または硫化モリブデンからなる特許請求の範囲
    (1)項記載の電気的接合用シート。
  3. 【請求項3】低融点金属材料層が金属インジウムからな
    る特許請求の範囲第(1)項または第(2)項記載の電
    気的接合用シート。
  4. 【請求項4】プラスチック基板の厚みが1〜600μm、
    剥離処理層の厚みが50Å〜100μm、低融点金属材料層
    の厚みが50Å〜100μmである特許請求の範囲第(1)
    〜(3)項のいずれかに記載の電気的接合用シート。
JP62166593A 1987-07-03 1987-07-03 電気的接合用シ−ト Expired - Fee Related JP2574799B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62166593A JP2574799B2 (ja) 1987-07-03 1987-07-03 電気的接合用シ−ト

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62166593A JP2574799B2 (ja) 1987-07-03 1987-07-03 電気的接合用シ−ト

Publications (2)

Publication Number Publication Date
JPS6410578A JPS6410578A (en) 1989-01-13
JP2574799B2 true JP2574799B2 (ja) 1997-01-22

Family

ID=15834159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62166593A Expired - Fee Related JP2574799B2 (ja) 1987-07-03 1987-07-03 電気的接合用シ−ト

Country Status (1)

Country Link
JP (1) JP2574799B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0652745A (ja) * 1991-09-03 1994-02-25 Nitto Denko Corp 接合部形成用シート又はテープ
TWI415770B (zh) * 2006-01-13 2013-11-21 Universal Bio Research Co Ltd 變形式分注管、變形式分注裝置及變形式分注處理方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5597896A (en) * 1979-01-19 1980-07-25 Meidensha Electric Mfg Co Ltd Ring solder sheet
JPS61148774A (ja) * 1984-12-21 1986-07-07 富士通株式会社 電気的接続装置
JPS61208292A (ja) * 1985-03-13 1986-09-16 日本電気株式会社 プリント基板への半田付け方法
JPH0734990B2 (ja) * 1987-01-22 1995-04-19 福田金属箔粉工業株式会社 耐熱ろう材設置方法

Also Published As

Publication number Publication date
JPS6410578A (en) 1989-01-13

Similar Documents

Publication Publication Date Title
US3964666A (en) Bonding contact members to circuit boards
US3614832A (en) Decal connectors and methods of forming decal connections to solid state devices
JPS6231819B2 (ja)
JPH0136254B2 (ja)
TW200911064A (en) Connection structure between printed circuit board and electronic component
KR20200024323A (ko) 인터커넥트 회로 방법 및 장치
AU5208000A (en) Chip holder for a chip module and method for producing said chip module
CN1722314A (zh) 柔性扁平电缆及其制造方法
JP2007335430A (ja) 回路基板及びその製造方法
US5119272A (en) Circuit board and method of producing circuit board
JP2574799B2 (ja) 電気的接合用シ−ト
US6915945B2 (en) Method for contact-connecting an electrical component to a substrate having a conductor structure
KR910002453B1 (ko) 본딩방법
JPH081770B2 (ja) 電気接点構造
JP2650919B2 (ja) 電気的接合用シート
JP2522797B2 (ja) 電気的接合用シ−ト
JPH06151913A (ja) 電極形成法
US3996548A (en) Photodetector-to-substrate bonds
JPS5850421B2 (ja) 薄膜回路
JPH04213833A (ja) バンプ電極及び導電性接着フィルム電極の製造方法
JPH0143474B2 (ja)
JP2000340594A (ja) 転写バンプシートとその製造方法
JP2705263B2 (ja) Tab用テープキャリアの製造方法
JP2006093577A (ja) 半導体装置用転写フィルム基板及びその製造方法並びにそれを用いた半導体装置
JPH0622092B2 (ja) 基板型温度ヒューズ及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees