CN102097347A - 半导体集成电路器件的制造方法 - Google Patents

半导体集成电路器件的制造方法 Download PDF

Info

Publication number
CN102097347A
CN102097347A CN2010105570639A CN201010557063A CN102097347A CN 102097347 A CN102097347 A CN 102097347A CN 2010105570639 A CN2010105570639 A CN 2010105570639A CN 201010557063 A CN201010557063 A CN 201010557063A CN 102097347 A CN102097347 A CN 102097347A
Authority
CN
China
Prior art keywords
electroplating
semiconductor device
manufacture method
electroplating solution
thallium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105570639A
Other languages
English (en)
Other versions
CN102097347B (zh
Inventor
金冈卓
米谷统多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102097347A publication Critical patent/CN102097347A/zh
Application granted granted Critical
Publication of CN102097347B publication Critical patent/CN102097347B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C25D21/14—Controlled addition of electrolyte components
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/48—Electroplating: Baths therefor from solutions of gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

本发明涉及半导体集成电路器件的制作方法。当在保证如无光泽性质和形状平坦度的通常需要的性质的同时通过电解电镀大规模生产相对硬的Au凸块电极时，将自行选择如低液体温度、高电流密度和作为辅助剂的添加Tl(铊)的低浓度的条件的组合。然而在这样的条件下，问题在于难以维持电镀溶液中的Tl浓度并且当Tl浓度减少时因异常沉积而生成Au凸块电极的缺陷外观。常规上仍没有直接监测微小Tl浓度的手段且已经通过定期分析电镀溶液控制Tl浓度。然而这不能防止生成大量缺陷产品。本申请的发明涉及在根据半导体集成电路器件的制造方法使用基于非氰的电镀溶液通过电解Au电镀来形成凸块电极时通过监测向电镀溶液施加的电压来检测电镀溶液中的Tl的添加数量。

Description

半导体集成电路器件的制造方法
相关申请的交叉引用
在此通过参考引入2009年11月13日提交的第2009-259711号日本专利申请的全部公开内容，包括说明书、说明书附图和说明书摘要。
技术领域
本发明涉及一种在半导体集成电路器件(或者半导体器件)的制造方法中的凸块形成技术，具体地涉及一种可有效应用于金(Au)凸块形成技术的技术。
背景技术
在第2006-291242号日本待审专利公开(专利文献1)中，关于在为诸如TCP(带载体封装)、COF(薄膜上芯片或柔性板上芯片)或者COG(玻璃上芯片)之类的组装工艺供应的半导体芯片之上形成Au凸块，已经公开一种技术，其中为了形成具有相对更大颗粒的Au镀层，将基于金亚硫酸盐(基于非氰)的电镀溶液的温度和铊(Tl)浓度设置为相对更高。
在第2006-322037号日本待审专利公开(专利文献2)中，关于在半导体芯片之上形成Au凸块，已经公开一种技术，其中为了形成具有相对更低硬度和良好外观形状的Au凸块，将基于金亚硫酸盐(基于非氰)的电镀溶液的温度和铊(Tl)浓度设置为相对更高。
在第2009-114476号日本待审专利公开(专利文献3)或者第US 2009/0117730号美国专利申请公开(专利文献4)中，关于在半导体芯片之上形成Au凸块，已经公开一种用于防止在凸块电极之上生成由于电镀杯中的沉积物所致的突出物的技术。
发明内容
对于诸如LCD(液晶显示器)驱动器之类的半导体产品，存在一种用于形成厚度约为15μm-20μm的Au凸块电极的凸块电镀工艺。关于Au凸块电极，在TCP已经主要用作安装工艺时，为了避免在键合期间损坏芯片的下层，已经需要相对软的Au凸块电极。然而由于如今主要使用COG，鉴于需要在ACF(各向异性导电膜)中按压导电粒子以保证导电路径，已经越来越多地需要相对硬的Au凸块电极。
为了满足这一需要，本申请的发明人已经考察用于出于环境方面考虑而如今主要使用的基于非氰的电镀溶液的适当条件并且澄清了以下问题。也就是说，当在保证诸如无光泽性质(微观粗糙度)和形状平坦度(宏观平坦度)之类的通常需要的性质的同时通过电解电镀来大规模生产相对硬的Au凸块电极时，将自行选择诸如低液体温度、高电流密度和作为辅佐物的添加Tl(铊)低浓度之类的条件的组合。然而在这样的条件下，问题在于，难以维持电镀溶液中的Tl浓度并且当Tl浓度降低时因异常沉积而生成Au凸块电极的缺陷外观。常规上仍然没有直接监测微小Tl浓度的手段并且已经通过定期分析电镀溶液来控制Tl浓度。然而这不能防止生成大量缺陷产品。
已经作出本申请的发明以便解决这样的问题。
本发明已经鉴于上述境况而作出并且提供一种制造高度可靠的半导体集成电路器件的方法。
本发明的其它目的和新颖特征根据本说明书和附图的描述将变得清楚。
下文简洁地说明在本申请中公开的发明之中的一项典型发明的概况。
也就是说，本申请的一项发明涉及在半导体集成电路器件的制造方法中使用基于非氰的电镀溶液通过电解Au电镀来形成凸块电极，其中通过监测向电镀溶液施加的电压来检测电镀溶液中的Tl添加数量。
下文简洁地说明在本申请中公开的发明之中的该典型发明所实现的效果。
也就是说，在半导体集成电路器件的制造方法中使用基于非氰的电镀溶液通过电解Au电镀来形成凸块电极时，由于通过监测向电镀溶液施加的电压来检测电镀溶液中的Tl添加数量，所以可以防止出现诸如由于Tl添加数量的减少所致的异常沉积之类的缺陷。
附图说明
图1是图示了根据本发明一个实施例的半导体集成电路器件制造方法的Au凸块电镀工艺流程概况的工艺方框流程图；
图2是用于说明与在用于根据本发明一个实施例的半导体集成电路器件制造方法的Au凸块电镀工艺的电镀装置的电镀槽中沉淀的杂质等有关的技术问题的装置和设备的示意横截面图；
图3是图示了根据本发明的半导体集成电路器件(半导体器件)制造方法的半导体集成电路器件的一个例子的芯片的俯视图；
图4是图示了根据本发明一个实施例的半导体集成电路器件(半导体器件)制造方法的如下结构的横截面图，其中液晶显示器器件安装有该半导体集成电路器件；
图5是图示了根据本发明一个实施例的半导体集成电路器件制造方法的在经受凸块形成处理之前的器件结构的示意横截面图；
图6是图示了根据本发明一个实施例的半导体集成电路器件制造方法的在形成UBM(凸块下金属)的步骤期间的器件结构的示意横截面图；
图7是图示了根据本发明一个实施例的半导体集成电路器件制造方法的在光致抗蚀剂涂敷步骤完成时的器件结构的示意横截面图；
图8是图示了根据本发明一个实施例的半导体集成电路器件制造方法的在光致抗蚀剂显影步骤完成时的器件结构的示意横截面图；
图9是图示了根据本发明一个实施例的半导体集成电路器件制造方法的在电镀步骤完成时的器件结构的示意横截面图；
图10是图示了根据本发明一个实施例的半导体集成电路器件制造方法的在抗蚀剂去除步骤完成时的器件结构的示意横截面图；
图11是根据本发明一个实施例的半导体集成电路器件制造方法的在UBM蚀刻步骤完成时的器件结构的示意横截面图；
图12是图示了用于根据本发明一个实施例的半导体集成电路器件制造方法的抗蚀剂涂敷设备的涂敷部分的透视图；
图13是根据本发明一个实施例的半导体集成电路器件制造方法的用于Au凸块电镀工艺的单个晶片电镀装置的俯视图；
图14是根据本发明一个实施例的半导体集成电路器件制造方法的用于Au凸块电镀工艺的单个晶片电镀装置的电镀槽(它的盖子被移除从而可以容易地看见内部)的俯视图；
图15是图示了如何使根据本发明一个实施例的半导体集成电路器件制造方法的用于Au凸块电镀工艺的单个晶片电镀装置的阴极电极与晶片的器件表面的导电层相互接触的放大横截面图；
图16是图示了根据本发明一个实施例的半导体集成电路器件制造方法的用于Au凸块电镀工艺的单个晶片电镀装置的电镀溶液等的循环系统的系统框图；
图17是图示了根据本发明一个实施例的半导体集成电路器件制造方法的Au凸块电镀工艺的总流程的方框流程图；
图18是图示了根据本发明一个实施例的半导体集成电路器件制造方法的Au凸块电镀工艺的总流程之中的杯清洁步骤的详细流程的方框流程图；
图19是图示了根据本发明一个实施例的半导体集成电路器件制造方法的Au凸块电镀工艺的总流程之中的预先搅拌步骤的详细流程的方框流程图；
图20是图示了根据本发明一个实施例的半导体集成电路器件制造方法的Au凸块电镀工艺的总流程之中的电镀步骤的详细流程的方框流程图；
图21是根据本发明一个实施例的半导体集成电路器件制造方法的在Au凸块电镀工艺中加载晶片时电镀杯的横截面图；
图22是根据本发明一个实施例的半导体集成电路器件制造方法的在Au凸块电镀工艺中开始引入电镀溶液进行清洁时电镀杯的横截面图；
图23是根据本发明一个实施例的半导体集成电路器件制造方法的在Au凸块电镀工艺中引入电镀溶液进行清洁期间电镀杯的横截面图；
图24是根据本发明一个实施例的半导体集成电路器件制造方法的在Au凸块电镀工艺中完成引入电镀溶液进行清洁时电镀杯的横截面图；
图25是根据本发明一个实施例的半导体集成电路器件制造方法的在Au凸块电镀工艺中逆时针搅拌进行清洁时电镀杯的横截面图；
图26是根据本发明一个实施例的半导体集成电路器件制造方法的在Au凸块电镀工艺中循环电镀溶液(旋转切换)进行清洁时电镀杯的横截面图；
图27是根据本发明一个实施例的半导体集成电路器件制造方法的在Au凸块电镀工艺中顺时针搅拌进行清洁时电镀杯的横截面图；
图28是根据本发明一个实施例的半导体集成电路器件制造方法的在Au凸块电镀工艺中循环电镀溶液(完成清洁)进行清洁时电镀杯的横截面图；
图29是根据本发明一个实施例的半导体集成电路器件制造方法的在Au凸块电镀工艺中倒置电镀杯进行电镀(包括预先搅拌)时电镀杯的横截面图；
图30是根据本发明一个实施例的半导体集成电路器件制造方法的在Au凸块电镀工艺中完全填充电镀溶液进行电镀(包括预先搅拌)时电镀杯的横截面图；
图31是根据本发明一个实施例的半导体集成电路器件制造方法的在Au凸块电镀工艺中顺时针搅拌进行电镀(包括预先搅拌)时电镀杯的横截面图；
图32是根据本发明一个实施例的半导体集成电路器件制造方法的在Au凸块电镀工艺中循环电镀溶液(旋转切换)进行电镀(包括预先搅拌)时电镀杯的横截面图；
图33是根据本发明一个实施例的半导体集成电路器件制造方法的在Au凸块电镀工艺中逆时针搅拌进行电镀(包括预先搅拌)时电镀杯的横截面图；
图34是根据本发明一个实施例的半导体集成电路器件制造方法的在Au凸块电镀工艺中循环电镀溶液(在电镀时或者在完成预先搅拌时)进行电镀(包括预先搅拌)时电镀杯的横截面图；
图35是根据本发明一个实施例的半导体集成电路器件制造方法的当在Au凸块电镀工艺中完成电镀时循环电镀溶液时电镀杯的横截面图；
图36是根据本发明一个实施例的半导体集成电路器件制造方法的在Au凸块电镀工艺中完成电镀之后复位电镀杯时电镀杯的横截面图；
图37是根据本发明一个实施例的半导体集成电路器件制造方法的在Au凸块电镀工艺中完成电镀之后排放电镀溶液期间电镀杯的横截面图；
图38是根据本发明一个实施例的半导体集成电路器件制造方法的在Au凸块电镀工艺中完成电镀之后完成电镀溶液排放时电镀杯的横截面图；
图39是根据本发明一个实施例的半导体集成电路器件制造方法的在Au凸块电镀工艺中完成电镀之后排气时电镀杯的横截面图；
图40是根据本发明一个实施例的半导体集成电路器件制造方法的在Au凸块电镀工艺中完成电镀之后卸载晶片时电镀杯的横截面图；
图41是Tl浓度控制系统的配置图，该配置图图示了用于在Au凸块电镀工艺中检测Tl添加数量并且控制Tl浓度的系统，该Au凸块电镀工艺是根据本发明一个实施例的半导体集成电路器件制造方法的实质部分；
图42是图示了根据图41中所示Tl浓度控制系统的在电镀电压的峰值与Tl浓度之间的关系的数据绘图；
图43是根据图41中所示Tl浓度控制系统的在电镀电压的峰值与Tl浓度之间的关系(在各种条件之下获取和收集)的直方图；
图44是图示了根据图41中所示Tl浓度控制系统的电镀电压的转变与晶片的缺陷外观之间的关系的数据绘图；以及
图45是用于图示图44中的电镀电压转变的从电镀电流接通起直至电镀电压变得稳定为止的电镀电压转变状态的说明图。
具体实施方式
实施例概况
首先将简洁地描述在本申请中公开的本发明的一个代表实施例。
1.一种半导体集成电路器件的制造方法，包括以下步骤：(a)使用添加有铊的基于非氰的Au电镀溶液通过电解电镀在半导体晶片的第一主表面之上来形成使用Au作为主要成分的基于Au的凸块电极，其中步骤(a)包括以下子步骤：(a1)开始向Au电镀溶液中施加第一电镀电流；(a2)在子步骤(a1)之后完成第一电镀电流的施加；并且(a3)在子步骤(a1)和(a2)期间的任何时段通过监测向Au电镀溶液施加的电压来监测Au电镀溶液中的铊添加数量。
2.根据方面1的半导体集成电路器件的制造方法，其中该监测包括监测在施加电压与设置的参考最大电压之间的关系。
3.根据方面1或者2的半导体集成电路器件的制造方法，其中Au电镀溶液是基于金亚硫酸盐的电镀溶液。
4.根据方面3的半导体集成电路器件的制造方法，其中待监测的施加电压是时段内的峰值电压。
5.根据方面1至4中的任一方面的半导体集成电路器件的制造方法，还包括以下步骤：(b)基于子步骤(a3)的结果在Au电镀溶液中添加Tl或者Tl化合物。
6.根据方面1至4中的任一方面的半导体集成电路器件的制造方法，其中步骤(a)还包括以下子步骤：(a4)基于子步骤(a3)的结果在Au电镀溶液中添加Tl或者Tl化合物。
7.根据方面5或者6的半导体集成电路器件的制造方法，其中Tl化合物是铊甲酸盐、铊亚硫酸盐、铊硝酸盐或者铊氧化物。
8.根据方面1至7中的任一方面的半导体集成电路器件的制造方法，其中步骤(a)还包括以下子步骤：(a5)在子步骤(a1)之前向Au电镀溶液中施加比第一电镀电流更低的第二电镀电流。
9.根据方面1至8中的任一方面的半导体集成电路器件的制造方法，其中半导体集成电路器件具有LCD驱动器电路。
10.一种半导体集成电路器件的制造方法，包括以下步骤：(a)使用添加有铊的基于非氰的Au电镀溶液通过电解电镀在半导体晶片的第一主表面之上来形成使用Au作为主要成分的基于Au的凸块电极，其中步骤(a)包括以下子步骤：(a1)开始向Au电镀溶液中施加第一电镀电流；(a2)在子步骤(a1)之后完成第一电镀电流的施加；(a3)在子步骤(a1)与(a2)期间的任何时段监测向Au电镀溶液施加的电压；以及(a4)在子步骤(a1)之前设置用于监测Au电镀溶液中的铊添加数量的参考最大电压。
11.根据方面10的半导体集成电路器件的制造方法，其中该监测包括监测在施加电压与参考最大电压之间的关系。
12.根据方面10或者11的半导体集成电路器件的制造方法，其中Au电镀溶液是基于金亚硫酸盐的电镀溶液。
13.根据方面10至12中的任一方面的半导体集成电路器件的制造方法，其中待监测的施加电压是时段内的峰值电压。
14.根据方面10至13中的任一方面的半导体集成电路器件的制造方法，还包括以下步骤：(b)基于子步骤(a3)的结果在Au电镀溶液中添加Tl或者Tl化合物。
15.根据方面10至13中的任一方面的半导体集成电路器件的制造方法，其中步骤(a)还包括以下子步骤：(a5)基于子步骤(a3)的结果在Au电镀溶液中添加Tl或者Tl化合物。
16.根据方面14或者15的半导体集成电路器件的制造方法，其中铊化合物是铊甲酸盐、铊亚硫酸盐、铊硝酸盐或者铊氧化物。
17.根据方面10至16中的任一方面的半导体集成电路器件的制造方法，其中步骤(a)还包括以下子步骤：(a6)在子步骤(a1)之前向Au电镀溶液中施加比第一电镀电流更低的第二电镀电流。
18.根据方面10至17中的任一方面的半导体集成电路器件的制造方法，其中半导体集成电路器件具有LCD驱动器电路。
对本申请中的描述格式以及基本术语和短语的说明
1.在本申请中将说明为方便起见必要时划分成多个章节的实施例。除了具体明示的情况之外，它们并非互不相关，取而代之、它们是单个例子的部分并且一个部分具有比如另一部分的一些或者全部的修改、细节和补充说明这样的关系。另外作为原则，省略对相同部分的重复说明。另外，在以下实施例中，除了具体明示以及数字从理论观点来看受限制以及根据上下文认为明显不正确的情况之外，要素未必不可或缺。
另外，在本申请中，“半导体器件”或者“半导体集成电路器件”是指如下器件，在该器件中作为主要部件的各种晶体管(有源元件)以及电阻器和电容器等的单体集成于半导体芯片等(例如单晶硅衬底)之上。这里作为各种晶体管的代表例子，可以举出如以MISFET(金属绝缘体半导体场效应晶体管)为代表的MOSFET(金属氧化物半导体场效应晶体管)为例。同时，作为集成电路的代表配置例子，可以举出以CMOS(互补金属氧化物半导体)集成电路(N沟道MISFET和P沟道MISFET的组合)为代表的CMIS(互补金属绝缘体半导体)集成电路。
如今通常可以将半导体集成电路器件即LSI(大规模集成)的晶片工艺广义地分类为FEOL(前端工艺线)工艺和BEOL(后端工艺线)工艺，FEOL工艺包括从送入硅晶片作为原材料的步骤到大约预金属(Premetal)工艺(由以下步骤组成：在M1布线层的下端与栅极电极结构之间形成层间绝缘膜等，形成接触孔，掩埋钨塞，等等)，而BEOL工艺包括从形成M1布线层的步骤到大约在基于Al的焊盘电极之上的最终钝化膜中形成焊盘开口的工艺(在晶片级封装工艺中也包括这一工艺)。在FEOL工艺之中，比如对栅极电极进行构图和形成接触孔这样的步骤是其中具体需要精细图案加工的微加工步骤。恰好相反，在BEOL工艺中，具体在相对下层(例如在具有大约四层配置的掩埋布线中从M1到大约M3而在具有约十层配置的掩埋布线中从M1到大约M5)的局部布线中在过孔/沟槽形成步骤具体需要微加工。这里，“MN(通常N为1到大约15)”代表从底部起的第N层布线。M1为第1层布线，而M3为第3层布线。
2.类似地，在对实施例等的描述中，对于材料和组成等，即使将它们表示为“X由A组成”，除了具体明示以及根据上下文认为明显不正确的情况之外，并不排除如下X，该X包括除了作为主要要素之一的A之外的要素。例如对于部件，上述表示具有比如“X包括A作为主要成分”这样的含义。例如，即使使用比如“Au凸块电极”这样的表示，但是也应当包括纯金和包括金作为主要成分的金合金。类似地，即使使用比如“硅构件”这样的表示，但是也应当包括纯硅构件以及比如SiGe合金、包括硅作为主要成分的多成分合金和包含其它添加物的硅构件这样的构件。类似地，即使使用比如“二氧化硅膜”和“基于二氧化硅的绝缘膜”这样的表示，但是也应当包括相对纯的未掺杂的二氧化硅以及FSG(氟硅酸盐玻璃)；基于TEOS的硅氧化物、SiOC(硅碳氧化物)；或者碳掺杂硅氧化物；或者比如OSG(有机硅玻璃)、PSG(磷硅酸盐玻璃)和BPSG(硼磷硅酸盐玻璃)的热氧化膜；基于涂敷的硅氧化物，比如CVD氧化膜、SOG(旋涂玻璃)和NCS(纳米成簇硅石)；基于硅石的低k绝缘膜(有孔绝缘膜)(通过向与这些构件类似的构件中引入孔来形成)；以及包括这些构件作为主要要素的具有另一基于硅的绝缘膜的合成膜。
对于在半导体领域中常用的基于硅的绝缘膜，比如基于二氧化硅的绝缘膜，有基于硅氮化物的绝缘膜。作为属于这一类的材料，有SiN、SiCN、SiNH、SiCNH等。这里当提及“硅氮化物”时，除了具体明示的情况之外，包括SiN和SiNH这二者。类似地，当提及“SiCN”时，除了具体明示的情况之外，包括SiCN和SiCNH这二者。
此外，SiC具有与SiN的性质类似的性质，实际上在许多情况下将SiON分类为基于二氧化硅的绝缘膜。
硅氮化物膜在SAC(自对准接触)技术中常用作蚀刻停止膜并且在SMT(应力记忆技术)技术中也用作应力施加膜。
3.类似地，在以下实施例中，当适当地举出要素的形状、位置关系和性质等时，无需赘言，除了具体明示以及根据上下文认为明显不正确的情况之外，该要素不应严格限于这些。
4.另外，在以下实施例中，当提及要素数字(包括数目、数值、数量、范围等)时，除了具体明示它们以及它们在理论上明显限于具体数字以及根据上下文认为明显不正确的情况之外，它们可以不限于具体数字而是可以大于或者小于具体数字。
5.当提及“晶片”时，它通常表示为半导体集成电路器件(半导体器件、电子器件)形成于其之上的单晶硅晶片，然而无需赘言也包括绝缘衬底的复合晶片，比如外延晶片、SOI衬底或者LCD玻璃衬底和半导体层等。
6.对于晶片处理装置，在本申请中，当提及该装置的“内部”时，比如放置于晶片端口中的晶片盒这样的晶片传送容器或者比如接合到晶片端口的传送盒这样的晶片传送容器的内部是这一装置的内部。恰好相反，当将晶片传送容器移动到晶片端口的外部或者释放接头时，这一晶片传送容器的内部是这一装置的“外部”。
7.对于有关电镀槽的电镀溶液或者液体化学物(电镀溶液等)，除了根据上下文认为明显不正确的情况之外，“排放”是指完全地或者部分地(主要针对大部分)降低电镀溶液等的液位(在提及循环等时)。这一操作对于区分它本身与在电镀等时电镀溶液的循环是必要的，因为在电镀等时电镀溶液等一般在电镀槽中循环(连续地排放和引入)。另外，通常与“排放”轮流进行气体吹扫以便保持电镀槽内部的压强恒定。恰好相反，除了根据上下文认为明显不正确的情况之外，“引入”是指完全地或者部分地提高电镀溶液等的液位。具体而言，在许多情况下，通过调节引入和排放的数量(包括使它们中的任一个为零)来控制“排放”和“引入”。此外，“液体化学物”可以不仅是溶液等而且有时本身为纯水。
8.对于电镀杯的电镀槽中的引入端口或者排放端口，当提及“电镀槽的下部”时，它表示为面向加载于电镀杯中的晶片的底表面或者在底表面附近的侧表面。类似地，当提及“电镀槽的上部”时，它表示为在加载于电镀杯中的晶片附近的顶表面(面向底表面的表面)或者在顶表面附近的侧表面。也就是说，由于杯倒置，所以在这一有限制的情况下，以杯竖立状态为标准来定义上与下而不考虑杯存在倒置。
9.当关于电镀溶液等提及“相同组成”时，类似于在各种步骤中共同地使用循环系统中的电镀溶液等的情况，无需赘言包括在各种步骤中共同地使用相同对象的情况。
10.“单个晶片”电镀装置是指如下电镀装置，其中在单个杯中一次处理一片晶片而不考虑电镀杯的数目。
将更详细地描述优选实施例。在用于说明实施例的所有附图中，作为原则，相同符号附于相同构件并且省略其重复说明。
另外，为了使附图易于理解，在影线复杂的情况或者关于间隙的差别清楚的情况下，即使是横截面图仍然可能省略影线等。在本文中，即使孔在平面中闭合，仍然可以在一些情况(比如根据说明有明示的情况等)下省略该孔的背景边界线。另外，即使并非横截面图仍然可以附加影线以便澄清并非间隙。
此外，在第2009-114476号日本专利公开(公开日：2009年5月28日)或者第US 2009/0117730号对应美国专利申请公开(公开日：2009年5月22日)中详细地描述了对于电镀槽中沉淀的杂质的对策等细节。
1.根据本实施例的半导体集成电路器件的制造方法中的Au凸块电镀工艺和目标器件的概况描述(主要为图1至图4中所示)
图1是图示了根据本发明一个实施例的半导体集成电路器件制造方法中的Au凸块电镀工艺流程概况的工艺方框流程图。图2是用于说明与在用于根据本发明一个实施例的半导体集成电路器件制造方法的Au凸块电镀工艺的电镀装置的电镀槽中沉淀的杂质有关的技术问题的装置和设备的示意横截面图。图2(a)是电镀杯24在竖立状态中的横截面图，并且图2(b)是电镀杯24在倒转(倒置)状态中的横截面图，而图2(c)和图2(d)是图2(b)中的部分A的放大示意横截面图，它们是图示了由于沉积物而生成突出物的机制的横截面流程图。基于这些图将描述在本实施例的半导体集成电路器件制造方法中的Au凸块电镀工艺的概况。如图1或者图2中所示，首先将待处理的晶片1加载到电镀杯24中(晶片加载步骤71)。这时，使晶片1的器件表面1a向下(在重力方向上)。由于沉淀物2相对重，所以晶片1的这一位置关系有助于沉淀物2与将从下侧排放的液体流(循环流)一起从上侧外围迅速流向下侧而不粘附于晶片1的器件表面1a。
接着，通过在杯24中将电镀溶液21填充至使溶液21的顶表面与晶片1的器件表面1a接触的程度，并且在循环溶液21的同时搅拌它，由此将沉淀物2溶解于溶液21中(杯清洁步骤72)。这里，未完全填充(也就是并非100％填充(引入))电镀溶液21的原因在于，由于装置的结构而在溶液21上方留有气体层。因而，否则可以100％填充电镀溶液21。清洁步骤72为必需的原因在于，如果在沉淀物2粘附于晶片1的器件表面1a、特别是粘附于光致抗蚀剂膜12的开口的状态中进行对Au凸块电极15的电镀，则镀层将异常地生长并且突出物3将出现。当完成清洁步骤72时，在将电镀杯24倒置之时暂时地停止对电镀溶液的循环(杯倒置步骤74)。并非总是必需倒置杯24，但是如果在杯倒置的情况下进行电镀，则益处在于气泡在晶片1之上的粘附因与重力的关系而减少。接着，如果在杯24倒置的情况下开始电镀溶液的循环，则溶液21将近似100％地迅速填充于杯24中(完全填充)。也不是必需在杯24中完全地填充溶液21，但是如果进行完全填充，则有减少气泡的效果。接着，在电镀杯24倒置的情况下，在循环电镀溶液21的同时进行电镀处理(电镀处理步骤76)。当完成电镀处理时，电镀杯24再次倒置(电镀杯复位步骤77)。在杯24复位的情况下排放电镀溶液21。此后，从电镀杯24卸载晶片1(晶片卸载步骤78)。
图3是图示了根据本发明一个实施例的半导体集成电路器件(半导体器件)制造方法的半导体集成电路器件的一个例子的芯片的俯视图。这是用于液晶显示器器件或者LCD(液晶显示器)的驱动器的芯片例子，其中在芯片51之上形成电路区域52并且在区域52的外围布置大量凸块电极15。
图4是图示了根据本发明一个实施例的半导体集成电路器件(半导体器件)制造方法的如下结构的横截面图，其中液晶显示器器件与半导体器件一起安装。如图4中所示，在液晶显示器器件的液晶衬底55之上提供多个导体外部电极，比如ITO(铟锡氧化物)电极53，并且这些电极经由各向异性导电膜54或者ACF电耦合到LCD驱动器芯片51之上的多个Au凸块电极15。这时，如果在Au凸块电极15中存在厚度不均匀，则可能高概率地出现比如在一些电极之间的连接电阻增加这样的问题。
2.根据本实施例的半导体集成电路器件制造方法的整个工艺和目标器件的说明(主要为图5至图12)
接着基于图5至图12将描述根据本发明一个实施例的半导体集成电路器件制造方法的凸块形成工艺。如图5中所示，在大量器件和布线(与二氧化硅膜和各种金属层一起形成)形成于其之上的晶片1的主表面之上形成例如硅氮化物的最终钝化膜61(不仅可以使用基于无机物的膜而且可以使用基于有机物的膜)。在钝化膜61中，向与铝焊盘62对应的区域提供焊盘开口63。接着如图6中所示，通过溅射依次形成UBM(凸块下金属)膜，比如厚度例如约为175μm的钛膜64(下层)和厚度例如约为175μm的钯(Pd)膜65(上层)。(这些UBM材料仅作为例子示出，而不应当排除其它类似材料，例如Au膜可以取代Pd膜，然而使用Pd膜给予更高可靠性并且益处在于材料成本略低于Au的材料成本)。如图7中所示，在上层之上例如形成厚度约为19μm至25μm(例如20μm)的正型抗蚀剂膜12。作为这里所用抗蚀剂液体，例如包括基于重氮-萘醌-酚醛的厚膜的正型抗蚀剂(由Tokyo Ohka Kogyo有限公司制造并且产品名为“PMERP-LA900PM”)等。也可以使用膜抗蚀剂而不是基于涂敷的抗蚀剂。如图8中所示，通过对抗蚀剂进行曝光和显影来形成开口66。如图9中所示，通过电解电镀在开口66中掩埋厚度例如约为15μm的将作为凸块电极15的Au层。接着如图10中所示去除抗蚀剂膜12。最终如图11中所示，使用Au凸块15作为掩膜，通过湿式蚀刻有选择地去除不必要的UBM膜。通过这些步骤将初步完成凸块电极的形成。
图12是图示了用于根据本发明一个实施例的半导体集成电路器件制造方法的抗蚀剂涂敷设备的涂敷区的透视图。通过在晶片1之上高速旋转自旋卡盘41，将从喷嘴67滴落的抗蚀剂液体拉长为预定厚度的抗蚀剂膜12。
3.根据本实施例的半导体集成电路器件制造方法的用于Au电镀工艺的电镀装置的说明(主要为图13至图16)
图13是根据本发明一个实施例的半导体集成电路器件制造方法的用于Au凸块电镀工艺的单个晶片电镀装置22的俯视图。基于图13说明晶片1在该装置中的移动。对于这里所用的装置，例如可以使用ALETA 300等，该装置是用于300φ晶片的全自动电镀装置(由Electroplating Engineers of Japan有限公司生产)。如图13中所示，电镀装置22是用于300φ晶片的如下装置，该装置包括晶片容器26(也就是传送盒)设置于其中的加载端口25。传送机器人28从设置于加载端口25中的晶片容器26之一取出待处理的晶片1。首先，晶片1在晶片对准部27对准，然后由传送机器人28送往清洁部29，其中在预处理部31使晶片1的器件表面1a经受液体化学物或者纯水的湿式清洁处理。此后，晶片1送往电镀处理部23中的多个电镀杯之一并且由传送机器人28加载于其中。在经受电镀处理之后，晶片1送往清洗和干燥部30(湿式清洁/干燥部)并且在此经受液体化学物或者纯水的处理(比如湿式清洁处理，比如清洗)和自旋干燥处理。在经受干燥处理之后，晶片1由传送机器人28送往原晶片容器26或者如果必要则送往另一晶片容器。
图14是根据本发明一个实施例的半导体集成电路器件制造方法的用于Au凸块电镀工艺的单个晶片电镀装置的电镀槽(它的盖子被移除从而可以容易地看见内部)的俯视图。基于图14将说明电镀杯24的内部结构。如图14中图示了电镀杯24的电镀槽38，并且它在其底表面具有阳极电极35。阳极电极35是通过在作为基材的Ti盘之上涂覆铟氧化物而制成的铟氧化物电极。不同于Pt电极和其它电极，这一电极的益处在于Au不附着于其上。因而，常规上已经必需的定期维护将是不必要的。然而，Au不附着于其上的益处所付出的代价是，电极存在往往生成含Au的沉淀物这样的缺点。因而可以选择Pt电极和其它阳极电极而不是使用铟氧化物电极。电镀槽38具有用于在其中心搅拌电镀溶液21的搅拌器37(搅拌棒)。控制搅拌器37以在电镀槽38中顺时针和逆时针旋转。电镀槽38的底表面和阳极电极具有大量气体/液体排放端口36(为了便于图示，并未全部示出它们)。电镀槽38的侧壁上部按照均匀间隔在外围周围具有大量气体/液体引入端口34(为了便于图示，并未全部示出它们)。在侧壁的顶表面内侧提供弹性环，其为唇形密封件33。恰好相反，侧壁的顶表面中心部分具有将电耦合到晶片1的阴极环形电极32。
图15是图示了如何使根据本发明一个实施例的半导体集成电路器件制造方法的用于Au凸块电镀工艺的单个晶片电镀设备的阴极电极与晶片的器件表面的导电层相互接触的放大横截面图。基于图15将说明用于在电镀杯24中加载晶片1的方法的细节。如图15中所示，当在晶片1的端部使阴极环形电极32与Pd层65接触的同时用电镀杯24的盖子42从上侧下推晶片1时，使唇形密封件33变形以密封电镀槽38。此外，由于有必要使与阴极环形电极32接触的部分(Pd层65的未由抗蚀剂膜12覆盖的端部)不与电镀溶液接触，所以唇形密封件33在覆盖抗蚀剂膜12的端部的部分的同时密封电镀槽38。
图16是图示了根据本发明一个实施例的半导体集成电路器件制造方法的用于Au凸块电镀工艺的单个晶片电镀装置的电镀溶液等的循环系统的系统框图。基于图16将说明循环系统。如图16中所示，在电镀杯24的下侧从排放端口排放的电镀溶液21等(比如化学液体、电镀溶液和气体)进入体积约为200升的槽40。槽40和用于去除杂质的过滤器39形成闭合循环系统，并由此槽40中的电镀溶液21总是维持于清洁状态。当有必要进一步减少未溶解杂质从一个电镀杯排放这样的问题的出现概率时，杂质去除过滤器等应当插入于各杯与槽40之间。在槽40中执行对混合气体的去除和对液体温度的调节(例如调节至大约46摄氏度。一般而言，液体温度调节至在大约40摄氏度与大约60摄氏度之间的温度。注意，在大约40摄氏度与大约50摄氏度之间的温度在有必要形成凸块(具有相对硬的凸块)时特别地适宜。)。此后，电镀溶液等穿过泵152和切换螺线管阀151并且从向杯24的上侧提供的引入端口返回到电镀杯24。电镀溶液在循环时的流速适宜为例如每个杯约为5升/分钟(这里，一个电镀杯的容积设置为5升)。恰好相反，通过对切换螺线管阀151进行切换来执行对吹扫气体等的引入。氮气在气体吹扫时的流速适宜为例如每个杯约为5升/分钟(在一个大气压下)(这里，一个电镀杯的容积设置为5升)。虽然这些是对循环状态的具体说明，但是对引入或者排放的说明也与对循环的说明几乎相同，通过在排放侧调节泵152的馈给速度和流速控制机制153来执行。
4.根据本实施例的半导体集成电路器件制造方法的Au电镀工艺的详细说明(主要为图17至图40)
图17是图示了根据本发明一个实施例的半导体集成电路器件制造方法的Au凸块电镀工艺的总流程的方框流程图。图18是图示了根据本发明一个实施例的半导体集成电路器件制造方法的Au凸块电镀工艺的总流程之中的杯清洁步骤86(图17)的详细流程的方框流程图。图19是图示了根据本发明一个实施例的半导体集成电路器件制造方法的Au凸块电镀工艺的总流程之中的预先搅拌步骤90(图17)的详细流程的方框流程图。图20是图示了根据本发明一个实施例的半导体集成电路器件制造方法的Au凸块电镀工艺的总流程之中的电镀步骤91(图17)的详细流程的方框流程图。图21至图40各自为在图17至图20中所示各步骤(一些步骤可能由于它们的重复因素而对应于多个步骤)期间电镀杯24的状态的横截面图。基于这些图将详细说明在第1章节中简洁说明的Au凸块电镀工艺的总流程。
如图17中所示，在电镀装置中引入的多个晶片1(例如可以使用300φ、400φ和其它直径的晶片)竖立在传送盒中准备就绪(竖立在传送盒中的步骤81)。此后，晶片1对准(对准步骤82)并且经受晶片表面处理(晶片表面处理步骤83)。随后，如图21中所示，在电镀杯24中引入晶片1(引入杯中的步骤84；图17)。此外，电镀杯24的底端(底部)具有用于从大量排放端口36收集电镀溶液等以将其送往循环系统的底端排放管44。接着如图22中所示，从上侧表面引入端口34(向设置于电镀杯中的晶片附近提供的电镀溶液引入端口)开始电镀溶液的引入(电镀溶液或者清洁流体引入步骤85；图17)。另外如图23中所示，电镀溶液21的液位上升。这时，通过底端排放管44将部分气体与部分电镀溶液21一起排放。这里，用于清洁的液体化学物和用于电镀的电镀溶液是同一液体。因此，与其它情况相比，这给予更高的工艺稳定性和更简单的装置配置。然而可以使用能够溶解含Au的沉淀物的任何液体化学物作为用于清洁的液体化学物。因而，通过使用电镀溶液本身作为用于清洁的液体化学物(清洁液体化学物)，提供了这样的益处：保证工艺稳定性以及装置配置变得简单。然而可以根据需要通过使用组成略有不同的清洁液体化学物来优化清洁条件。
另外，作为电镀溶液，使用基于金亚硫酸盐的电镀溶液(含亚硫酸金钠、乙二胺和无机酸盐作为主要成分以及其它少数添加物的水溶液)，该电镀溶液为基于非氰的电镀溶液并且具有少数环境问题。举出用于基于金亚硫酸盐的电镀溶液的一个主要组成例子如下。也就是说，该组成例如包括Au：8-12g/l；Ta：3.5-10mg/l；SO3 2-：20-80g/l；SO4 2-：20-80g/l；pH：7.6-8；以及比重：11-25。此外，向该组成添加铊作为应力释放剂等。
如果进行充分环境监护，则无需赘言也可以使用基于氰的电镀溶液。
因此如图24中所示，当电镀槽38基本上由电镀溶液21(清洁流体或者液体化学物)填满时，槽38立即进入电镀溶液循环状态(电镀溶液循环子步骤101；图18)，并且开始杯清洁步骤86(图17)。对于第一周期，电镀溶液循环子步骤101持续例如约60秒。对于第二和后续周期，子步骤101持续大约1秒。然后，如图25中所示，在其中电镀溶液21从上侧表面引入端口34引入并从底端排放管44排放这样的循环状态中，通过逆时针旋转搅拌器37来搅拌电镀溶液(逆时针旋转搅拌子步骤102；图18)。这时未施加电镀电流。搅拌器37的旋转速度例如约为50rpm，并且其旋转时间例如约为29秒。此后，停止搅拌器37的逆时针旋转，并且该工艺返回到持续例如约为1秒的循环状态(电镀溶液循环子步骤103)。如图27中所示，通过顺时针旋转搅拌器37来搅拌电镀溶液21(顺时针旋转搅拌子步骤104；图18)。搅拌器37的旋转速度例如约为50rpm，并且其旋转时间例如约为29秒。此后，如图18中所示，如果必要，则重复执行包括电镀溶液循环子步骤101到顺时针旋转搅拌子步骤104的清洁周期。通常，重复次数优选为从大约5次到大约10次。在重复周期之后，如图28中所示，该工艺进行到持续例如约60秒的用于完成清洁步骤的电镀溶液循环子步骤105(图18)。
在完成杯清洁之后，终止对电镀溶液的循环，并且该工艺进行到下一杯倒置步骤88(图17)。也就是说如图29中所示，将杯倒置180°(颠倒)。此外，杯可以在循环状态中倒置，然而这可能需要复杂的装置配置。如图30中所示，在杯倒置状态中从上侧表面引入端口34(如前文所述，由于因杯倒转而改变符号表示会令人困惑，所以关于引入/排放端口，将“上侧”表示为杯的敞开端侧，而不考虑重力方向)引入电镀溶液21，并且再次开始其循环。这时，电镀溶液21迫使杯内部的气体向上以有序方式从底端排放管44(因为它位于杯的底部并且在颠倒状态中，所以它位于正常意义的上侧)排放，由此减少残留气泡的可能性。因此如图30中所示，当槽由电镀溶液21完全填充(100％填充)时，该工艺立即进入用于很好地混合电镀溶液21的预先搅拌步骤90(图17)的电镀溶液循环子步骤111(图19)。这里尚未施加电镀电流。随后，如图31中所示，通过逆时针旋转搅拌器37来搅拌电镀溶液21(逆时针旋转搅拌子步骤112；图19)。搅拌器37的旋转速度例如约为50rpm，并且其旋转时间例如约为29秒。当搅拌器37停止时，如图32中所示，该工艺进入持续例如约为1秒的循环子步骤113(图19)。接着如图33中所示，通过顺时针旋转搅拌器37来搅拌电镀溶液21(顺时针旋转搅拌子步骤114；图19)。搅拌器37的旋转速度例如约为50rpm，并且其旋转时间例如约为29秒。此后，当搅拌器37再次停止时，如图34中所示，该工艺进入电镀步骤91(图17)的持续例如约1秒的循环子步骤121(图20)。
如图20中所示，将电镀步骤91(图17)划分成第一阶段的低电流电镀周期136(例如，电流密度：大约0.2A/dm2，也就是，第二电镀电流或者电流密度)和第二阶段的高电流电镀周期137(例如，电流密度：大约0.9A/dm2，也就是，第一电镀电流或者电流密度)。这称为“两阶段电镀工艺”。这一点的原因在于如果初始并且迅速执行高电流电镀则可能生成气泡。此外，在本实施例中，由于晶片在晶片向上状态中经受电镀处理，所以实质上气泡(外部气泡)的混合很少。另外，通过两阶段电镀工艺，也可以减少从液体的内部生成气泡(内部气泡)。例如，如果将要执行总厚度约为15μm的电镀，则可优选通过低电流电镀周期136执行电镀至例如约0.5μm至1μm的厚度。此外，如果时间允许，则可以进一步延长该电镀处理。
在循环子步骤121(图20)之后，如图31中所示，通过逆时针旋转搅拌器37来搅拌电镀溶液21(逆时针旋转搅拌子步骤122；图20)。这时施加低电镀电流(首次施加电镀电流)。搅拌器37的旋转速度例如约为120rpm，并且其旋转时间例如约为59秒。此后，当搅拌器37停止时，如图32中所示，该工艺进入持续例如约为1秒的循环子步骤123(图20)。接着如图33中所示，通过顺时针旋转搅拌器37来搅拌电镀溶液21(顺时针旋转搅拌子步骤124；图20)。搅拌器37的旋转速度例如约为120rpm，并且其旋转时间例如约为59秒。如图20中所示，如果必要则重复低电流电镀周期136。重复次数适宜为例如大约2次至大约6次。
在完成低电流电镀周期136时，如图34中所示，搅拌器37停止，并且该工艺进入高电流电镀周期137(图20)的电镀溶液循环子步骤131(图20)。这时未施加电镀电流。子步骤131持续例如1秒。接着如图31中所示，通过逆时针旋转搅拌器37来搅拌电镀溶液21(逆时针旋转搅拌子步骤132；图20)。这时施加高电镀电流。搅拌器37的旋转速度例如约为120rpm，并且其旋转时间例如约为59秒。此后，当搅拌器37停止时，如图32中所示，该工艺进入循环子步骤133(图20)。此时未施加电镀电流。子步骤133持续例如1秒。接着如图33中所示，通过顺时针旋转搅拌器37来搅拌电镀溶液21(顺时针旋转搅拌子步骤134；图20)。此时施加高电镀电流。搅拌器37的旋转速度例如约为120rpm，并且其旋转时间例如约为59秒。如图20中所示，如果必要则重复高电流电镀周期137。如果将要执行总厚度约为15μm的电镀，则重复次数适宜为例如大约10次至大约15次。这时未施加电镀电流，并且当搅拌器37停止时，电镀周期完成，并且如图34中所示，该工艺进入持续例如约为60秒的循环子步骤135(图20)。对于各电镀周期的最终周期，可以鉴于对电镀厚度的调节而在周期期间完成。
随后如图35中所示，对电镀溶液21的循环也停止。这里如图36中所示，电镀杯24再次倒置并且返回到竖立状态(杯复位步骤92；图17)。此后如图37中所示，从底端排放管44排放电镀溶液21。通过将杯复位为竖立状态来执行电镀溶液的排放的原因在于，通过使电镀溶液竖直地流动从杯的底部迅速排放电镀溶液，而不使杂质等粘附于晶片。随着电镀溶液21减少，从上侧表面引入端口34向电镀槽38中馈给氮气(电镀溶液排放步骤93；图17)。另外如图38中所示，从电镀槽38完全地排放电镀溶液21。随后如图39中所示，通过从上侧表面引入端口34向电镀槽38中馈给氮气并且从底端排放管44排放气体来执行氮气吹扫步骤94(图17)。最后，通过打开电镀杯24的盖子42，从电镀杯24中取出晶片1(晶片卸载步骤95；图17)。
5.Au凸块电镀工艺中的Tl添加数量检测及其管理的说明；该工艺是本申请实施例的半导体集成电路器件制造方法的实质部分(主要为图41至图45)
在这一章节中将说明在其它章节中说明的电镀工艺中的电镀溶液的Tl添加数量检测及其管理。
由于通常在基于非氰的电解Au电镀溶液中的Tl添加数量为ppm级，所以其检测和管理依赖于伴有时滞的采样化学分析。然而这不能实现实时管理，因此这不能防止在大规模生成过程中生成大量缺陷产品。
因此，图16中的电镀系统具有如图41所示用于检测和管理Tl添加数量的系统。如图41中所示，该系统被配置成通过向装置控制系统155(个别或者共同装置控制系统)供应与用于向电镀杯24(电镀电池单元)供应预定电镀电流的恒流电源153并联耦合的电位计154的检测信号来监测电镀电压(在电镀电池单元的阳极与阴极之间的电压)的转变。可以从控制端156等执行用于系统的操作和条件输入。下文将说明这样的系统获得的数据等。
图44是图示了图20中说明的高电流电镀周期137中的电镀电压转变的数据绘图。如图44中所示，骤升和骤降的原因在于，电镀电流关断时段(比如电镀溶液循环步骤131和132)以及电镀电流接通时段(比如旋转/搅拌步骤132和134)交替地重复。随着电镀周期重复，波动变小。考虑这一点的原因在于，在电镀溶液的状态对应于高电流之前需要时间。从图44已知外观异常的晶片的初始峰值电压和收敛电压的值高于正常晶片的值。这一点可以解释如下。也就是说，认为对于通过基于非氰的电解电镀溶液的Au电镀，首先Tl沉淀于晶片(阴极)之上，此后液体中的Au取代沉淀的Tl由此促进Au电镀。然而由于这一反应路径在Tl数量不足的电镀溶液中进展不佳，所以恒流电源153(图41)将骤升输出电压以便流动指定电流。这一趋势也以类似方式出现于收敛值中，然而在初始峰值电压(在各步骤施加电流之后立即出现的电压值峰值)中，该趋势表现为比前者的差值明显更大的差值。图45示意地代表这一点。
图43是概括了在各种电流密度和液体温度之下的初始峰值电压(电镀电压的峰值)与Tl浓度之间的关系的图。如从图43已知，在高电流密度和相对低液体温度的条件之下(也就是说，当沉淀的Au颗粒小时)，初始峰值电压与Tl浓度的相关性增加。
图44是图示了当电镀溶液的温度为46摄氏度时在电镀电压的峰值与Tl浓度之间的关系的图。如从该图已知，随着Tl浓度减少，电镀电压的峰值以简单方式增加。
根据上文提到的数据，作为一种用于管理Tl浓度的方法，可以举出以下流程作为例子。
(1)在图41中的Tl浓度管理系统中，参照图42等，根据高电流电镀周期137(图20)中的电镀电压(观测的施加电压)的峰值的平均值来自动计算Tl浓度。
(2)比较计算的浓度与标准浓度(例如5.7毫克/升)(这些统称为“参考浓度”)；并且当计算的浓度例如为4.5毫克/升或者更多时，确定Tl浓度正常并且继续电镀处理(例如进行下一晶片处理；下文同)。
(3)当计算的浓度例如为4.0毫克/升或者更多并且小于4.5毫克/升时，在电镀溶液槽40(图41)中自动添加Tl或者Tl化合物；并且继续电镀处理。作为Tl化合物，例如包括铊甲酸盐、铊亚硫酸盐、铊硝酸盐、铊氧化物等或者这些化合物的混合物。此外，在这一情况下，可以在电镀处理期间在槽40中添加Tl或者Tl化合物，或者可以在晶片处理之间的时段(在前一晶片处理与后一晶片处理之间的时段)期间在槽中添加Tl或者Tl化合物。然而对于其中多个电镀杯共享一个电镀溶液循环系统的图13中的装置，在许多情况下，关于另一晶片在电镀处理期间在槽中添加Tl或者Tl化合物。
(4)当计算的浓度例如为3.5毫克/升或者更多并且小于4.0毫克/升时，中断电镀处理；自动添加Tl或者Tl化合物，并且等待电镀溶液变得匀质(例如约为2小时)。这里，中断是指不进行对下一晶片的电镀处理。在这一情况下，适宜在晶片处理之间的时段(在前一晶片处理与后一晶片处理之间的时段)期间添加Tl或者Tl化合物。
(5)当计算的浓度例如小于3.5毫克/升时，中断电镀处理；自动更换电镀溶液槽40(图41)中的电镀溶液。
这里，在流程(3)至(5)中，这些对策未必不可或缺。取而代之，可以执行简单对策，例如“显示Tl浓度低”或者“发出报警”。
此外，取代参考浓度(参考最大浓度或者参考最小浓度)，可以通过使用在观测的施加电压与图42中的对应于参考浓度等的参考电镀电压(参考最大电压或者参考最小电压)之间的关系来类似地管理Tl浓度。预先从控制端子156(图41)输入参考浓度或者参考电镀电压的这些值。
另外，取代平均值(或者中值)如观测的施加电压，可以使用代表步骤中的施加电压的峰值或者收敛值作为将与参考值比较的目标。当使用峰值时，益处在于灵敏度高。
此外关于Tl浓度检测，当类似于图20中应用多个电流浓度的电镀步骤时，在高电流步骤测量浓度是有利的，然而当应用单个步骤时，当然可以在这一步骤中类似地观测电镀电流的转变。在这一情况下，应当认为低电流步骤并不存在。
6.其它工艺或者装置配置的说明
在本实施例中，使用其中通过倒置电镀杯来执行电镀这一类型的装置，但是取而代之，可以使用其中在晶片向下状态中执行电镀而不倒置杯这一类型的装置。在这一情况下，简单地略过图1中的杯倒置步骤74和杯复位步骤77(在图17中为杯倒置步骤88和杯复位步骤92)。也就是说，在清洁步骤和电镀步骤中，通过使电镀杯的姿态(在空间中的定向、也就是晶片的器件表面的定向)对于每个步骤为最佳(作为结果，电镀杯的姿态在这些步骤之间是不同的)，可以实现高度可靠的电镀和高平坦度的凸块。电镀杯的姿态仅举出竖立状态和颠倒状态为例，然而无需赘言如果必要则可以采取略微倾斜的姿态。
虽然已经说明如下例子，其中通过在电镀杯24中设置(加载)将要经受电镀处理的产品晶片1来进行图1中的杯清洁步骤72，但是也可以通过简单地闭合盖子42而不设置晶片1或者通过设置虚晶片而不是产品晶片1来执行杯清洁步骤24。在一些情况下，不设置产品晶片1的益处比如在于，产品晶片可以在清洁步骤72中经受另一处理。此外，即使使用产品晶片1，通过充分考虑处理流程或者时间分配等，也可以基本上实现处理而不减少吞吐量等。在电镀杯24中加载产品晶片1的同时执行清洁的情况下具有的益处在于，处理流程比其它情况更顺利。
另外，图17中的预先搅拌步骤90未必不可或缺，但是它有效用于稳定电镀性质。
7.总结
至此已经通过根据实施例在形成Au凸块时采用电镀工艺作为例子来说明本发明人作出的发明，然而无需赘言，本发明并不限于此并且可以在不脱离本发明主旨的范围内考虑各种修改。
例如无需赘言，可以在形成除了Au凸块之外的凸块比如焊料凸块和Ag凸块时类似地应用本发明。另外无需赘言，可以不仅在凸块形成时而且在广泛材料处理中应用本发明。
另外，在本实施例中已经说明如下工艺，其中开口形成于抗蚀剂膜中并且开口经受电镀，然而无需赘言，本发明也可以应用于比如Cu大马士革(或者Ag大马士革)工艺这样的工艺，其中晶片的几乎整个表面经受金属膜的电镀而不使用抗蚀剂。
另外，在本实施例中，已经通过主要采用杯倒置型(晶片向上型)电镀装置作为例子来具体说明本发明，然而无需赘言，本发明并不限于此，它可以几乎照样应用于如今广泛使用并且不倒置杯的晶片向下型电镀装置中。

Claims (18)

1.一种半导体集成电路器件的制造方法，包括以下步骤：
(a)使用添加有铊的基于非氰的Au电镀溶液，通过电解电镀，在半导体晶片的第一主表面之上形成使用Au作为主要成分的基于Au的凸块电极，
其中所述步骤(a)包括以下子步骤：
(a1)开始向所述Au电镀溶液中施加第一电镀电流；
(a2)在所述子步骤(a1)之后，完成所述第一电镀电流的施加；以及
(a3)在所述子步骤(a1)和(a2)期间的任何时段，通过监测向所述Au电镀溶液施加的电压来监测所述Au电镀溶液中的铊添加数量。
2.根据权利要求1所述的半导体集成电路器件的制造方法，
其中所述监测是监测在所述施加的电压与设置的参考最大电压之间的关系。
3.根据权利要求2所述的半导体集成电路器件的制造方法，
其中所述Au电镀溶液是基于金亚硫酸盐的电镀溶液。
4.根据权利要求3所述的半导体集成电路器件的制造方法，
其中待监测的所述施加的电压是所述时段内的峰值电压。
5.根据权利要求4所述的半导体集成电路器件的制造方法，还包括以下步骤：
(b)基于所述子步骤(a3)的结果，在所述Au电镀溶液中添加铊或者铊化合物。
6.根据权利要求4所述的半导体集成电路器件的制造方法，
其中所述步骤(a)还包括以下子步骤：
(a4)基于所述子步骤(a3)的结果，在所述Au电镀溶液中添加铊或者铊化合物。
7.根据权利要求5所述的半导体集成电路器件的制造方法，
其中所述铊化合物是铊甲酸盐、铊亚硫酸盐、铊硝酸盐或者铊氧化物。
8.根据权利要求6所述的半导体集成电路器件的制造方法，
其中所述步骤(a)还包括以下子步骤：
(a5)在所述子步骤(a1)之前，向所述Au电镀溶液中施加比所述第一电镀电流更低的第二电镀电流。
9.根据权利要求4所述的半导体集成电路器件的制造方法，
其中所述半导体集成电路器件具有LCD驱动器电路。
10.一种半导体集成电路器件的制造方法，包括以下步骤：
(a)使用添加有铊的基于非氰的Au电镀溶液，通过电解电镀，在半导体晶片的第一主表面之上形成使用Au作为主要成分的基于Au的凸块电极，
其中所述步骤(a)包括以下子步骤：
(a1)开始向所述Au电镀溶液中施加第一电镀电流；
(a2)在所述子步骤(a1)之后，完成所述第一电镀电流的施加；
(a3)在所述子步骤(a1)与(a2)之间的任何时段，监测向所述Au电镀溶液施加的电压；以及
(a4)在所述子步骤(a1)之前，设置用于监测所述Au电镀溶液中的铊添加数量的参考最大电压。
11.根据权利要求10所述的半导体集成电路器件的制造方法，
其中所述监测是监测在所述施加的电压与所述参考最大电压之间的关系。
12.根据权利要求11所述的半导体集成电路器件的制造方法，
其中所述Au电镀溶液是基于金亚硫酸盐的电镀溶液。
13.根据权利要求12所述的半导体集成电路器件的制造方法，
其中待监测的所述施加的电压是所述时段内的峰值电压。
14.根据权利要求13所述的半导体集成电路器件的制造方法，还包括以下步骤：
(b)基于所述子步骤(a3)的结果，在所述Au电镀溶液中添加铊或者铊化合物。
15.根据权利要求13所述的半导体集成电路器件的制造方法，
其中所述步骤(a)还包括以下子步骤：
(a5)基于所述子步骤(a3)的结果，在所述Au电镀溶液中添加铊或者铊化合物。
16.根据权利要求14所述的半导体集成电路器件的制造方法，
其中所述铊化合物是铊甲酸盐、铊亚硫酸盐、铊硝酸盐或者铊氧化物。
17.根据权利要求15所述的半导体集成电路器件的制造方法，
其中所述步骤(a)还包括以下子步骤：
(a6)在所述子步骤(a1)之前，向所述Au电镀溶液中施加比所述第一电镀电流更低的第二电镀电流。
18.根据权利要求13所述的半导体集成电路器件的制造方法，
其中所述半导体集成电路器件具有LCD驱动器电路。
CN201010557063.9A 2009-11-13 2010-11-12 半导体集成电路器件的制造方法 Expired - Fee Related CN102097347B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009259711A JP5442400B2 (ja) 2009-11-13 2009-11-13 半導体集積回路装置の製造方法
JP2009-259711 2009-11-13

Publications (2)

Publication Number Publication Date
CN102097347A true CN102097347A (zh) 2011-06-15
CN102097347B CN102097347B (zh) 2015-11-25

Family

ID=44011592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010557063.9A Expired - Fee Related CN102097347B (zh) 2009-11-13 2010-11-12 半导体集成电路器件的制造方法

Country Status (3)

Country Link
US (1) US8026163B2 (zh)
JP (1) JP5442400B2 (zh)
CN (1) CN102097347B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103741179A (zh) * 2013-12-26 2014-04-23 中国电子科技集团公司第五十五研究所 一种带通孔的半导体硅片的三维立体电镀金装置及方法
CN104233451A (zh) * 2013-06-14 2014-12-24 朗姆研究公司 利用场与特征对比的tsv 浴评估
CN103741179B (zh) * 2013-12-26 2016-11-30 中国电子科技集团公司第五十五研究所 一种带通孔的半导体硅片的三维立体电镀金装置及方法
US9856574B2 (en) 2011-12-12 2018-01-02 Novellus Systems, Inc. Monitoring leveler concentrations in electroplating solutions
US10094038B2 (en) 2015-04-13 2018-10-09 Lam Research Corporation Monitoring electrolytes during electroplating
CN116559265A (zh) * 2023-07-05 2023-08-08 昆明理工大学 一种监测动态环境下金属粉体机械化学活化的方法及装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013077619A (ja) * 2011-09-29 2013-04-25 Renesas Electronics Corp 半導体装置の製造方法
JP6022836B2 (ja) 2012-07-18 2016-11-09 株式会社荏原製作所 めっき装置及び基板ホルダ洗浄方法
JP6011874B2 (ja) * 2013-07-01 2016-10-19 住友金属鉱山株式会社 めっき液に含まれる抑制剤の評価方法
JP6362337B2 (ja) * 2014-01-21 2018-07-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101643333B1 (ko) * 2015-06-11 2016-07-27 엘비세미콘 주식회사 범프 구조체의 제조방법
EP3763851A4 (en) * 2018-03-07 2021-12-15 Sumitomo Electric Industries, Ltd. CLADDING LAYER AND CLADDED ELEMENT
TWI774218B (zh) * 2021-01-28 2022-08-11 欣興電子股份有限公司 金屬凸塊結構及其製作方法與驅動基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1494606A (zh) * 2001-02-28 2004-05-05 ƽ 用于电沉积金和金合金的镀液及其应用
US20070104929A1 (en) * 2005-10-25 2007-05-10 Samsung Electro-Mechanics Co., Ltd. Method for plating printed circuit board and printed circuit board manufactured therefrom
CN101017803A (zh) * 2006-02-06 2007-08-15 中芯国际集成电路制造(上海)有限公司 半导体端电极结构及其制造方法
US20080277285A1 (en) * 2007-05-08 2008-11-13 Interuniversitair Microelektronica Centrum Vzw (Imec) Bipolar electroless processing methods

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2944041B2 (ja) * 1989-08-21 1999-08-30 富士通株式会社 半導体装置の製造方法
JPH11243111A (ja) * 1998-02-25 1999-09-07 Noge Denki Kogyo:Kk 金めっきしたボンディングワイヤおよびその製造方法
US6280602B1 (en) * 1999-10-20 2001-08-28 Advanced Technology Materials, Inc. Method and apparatus for determination of additives in metal plating baths
JP3795769B2 (ja) * 2001-05-29 2006-07-12 大日本スクリーン製造株式会社 メッキ液の塩素濃度測定方法
JP2006291242A (ja) 2005-04-06 2006-10-26 Matsushita Electric Ind Co Ltd 金めっき液および金めっき方法および半導体装置の製造方法および半導体装置
JP2006322037A (ja) 2005-05-18 2006-11-30 Electroplating Eng Of Japan Co 金めっき液
JP5336785B2 (ja) * 2007-08-07 2013-11-06 メタローテクノロジーズジャパン株式会社 バンプ形成用非シアン系電解金めっき浴及びバンプ形成方法
JP5134339B2 (ja) * 2007-11-02 2013-01-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1494606A (zh) * 2001-02-28 2004-05-05 ƽ 用于电沉积金和金合金的镀液及其应用
US20070104929A1 (en) * 2005-10-25 2007-05-10 Samsung Electro-Mechanics Co., Ltd. Method for plating printed circuit board and printed circuit board manufactured therefrom
CN101017803A (zh) * 2006-02-06 2007-08-15 中芯国际集成电路制造(上海)有限公司 半导体端电极结构及其制造方法
US20080277285A1 (en) * 2007-05-08 2008-11-13 Interuniversitair Microelektronica Centrum Vzw (Imec) Bipolar electroless processing methods

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9856574B2 (en) 2011-12-12 2018-01-02 Novellus Systems, Inc. Monitoring leveler concentrations in electroplating solutions
CN104233451A (zh) * 2013-06-14 2014-12-24 朗姆研究公司 利用场与特征对比的tsv 浴评估
US9689083B2 (en) 2013-06-14 2017-06-27 Lam Research Corporation TSV bath evaluation using field versus feature contrast
CN104233451B (zh) * 2013-06-14 2017-11-24 朗姆研究公司 利用场与特征对比的tsv浴评估
US10508359B2 (en) 2013-06-14 2019-12-17 Lam Research Corporation TSV bath evaluation using field versus feature contrast
CN103741179A (zh) * 2013-12-26 2014-04-23 中国电子科技集团公司第五十五研究所 一种带通孔的半导体硅片的三维立体电镀金装置及方法
CN103741179B (zh) * 2013-12-26 2016-11-30 中国电子科技集团公司第五十五研究所 一种带通孔的半导体硅片的三维立体电镀金装置及方法
US10094038B2 (en) 2015-04-13 2018-10-09 Lam Research Corporation Monitoring electrolytes during electroplating
US10774438B2 (en) 2015-04-13 2020-09-15 Lam Research Corporation Monitoring electrolytes during electroplating
CN116559265A (zh) * 2023-07-05 2023-08-08 昆明理工大学 一种监测动态环境下金属粉体机械化学活化的方法及装置
CN116559265B (zh) * 2023-07-05 2023-09-01 昆明理工大学 一种监测动态环境下金属粉体机械化学活化的方法及装置
US11959869B1 (en) 2023-07-05 2024-04-16 Kunming University Of Science And Technology Method and device for monitoring the mechanochemical activation of metal powders in dynamic electrochemical environment

Also Published As

Publication number Publication date
US8026163B2 (en) 2011-09-27
JP5442400B2 (ja) 2014-03-12
JP2011105968A (ja) 2011-06-02
US20110117736A1 (en) 2011-05-19
CN102097347B (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
CN102097347A (zh) 半导体集成电路器件的制造方法
US8029660B2 (en) Manufacturing method of semiconductor integrated device with inverting plating cup
US10867811B2 (en) Semiconductor device
CN101479406B (zh) 用于无电沉积的电镀液的应用设备
TW591122B (en) Plating apparatus and method
US6494219B1 (en) Apparatus with etchant mixing assembly for removal of unwanted electroplating deposits
US20140287580A1 (en) Method for forming conductive structure, and plating apparatus and plating method
US20060081478A1 (en) Plating apparatus and plating method
US8669642B2 (en) Semiconductor chip and fabricating method thereof
US20110108415A1 (en) Apparatus and method for plating a substrate
TW201203481A (en) Semiconductor structures and method of forming a device
TW200414329A (en) Plating apparatus, plating cup and cathode ring
CN110537248A (zh) 基板处理方法及基板处理装置
CN102484095B (zh) 半导体衬底中的通孔及导电布线层
JP2005097732A (ja) めっき装置
US20060191784A1 (en) Methods and systems for electroplating wafers
US11749598B2 (en) Method for fabricating semiconductor device with test pad
JP2011026708A (ja) めっき装置
CN104795318A (zh) 半导体器件的制造方法
JP2006152415A (ja) めっき装置及びめっき方法
US7521374B2 (en) Method and apparatus for cleaning semiconductor substrates
CN101055849B (zh) 去除光阻残留的清洗方法以及铜制程的双镶嵌工艺
JP2006225715A (ja) めっき装置及びめっき方法
Dietrich et al. Conformance of ECD wafer bumping to future demands on CSP, 3D integration, and MEMS
CN108346599A (zh) 用于电化学处理半导体基底的方法和装置及装置维修方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151125

Termination date: 20191112