TWI695455B - 半導體封裝及其製造方法 - Google Patents

半導體封裝及其製造方法 Download PDF

Info

Publication number
TWI695455B
TWI695455B TW105112247A TW105112247A TWI695455B TW I695455 B TWI695455 B TW I695455B TW 105112247 A TW105112247 A TW 105112247A TW 105112247 A TW105112247 A TW 105112247A TW I695455 B TWI695455 B TW I695455B
Authority
TW
Taiwan
Prior art keywords
pattern
molding
substrate
semiconductor package
semiconductor wafer
Prior art date
Application number
TW105112247A
Other languages
English (en)
Other versions
TW201642399A (zh
Inventor
朴渊芝
白鉉知
李其勇
金宗鉉
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW201642399A publication Critical patent/TW201642399A/zh
Application granted granted Critical
Publication of TWI695455B publication Critical patent/TWI695455B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Geometry (AREA)

Abstract

一種半導體封裝包括：半導體晶片，該半導體晶片電連接至基板；以及模製部，該模製部包括按照交替圖案佈置的第一模製構件和第二模製構件。所述第一模製構件具有與所述第二模製構件的第二物理可撓度不同的第一物理可撓度。

Description

半導體封裝及其製造方法
相關申請案之交互參考
本申請於35 U.S.C.§119(e)的規範下要求2015年5月29日在韓國智慧財產權局提交的韓國專利申請No.10-2015-0076392的優先權，通過引用將其全部內容併入本文。
本公開的各種實施例涉及封裝技術，並且更具體地，涉及利用模製構件的半導體封裝及其製造方法。
高性能多功能的電子系統日益受歡迎。同時，電子系統特別地隨著可攜式電子系統的不斷普及而日益尺寸縮小。結果，常常需要具有大容量的小型半導體記憶體裝置。
另外，隨著對可擕式電子系統和可穿戴電子系統的興趣增加，具有足夠可撓度的“可撓性”電子系統日益受歡迎。在這些系統中，封裝基板或安裝在該封裝基板上的半導體晶片可以具有薄的外形，使得可以容易地使封裝基板或半導體晶片彎曲、扭曲或者變彎等。然而，可能難以獲得以物理方式並以化學方式保護封裝基板和半導體晶片的足夠可撓度 的模製構件。
因此，可靠且可撓性的半導體封裝及其製造方法是所希望的。
各種實施例致力於利用模製構件的半導體封裝、製造該半導體封裝的方法、包括該半導體封裝的電子系統以及包括該半導體封裝的記憶卡。
根據實施例，一種半導體封裝包括：半導體晶片，該半導體晶片電連接至基板；以及模製部，該模製部被設置在所述基板和所述半導體晶片上，並且包括按照交替圖案佈置的第一模製構件和第二模製構件。所述第一模製構件具有不同於(例如小於)所述第二模製構件的第二物理可撓度的第一物理可撓度。
根據實施例，一種半導體封裝包括：半導體晶片，該半導體晶片電連接至基板；以及模製部，該模製部被設置在所述基板和所述半導體晶片上，其中，所述模製部包括第一模製構件以及形成在所述第一模製構件上方和周圍的第二模製構件。所述第一模製構件具有第一楊氏模數並且所述第二模製構件具有第二楊氏模數，其中，所述第一楊氏模數大於所述第二楊氏模數。
根據實施例，提供了一種製造半導體封裝的方法。所述方法包括將半導體晶片附接至基板並且在所述基板上形成模製部以覆蓋所述半導體晶片。所述模製部被形成為包括按照交替圖案佈置的第一模製構件和第二模製構件。所述第一模製構件的第一物理可撓度不同於(例如小於) 所述第二模製構件的第二物理可撓度。
根據實施例，提供了一種包括半導體封裝的電子系統。所述半導體封裝包括：半導體晶片，該半導體晶片電連接至基板；以及模製部，該模製部被設置在所述半導體晶片和所述基板上，並且包括按照交替圖案佈置的第一模製構件和第二模製構件。所述第一模製構件具有不同於(例如小於)所述第二模製構件的第二物理可撓度的第一物理可撓度。
根據實施例，提供了一種包括半導體封裝的電子系統。所述半導體封裝包括：半導體晶片，該半導體晶片被設置在基板上；以及模製部，該模製部被設置在所述基板和所述半導體晶片上，其中，所述模製部包括第一模製構件以及形成在所述第一模製構件上方和周圍的第二模製構件。所述第一模製構件中的每一個具有第一楊氏模數並且所述第二模製構件具有第二楊氏模數，其中，所述第一楊氏模數大於所述第二楊氏模數。
根據實施例，提供了一種包括半導體封裝的記憶卡。所述半導體封裝包括：半導體晶片，該半導體晶片電連接至基板；以及模製部，該模製部被設置在所述半導體晶片和所述基板上，並且包括按照交替圖案佈置的第一模製構件和第二模製構件。所述第一模製構件具有不同於(例如小於)所述第二模製構件的第二物理可撓度的第一物理可撓度。
根據實施例，提供了一種包括半導體封裝的記憶卡。所述半導體封裝包括：半導體晶片，該半導體晶片電連接至基板；以及模製部，該模製部被設置在所述基板和所述半導體晶片上，其中，所述模製部包括第一模製構件以及形成在所述第一模製構件上方和周圍的第二模製構件。所述第一模製構件中的每一個具有第一楊氏模數並且所述第二模製構件具 有第二楊氏模數，其中，所述第一楊氏模數大於所述第二楊氏模數。
10‧‧‧半導體封裝
20‧‧‧半導體封裝
30‧‧‧半導體封裝
40‧‧‧半導體封裝
100‧‧‧基板
102‧‧‧主體
102a‧‧‧前側表面
102b‧‧‧後側表面
103a‧‧‧內部互連圖案
103b‧‧‧通孔電極
104‧‧‧外部互連圖案/第一外部互連圖案
105‧‧‧外部互連圖案/第二外部互連圖案
106‧‧‧外部絕緣層/第一絕緣層
108‧‧‧外部絕緣層/第二絕緣層
109‧‧‧第二開口
110‧‧‧基板
110a‧‧‧第一開口
111‧‧‧外部連接端子
120‧‧‧半導體晶片
120a‧‧‧第一表面
120b‧‧‧第二表面
120c‧‧‧側壁
120d‧‧‧側壁
122‧‧‧黏合構件
124‧‧‧晶片墊
126‧‧‧互連構件
130‧‧‧第一模製構件
132‧‧‧第二模製構件
134‧‧‧模製部
140‧‧‧第一區域
150‧‧‧第二區域
200‧‧‧基板
202‧‧‧主體
202a‧‧‧前側表面
202b‧‧‧後側表面
203a‧‧‧內部互連圖案
203b‧‧‧通孔電極
204‧‧‧第一外部互連圖案/外部互連圖案
205‧‧‧第二外部互連圖案外部互連圖案
206‧‧‧第一外部絕緣層/外部絕緣層
208‧‧‧第一外部絕緣層/外部絕緣層
209‧‧‧第二開口
210‧‧‧基板墊
220‧‧‧半導體晶片
220a‧‧‧第一表面
220b‧‧‧第二表面
220c‧‧‧第一側壁
220d‧‧‧第二側壁
222‧‧‧黏合構件
224‧‧‧晶片墊
226‧‧‧互連構件
230‧‧‧第一模製構件
230a‧‧‧第一圖案
230b‧‧‧第二圖案
232‧‧‧第二模製構件
232a‧‧‧第一圖案
232b‧‧‧第二圖案
234‧‧‧模製部
300‧‧‧基板
302‧‧‧主體
302a‧‧‧前側表面
302b‧‧‧後側表面
303a‧‧‧內部互連圖案
303b‧‧‧通孔電極
304‧‧‧第一外部互連圖案/外部互連圖案
305‧‧‧第二外部互連圖案/外部互連圖案
306‧‧‧第一外部絕緣層/外部絕緣層
308‧‧‧第二外部絕緣層/外部絕緣層
309‧‧‧第二開口
310‧‧‧基板墊
310a‧‧‧第一開口
320‧‧‧半導體晶片
320c‧‧‧第二側壁
320d‧‧‧第一側壁
322‧‧‧黏合構件
324‧‧‧晶片墊
326‧‧‧互連構件
330‧‧‧第一模製構件
330a‧‧‧第一橫條圖案
330b‧‧‧第一橫條圖案
330c‧‧‧第二橫條圖案
330d‧‧‧第二橫條圖案
330e‧‧‧第二橫條圖案
332‧‧‧第二模製構件
334‧‧‧模製部
430‧‧‧第一模製構件
430a‧‧‧第一圖案
430b‧‧‧第二圖案
432‧‧‧第二模製構件
1000‧‧‧基板
1002‧‧‧主體
1002a‧‧‧前側表面
1002b‧‧‧後側表面
1003a‧‧‧內部互連圖案
1003b‧‧‧通孔電極
1004‧‧‧第一外部互連圖案/外部互連圖案
1005‧‧‧第二外部互連圖案/外部互連圖案
1006‧‧‧第一外部絕緣層/外部絕緣層
1008‧‧‧第二外部絕緣層/外部絕緣層
1010‧‧‧基板墊
1010a‧‧‧第一開口
1020‧‧‧半導體晶片
1020a‧‧‧前側表面
1020b‧‧‧後側表面
1020c‧‧‧第一側壁
1020d‧‧‧第二側壁
1022‧‧‧黏合構件
1024‧‧‧晶片墊
1026‧‧‧互連構件
1027‧‧‧載體
1030‧‧‧第一模製構件
1030a‧‧‧第一預模製構件
1032‧‧‧第二模製構件
1032a‧‧‧第二預模製構件
1034‧‧‧模製部
1034a‧‧‧預模製構件
1043‧‧‧第二開口
1044‧‧‧接合墊
1710‧‧‧電子系統
1711‧‧‧控制器
1712‧‧‧輸入/輸出單元
1713‧‧‧記憶體
1714‧‧‧介面
1715‧‧‧匯流排
1800‧‧‧記憶卡
1810‧‧‧記憶體
1820‧‧‧記憶體控制器
1830‧‧‧主機
2000‧‧‧基板
2002‧‧‧主體
2002a‧‧‧前側表面
2002b‧‧‧後側表面
2003a‧‧‧內部互連圖案
2003b‧‧‧通孔電極
2004‧‧‧外部互連圖案
2005‧‧‧外部互連圖案
2006‧‧‧外部絕緣層
2008‧‧‧外部絕緣層
2010‧‧‧基板墊
2010a‧‧‧第一開口
2020‧‧‧半導體晶片
2020a‧‧‧前側表面
2020b‧‧‧後側表面
2020c‧‧‧第二側壁
2022‧‧‧黏合構件
2024‧‧‧晶片墊
2026‧‧‧互連構件
2042‧‧‧第一模製構件
2042a‧‧‧第一圖案
2042b‧‧‧第一圖案
2042c‧‧‧第二圖案
2042d‧‧‧第二圖案
2042e‧‧‧第二圖案
2043‧‧‧第二開口
2044‧‧‧球接合墊
2050‧‧‧第二模製構件
鑒於附圖和伴隨的詳細描述，本公開的各種實施例將變得更顯而易見，附圖中：圖1和圖2分別是例示了根據實施例的半導體封裝的平面圖和截面圖；圖3是例示了根據實施例的半導體封裝的應力消除動作的截面圖；圖4和圖5分別是例示了根據實施例的半導體封裝的平面圖和截面圖；圖6和圖7分別是例示了根據實施例的半導體封裝的平面圖和截面圖；圖8和圖9分別是例示了根據實施例的半導體封裝的平面圖和截面圖；圖10、圖11、圖12、圖13、圖14和圖15是例示了根據實施例的製造半導體封裝的方法的截面圖和平面圖；圖16、圖17、圖18、圖19和圖20是例示了根據實施例的製造半導體封裝的方法的截面圖和平面圖；圖21是例示了根據各種實施例的包括至少一個半導體封裝的電子系統的框圖；以及圖22是例示了根據各種實施例的包括具有至少一個半導體封裝的記憶卡的電子系統的框圖。
將在下文中參照附圖描述實施例的各種示例。相同的附圖標記在本說明書中自始至終代表相同的元件。
圖1和圖2分別是例示了根據實施例的半導體封裝10的示例的表示的平面圖和截面圖。圖2的截面圖是沿著圖1的線I-I’截取的。另外，圖3是例示了根據實施例的半導體封裝的應力消除動作的示例的截面圖。
在圖1和圖2中，實施例的半導體封裝10可以包括基板100、設置在基板100上的半導體晶片120以及設置在基板100的表面上以覆蓋半導體晶片120的模製部134。模製部134可以包括第一模製構件130和第二模製構件132。
第一模製構件130和第二模製構件132中的每一個可以被形成為矩形條或平面條。可以按照橫向方向交替地佈置或者排列第一模製構件130和第二模製構件132。換句話說，可以按照交替圖案佈置第一模製構件130和第二模製構件132。另外，第一模製構件130可以具有不同於(例如小於)第二模製構件132的第二物理可撓度的第一物理可撓度。
基板100可以是平板構件或者包括平板構件，該平板構件包括主體102、第一外部互連圖案104、第二外部互連圖案105、外部絕緣層106和108、內部互連圖案103a以及通孔電極103b。基板100可以包括印刷電路板(PCB)、有機基板或絕緣基板。如果基板100包括PCB，則該PCB可以是能夠容易地彎曲、扭轉或者變彎的可撓性PCB。如果基板100包括絕緣基板，則主體102可以由絕緣材料形成或者包括絕緣材料。如果基板 100包括有機基板，則主體102可以由絕緣材料形成或者包括有機材料。在各種實施例中，有機材料可以是從由聚合樹脂材料、環氧樹脂材料和塑性材料構成的組中選擇的至少一種或者包括從由聚合樹脂材料、環氧樹脂材料和塑性材料構成的組中選擇的至少一種。
基板100的主體102可以包括上面設置有半導體晶片120的前側表面102a以及與前側表面102a相反的後側表面102b。第一外部互連圖案104可以被設置在主體102的前側表面102a上，並且第二外部互連圖案105可以被設置在主體102的後側表面102b上。第一互連圖案104和第二互連圖案105中的每一個可以包括銅材料。
內部互連圖案103a和通孔電極103b可以被設置在主體102中，並且通孔電極103b可以將內部互連圖案103a電連接至外部互連圖案104和105。內部互連圖案103a和通孔電極103b中的每一個可以是銅材料或者包括銅材料。在各種實施例中，內部互連圖案103a可以是多層結構或者包括多層結構。通孔電極103b中的每一個可以提供將內部互連圖案103a中的一個連接至第一外部互連圖案104中的一個或者第二外部互連圖案105中的一個的信號路徑。
設置在主體102的前側表面102a和後側表面102b上的第一外部互連圖案104以及第二外部互連圖案105可以分別用外部絕緣層106和外部絕緣層108覆蓋。也就是說，外部絕緣層106和外部絕緣層108可以包括設置在主體102的前側表面102a上以覆蓋第一外部互連圖案104的第一絕緣層106以及設置在主體102的後側表面102b上以覆蓋第二外部互連圖案105的第二絕緣層108。第一外部絕緣層106和第二外部絕緣層108中的 每一個可以包括阻焊劑材料。
第一外部絕緣層106可以包括使第一外部互連圖案104的多個部分暴露的第一開口110a。第一外部互連圖案104的由第一開口110a暴露的部分可以作為基板墊110。
設置在主體102的後側表面102b上的第二外部絕緣層108可以包括使第二外部互連圖案105的多個部分暴露的第二開口109。第二外部互連圖案105的由第二開口109暴露的部分可以作為附接有外部連接端子111的球接合墊(ball land pad)。在各種實施例中，外部連接端子111可以是焊球或者包括焊球。
半導體晶片120可以被設置在基板100的第一外部絕緣層106上。可以通過設置在半導體晶片120與第一外部絕緣層106之間的黏合構件122來使半導體晶片120固定到第一外部絕緣層106，但是本公開不限於此。黏合構件122可以是黏合劑或黏合帶或者包括黏合劑或黏合帶。在各種實施例中，黏合構件122可以是晶片貼膜(die attach film，DAF)或者包括晶片貼膜(DAF)。
多個主動裝置(諸如電晶體)可以被設置在半導體晶片120中。在一些情況下，被動裝置(諸如電容器和/或電阻器)也可以被設置在半導體晶片120中。半導體晶片120可以包括彼此相反的第一表面120a和第二表面120b，並且主動裝置可以被設置在與第一表面120a相鄰的主動層中。多個晶片墊124可以被設置在半導體晶片120的第一表面120a上。儘管圖2例示了晶片墊124被設置在半導體晶片120的邊緣上的示例，但是本公開不限於此。晶片墊124中的每一個可以由鋁材料或銅材料形成或者包 括鋁材料或銅材料。
半導體晶片120可以通過互連構件126電連接至基板100。儘管圖2例示了互連構件126是金屬線的示例，但是本公開不限於此。例如，在各種實施例中，可以按照倒裝晶片形式將半導體晶片120安裝在基板100上。在這種情況下，半導體晶片120可以在無需使用金屬線的情況下通過金屬凸塊電連接至基板100。如果互連構件126是金屬線，則金屬線的第一端可以接合至半導體晶片120的晶片墊124並且金屬線的第二端可以接合至基板100的基板墊110。因此，半導體晶片120可以通過金屬線電連接至基板100。
模製部134可以被設置在基板100的表面上以覆蓋半導體晶片120。模製部134可以包括具有第一楊氏模數的第一模製構件130以及具有第二楊氏模數的第二模製構件132，其中，第一楊氏模數不同於(例如大於)第二楊氏模數。
楊氏模數可以被稱為拉伸模數或彈性模數(用於使材料樣本伸展或壓縮的每單位面積力的量度)。更具體地，可以將楊氏模數表徵為應力與應變的比率，其中，應力用壓力單位表示並且應變是無因次的。因此，楊氏模數可以用壓力單位表達，所述壓力單位是國際單位制(SI)中的帕斯卡(Pa)，或者實際上更常見的是兆帕斯卡(MPa或N/mm2)或吉帕斯卡(GPa或kN/mm2)。在美國常用單位中，可以將楊氏模數表達為磅(即，力)/平方英寸(psi)。
第一模製構件130的第一楊氏模數與第二模製構件132的第二楊氏模數之間的差可以被表達為百分比或比率。第一楊氏模數可以比第 二楊氏模數大預定百分比或者大預定百分比的範圍內的預定百分比。例如，第一楊氏模數可以比第二楊氏模數大100%或更多。作為另一示例，第一楊氏模數可以比第二楊氏模數大100%-4000%的範圍內的百分比。然而，可以利用被選擇來實現所期望的目的的任何適合的百分比。
在實施例中，第一模製構件130中的每一個可以由具有大約20GPa至大約30GPa的範圍內的第一楊氏模數的絕緣材料形成或者包括該絕緣材料。具有第一楊氏模數的絕緣材料可以是例如環氧模塑膠(epoxy molding compound，EMC)材料或者包括例如環氧模塑膠材料。
此外，第二模製構件132中的每一個可以由具有大約0.01GPa至大約0.1GPa的範圍內的第二楊氏模數的絕緣材料形成或者包括該絕緣材料。具有第二楊氏模數的絕緣材料可以是例如矽樹脂材料或矽橡膠材料或者包括例如矽樹脂材料或矽橡膠材料。
在第一楊氏模數在大約20GPa至大約30GPa的範圍內並且第二楊氏模數在大約0.001GPa至大約0.1GPa的範圍內的實施例中，第一楊氏模數比第二楊氏模數大了大約200%-4000%的範圍內的百分比。
如圖1所示，第一模製構件130和第二模製構件132可以被設置在基板100和半導體晶片120上。第一模製構件130和第二模製構件132中的每一個可以被形成為矩形條或平面條。第一模製構件130可以與第二模製構件132交替地佈置或者排列。換句話說，可以按照交替圖案佈置第一模製構件130和第二模製構件132。第一模製構件130可以在第一方向上延伸以形成條形狀，並且可以在與第一方向垂直的第二方向上彼此間隔開。第二模製構件132可以被設置在第一模製構件130之間以形成在第一方 向上延伸的條形狀。因此，第一模製構件130和第二模製構件132可以被交替地佈置或者排列在第二方向上，並且可以在第一方向上延伸以形成條形狀。
因為第一模製構件130的第一楊氏模數大於第二模製構件132的第二楊氏模數，所以第一模製構件130可以比第二模製構件132更剛性。因此，第一模製構件130中的兩個可以被設置在基板100的兩個最外邊緣上以作為維持模製部134的外形的支撐部。另外，設置在半導體晶片120上的第一模製構件130和第二模製構件132可以在第一方向上延伸，以與半導體晶片120的兩個相對的側壁120c和側壁120d以及與半導體晶片120的頂面對應的第一表面120a交疊。
因為第一模製構件130和第二模製構件132被交替地佈置或者排列在基板100和半導體晶片120上，所以可以將模製部134劃分為具有第一物理可撓度的第一區域140和具有第二物理可撓度的第二區域150。具有第一物理可撓度的第一區域140可以對應於設置有第一模製構件130的區域，並且具有第二物理可撓度的第二區域150可以對應於設置有第二模製構件132的區域。
因為第一模製構件130具有大於第二模製構件132的第二楊氏模數的第一楊氏模數，所以第二區域150的第二物理可撓度可以大於第一區域140的第一物理可撓度。因此，與第一區域140相比，可以更容易地使第二區域150彎曲、扭曲或者變彎。
因為具有相對較高的物理可撓度的第二區域150被設置在第一區域140之間，所以當對半導體封裝10施加外力時第二區域150可以 減輕局部集中于半導體封裝10的應力。
如圖3所例示的，如果對基板100施加外力F1，則半導體封裝10可以彎曲或者變彎。結果，可以靈活地使第二模製構件132延伸或者壓縮。
例如，可以如由第一箭頭“a1”所指示的那樣使第二模製構件132的底面延伸，並且可以如由第二箭頭“b1”所指示的那樣使第二模製構件132的頂面壓縮。也就是說，如果第二模製構件132局部延伸或者壓縮，則第一模製構件130的位置可能改變以導致半導體封裝10的彎曲或變彎。在這種情況下，由於第二模製構件132的存在可以使施加到基板100和半導體晶片120的應力分散。因此，即使半導體封裝10由於外力F1而彎曲、扭曲或者變彎，基板100和半導體晶片120也可能不被拉伸應力或壓縮應力損壞。
圖4和圖5分別是根據實施例的半導體封裝20的平面圖和截面圖。圖5的截面圖是沿著圖4的線Ⅱ-Ⅱ’截取的。
參照圖4和圖5，實施例的半導體封裝20可以包括基板200、設置在基板200上的半導體晶片220以及設置在基板200上的模製部234。模製部234可以包括第一模製構件230和第二模製構件232。第一模製構件230可以具有不同於(例如小於)第二模製構件232的第二物理可撓度的第一物理可撓度。
基板200可以是平板構件或者包括平板構件，該平板構件包括主體202、外部互連圖案204和205、外部絕緣層206和208、內部互連圖案203a以及通孔電極203b。基板200可以包括PCB、有機基板或絕緣基板。 基板200的主體202可以包括彼此相反的前側表面202a和後側表面202b。外部互連圖案204和205可以包括設置在主體202的前側表面202a上的第一外部互連圖案204以及設置在主體202的後側表面202b上的第二外部互連圖案205。第一互連圖案204和第二互連圖案205中的每一個可以由銅材料形成或者包括銅材料。
內部互連圖案203a和通孔電極203b可以被設置在主體202中。通孔電極103b可以將內部互連圖案203a電連接至第一外部互連圖案204和第二外部互連圖案205。內部互連圖案203a和通孔電極203b中的每一個可以由銅材料形成或者包括銅材料。
設置在主體202的前側表面202a上的第一外部互連圖案204可以用外部絕緣層206和外部絕緣層208中的第一外部絕緣層206覆蓋。設置在主體202的後側表面202b上的第二外部互連圖案205可以用外部絕緣層206和外部絕緣層208中的第二外部絕緣層208覆蓋。第一外部絕緣層206和第二外部絕緣層208中的每一個可以由例如阻焊劑材料形成或者包括例如阻焊劑材料。
第一外部絕緣層206可以包括使與第一外部互連圖案204的部分對應的基板墊210暴露的第一開口210a。第二外部絕緣層208可以包括使第二外部互連圖案205的部分暴露的第二開口209。第二外部互連圖案205的由第二開口209暴露的部分可以用作附接有外部連接端子211(諸如焊球)的球接合墊。
半導體晶片220可以被設置在基板200的第一外部絕緣層206上。可以通過設置在半導體晶片220與第一外部絕緣層206之間的黏合 構件222來使半導體晶片220固定到第一外部絕緣層206。
半導體晶片220可以包括彼此相反的第一表面220a和第二表面220b。半導體晶片220還可以包括與第一表面220a相鄰的主動層。主動裝置(諸如電晶體)可以被設置在主動層中。多個晶片墊224可以被設置在半導體晶片220的第一表面220a上。晶片墊224中的每一個可以由鋁材料或銅材料形成或者包括鋁材料或銅材料。
半導體晶片220可以通過互連構件226電連接至基板200。儘管圖5例示了互連構件226是金屬線的示例，但是本公開不限於此。例如，在各種實施例中，可以按照倒裝晶片形式將半導體晶片220安裝在基板200上。在這種情況下，半導體晶片220可以在無需使用金屬線的情況下通過金屬凸塊電連接至基板200。如果互連構件226是金屬線，則金屬線的第一端可以接合至半導體晶片220的晶片墊224並且金屬線的第二端可以接合至基板200的基板墊210。
模製部234可以被設置在基板200的表面上以覆蓋半導體晶片220。模製部234可以包括第一模製構件230和第二模製構件232。
第一模製構件230和第二模製構件232中的每一個可以被形成為矩形條或平面條。可以按照橫向方向交替地佈置或者排列第一模製構件230和第二模製構件232。換句話說，可以按照交替圖案佈置第一模製構件230和第二模製構件232。
第一模製構件230可以具有第一楊氏模數並且第二模製構件232可以具有第二楊氏模數，其中，第一楊氏模數不同於(例如大於)第二楊氏模數。第一楊氏模數可以比第二楊氏模數大預定百分比或者大預 定百分比的範圍內的預定百分比。例如，第一楊氏模數可以比第二楊氏模數大100%或更多。作為另一示例，第一楊氏模數可以比第二楊氏模數大100%-4000%的範圍內的百分比。然而，可以利用被選擇來實現所期望的目的的任何適合的百分比。
在實施例中，第一模製構件230中的每一個可以由具有大約20GPa至大約30GPa的範圍內的第一楊氏模數的絕緣材料形成或者包括該絕緣材料。在各種實施例中，具有第一楊氏模數的絕緣材料可以是環氧模塑膠(EMC)材料或者包括環氧模塑膠材料。
此外，第二模製構件232中的每一個可以由具有大約0.01GPa至大約0.1GPa的範圍內的第二楊氏模數的絕緣材料形成或者包括該絕緣材料。具有第二楊氏模數的絕緣材料可以是例如矽樹脂材料或矽橡膠材料或者包括例如矽樹脂材料或矽橡膠材料。
參照圖4，第一模製構件230可以包括第一圖案230a和第二圖案230b。半導體晶片220可以包括彼此相對並且與第一方向平行的一對第一側壁220c。半導體晶片220還可以包括彼此相對並且與和第一方向垂直的第二方向平行的一對第二側壁220d。
在這種情況下，第一模製構件230的第一圖案230a可以被佈置為與第一側壁220c相鄰，在第二方向上彼此間隔開，並且形成在第一方向上延伸的條形狀。最靠近半導體晶片220的第一圖案230a可以按照第一間隙“d1”與第一側壁220c間隔開。第一模製構件230的第二圖案230b可以被佈置為與第二側壁220d相鄰，在第二方向上彼此間隔開，並且形成在第一方向上延伸的條形狀。第二圖案230b可以按照第二間隙“d2”與第 二側壁220d間隔開。
因此，第二圖案230b的長度可以小於第一圖案230a的長度。第一圖案230a中的兩個可以被設置在基板200的兩個最外邊緣上，以用作維持模製部234的外形特徵的支撐部。
第二模製構件232可以被設置在第一模製構件230之間。第二模製構件232可以包括被設置在第一模製構件230的第一圖案230a之間的第一圖案232a以及被設置為圍繞第二圖案230b和半導體晶片220的第二圖案232b。第二模製構件232可以被設置為填充第一間隙“d1”和第二間隙“d2”。
結果，半導體晶片220可以被物理可撓度大於第一模製構件230的物理可撓度的第二模製構件232圍繞。因此，如果對半導體封裝20施加外力，則可以在不損壞半導體晶片220的情況下使半導體封裝20彎曲、扭曲或者變彎。
圖6和圖7分別是根據實施例的半導體封裝30的平面圖和截面圖。截面圖是沿著圖6的線Ⅲ-Ⅲ’截取的。
參照圖6和圖7，半導體封裝30可以包括基板300、設置在基板300上的半導體晶片320以及設置在基板300上的模製部334。模製部334可以包括第一模製構件330和第二模製構件332。第一模製構件330可以具有不同於(例如小於)第二模製構件332的第二物理可撓度的第一物理可撓度。
基板300可以是平板構件或者包括平板構件，該平板構件包括主體302、外部互連圖案304和305、外部絕緣層306和308、內部互連圖 案303a以及通孔電極303b。基板300可以包括PCB、有機基板或絕緣基板。基板300的主體302可以包括彼此相反的前側表面302a和後側表面302b。
外部互連圖案304和305可以包括設置在主體302的前側表面302a上的第一外部互連圖案304以及設置在主體302的後側表面302b上的第二外部互連圖案305。第一互連圖案304和第二互連圖案305中的每一個可以由銅材料形成或者包括銅材料。內部互連圖案303a和通孔電極303b中的每一個可以由銅材料形成或者包括銅材料。
設置在主體302的前側表面302a上的第一外部互連圖案304可以用外部絕緣層306和外部絕緣層308中的第一外部絕緣層306覆蓋。類似地，設置在主體302的後側表面302b上的第二外部互連圖案305可以用外部絕緣層306和外部絕緣層308中的第二外部絕緣層308覆蓋。第一外部絕緣層306和第二外部絕緣層308中的每一個可以由例如阻焊劑材料形成或者包括例如阻焊劑材料。
第一外部絕緣層306可以包括使與第一外部互連圖案304的部分對應的基板墊310暴露的第一開口310a。第二外部絕緣層308可以包括使第二外部互連圖案305的部分暴露的第二開口309。第二外部互連圖案305的由第二開口309暴露的部分可以用作附接有外部連接端子311(諸如焊球)的球接合墊。
半導體晶片320可以被設置在基板300的第一外部絕緣層306上。可以通過設置在半導體晶片320與第一外部絕緣層306之間的黏合構件322來使半導體晶片320固定到第一外部絕緣層306。
半導體晶片320可以包括彼此相反的第一表面320a和第二 表面320b。半導體晶片320還可以包括與第一表面320a相鄰的主動層。主動裝置(諸如電晶體)可以被設置在主動層中。並且，多個晶片墊324可以被設置在半導體晶片320的第一表面320a上。晶片墊324中的每一個可以由鋁材料或銅材料形成或者包括鋁材料或銅材料。
半導體晶片320可以通過互連構件326電連接至基板300。儘管圖7例示了互連構件326是金屬線的示例，但是本公開不限於此。例如，在各種實施例中，可以按照倒裝晶片形式將半導體晶片320安裝在基板300上。在這種情況下，半導體晶片320可以在無需使用金屬線的情況下通過金屬凸塊電連接至基板300。如果互連構件326是金屬線，則金屬線的第一端可以接合至半導體晶片320的晶片墊324並且金屬線的第二端可以接合至基板300的基板墊310。
返回參照圖6，半導體晶片320可以包括彼此相對並且與第一方向平行的一對第二側壁320c。半導體晶片320還可以包括彼此相對並且與和第一方向垂直的第二方向平行的一對第一側壁320d。
模製部334可以被設置在基板的表面上以覆蓋半導體晶片320。模製部334可以包括第一模製構件330和第二模製構件332。第一模製構件330中的每一個可以被形成為矩形條或平面條。一般而言，第一模製構件330可以按照一個或更多個橫條圖案形成在第二模製構件332中。
在實施例中，第一模製構件330可以包括第一橫條圖案330a和330b以及第二橫條圖案330c、330d和330e。可以沿著第一方向和第二方向按照矩陣形式佈置第一模製構件330的第一橫條圖案330a和330b。也就是說，第一橫條圖案330a和330b可以在第一方向和第二方向上彼此間隔開。
第一組第一橫條圖案330a可以被設置在半導體晶片320的第二側壁320c的相鄰面上以在第一方向上延伸。第二組第一橫條圖案330b可以被設置在半導體晶片320的第一側壁320d的相鄰面上以在第一方向上延伸。第二組第一橫條圖案330b可以在第一方向上延伸以與半導體晶片320的第一表面320a的多個部分交疊。第一組第一橫條圖案330a中的一些可以被設置在基板200的兩個最外邊緣上，以用作維持模製部334的外形的支撐部。
第一組第二橫條圖案330c可以被設置在半導體晶片320的第一表面320a上。第二組第二橫條圖案330d可以被設置為接觸半導體晶片320的第二側壁320c。第三組第二橫條圖案330e可以被設置在第一組第一橫條圖案330a之間。第二橫條圖案330c、330d和330e可以在第二方向上彼此間隔開。在實施例中，可以按照網格形式佈置第一橫條圖案330a和330b以及第二橫條圖案330c、330d和330e。
第一模製構件330可以具有第一楊氏模數並且第二模製構件332可以具有第二楊氏模數，其中，第一楊氏模數不同於(例如大於)第二楊氏模數。
第一楊氏模數可以比第二楊氏模數大預定百分比或者大預定百分比的範圍內的預定百分比。例如，第一楊氏模數可以比第二楊氏模數大100%或更多。作為另一示例，第一楊氏模數可以比第二楊氏模數大100%-4000%的範圍內的百分比。然而，可以利用被選擇來實現所期望的目的的任何適合的百分比。
在實施例中，第一模製構件330中的每一個可以由具有大約 20GPa至大約30GPa的範圍內的第一楊氏模數的絕緣材料形成或者包括該絕緣材料。在各種實施例中，具有第一楊氏模數的絕緣材料可以是例如環氧模塑膠(EMC)材料或者包括例如環氧模塑膠材料。
模製部334的第二模製構件332可以被設置為填充第一模製構件330的第一圖案330a、330b與第一模製構件330的第二圖案330c、330d和330e之間的空間，並且覆蓋第一圖案330a、330b以及第二圖案330c、330d和330e的頂面。也就是說，第二模製構件332可以被設置為在第一模製構件330的頂面上具有預定厚度。
在實施例中，第二模製構件332可以包括具有大約0.01GPa至大約0.1GPa的範圍內的第二楊氏模數的絕緣材料。在各種實施例中，具有第二楊氏模數的絕緣材料可以是例如矽樹脂材料或矽橡膠材料或者包括例如矽樹脂材料或矽橡膠材料。
在第一楊氏模數在大約20GPa至大約30GPa的範圍內並且第二楊氏模數在大約0.001GPa至大約0.1GPa的範圍內的實施例中，第一楊氏模數比第二楊氏模數大大約200%-4000%的範圍內的百分比。圖8和圖9分別是例示了根據實施例的半導體封裝40的平面圖和截面圖。圖9的截面圖是沿著圖8的線Ⅳ-Ⅳ’截取的。
除了關於半導體封裝30的模製部334以外，圖8和圖9的半導體封裝40可以具有與參照圖6和圖7所描述的半導體封裝30基本上相同的配置。
圖8和圖9的半導體封裝40可以包括基板300、設置在基板300上的半導體晶片320以及設置在基板300上的模製部440。模製部440 可以包括第一模製構件430和第二模製構件432。第一模製構件430可以具有不同於(例如小於)第二模製構件432的第二物理可撓度的第一物理可撓度。
半導體晶片320可以被設置在基板300的第一外部絕緣層306上。可以通過黏合構件322來使半導體晶片320固定到第一外部絕緣層306。半導體晶片320可以通過諸如金屬線的互連構件326電連接至基板300。
模製部440可以被設置在基板300的表面上以覆蓋半導體晶片320。模製部440可以包括第一模製構件430和第二模製構件432。
具體地參照圖8，第一模製構件430可以包括第一圖案430a和第二圖案430b。第一模製構件430的第一圖案430a可以被佈置在半導體晶片320的第二側壁320c的相鄰面上。第一圖案430a可以在第二方向上彼此間隔開並且具有在第一方向上延伸的條形狀。
第一圖案430a中的兩個可以被設置為分別直接接觸半導體晶片320的第二側壁320c。另外，第一圖案430a中的兩個可以被設置在基板300的兩個最外邊緣上，以用作用於維持模製部440的外形的支撐部。接觸半導體晶片320的第二側壁320c的該對第一圖案430a可以為半導體晶片320提供支撐。第二圖案430b可以被佈置在第二側壁320d的相鄰面上以在第二方向上彼此間隔開，並且以具有在第一方向上延伸的條形狀。第二圖案430b可以接觸第二側壁320d。
第一模製構件430可以具有第一楊氏模數並且第二模製構件432可以具有第二楊氏模數，其中，第一楊氏模數不同於(例如大於)第二楊氏模數。
第一楊氏模數可以比第二楊氏模數大預定百分比或者大預定百分比的範圍內的預定百分比。例如，第一楊氏模數可以比第二楊氏模數大100%或更多。作為另一示例，第一楊氏模數可以比第二楊氏模數大100%-4000%的範圍內的百分比。然而，可以利用被選擇來實現所期望的目的的任何適合的百分比。在實施例中，模製部440的第一模製構件430中的每一個可以由具有大約20GPa至大約30GPa的第一楊氏模數的絕緣材料形成或者包括該絕緣材料。例如，具有第一楊氏模數的絕緣材料可以是例如環氧模塑膠(EMC)材料或者包括例如環氧模塑膠材料。第二模製構件432可以填充第一圖案430a與第二圖案430b之間的空間，並且可以延伸以覆蓋第一圖案430a和第二圖案430b的頂面。
此外，第二模製構件432可以由具有小於第一楊氏模數的第二楊氏模數的絕緣材料形成或者包括該絕緣材料。在實施例中，第二模製構件432可以由具有大約0.01GPa至大約0.1GPa的第二楊氏模數的絕緣材料形成或者包括該絕緣材料。在各種實施例中，具有第二楊氏模數的絕緣材料可以是例如矽樹脂材料或矽橡膠材料或者包括例如矽樹脂材料或矽橡膠材料。
圖10、圖11、圖12、圖13、圖14和圖15是在描述根據實施例的製造半導體封裝的方法時使用的截面圖和平面圖。
參照圖10，可以提供基板1000。基板1000可以包括用作基礎構件的主體1002、形成在主體1002的兩個相反的表面上的外部互連圖案1004和1005以及覆蓋外部互連圖案1004和1005的外部絕緣層1006和1008。
基板1000可以由可撓性材料形成或者包括可撓性材料。在 各種實施例中，基板1000可以是可撓性PCB、可撓性絕緣基板或可撓性有機基板。如果基板1000是有機基板，則主體1002可以被形成為包括能夠彎曲、扭曲或者變彎的有機材料。在各種實施例中，主體1002的有機材料可以由從由聚合樹脂材料、環氧樹脂材料和塑性材料構成的組中選擇的至少一種形成或者包括從由聚合樹脂材料、環氧樹脂材料和塑性材料構成的組中選擇的至少一種。主體1002可以包括彼此相反的前側表面1002a和後側表面1002b。
外部互連圖案1004和1005可以包括形成在主體1002的前側表面1002a上的第一外部互連圖案1004以及形成在主體1002的後側表面1002b上的第二外部互連圖案1005。第一外部互連圖案1004或第二外部互連圖案1005可以通過執行減去法(例如，其包括在主體1002上沉積銅箔並且選擇性地對銅箔的部分進行蝕刻以形成電路圖案)來執行。另選地，可以執行疊加法，其包括利用電鍍製程在主體1002的前側表面1002a或後側表面1002b上直接形成電路圖案。
內部互連圖案1003a和通孔電極1003b可以被設置在主體1002中。通孔電極1003b可以將內部互連圖案1003a電連接至第一外部互連圖案1004和第二外部互連圖案1005。在各種實施例中，內部互連圖案1003a可以被形成為具有多層結構。
外部絕緣層1006和1008可以被形成為覆蓋第一外部互連圖案1004和第二外部互連圖案1005。外部絕緣層1006和1008可以包括覆蓋第一外部互連圖案1004的第一外部絕緣層1006以及覆蓋第二外部互連圖案1005的第二外部絕緣層1008。也就是說，第一外部絕緣層1006可以形成在 主體1002的前側表面1002a上以覆蓋第一外部互連圖案1004。第二外部絕緣層1008可以形成在主體1002的後側表面1002b上以覆蓋第二外部互連圖案1005。第一外部絕緣層1006和第二外部絕緣層1008可以由阻焊劑材料形成或者包括阻焊劑材料。
第一外部絕緣層1006可以被形成為具有使第一外部互連圖案1004的部分暴露的第一開口1010a。第一外部互連圖案1004的由第一開口1010a暴露的部分可以作為基板墊1010。第二外部絕緣層1008可以被形成為具有使第二外部互連圖案1005的部分暴露的第二開口1043。第二外部互連圖案1005的由第二開口1043暴露的部分可以用作球接合墊1044。
參照圖11，半導體晶片1020可以被安裝在基板1000上。可以通過例如設置在半導體晶片1020與第一外部絕緣層1006之間的黏合構件122來使半導體晶片1020固定到第一外部絕緣層1006。黏合構件1022例如可以是黏合劑或黏合帶。在各種實施例中，黏合構件1022可以是晶片貼膜(die attach film，DAF)。
多個主動裝置(諸如電晶體)可以置放在半導體晶片1020中。在一些情況下，被動裝置(諸如電容器和/或電阻器)也可以形成在半導體晶片1020中。在各種實施例中，主動裝置可以形成在與和後側表面1020b相反的前側表面1020a相鄰的主動層中。
多個晶片墊1024可以形成在半導體晶片1020的前側表面1020a上。在實施例中，多個晶片墊1024可以由鋁材料或銅材料形成或者包括鋁材料或銅材料。晶片墊1024可以電連接至基板1000。
半導體晶片1020可以通過互連構件1026電連接至基板 1000。在圖11中，示出了互連構件1026由金屬線形成的示例。作為另一示例，可以按照倒裝晶片形式將半導體晶片1020安裝在基板1000上。在這種情況下，半導體晶片1020可以在無需使用金屬線的情況下通過金屬凸塊電連接至基板1000。如果互連構件1026由金屬線形成，則金屬線的第一端可以接合至半導體晶片1020的晶片墊1024並且金屬線的第二端可以接合至基板1000的基板墊1010。
參照圖12和圖13，預模製構件1034a可以被設置在上面安裝有半導體晶片1020的基板1000上。預模製構件1034a可以包括第一預模製構件1030a和第二預模製構件1032a。在各種實施例中，預模製構件1034a可以附接至載體1027的表面，並且可以利用載體1027來轉移預模製構件1034a。
參照與圖12所示的預模製構件1034a的俯視圖對應的圖13，預模製構件1034a被示出為包括第一預模製構件1030a和第二預模製構件1032a。第一預模製構件1030a和第二預模製構件1032a中的每一個可以被形成為矩形條或平面條。可以按照橫向方向交替地佈置或者排列第一預模製構件1030a和第二預模製構件1032a。換句話說，可以按照交替圖案佈置第一預模製構件1030a和第二預模製構件1032a。另選地，可以說第一預模製構件1030a和第二預模製構件1032a在第一方向上延伸以形成平面形狀或條形狀。另外，可以按照與第一方向垂直的第二方向交替地佈置或者排列第一預模製構件1030a和第二預模製構件1032a。
第一預模製構件1030a和第二預模製構件1032a可以按照片形來層壓並且可以附接至載體1027。可以使第一預模製構件1030a和第二 預模製構件1032a固定到載體1027。載體1027可以在後續製程中與第一預模製構件1030a和第二預模製構件1032a分離。
在各種實施例中，載體1027可以由黏合膜形成或者包括黏合膜。黏合膜可以在後續製程中與第一預模製構件1030a和第二預模製構件1032a分離。在此階段，包括第一預模製構件1030a和第二預模製構件1032a的預模製構件1034a尚未固化。
如圖14和圖15所例示的，可以形成覆蓋半導體晶片1020和基板1000的模製部1034。圖14的截面圖是沿著圖15的線V-V’截取的。為了形成模製部1034，可以將附接有預模製構件1034a的載體1027轉移到半導體晶片1020上。如由圖12中的箭頭所指示的，可以朝向基板1000向下壓載體1027。
接下來，可以從預模製構件1034a去除載體1027。可以使預模製構件1034a固化以形成包括第一模製構件1030和第二模製構件1032的模製部1034。第一模製構件1030可以在第一方向上延伸以形成條形狀，並且可以被交替地佈置或者排列在第二方向上以彼此間隔開。第二模製構件1032可以被形成為填充第一模製構件1030之間的間隙。因此，第二模製構件1032也可以在第一方向上延伸以形成條形狀。結果，第一模製構件1030和第二模製構件1032可以被交替地佈置或者排列在第二方向上，並且可以在第一方向上延伸以形成條形狀。
第一模製構件1030可以具有第一楊氏模數並且第二模製構件1032可以具有第二楊氏模數，其中，第一楊氏模數不同於(例如大於)第二楊氏模數。
第一楊氏模數可以比第二楊氏模數大預定百分比或者大預定百分比的範圍內的預定百分比。例如，第一楊氏模數可以比第二楊氏模數大100%或更多。作為另一示例，第一楊氏模數可以比第二楊氏模數大100%-4000%的範圍內的百分比。然而，可以利用被選擇來實現所期望的目的的任何適合的百分比。第一模製構件1030可以由具有大約20GPa至大約30GPa的範圍內的第一楊氏模數的絕緣材料形成或者包括該絕緣材料。在各種實施例中，具有第一楊氏模數的絕緣材料可以包括環氧模塑膠(EMC)材料。
此外，第二模製構件1032可以被形成為包括具有大約0.01GPa至大約0.1GPa的範圍內的第二楊氏模數的絕緣材料。在各種實施例中，具有第二楊氏模數的絕緣材料可以由例如矽樹脂材料或矽橡膠材料形成或者包括例如矽樹脂材料或矽橡膠材料。
因為第一模製構件1030由具有大於第二模製構件1032的第二楊氏模數的第一楊氏模數的材料形成，所以第二模製構件1032的第二物理可撓度可以大於第一模製構件1030的第一物理可撓度。因此，當對模製部1034施加外力時，與第一模製構件1030相比可以更容易地使第二模製構件1032彎曲、扭曲或者變彎。
第一模製構件1030可以比第二模製構件1032更剛性。因此，第一模製構件1030中的兩個可以被設置在基板1000的兩個最外邊緣上，以用作用於維持模製部1034的外形的支撐部。另外，最靠近半導體晶片1020的第一模製構件1030可以按照距離“d3”與第一側壁1020c間隔開。第一模製構件1030與半導體晶片1020之間的間隙可以具有第二模製構 件1032。
第一模製構件1030和第二模製構件1032中的一些可以在第一方向上延伸，以分別與半導體晶片120的兩個相對的第二側壁1020d交疊。另外，第一模製構件1030和第二模製構件1032可以與對應於半導體晶片1020的頂面的前側表面1020a交疊。外部連接端子1042可以形成在由第二外部絕緣層1008的第二開口1043暴露的球接合墊1044上。外部連接端子1042可以由焊球形成或者包括焊球。
儘管與使用片形預模製構件1034a來形成模製部1034的示例相結合地描述了上述實施例，但是本公開不限於此。例如，在各種實施例中，可以使用轉移模製法或針澆口模製法(pin gate molding method)來形成模製部1034。
圖16、圖17、圖18、圖19和圖20是例示了根據實施例的製造半導體封裝的方法的截面圖和平面圖。
參照圖16，可以提供基板2000。基板2000可以包括主體2002、形成在主體2002的兩個相反的表面上的外部互連圖案2004和2005以及覆蓋外部互連圖案2004和2005的外部絕緣層2006和2008。基板2000可以由可撓性材料形成或者包括可撓性材料。在各種實施例中，基板2000可以是可撓性PCB、可撓性絕緣基板或可撓性有機基板。主體2002可以包括彼此相反的前側表面2002a和後側表面2002b。
外部互連圖案2004和2005可以包括形成在主體2002的前側表面2002a上的第一外部互連圖案2004以及形成在主體2002的後側表面2002b上的第二外部互連圖案2005。可以通過減去法或通過疊加法來形成第 一外部互連圖案2004或第二外部互連圖案2005。內部互連圖案2003a和通孔電極2003b可以被設置在主體2002中。通孔電極2003b可以將內部互連圖案2003a電連接至第一外部互連圖案2004和第二外部互連圖案2005。
外部絕緣層2006和2008可以包括覆蓋第一外部互連圖案2004的第一外部絕緣層2006以及覆蓋第二外部互連圖案2005的第二外部絕緣層2008。也就是說，第一外部絕緣層2006可以形成在主體2002的前側表面2002a上以覆蓋第一外部互連圖案2004。此外，第二外部絕緣層2008可以形成在主體2002的後側表面2002b上以覆蓋第二外部互連圖案2005。在實施例中，第一外部絕緣層2006和第二外部絕緣層2008可以由阻焊劑材料形成或者包括阻焊劑材料。
第一外部絕緣層2006可以被形成為具有使第一外部互連圖案2004的部分暴露的第一開口2010a。第一外部互連圖案2004的由第一開口2010a暴露的部分可以作為基板墊2010。第二外部絕緣層2008可以被形成為具有使第二外部互連圖案2005的部分暴露的第二開口2043。第二外部互連圖案2005的由第二開口2043暴露的部分可以作為球接合墊2044。
參照圖17，半導體晶片2020可以被安裝在基板2000上。可以通過例如設置在半導體晶片2020與第一外部絕緣層2006之間的黏合構件122來使半導體晶片2020固定到第一外部絕緣層2006。黏合構件2022例如可以是黏合劑或黏合帶。在各種實施例中，黏合構件2022可以是晶片貼膜(DAF)。
在各種實施例中，主動層可以被形成為與和後側表面2020b相反的前側表面2020a相鄰。多個晶片墊2024可以被設置在半導體晶片2020 的前側表面2020a上。多個晶片墊2024可以由鋁材料或銅材料形成或者包括鋁材料或銅材料。晶片墊2024可以電連接至基板2000。
半導體晶片2020可以通過互連構件2026電連接至基板2000。互連構件2026可以是金屬線。在各種實施例中，半導體晶片2020可以是倒裝晶片。在這種情況下，半導體晶片2020可以在無需使用金屬線的情況下通過金屬凸塊電連接至基板2000。如果互連構件2026由金屬線形成，則金屬線的第一端可以接合至半導體晶片2020的晶片墊2024並且金屬線的第二端可以接合至基板2000的基板墊2010。
參照圖18，第一模製構件2042可以形成在基板2000和半導體晶片2020上。可以利用網格狀模具使用壓縮模製技術或針澆口模製技術來形成第一模製構件2042。
第一模製構件2042可以由具有第一楊氏模數的絕緣材料形成或者包括具有第一楊氏模數的絕緣材料。在實施例中，第一模製構件2042可以被形成為包括具有大約20GPa至大約30GPa的第一楊氏模數的絕緣材料。在各種實施例中，具有第一楊氏模數的絕緣材料可以由環氧模塑膠(EMC)材料形成或者包括環氧模塑膠材料。第一模製構件2042可以被形成為使得第一模製構件1042的頂面位於比半導體晶片2020的前側表面2020a高的水平處。
參照與圖18的俯視圖對應的圖19，第一模製構件2042可以包括第一圖案2042a和2042b以及第二圖案2042c、2042d和2042e。第一圖案2042a和2042b可以被形成為具有大於第二圖案2042c、2042d和2042e的第二長度L2的第一長度L1，但是本公開不限於此。例如，在各種實施例中， 第一圖案2042a和2042b可以被形成為具有與第二圖案2042c、2042d和2042e相同的長度。
半導體晶片2020可以包括彼此相對並且與第一方向平行的一對第二側壁2020c。另外，一對第一側壁2020d彼此相對並且與和第一方向垂直的第二方向平行。
在實施例中，可以沿著第一方向和第二方向按照矩陣形式來佈置或者排列第一模製構件2042的第一圖案2042a和2042b。第一圖案2042a和2042b可以包括佈置在半導體晶片2020的第二側壁2020c的相鄰面上以在第一方向上延伸的第一組第一圖案2042a。第二組第一圖案2042b可以被佈置在半導體晶片2020的第一側壁2020d的相鄰面上以在第一方向上延伸。第二組第一圖案2042b可以在第一方向上延伸以與半導體晶片2020的前側表面2020a的多個部分交疊。第一圖案2042a和2042b可以在第二方向上按照第一距離“g1”彼此間隔開並且可以在第一方向上按照第二距離“g2”彼此間隔開。
第二圖案2042c、2042d和2042e可以包括第一組第二圖案2042c、第二組第二圖案2042d以及第三組第二圖案2042e。第一組第二圖案2042c可以被設置在半導體晶片2020的前側表面2020a上。第二組第二圖案2042d可以被設置為接觸半導體晶片2020的第二側壁2020c。第三組第二圖案2042e可以被設置在第一組第一圖案2042a之間。第二圖案2042c、2042d和2042e可以被設置為在第二方向上按照第三距離“g3”彼此間隔開。因此，可以按照網格形式佈置或者排列第一圖案2042a和2042b以及第二圖案2042c、2042d和2042e。
參照圖20，第二模製構件2050可以形成在上面設置有第一模製構件2042的基板2000上。為了形成第二模製構件2050，可以將具有液態或半固化狀態的預模製材料供應或者層壓到具有按照網格形式佈置的第一模製構件2042的基板2000上。結果，第一模製構件2042之間的間隔可以填滿具有液態或半固化狀態的預模製材料。可以供應預模製材料，直到第一模製構件2042的頂面被覆蓋有預模製材料為止。
此後，可以使預模製材料固化以形成第二模製構件2050。如果預模製材料固化了，則可以改變預模製材料的特性，使得經固化的預模製材料具有穩定狀態。結果，第二模製構件2050可以吸收外部衝擊或外部碰撞以保護半導體晶片2020。如果預模製材料未固化，則具有液態或半固化狀態的預模製材料可以與基板2000和第一模製構件2042分離。
第二模製構件2050可以具有第二楊氏模數並且第一模製構件2042可以具有第一楊氏模數，其中，第一楊氏模數不同於(例如大於)第二楊氏模數。
第一楊氏模數可以比第二楊氏模數大預定百分比或者大預定百分比的範圍內的預定百分比。例如，第一楊氏模數可以比第二楊氏模數大100%或更多。作為另一示例，第一楊氏模數可以比第二楊氏模數大100%-4000%的範圍內的百分比。然而，可以利用被選擇來實現所期望的目的的任何適合的百分比。
作為示例，如果具有大約20GPa至大約30GPa的第一楊氏模數的EMC材料被用作第一模製構件2042的材料，則第二模製構件2050可以由具有大約0.01GPa至大約0.1GPa的第二楊氏模數的材料形成或者包 括該材料。也就是說，第二模製構件2050可以被形成為具有大於第一模製構件2042的第二物理可撓度的第一物理可撓度。
因此，當對第一模製構件2042和第二模製構件2050施加外力時，與第一模製構件2042相比可以更容易地使第二模製構件2050彎曲、扭曲或者變彎。外部連接端子2042然後可以形成在球接合墊2044上。外部連接端子2042可以由焊球形成。
以上所述的半導體封裝可以應用於各種電子系統。
參照圖21，根據實施例的半導體封裝可以應用於電子系統1710。電子系統1710可以包括控制器1711、輸入/輸出單元1712和記憶體1713。控制器1711、輸入/輸出單元1712和記憶體1713可以通過提供用來發送資料的路徑的匯流排1715而彼此聯接。
控制器1711可以包括以下各項中的至少任一項：至少一個微處理器；至少一個數位訊號處理器；至少一個微控制器；以及被配置為執行與這些元件相同或相似的功能的其它(例如邏輯)裝置。控制器1711和記憶體1713中的至少一個可以包括根據本公開的實施例的半導體封裝中的至少任一個。輸入/輸出單元1712可以包括在按鍵區、鍵盤、顯示裝置、觸控式螢幕等當中選擇的至少一個。記憶體1713是用於存儲資料的裝置。記憶體1713可以存儲資料和/或要由控制器1711執行的命令等。
記憶體1713可以包括諸如DRAM的易失性記憶體裝置和/或諸如快閃記憶體的非易失性記憶體裝置。例如，可以將快閃記憶體安裝到諸如移動終端或臺式電腦的資訊處理系統。快閃記憶體可以構成固態硬碟(SSD)。在此示例中，電子系統1710可以將大量的資料穩定地存儲在快 閃記憶體系統中。
電子系統1710還可以包括被配置為向通信網路發送資料並從通信網路接收資料的介面1714。介面1714可以是有線類型或無線類型。例如，介面1714可以包括天線或者有線或無線收發器。
電子系統1710可以被實現為執行各種功能的移動系統、個人電腦、工業電腦或邏輯系統。例如，移動系統可以是以下各項中的任一項：個人數位助理(PDA)、可攜式電腦、平板電腦、行動電話、智慧型手機、無線電話、膝上型電腦、記憶卡、數位音樂系統以及資訊發送/接收系統。
在電子系統1710是能夠執行無線通訊的設備的實施例中，可以在諸如例如但不限於分碼多重存取(CDMA)、全球移動通信系統(GSM)、北美數位行動電話(NADC)、強化分時多重存取(E-TDMA)、寬頻分碼多重存取(WCDMA)、CDMA2000、長期演進技術(LTE)和無線寬頻網際網路(Wibro)的通信系統中使用該電子系統1710。
參照圖22，可以按照記憶卡1800的形式來提供根據實施例的半導體封裝。例如，記憶卡1800可以包括記憶體控制器1820以及諸如非易失性記憶體裝置的記憶體1810。記憶體1810和記憶體控制器1820可以存儲資料或者讀取存儲的資料。
記憶體1810可以包括適用於本公開的實施例的封裝技術的非易失性記憶體裝置當中的至少任一個。記憶體控制器1820可以控制記憶體1810，使得所存儲的資料被讀出或者資料回應於來自主機1830的讀取/寫入請求而被存儲。
已經出於例示性目的在上面公開了本公開的各種實施例。本領域普通技術人士應當瞭解，在不脫離如所附申請專利範圍所公開的本公開的範圍和精神的情況下，各種修改、添加和替換也是可能的。例如，可以將第一模製構件和/或第二模製構件形成為除平面形狀或矩形形狀以外的形狀，諸如圓柱形狀或正方形圓柱形狀等。
10‧‧‧半導體封裝
100‧‧‧基板
102‧‧‧主體
102a‧‧‧前側表面
102b‧‧‧後側表面
103a‧‧‧內部互連圖案
103b‧‧‧通孔電極
104‧‧‧第一外部互連圖案
105‧‧‧第二外部互連圖案
106‧‧‧外部絕緣層
108‧‧‧外部絕緣層
109‧‧‧第二開口
110‧‧‧基板
110a‧‧‧第一開口
111‧‧‧外部連接端子
120a‧‧‧第一表面
120b‧‧‧第二表面
122‧‧‧黏合構件
124‧‧‧晶片墊
126‧‧‧互連構件
130‧‧‧第一模製構件
132‧‧‧第二模製構件
134‧‧‧模製部
140‧‧‧第一區域
150‧‧‧第二區域

Claims (28)

  1. 一種半導體封裝，所述半導體封裝包括：半導體晶片，所述半導體晶片電連接至基板；以及模製部，所述模製部被設置在所述基板和所述半導體晶片上，並且包括按照交替圖案佈置的第一模製構件和第二模製構件，其中，所述第一模製構件具有第一物理可撓度並且所述第二模製構件具有第二物理可撓度，所述第一物理可撓度與所述第二物理可撓度不同。
  2. 根據申請專利範圍第1項所述的半導體封裝，所述半導體封裝還包括：互連構件，所述互連構件將所述半導體晶片電連接至所述基板。
  3. 根據申請專利範圍第1項所述的半導體封裝，其中，所述基板包括：主體，所述主體具有彼此相反的前側表面和後側表面；第一外部互連圖案，所述第一外部互連圖案被設置在所述主體的所述前側表面上；第二外部互連圖案，所述第二外部互連圖案被設置在所述主體的所述後側表面上；第一外部絕緣層，所述第一外部絕緣層覆蓋所述第一外部互連圖案；第二外部絕緣層，所述第二外部絕緣層覆蓋所述第二外部互連圖案；內部互連圖案，所述內部互連圖案被設置在所述主體中以具有多層的結構；以及通孔電極，所述通孔電極被設置在所述主體中以將所述第一外部互連圖案和所述第二外部互連圖案連接至所述內部互連圖案。
  4. 根據申請專利範圍第3項所述的半導體封裝，其中，所述主體包括可撓性絕緣材料或可撓性有機材料。
  5. 根據申請專利範圍第3項所述的半導體封裝，其中，所述第一外部互連圖案包括連接至互連構件的基板墊。
  6. 根據申請專利範圍第2項所述的半導體封裝，其中，所述互連構件包括金屬線或金屬凸塊。
  7. 根據申請專利範圍第1項所述的半導體封裝，其中，所述第一模製構件沿著所述基板的表面在第一方向上延伸以具有條形狀，並且被佈置為沿著主體的表面在與所述第一方向垂直的第二方向上按照預定距離彼此間隔開；並且其中，所述第二模製構件按照條形狀設置在所述第一模製構件之間，以提供按照交替圖案的佈置。
  8. 根據申請專利範圍第1項所述的半導體封裝，其中，所述第一物理可撓度小於所述第二物理可撓度，並且其中，所述第一模製構件中的每一個包括具有第一楊氏模數的第一材料，並且所述第二模製構件中的每一個包括具有第二楊氏模數的第二材料，所述第二楊氏模數小於所述第一楊氏模數。
  9. 根據申請專利範圍第8項所述的半導體封裝，其中，所述第一楊氏模數在大約20吉帕斯卡(gigapascal，GPa)至大約30GPa的範圍內。
  10. 根據申請專利範圍第8項所述的半導體封裝，其中，所述第一模製構件中的每一個由環氧模塑膠(epoxy molding compound，EMC)材料形成或者包括EMC材料。
  11. 根據申請專利範圍第8項所述的半導體封裝，其中，所述第二模製構件中的每一個由具有在大約0.01GPa至大約0.1GPa的範圍內的第二楊氏模數的絕緣材料形成或者包括所述絕緣材料。
  12. 根據申請專利範圍第11項所述的半導體封裝，其中，所述第二模製構件中的每一個包括矽樹脂材料或矽橡膠材料。
  13. 根據申請專利範圍第8項所述的半導體封裝，其中，所述第一模製構件中的至少兩個被設置在所述基板的兩個最外邊緣上，以用作用於維持所述模製部的外形的支撐部。
  14. 根據申請專利範圍第1項所述的半導體封裝，其中，所述第一模製構件中的至少一個以及所述第二模製構件中的至少一個被設置為與所述半導體晶片交叉並且與所述半導體晶片的頂面和兩個相對的側壁交疊。
  15. 根據申請專利範圍第1項所述的半導體封裝，其中，所述第一模製構件包括：第一圖案，所述第一圖案沿著所述基板的表面在第一方向上延伸以具有條形狀，並且被佈置為沿著所述基板的所述表面在與所述第一方向垂直的第二方向上彼此間隔開；以及第二圖案，所述第二圖案在所述第二方向上與所述半導體晶片的兩個相對的側壁間隔開，其中，所述第二模製構件被設置在所述第一模製構件之間。
  16. 根據申請專利範圍第15項所述的半導體封裝，其中，最靠近所述半導體晶片的所述第一圖案在所述第一方向上與所述半導體晶片的兩個相對的側壁間隔開。
  17. 根據申請專利範圍第15項所述的半導體封裝，其中，所述第二模製構件被設置在所述半導體晶片的側壁的相鄰面上。
  18. 根據申請專利範圍第1項所述的半導體封裝，其中，所述第一模製構件包括：第一圖案，所述第一圖案沿著所述基板的表面在第一方向上延伸以具有條形狀，並且被佈置為沿著所述基板的所述表面在與所述第一方向垂直的第二方向上彼此間隔開；以及第二圖案，所述第二圖案被設置為在所述第二方向上接觸所述半導體晶片的兩個相對的側壁，其中，所述第二模製構件被設置在所述第一模製構件之間。
  19. 根據申請專利範圍第18項所述的半導體封裝，其中，所述第一圖案的頂面和所述第二圖案的頂面位於比所述半導體晶片的頂面高的水平處；並且其中，所述第二模製構件被設置在所述第一圖案的頂面和所述第二圖案的頂面上方，以形成覆蓋所述第一圖案的頂面和所述第二圖案的頂面的單個第二模製構件。
  20. 根據申請專利範圍第19項所述的半導體封裝，其中，所述單個第二模製構件包括矽樹脂材料或矽橡膠材料。
  21. 一種半導體封裝，所述半導體封裝包括：半導體晶片，所述半導體晶片電連接至基板；模製部，所述模製部被設置在所述基板和所述半導體晶片上，其中，所述模製部包括第一模製構件以及形成在所述第一模製構件上 方和周圍的第二模製構件；並且其中，所述第一模製構件中的每一個具有第一楊氏模數並且所述第二模製構件具有第二楊氏模數，所述第一楊氏模數大於所述第二楊氏模數；並且其中，所述第一模製構件包括設置在所述半導體晶片的頂表面上的第一部分，以及設置在所述基板的頂表面上的第二部分。
  22. 根據申請專利範圍第21項所述的半導體封裝，所述半導體封裝還包括：互連構件，所述互連構件將所述半導體晶片電連接至所述基板。
  23. 根據申請專利範圍第21項所述的半導體封裝，其中，所述第一模製構件具有第一物理可撓度，並且所述第二模製構件具有小於所述第一物理可撓度的第二物理可撓度。
  24. 根據申請專利範圍第21項所述的半導體封裝，其中，所述第一模製構件的第一圖案包括：第一組第一圖案，所述第一組第一圖案被設置為與所述半導體晶片的兩個相對的第一側壁相鄰，所述第一組第一圖案在與所述第一側壁平行的第一方向上延伸；以及第二組第一圖案，所述第二組第一圖案被設置為與所述半導體晶片的兩個相對的第二側壁相鄰，其中，所述第二組第一圖案在所述第一方向上延伸以與所述半導體晶片的頂面的多個部分交疊。
  25. 根據申請專利範圍第24項所述的半導體封裝，其中，所述第一模 製構件的第二圖案包括：第一組第二圖案，所述第一組第二圖案被設置在所述半導體晶片的頂面上；第二組第二圖案，所述第二組第二圖案被設置為接觸所述半導體晶片的兩個相對的側壁；以及第三組第二圖案，所述第三組第二圖案被設置在所述第一組第一圖案之間。
  26. 根據申請專利範圍第25項所述的半導體封裝，其中，構成所述第一模製構件的所述第一圖案和所述第二圖案的頂面位於比所述半導體晶片的頂面高的水平處。
  27. 根據申請專利範圍第21項所述的半導體封裝，其中，所述第二模製構件的厚度大於所述第一模製構件的厚度。
  28. 根據申請專利範圍第21項所述的半導體封裝，其中，所述第二模製構件包括矽樹脂材料或矽橡膠材料。
TW105112247A 2015-05-29 2016-04-20 半導體封裝及其製造方法 TWI695455B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0076392 2015-05-29
KR1020150076392A KR20160141278A (ko) 2015-05-29 2015-05-29 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
TW201642399A TW201642399A (zh) 2016-12-01
TWI695455B true TWI695455B (zh) 2020-06-01

Family

ID=56939547

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105112247A TWI695455B (zh) 2015-05-29 2016-04-20 半導體封裝及其製造方法

Country Status (4)

Country Link
US (1) US9455230B1 (zh)
KR (1) KR20160141278A (zh)
CN (1) CN106206469B (zh)
TW (1) TWI695455B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10083911B2 (en) * 2017-02-08 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US10170328B1 (en) * 2017-08-28 2019-01-01 Nanya Technology Corporation Semiconductor pattern having semiconductor structures of different lengths
CN110112116B (zh) * 2018-02-01 2023-06-06 爱思开海力士有限公司 半导体封装件和形成半导体封装件的方法
KR102692013B1 (ko) * 2019-11-21 2024-08-05 에스케이하이닉스 주식회사 테일 부분을 구비하는 비전도성 필름층을 포함하는 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201503319A (zh) * 2011-05-03 2015-01-16 Tessera Inc 具有線接合至囊封表面的疊層封裝總成
CN104517911A (zh) * 2013-10-02 2015-04-15 矽品精密工业股份有限公司 半导体封装件及其制法
TW201519382A (zh) * 2013-10-25 2015-05-16 Bridge Semiconductor Corp 中介層上設有面對面晶片之半導體元件及其製作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2531382B2 (ja) * 1994-05-26 1996-09-04 日本電気株式会社 ボ―ルグリッドアレイ半導体装置およびその製造方法
AU2002217987A1 (en) * 2000-12-01 2002-06-11 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
KR100524948B1 (ko) 2003-02-22 2005-11-01 삼성전자주식회사 칩 크랙이 개선된 멀티 칩 패키지 및 그 제조방법
US7906860B2 (en) * 2007-10-26 2011-03-15 Infineon Technologies Ag Semiconductor device
CN101459152B (zh) * 2007-12-11 2012-05-23 钰桥半导体股份有限公司 具金属接点导孔的堆栈式半导体封装结构
JP2012146769A (ja) * 2011-01-11 2012-08-02 Fujikura Ltd 半導体装置およびその製造方法
KR20120093732A (ko) * 2011-02-15 2012-08-23 에스케이하이닉스 주식회사 완충 기판, 완충 시트 및 그 제조방법
JP2012199342A (ja) * 2011-03-20 2012-10-18 Fujitsu Ltd 樹脂モールド基板の製造方法および樹脂モールド基板
KR20130015685A (ko) * 2011-08-04 2013-02-14 하나 마이크론(주) 반도체 패키지 및 이의 제조 방법
KR20130123682A (ko) 2012-05-03 2013-11-13 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US8941248B2 (en) * 2013-03-13 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201503319A (zh) * 2011-05-03 2015-01-16 Tessera Inc 具有線接合至囊封表面的疊層封裝總成
CN104517911A (zh) * 2013-10-02 2015-04-15 矽品精密工业股份有限公司 半导体封装件及其制法
TW201519382A (zh) * 2013-10-25 2015-05-16 Bridge Semiconductor Corp 中介層上設有面對面晶片之半導體元件及其製作方法

Also Published As

Publication number Publication date
CN106206469B (zh) 2019-10-25
CN106206469A (zh) 2016-12-07
TW201642399A (zh) 2016-12-01
KR20160141278A (ko) 2016-12-08
US9455230B1 (en) 2016-09-27

Similar Documents

Publication Publication Date Title
US9972605B2 (en) Method for fabricating fan-out wafer level package and fan-out wafer level package fabricated thereby
US10050019B2 (en) Method of manufacturing wafer level package and wafer level package manufactured thereby
JP6564565B2 (ja) 半導体パッケージ及びその製造方法
KR101686553B1 (ko) 반도체 패키지 및 패키지 온 패키지
US9129846B2 (en) Semiconductor package and method of forming
US9640513B2 (en) Semiconductor package and method of fabricating the same
KR102144367B1 (ko) 반도체 패키지 및 이의 제조 방법
TWI695455B (zh) 半導體封裝及其製造方法
US20060267173A1 (en) Integrated circuit package having stacked integrated circuits and method therefor
US20100109143A1 (en) Semiconductor package and method of manufacturing the same
KR102337876B1 (ko) 반도체 패키지 및 그 제조 방법
US9431374B2 (en) Semiconductor package
US9269657B2 (en) Flexible stack packages, electronic systems including the same, and memory cards including the same
US8178960B2 (en) Stacked semiconductor package and method of manufacturing thereof
TWI536523B (zh) 具有垂直互連的積體電路封裝系統及其製造方法
TW201705429A (zh) 堆疊封裝以及製造該堆疊封裝的方法
US20150054148A1 (en) Semiconductor packages including heat exhaust part
US20080217759A1 (en) Chip package substrate and structure thereof
KR20140130922A (ko) 반도체 패키지 및 그 제조 방법
US20160197057A1 (en) Semiconductor packages
TW201622092A (zh) 包含複數個堆疊晶片之半導體封裝
KR102298728B1 (ko) 반도체 패키지
KR20140048468A (ko) 패키지 기판 및 이를 포함하는 반도체 패키지
CN111524879A (zh) 具有层叠芯片结构的半导体封装
KR20160095731A (ko) 패키지 온 패키지 타입 적층 패키지 및 그의 제조방법