KR20120093732A - 완충 기판, 완충 시트 및 그 제조방법 - Google Patents

완충 기판, 완충 시트 및 그 제조방법 Download PDF

Info

Publication number
KR20120093732A
KR20120093732A KR20110013479A KR20110013479A KR20120093732A KR 20120093732 A KR20120093732 A KR 20120093732A KR 20110013479 A KR20110013479 A KR 20110013479A KR 20110013479 A KR20110013479 A KR 20110013479A KR 20120093732 A KR20120093732 A KR 20120093732A
Authority
KR
South Korea
Prior art keywords
substrate
buffer
elastic material
elastomer
thermoplastic
Prior art date
Application number
KR20110013479A
Other languages
English (en)
Inventor
이규원
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR20110013479A priority Critical patent/KR20120093732A/ko
Priority to US13/365,359 priority patent/US20120207971A1/en
Priority to CN2012101423146A priority patent/CN102653144A/zh
Publication of KR20120093732A publication Critical patent/KR20120093732A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/04—Punching, slitting or perforating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/06—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of natural rubber or synthetic rubber
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/18—Layered products comprising a layer of metal comprising iron or steel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B25/00—Layered products comprising a layer of natural or synthetic rubber
    • B32B25/04—Layered products comprising a layer of natural or synthetic rubber comprising rubber as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B25/08—Layered products comprising a layer of natural or synthetic rubber comprising rubber as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B25/00—Layered products comprising a layer of natural or synthetic rubber
    • B32B25/10—Layered products comprising a layer of natural or synthetic rubber next to a fibrous or filamentary layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/266—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by an apertured layer, the apertures going through the whole thickness of the layer, e.g. expanded metal, perforated layer, slit layer regular cells B32B3/12
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/04—Punching, slitting or perforating
    • B32B2038/047—Perforating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2274/00—Thermoplastic elastomer material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/08—Dimensions, e.g. volume
    • B32B2309/10—Dimensions, e.g. volume linear, e.g. length, distance, width
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/08—Dimensions, e.g. volume
    • B32B2309/10—Dimensions, e.g. volume linear, e.g. length, distance, width
    • B32B2309/105—Thickness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2319/00—Synthetic rubber
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2398/00—Unspecified macromolecular compounds
    • B32B2398/20—Thermoplastics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y10T428/24331—Composite web or sheet including nonapertured component
    • Y10T428/24339—Keyed
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31721—Of polyimide

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laminated Bodies (AREA)
  • Vibration Dampers (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명의 완충 기판은 일면 및 이에 대향하는 타면을 가지며 하나 이상의 관통홀이 형성된 제1기판, 상기 관통홀을 매립하며 상기 제1기판의 타면을 덮는 제1탄성체 및 상기 제1탄성체를 사이에 두고 상기 제1기판의 타면 측에 적층된 제2기판을 포함한다.

Description

완충 기판, 완충 시트 및 그 제조방법{Cushon substrate, cushion sheet and method for manufacturing the same}
본 발명은 완충 기판, 완충 시트 및 그 제조방법에 관한 것으로, 보다 상세하게는 반도체 패키지용 완충 기판, 완충 시트 및 그 제조방법에 관한 것이다.
반도체 칩은 수 많은 미세 전기 회로가 집적되어 있으나 그 자체로는 완제품으로서의 역할을 할 수 없으며, 외부의 물리적, 화학적 충격에 의해 손상될 수 있다. 그러므로 반도체 칩을 기판(리드프레임 또는 인쇄회로기판)에 탑재하여 전기적으로 연결해 주고, 외부의 습기나 불순물로부터 보호할 수 있게 EMC(Epoxy Molding Compound) 등으로 밀봉 포장하여 패키지화한다.
도 1은 종래의 반도체 패키지 제조공정을 나타낸 단면도이다. 도 1에 도시된 것과 같이, 볼랜드(20)가 형성된 패키지 기판(10)에 접착제(30)를 통해 반도체 칩(40)을 부착하고 본딩 와이어(50)를 통해 패키지 기판(10)과 반도체 칩(40)을 전기적으로 연결할 수 있다. 이후 에폭시 몰딩 컴파운드(EMC, 60)로 몰딩하여 반도체 패키지를 제조하는 것인 일반적이다.
반도체 패키지의 경박단소화 경향에 따라 패키지 기판의 두께(T)는 약 80㎛, 볼랜드 단차(t)는 약 10~15㎛에 불과한 반면, 볼랜드의 폭(W)은 약 1,000㎛에 달하고 있다. 이로 인해, 반도체 패키지 몰딩시 가해지는 압력에 의해 볼랜드(20)가 도면의 아래로 휘어지는 문제(fluctuation)가 발생한다. 이로 인해, 볼랜드가 패키지 기판(10) 밖으로 돌출되면 스크래치가 발생하는 문제가 발생한다. 이를 해결하기 위해 볼랜드 단차(t)를 줄일 수 있으나 이 경우 몰드 금형에 금속이 묻어나 금형을 오염시키는 문제가 발생하고 있다.
본 발명의 목적은 반도체 패키지 몰딩시 볼랜드의 변형(fluctuation)을 방지하고 몰드 금형의 오염문제를 해결할 수 있는 완충 기판, 완충 시트 및 그 제조방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 완충 기판은 일면 및 이에 대향하는 타면을 가지며 하나 이상의 관통홀이 형성된 제1기판, 상기 관통홀을 매립하며 상기 제1기판의 타면을 덮는 제1탄성체 및 상기 제1탄성체를 사이에 두고 상기 제1기판의 타면 측에 적층된 제2기판을 포함한다.
상기 완충 기판은 상기 제1기판의 일면에 적층된 커버필름을 더 포함할 수 있다.
상기 제1탄성체는 상기 제1기판의 일면을 덮을 수 있으며, 실리콘 고무, 일래스토머 또는 열가소성 수지를 포함할 수 있다. 구체적으로, 상기 제1탄성체는 올레핀계(TPO: Thermoplastic Olefin Elastomer), 스티렌계(SBC: Styrenic Block Copolymer), 우레탄계(TPU: Thermoplastic Polyurethane), 아미드계(TPAE: Thermoplastic Polyamide) 또는 폴리에스터계(TPEE: Thermoplastic Polyester Elastomer) 중 어느 하나 이상을 포함하는 열가소성 탄성체일 수 있다.
상기 제1기판은 SUS(스테인레스강), 에폭시, 폴리이미드 또는 아라미드 중 어느 하나 이상을 포함할 수 있다.
본 발명의 일 실시예에 따른 완충 시트는 플렉서블 필름 및 상기 플렉서블 기판의 일면에 적층된 제2탄성체를 포함한다.
상기 완충 기판은 상기 완충 시트를 포함할 수 있다. 즉, 상기 완충 기판은 상기 제1탄성체의 일면에 플렉서블 필름과 상기 플렉서블 기판의 일면에 적층된 제2탄성체를 포함하는 완충 시트를 더 포함할 수도 있다.
상기 플렉서블 필름은 폴리이미드를 포함할 수 있으며, 상기 제2탄성체는 실리콘 고무, 일래스토머 또는 열가소성 수지를 포함할 수 있다. 보다 구체적으로, 상기 제2탄성체는 올레핀계(TPO: Thermoplastic Olefin Elastomer), 스티렌계(SBC: Styrenic Block Copolymer), 우레탄계(TPU: Thermoplastic Polyurethane), 아미드계(TPAE: Thermoplastic Polyamide) 또는 폴리에스터계(TPEE: Thermoplastic Polyester Elastomer) 중 어느 하나 이상을 포함하는 열가소성 탄성체일 수 있다.
본 발명의 일 실시예에 따른 완충 기판 제조방법은 일면 및 이에 대향하는 타면을 가지는 제1기판의 상기 일면으로부터 상기 타면으로 관통하는 하나 이상의 관통홀을 형성하는 단계, 제2기판의 일면에 제1탄성물질을 코팅하는 단계 및 기 제1기판의 타면에 상기 제1탄성물질을 압착시켜 상기 관통홀에 상기 제1탄성물질을 주입하는 단계를 포함한다.
상기 제1기판의 타면에 상기 제1탄성물질을 압착시켜 상기 관통홀에 상기 제1탄성물질을 주입하는 단계에서, 상기 압착은 열 압착일 수 있다.
상기 제1기판의 타면에 상기 제1탄성물질을 압착시켜 상기 관통홀에 상기 제1탄성물질을 주입하는 단계 이후, 상기 제1기판의 일면에 제2탄성물질을 도포하는 단계를 더 포함할 수 있다.
상기 제1탄성물질과 제2탄성물질은 동일한 물질일 수 있으며, 예를 들어 실리콘 고무, 일래스토머 또는 열가소성 수지 중 어느 하나 이상을 포함하는 물질일 수 있다.
상기 제1기판의 타면에 상기 제2기판의 일면을 압착시켜 상기 관통홀에 상기 제1탄성물질을 주입하는 단계 이후, 상기 제1기판의 일면에 커버필름을 적층하는 단계를 더 포함할 수 있다.
본 발명의 완충 기판, 완충 시트 및 그 제조방법은 패키지 몰딩시 볼랜드의 변형(fluctuation)을 방지하고 몰드 금형의 오염을 방지하여 반도체 패키지의 제조 수율을 향상시킬 수 있다.
도 1은 종래의 반도체 패키지 제조공정을 나타낸 단면도이다.
도 2는 본 발명의 일 실시예에 따른 완충 기판의 사시도이다. 도 3은 도 2의 A 부분 단면도이다.
도 4는 본 발명의 일 실시예에 따른 완충 시트의 사시도이다.
도 5a 내지 도 5e는 본 발명의 일 실시예에 따른 완충 기판 제조방법을 나타낸 공정 단면도이다.
도 6a 내지 도 6d는 본 발명의 일 실시예에 따른 완충 기판과 완충 시트를 이용한 반도체 패키지 몰딩방법을 나타낸 단면도이다.
도 7은 완충 기판을 적층한 후 패키지 몰딩을 수행하는 것을 나타낸 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 또한, 도면들에 있어서, 막(층), 부품 및 영역들의 두께는 명확성을 기하기 위하여 과장될 수 있다. 또한, 막(층)이 다른 막(층) 또는 기판 '상', '상부'에 있다고 언급되는 경우에 그것은 다른 막(층) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 다른 막(층)이 개재될 수도 있다. 아울러, 공간적으로 상대적인 용어인 '아래', '하부', '위', '상부' 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용된 것이며, 실제 사용시의 상부, 하부를 의미하는 용어로 사용된 것은 아니다. 즉, 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 실제 사용시의 배향에 따라 해석될 수 있다.
도 2는 본 발명의 일 실시예에 따른 완충 기판의 사시도이다. 도 3은 도 2의 A 부분 단면도이다. 도 2 및 도 3에 도시된 것과 같이, 본 발명의 일 실시예에 따른 완충 기판(100) 제1기판(110), 제2기판(120) 및 제1탄성체(130)를 포함하며, 커버필름(140)을 더 포함할 수 있다. 다만, 제1기판(110)이 불투명할 경우 그 내부의 관통홀(H) 등이 보이지 않을 수 있으나 설명의 편의를 위해 제1기판(110)의 내부가 보이는 것으로 처리하였다.
제1기판(110)에는 하나 이상의 관통홀(H)이 형성되어 있으며, 제1탄성체(130)는 관통홀(H)을 메움과 동시에 제1기판의 일면(상부면)과 이에 대향하는 타면(하부면)을 덮을 수 있다. 상기 관통홀(H)은 반도체 기판의 볼랜드의 위치에 대응하도록 형성될 수 있다.
상기 제1기판(110) 또는 제2기판(120)의 재질에 제한이 있는 것은 아니다. 예를 들어, 금속, 플라스틱 또는 세라믹 중 어느 하나 이상을 포함할 수 있으며 단층 또는 다층 구조일 수 있다. 구체적으로 SUS(스테인레스강), 에폭시, 폴리이미드 또는 아라미드(aramid) 중 어느 하나 이상을 포함하는 재질일 수 있다. 구체적으로, 상기 에폭시를 포함하는 재질은 유리함유 에폭시일 수 있으며, 아라미드를 포함하는 재질은 아마미드 섬유를 포함하는 재질일 수 있다. 또한, 제1기판(110)과 제2기판(120)은 동일한 물질로 이루어질 수 있고 서로 다른 물질로 이루어질 수도 잇다.
제1탄성체(130)는 탄성을 보이는 물질이면 제한없이 이용할 수 있다. 예를 들어, 실리콘 고무, 일래스토머(elastomer), 열가소성 수지 중 어느 하나 이상을 포함할 수 있다. 상기 일래스토머의 예로, 천연고무인 폴리이소프렌(polyisoprene)을 들 수 있으며 그 밖에 폴리부타디엔(polybutadiene), 폴리이소부틸렌(polyisobutylene), 폴리우레탄(polyurethane) 등을 들 수 있다. 상기 열가소성 수지에 제한은 없으나 열가소성 탄성체(TPE: Thermoplastic Elastomer)일 수 있다. 구체적으로 상기 열가소성 수지는 올레핀계(TPO: Thermoplastic Olefin Elastomer), 스티렌계(SBC: Styrenic Block Copolymer), 우레탄계(TPU: Thermoplastic Polyurethane), 아미드계(TPAE: Thermoplastic Polyamide) 또는 폴리에스터계(TPEE: Thermoplastic Polyester Elastomer) 열가소성 탄성체 중 어느 하나 이상을 포함할 수 있다.
커버필름(140)은 제1탄성체(130)의 보호 등을 위해 존재할 수 있으며, 완충 기판(100) 사용시에는 제거될 수 있다. 커버필름(140)의 재질에 제한이 있는 것은 아니다. 예를 들어, PET(polyethylene terephthalate), PEN(polyethylene naphthalate), PES(polyether sulfone), PAR(polyarylate), PC(polycarbonate), COC(cycloolefin copolymer) 또는 PI(polyimide) 중 어느 하나 이상을 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 완충 시트의 사시도이다. 도 4에 도시된 것과 같이, 본 발명의 일 실시예에 따른 완충 시트(200)는 플렉서블 필름(210)의 일면에 제2탄성체(220)가 적층된 구조일 수 있다. 또한, 제2탄성체(220)의 일면(상부면)에는 보호필름(도시하지 않음)이 더 적층될 수 있다.
플렉서블 필름(210)은 금속 또는 플라스틱 필름일 수 있다. 바람직하게는 가용성이 있는 플라스틱 필름일 수 있다. 예를 들어, PET(polyethylene terephthalate), PEN(polyethylene naphthalate), PES(polyether sulfone), PAR(polyarylate), PC(polycarbonate), COC(cycloolefin copolymer) 또는 PI(polyimide) 중 어느 하나 이상을 포함하는 필름일 수 있다.
제2탄성체(220)는 탄성을 보이는 물질이면 제한없이 이용할 수 있다. 예를 들어, 실리콘 고무, 일래스토머(elastomer), 열가소성 수지 중 어느 하나 이상을 포함할 수 있다. 상기 일래스토머의 예로 천연고무인 폴리이소프렌(polyisoprene)을 들 수 있으며 그 밖에 폴리부타디엔(polybutadiene), 폴리이소부틸렌(polyisobutylene), 폴리우레탄(polyurethane) 등을 들 수 있다. 상기 열가소성 수지에 제한은 없으나 열가소성 탄성체(TPE: Thermoplastic Elastomer)일 수 있다. 구체적으로 상기 열가소성 수지는 올레핀계(TPO: Thermoplastic Olefin Elastomer), 스티렌계(SBC: Styrenic Block Copolymer), 우레탄계(TPU: Thermoplastic Polyurethane), 아미드계(TPAE: Thermoplastic Polyamide) 또는 폴리에스터계(TPEE: Thermoplastic Polyester Elastomer) 열가소성 탄성체 중 어느 하나 이상을 포함할 수 있다. 한편, 제1탄성체(130)과 제2탄성체(220)는 서로 동일한 물질로 이루어질 수도 있고 서로 다른 물질로 이루어질 수도 있다.
상기 완충 시트(200)는 전술한 완충 기판(100)과 별도의 제품으로 사용될 수 있으나, 전술한 완충 기판(100)과 부착된 상태의 제품으로 사용될 수도 있다. 즉, 별도의 도면으로 나타내지는 않았으나, 본 발명의 완충 기판(100)은 제1탄성체의 일면에 플렉서블 필름과 상기 플렉서블 기판의 일면에 적층된 제2탄성체를 포함하는 완충 시트를 더 포함할 수 있다. 이때 제1탄성체와 플렉서블 필름은 점착제에 의해 점착될 수 있으며 완충 기판 사용 후 플렉서블 기판과 제2탄성체를 포함하는 완충 시트를 분리, 제거할 수 있다. 즉, 상기 완충 시트를 1회용으로 사용할 수도 있다.
도 5a 내지 도 5e는 본 발명의 일 실시예에 따른 완충 기판 제조방법을 나타낸 공정 단면도이다. 이하 도 5a 내지 도 5e를 참조하여 설명하되 전술한 내용과 중복되는 부분은 생략하거나 간단히 설명하도록 한다.
도 5a를 참조하면, 일면 및 이에 대향하는 타면을 가지는 제1기판(110)의 상기 일면으로부터 상기 타면으로 관통하는 하나 이상의 관통홀(H)을 형성한다. 상기 관통홀(H)의 형성방법에 제한이 있는 것은 아니다. 예를 들어, 레이저를 이용하여 관통홀을 형성할 수 있으며, 기계적 드릴링 방법을 사용할 수도 있다. 또한, 반도체 리소그래피 공정을 이용하여 포토레지스트 도포 후 노광, 현상을 거쳐 포토레지스트 패턴을 만들고 상기 포토레지스트 패턴을 식각 마스크로 하여 식각공정을 통해 관통홀을 형성할 수도 있다. 상기 식각공정의 예로 DRIE(Deep Reactive Ion Etching)을 들 수 있다.
도 5b를 참조하면, 제2기판(120)의 일면(또는 양면)에 제1탄성물질(130')을 코팅(도포)한다. 제1탄성물질(130')은 전술한(또는 후술할) 제1탄성체(130)를 구성하는 물질일 수 있다.
제1탄성물질(130')의 코팅 방법에 제한이 있는 것은 아니다. 예를 들어, 스핀코팅(spin coating), 딥코팅(dip coating), 디스펜싱(dispensing) 또는 스크린프린팅(screen printing) 등의 방법을 이용할 수 있다. 예를 들어, 제1탄성물질(130')이 실리콘 고무(실리콘을 포함하는 고무)인 경우, 실리카, 비닐계 폴리머, 커플링제, 촉매, 필러 등을 포함하는 실리콘 고무 조성물을 코팅(도포)할 수 있다.
도 5c를 참조하면, 제1기판(110)의 타면(하부면)에 제1탄성물질(130')을 압착시켜 상기 관통홀에 상기 제1탄성물질(130'')을 주입시킬 수 있다. 상기 압착은 열 압착일 수 있다. 예를 들어, 제1탄성물질(130'')이 열가소성 수지인 경우 가열에 의해 유동성이 증가하고 관통홀(H)에 제1탄성물질(130'')의 주입을 용이하게 할 수 있다. 이때, 제1탄성물질(130'')이 관통홀(H)의 전부를 메울 수도 있으나 일부만 메울수도 있으며 일부만 메우고 있는 상태를 도시하였다.
도 5d를 참조하면, 제1기판(110)의 일면(상부면)에 제2탄성물질(130''')을 더 도포(코팅)할 수 있다. 전술한 주입공정(도 5c)에 의해 제1탄성물질(130'')이 관통홀(H)의 전부를 메울 수도 있으나 관통홀(H)의 일부는 메워지지 않을 수도 있다. 이 경우, 관통홀(H)의 전부를 메우면서 제1기판(110)의 일면을 덮도록 제2탄성물질(130''')을 도포하는 것이 바람직하다. 제1탄성물질(130'')과 제2탄성물질(130''')은 전술한 제1탄성체를 구성하게 되며, 제1탄성물질(130'')과 제2탄성물질(130''')은 서로 다른 물질일 수도 있으나 서로 동일한 물질로 형성하는 것이 바람직하다. 제1탄성물질(130'')과 제2탄성물질(130''')의 구체적 예는 전술하였으므로 생략하도록 한다.
도 5e를 참조하면, 제1기판(110)의 일면 측으로 커버필름(140)을 더 적층할 수 있다. 상기 커버필름(140)은 점착제(도시하지 않음)를 매개로 제1탄성체(130)에 부탁될 수 있으며, 완충 기판의 사용시에는 제거될 수 있다.
도 6a 내지 도 6d는 본 발명의 일 실시예에 따른 완충 기판과 완충 시트를 이용한 반도체 패키지 몰딩방법을 나타낸 단면도이다. 이하, 도 6a 내지 도 6d를 참조하여 설명하되 전술한 내용과 중복되는 부분은 생략하거나 그 설명을 간단히 하도록 한다.
도 6a를 참조하며, 완충 시트(200)의 보호필름(도시하지 않음)을 제거하고 제2탄성체(220)가 패키지 기판(300)의 볼랜드 측으로 향하도록 하여 압착할 수 있다. 패키지 기판(300)은 기판 코어(310)와 볼랜드(320), 솔더레지스트(330) 및 회로패턴을 포함할 수 있으며, 볼랜드(320)는 솔더레지스트(330)에 비해 기판 코어(310) 쪽으로 함몰되어 있는(단차가 있는) 구조일 수 있다. 도 6a에 도시된 패키지 기판의 구조는 일례에 불과하며 이와 다른 구조를 갖는 패키지 기판일 수도 있으며, 패키지 기판이 아닌 다른 회로기판(PCB)일 수도 있고, 회로기판이 아닌 볼랜드가 단차를 갖는 다른 구조물일 수도 있다.
완충 시트(200)의 압착 방법에 제한이 있는 것은 아니다. 예를 들어, 도시된 것과 같이, 롤러(R)를 이용한 라미네이션(lamination) 방법에 의해 수행될 수도 있으나 다른 방법이 사용될 수도 있다.
도 6b는 완충 시트가 압착된 상태를 나타낸 것이다. 도 6에 도시된 것과 같이, 완충 시트(200)를 압착함에 따라 제2탄성체(220)와 플렉서블 필름(210)은 변형될 수 있다. 즉, 패키지 기판(300)의 볼랜드(320)와 솔더레지스트(330) 사이의 빈공간에 위치하는 제2탄성체(220)는 가압된 힘에 의해 상기 빈공간으로 밀려 올라가 돌출부(P)를 형성할 수 있고, 볼랜드(320) 위치에 대응하는 위치의 제2탄성체(220)와 플렉서블 필름(210) 또한 상기 볼랜드(320) 측으로 밀려 올라가 굴곡부(Q)를 형성할 수 있다.
도 6c는 완충 시트에 완충 기판을 적층한 상태를 나타낸 단면도이다. 도시된 것과 같이, 커버필름(140)을 제거한 상태에서 제1기판(110), 제2기판(120) 및 제1탄성체(130)을 포함하는 완충 기판(100)을 완충 시트(200)의 하부에 적층하되, 완충 기판(100)에 존재하는 관통홀(H)이 볼랜드(320)와 대응하는 위치에 오도록 적층할 수 있다. 완충 시트(200)가 일차적으로 패키지 기판의 볼랜드 변형(fluctuation)을 방지하고, 완충 기판이 이를 보완하는 역할을 수행할 수 있다.
도 6d는 완충 시트와 완충 기판을 적층한 후 패키지 몰딩을 수행할 때의 완충 시트와 완충 기판의 작용효과를 설명하기 위한 단면도이다. 몰드압(Mold Pressure)에 의해 작용하는 힘은 일점쇄선 화살표로, 몰드압에 대항하는 반작용에 의한 완충 시트의 힘은 실선 화살표로, 몰드압에 의해 나타나는 반작용에 의한 완충 기판의 힘은 점선 화살표로 나타내었다.
도시된 것과 같이, 몰드압에 의해 볼랜드(320) 쪽보다는 볼랜드(320)보다 돌출된 솔데레지스트(330) 쪽으로 더 높은 압력이 가해지며, 이로 인해 연성 및 탄성이 있는 제2탄성체(220)가 도면의 좌우 방향으로 힘을 받고 이는 결국 볼랜드(320)와 솔더레지스트(330) 사이의 빈공간으로 제2탄성체(220)가 밀려 올라가도록 할 수 있다. 아울러, 볼랜드(320) 하부의 제2탄성체(220)가 볼랜드(320)의 변형을 방지하도록 힘을 가해줄 수 있다. 이는 그 하부에 존재하는 완충 기판(100)에 의해 더 효율적으로 수행될 수 있다.
도 7은 완충 기판을 적층한 후 패키지 몰딩을 수행하는 것을 나타낸 단면도이다. 도시된 것과 같이, 완충 기판(100)만을 이용해 반도체 패키지 몰딩 작업을 수행할 수도 있다. 즉 완충 기판(100)에 존재하는 관통홀(H)이 볼랜드(320)와 대응하는 위치에 오도록 적층한 후 반도체 패키지 몰딩 작업을 수행할 수 있다. 상기 적층 과정에서 완충 기판(100)을 가압할 수도 가압하지 않을 수도 있다. 몰딩 공정시 몰드압이 가해지면 패키지 기판(300)의 볼랜드(320)와 솔더레지스트(330) 사이의 빈공간에 위치하는 제1탄성체(130)는 가압된 힘에 의해 상기 빈공간으로 밀려 올라가 돌출부(P)를 형성할 수 있고, 볼랜드(320) 위치에 대응하는 위치의 제1탄성체(130)와 제2기판(120)은 상기 볼랜드(320) 측으로 밀려 올라가 굴곡부(도시하지 않음)를 형성할 수 있다.
전술한 것과 같이, 본 발명의 완충 기판(100)은 그 자체만으로 사용될 수 있고, 완충 시트(200)와 함께 사용될 수도 있다. 경우에 따라서는 완충 기판(100)은 완충 시트(200)가 부착된 상태를 의미하는 용어로 사용하였다. 이러한 완충 기판 내지 완충 시트를 사용하여 반도체 패키지 몰딩시 볼랜드의 변형(fluctuation)을 방지하는 것을 설명하였으나, 반도체 패키지의 몰딩 공정 외에 소정 형상의 구조물의 변형을 방지하기 위한 다른 용도로 사용될 수도 있다.
100 : 완충 기판 110 : 제1기판
120 : 제2기판 130 : 제1탄성체
140 : 커버필름 200 : 완충 시트
210 : 플렉서블 필름 220 : 제2탄성체
300 : 패키지 기판 310 : 기판 코어
320 : 볼랜드 330 : 솔데레지스트

Claims (17)

  1. 일면 및 이에 대향하는 타면을 가지며 하나 이상의 관통홀이 형성된 제1기판;
    상기 관통홀을 매립하며 상기 제1기판의 타면을 덮는 제1탄성체; 및
    상기 제1탄성체를 사이에 두고 상기 제1기판의 타면 측에 적층된 제2기판
    을 포함하는 완충 기판.
  2. 제1항에 있어서,
    상기 제1기판의 일면에 적층된 커버필름을 더 포함하는 완충 기판.
  3. 제1항에 있어서,
    상기 제1탄성체는 상기 제1기판의 일면을 덮는 완충 기판.
  4. 제1항에 있어서,
    상기 제1탄성체는 실리콘 고무, 일래스토머 또는 열가소성 수지를 포함하는 완충 기판.
  5. 제1항에 있어서,
    상기 제1탄성체는 올레핀계(TPO: Thermoplastic Olefin Elastomer), 스티렌계(SBC: Styrenic Block Copolymer), 우레탄계(TPU: Thermoplastic Polyurethane), 아미드계(TPAE: Thermoplastic Polyamide) 또는 폴리에스터계(TPEE: Thermoplastic Polyester Elastomer) 중 어느 하나 이상을 포함하는 열가소성 탄성체인 완충 기판.
  6. 제1항에 있어서,
    상기 제1기판은 SUS(스테인레스강), 에폭시, 폴리이미드 또는 아라미드 중 어느 하나 이상을 포함하는 완충 기판.
  7. 플렉서블 필름; 및
    상기 플렉서블 기판의 일면에 적층된 제2탄성체
    를 포함하는 완충 시트.
  8. 제1항에 있어서,
    상기 제1탄성체의 일면에 적층되는 완충 시트를 더 포함하되, 상기 완충 시트는 플렉서블 필름과 상기 플렉서블 기판의 일면에 적층된 제2탄성체를 포함하는 완충 기판.
  9. 제7항 또는 제8항에 있어서,
    상기 플렉서블 필름은 폴리이미드를 포함하는 완충 시트.
  10. 제7항 또는 제8항에 있어서,
    상기 제2탄성체는 실리콘 고무, 일래스토머 또는 열가소성 수지를 포함하는 완충 시트.
  11. 제7항 또는 제8항에 있어서,
    상기 제2탄성체는 올레핀계(TPO: Thermoplastic Olefin Elastomer), 스티렌계(SBC: Styrenic Block Copolymer), 우레탄계(TPU: Thermoplastic Polyurethane), 아미드계(TPAE: Thermoplastic Polyamide) 또는 폴리에스터계(TPEE: Thermoplastic Polyester Elastomer) 중 어느 하나 이상을 포함하는 열가소성 탄성체인 완충 시트.
  12. 일면 및 이에 대향하는 타면을 가지는 제1기판의 상기 일면으로부터 상기 타면으로 관통하는 하나 이상의 관통홀을 형성하는 단계;
    제2기판의 일면에 제1탄성물질을 코팅하는 단계; 및
    상기 제1기판의 타면에 상기 제1탄성물질을 압착시켜 상기 관통홀에 상기 제1탄성물질을 주입하는 단계
    를 포함하는 완충 기판 제조방법.
  13. 제12항에 있어서,
    상기 제1기판의 타면에 상기 제1탄성물질을 압착시켜 상기 관통홀에 상기 제1탄성물질을 주입하는 단계에서, 상기 압착은 열 압착인 완충 기판 제조방법.
  14. 제12항에 있어서,
    상기 제1기판의 타면에 상기 제1탄성물질을 압착시켜 상기 관통홀에 상기 제1탄성물질을 주입하는 단계 이후, 상기 제1기판의 일면에 제2탄성물질을 도포하는 단계를 더 포함하는 완충 기판 제조방법.
  15. 제14항에 있어서,
    상기 제1탄성물질과 제2탄성물질은 동일한 물질인 완충 기판 제조방법.
  16. 제14항에 있어서,
    상기 제1탄성물질 또는 제2탄성물질은 실리콘 고무, 일래스토머 또는 열가소성 수지 중 어느 하나 이상을 포함하는 완충 기판 제조방법.
  17. 제12항에 있어서,
    상기 제1기판의 타면에 상기 제2기판의 일면을 압착시켜 상기 관통홀에 상기 제1탄성물질을 주입하는 단계 이후, 상기 제1기판의 일면에 커버필름을 적층하는 단계를 더 포함하는 완충 기판 제조방법.
KR20110013479A 2011-02-15 2011-02-15 완충 기판, 완충 시트 및 그 제조방법 KR20120093732A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20110013479A KR20120093732A (ko) 2011-02-15 2011-02-15 완충 기판, 완충 시트 및 그 제조방법
US13/365,359 US20120207971A1 (en) 2011-02-15 2012-02-03 Buffer substrate, buffer sheet and manufacturing method thereof
CN2012101423146A CN102653144A (zh) 2011-02-15 2012-02-15 缓冲基板、缓冲片及缓冲基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20110013479A KR20120093732A (ko) 2011-02-15 2011-02-15 완충 기판, 완충 시트 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20120093732A true KR20120093732A (ko) 2012-08-23

Family

ID=46637108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20110013479A KR20120093732A (ko) 2011-02-15 2011-02-15 완충 기판, 완충 시트 및 그 제조방법

Country Status (3)

Country Link
US (1) US20120207971A1 (ko)
KR (1) KR20120093732A (ko)
CN (1) CN102653144A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160141278A (ko) * 2015-05-29 2016-12-08 에스케이하이닉스 주식회사 반도체 패키지 및 그 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5820968A (en) * 1996-11-05 1998-10-13 Nadim Kurani Shape-retaining mouse pad
FR2870308B1 (fr) * 2004-05-13 2006-07-21 Eurocopter France Revetement absorbant a haut pouvoir amortissant

Also Published As

Publication number Publication date
CN102653144A (zh) 2012-09-05
US20120207971A1 (en) 2012-08-16

Similar Documents

Publication Publication Date Title
JP4066929B2 (ja) 電子装置及びその製造方法
KR101747832B1 (ko) 전자 부품의 제조 방법, 돌기 전극 구비 판상 부재, 전자 부품 및 돌기 전극 구비 판상 부재의 제조 방법
CN110324965B (zh) 包括相对电路板的系统级封装
JP2010515242A (ja) 封入剤保持構造を有するフリップチップ半導体パッケージおよびストリップ
US9392695B2 (en) Electric component module
US20110267320A1 (en) Flexible device and fabricating method thereof
US20090311485A1 (en) Electronic device and method of manufacturing the electronic device
JPWO2007094167A1 (ja) 回路基板および回路基板の製造方法
US20090079052A1 (en) Semiconductor package, apparatus and method for manufacturing the semiconductor package, and electronic device equipped with the semiconductor package
TWM455258U (zh) 具有氣室缺口之影像感測器結構
KR20120093732A (ko) 완충 기판, 완충 시트 및 그 제조방법
US20100155111A1 (en) Mounting structure
KR20160141278A (ko) 반도체 패키지 및 그 제조방법
JP5949667B2 (ja) モールドパッケージおよびその製造方法
US10431548B2 (en) Electronic component module and method of manufacturing the same
KR101539885B1 (ko) 전자 소자 모듈
KR102544561B1 (ko) 인쇄회로기판
KR20150000174A (ko) 전자 소자 모듈 및 그 제조 방법
KR20130054162A (ko) 시험용 캐리어 및 시험용 캐리어의 조립방법
CN111508903A (zh) 电子装置的封装基板结构及其制造方法
KR101444088B1 (ko) 시험용 캐리어
KR20070079656A (ko) 자외선 경화형 코팅층을 갖는 인쇄회로기판 및 그의 제조방법
KR101366919B1 (ko) Ｓｒ 포스트 형성방법 및 이를 이용한 전자소자 패키지 제조방법
CN114786336A (zh) 设有电子元件的电路板、电路板的制造方法及电子设备
KR101375098B1 (ko) 시험용 캐리어

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid