JP2009099600A - 受動素子シート、これを実装した回路配線基板及びその製造方法 - Google Patents
受動素子シート、これを実装した回路配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP2009099600A JP2009099600A JP2007266831A JP2007266831A JP2009099600A JP 2009099600 A JP2009099600 A JP 2009099600A JP 2007266831 A JP2007266831 A JP 2007266831A JP 2007266831 A JP2007266831 A JP 2007266831A JP 2009099600 A JP2009099600 A JP 2009099600A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- passive element
- circuit wiring
- wiring board
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】実装形態の薄形化及びその素子特性の確保に優れた受動素子シート、これを実装した回路配線基板及びその製造方法を提供すること。
【解決手段】回路配線基板は、相互に離間する第1及び第2端子部3a、3bを有する回路配線層3が第1絶縁基板2の一表面に形成された配線基板1と、シート状の第2絶縁基板5の表面に受動素子層6を印刷して形成された受動素子シート4とを備え、受動素子シート4は、前記受動素子層6を前記第1及び第2端子部3a、3bに対して導電性接着層7a、7bを介して熱圧着接続することによって前記配線基板1に実装されていることを特徴とする。
【選択図】図1
【解決手段】回路配線基板は、相互に離間する第1及び第2端子部3a、3bを有する回路配線層3が第1絶縁基板2の一表面に形成された配線基板1と、シート状の第2絶縁基板5の表面に受動素子層6を印刷して形成された受動素子シート4とを備え、受動素子シート4は、前記受動素子層6を前記第1及び第2端子部3a、3bに対して導電性接着層7a、7bを介して熱圧着接続することによって前記配線基板1に実装されていることを特徴とする。
【選択図】図1
Description
本発明は、部品実装構造の薄形化及びその素子特性の確保に好適な受動素子シート、これを実装した回路配線基板及びその製造方法に関する。
近年、携帯電話やデジタルカメラなどの各種電子機器に組み込まれる回路配線基板は、半導体LSIやLEDなどの能動素子及び抵抗素子やインダクタなどの受動素子が実装され、その小形化、薄形化、軽量化及び多機能化が要求されてきている。
そこで、例えば抵抗素子が実装される回路配線基板として、次のようにFPC配線基板を用いるケース(従来技術1)及びメンブレン配線基板を用いるケース(従来技術2)を例示し、各従来技術について説明する。
(従来技術1)
図5に示されているように、FPC配線基板50は、例えばポリイミドのような耐熱性のフレキシブル絶縁基板に銅箔を積層したCCLを基板基材として用い、前記絶縁基板51表面の銅箔を例えばエッチングによりパターン化して形成された回路配線層52を有する。前記回路配線層52は、所定の間隔で対峙する第1及び第2端子部52a、52bを有し、チップ状部品である抵抗素子53が、その両端を第2端子部52a、52bに、はんだ54によりそれぞれ接続して前記FPC配線基板に実装されている。このような抵抗素子の実装に関する従来技術は特許文献1に開示されている。
図5に示されているように、FPC配線基板50は、例えばポリイミドのような耐熱性のフレキシブル絶縁基板に銅箔を積層したCCLを基板基材として用い、前記絶縁基板51表面の銅箔を例えばエッチングによりパターン化して形成された回路配線層52を有する。前記回路配線層52は、所定の間隔で対峙する第1及び第2端子部52a、52bを有し、チップ状部品である抵抗素子53が、その両端を第2端子部52a、52bに、はんだ54によりそれぞれ接続して前記FPC配線基板に実装されている。このような抵抗素子の実装に関する従来技術は特許文献1に開示されている。
(従来技術2)
図6に示されているように、メンブレン配線基板60は、例えばPET(ポリエチレンテレフタレート)製のフレキシブル絶縁基板61表面に例えば銀インク(ペースト)のような導電性インク(ペースト)を回路パターン状に印刷し焼成することによって形成された回路配線層62を有する。前記回路配線層62は、所定の間隔で対峙する第1及び第2端子部62a、62bを有し、膜状の抵抗素子63は、前記第1、第2端子部62a、62bの上表面及びこれらの間の絶縁基板61表面に亘って、導電性カーボンインク(ペースト)を印刷し焼成することによって形成(実装)されている。このような膜状の抵抗素子の印刷形成に関する従来技術2は特許文献2に開示されている。
図6に示されているように、メンブレン配線基板60は、例えばPET(ポリエチレンテレフタレート)製のフレキシブル絶縁基板61表面に例えば銀インク(ペースト)のような導電性インク(ペースト)を回路パターン状に印刷し焼成することによって形成された回路配線層62を有する。前記回路配線層62は、所定の間隔で対峙する第1及び第2端子部62a、62bを有し、膜状の抵抗素子63は、前記第1、第2端子部62a、62bの上表面及びこれらの間の絶縁基板61表面に亘って、導電性カーボンインク(ペースト)を印刷し焼成することによって形成(実装)されている。このような膜状の抵抗素子の印刷形成に関する従来技術2は特許文献2に開示されている。
次に、前記メンブレン配線基板60及び膜状抵抗素子63の従来の一連の形成工程について、その一具体例を説明すると、一般的に次の工程1〜5の段階が採用されている。
工程1:PET絶縁基板61表面に、回路配線層62用の銀インクを所定の回路パターン状に印刷する。
工程2:前記銀インク層を乾燥させるために150℃の温度で4分間の焼成を行う。
工程3:前記第1、第2端子部62a、62b及び絶縁基板61表面に亘って、抵抗素子63用の導電性カーボンインクを所定のパターン状に印刷する。
工程4:前記カーボンインク層を乾燥させるために150℃の温度で4分間の焼成を行う。
工程5:工程1〜4終了後、他の能動素子のような個別電子部品、例えばLED(図示せず)を導電性接着材によって前記回路配線層62の一部に接着して実装する際に、150℃の温度で30分間の焼成を行う。
前述のメンブレン配線基板のように印刷技術が利用される場合、一般に、その製造工程の効率化や簡便さなどの観点から、まず、前記工程1〜4のように共通の絶縁基板に回路配線層及び薄膜抵抗素子層に係わる一連の全ての印刷工程が完了される。一方、実装される前記個別電子部品は、薄膜素子に比べれば遙かに大きい重量を有して前記接着部分に重量負荷を及ぼすので、その接続強度や導電性を高く維持する必要があり、そのために、前記工程5は、前記導電性接着材の接続強度や導電性を高めるよう前記工程2よりも長い焼成時間を要して行われている。
ところで、前記従来技術1における抵抗素子53がチップ状の個別部品であるために、FPC配線基板上の実装高さが例えば1.2mmにも及ぶのに対して、従来技術2における膜状抵抗素子63は、銀インク層とカーボンインク層との重なり部分でも20μm程度である。従って、従来技術2により電子部品が実装された配線基板の方が、電子機器の薄形化に伴う狭隘なスペースへの収納には極めて有利であり、部品コスト及び製造コストの低廉価性の要求などに応じて広く利用されるという利点がある。
ところが、従来技術2においては、前記工程3及び工程4により形成された抵抗素子63は、前記工程5の焼成処理の影響を受けることになり、当初の抵抗値から変化してしまい所定の抵抗値を得たり調整したりすることが困難になるという問題がある。この問題については、後述する本発明との比較説明(図3及び図4参照)により明らかにされる。
特開2005−353962号公開公報
特開2006−339489号公開公報
本発明は前記問題点を解決し部品実装構造の薄形化及びその素子特性の確保に優れた受動素子シート、これを実装した回路配線基板及びその製造方法を提供することを目的とする。
請求項1に記載の本発明の回路配線基板は、相互に離間する第1及び第2端子部を有する回路配線層が第1絶縁基板の一表面に形成された配線基板と、シート状の第2絶縁基板の表面に受動素子層を印刷して形成された受動素子シートとを備え、受動素子シートは、前記受動素子層を前記第1及び第2端子部に対して導電性接着層を介して熱圧着接続することによって前記配線基板に実装されていることを特徴とする。
請求項2に記載の本発明は、請求項1に記載の回路配線基板において、前記導電性接着層が異方導電性接着層からなることを特徴とする。
請求項3に記載の本発明は、請求項1または請求項2に記載の回路配線基板において、前記受動素子層が、前記第2絶縁基板表面に導電性カーボンペーストを印刷して形成され、前記第1及び第2端子部にそれぞれ対応する端子部を有する抵抗素子層であることを特徴とする。
請求項4に記載の本発明の受動素子シートは、シート状の絶縁基板の表面に受動素子層を印刷して形成され、回路配線基板の回路配線層に対して導電性接着層を介して熱圧着接続されることを特徴とする。
請求項5に記載の本発明は、請求項4に記載の受動素子シートにおいて、前記受動素子層が導電性カーボンペーストをシート状の絶縁基板の表面に印刷して形成された抵抗素子層であることを特徴とする。
請求項6に記載の本発明の回路配線基板の製造方法は、(A)相互に離間する第1及び第2端子部を有する回路配線層を第1絶縁基板の一表面に形成して配線基板を作製する工程と、(B)シート状の第2絶縁基板の表面に前記第1及び第2端子部にそれぞれ対応する端子部を有する受動素子層を印刷して受動素子シートを作製する工程と、(C)前記受動素子層の各端子部と前記第1及び第2端子部とを導電性接着層を介してそれぞれ重ね熱圧着接続する工程とを備えていることを特徴とする。
請求項7に記載の本発明は、請求項6に記載の回路配線基板の製造方法において、前記工程(A)における回路配線層の形成工程が、(A−1)前記第1絶縁基板の一表面に導電性材料を印刷して回路配線層を形成し、前記回路配線層を焼成する第1焼成工程と、(A−2)前記配線基板に実装される個別電子部品を前記回路配線層の一部に導電性接着材によって接着し、前記導電性接着材を焼成する第2焼成工程とを含み、前記工程(B)における受動素子層の形成工程が、第2絶縁基板の表面に受動素子材料を印刷して受動素子層を形成し、前記受動素子層を焼成する焼成工程を含み、前記工程(C)が、前記工程(A−2)よりも後に行われることを特徴とする。
請求項8に記載の本発明は、請求項6または請求項7に記載の回路配線基板の製造方法において、前記第1及び第2絶縁基板、前記回路配線層及び前記受動素子層には、それぞれメンブレン絶縁基板材、銀インクからなる導電性材料及び導電性カーボンペーストからなる抵抗材料が用いられていることを特徴とする。
本発明によれば、回路配線層が第1絶縁基板表面に形成された配線基板と、シート状第2絶縁基板表面に受動素子層が印刷形成された受動素子シートとが個別に作成可能であり、
薄い構造の前記受動素子シートは、前記配線基板に対して、導電性接着層により熱圧着接続することによって平坦な状態で実装可能であるので、その実装が簡単な上に、回路配線基板に実装した状態の全体構造が薄形化される。前記受動素子シートは、前記配線基板への他の電子部品の実装における処理条件の影響を受けることなく、その素子特性を独立して希望する値に調整及び維持した状態で実装可能であるという効果を奏することができる。
薄い構造の前記受動素子シートは、前記配線基板に対して、導電性接着層により熱圧着接続することによって平坦な状態で実装可能であるので、その実装が簡単な上に、回路配線基板に実装した状態の全体構造が薄形化される。前記受動素子シートは、前記配線基板への他の電子部品の実装における処理条件の影響を受けることなく、その素子特性を独立して希望する値に調整及び維持した状態で実装可能であるという効果を奏することができる。
以下、本発明の受動素子シート、回路配線基板及びその製造方法の実施形態について、図1及び図2を参照して説明する。
本発明の受動素子シートが実装された回路配線基板は、実際には、LEDやLSIなどの能動素子或いは他の受動素子など幾つかの電子部品が実装される。しかし、図1及び図2では一受動素子を実装した部分について図示してある。
図1に示すように、配線基板1は、ここでは、一般にメンブレン配線基板と称される配線基板材を用いて形成されていて、PET(ポリエチレンテレフタレート)フィルムからなるフレキシブルな第1絶縁基板2の一表面(上面)にパターン化された回路配線層3が形成されている。そして、前記回路配線層3は、所定の間隔で相互に離間する第1端子部3a及び第2端子部3bを有する。
受動素子シート4は、この例では抵抗素子を構成するものであり、PETフィルムからなるフレキシブルな第2絶縁基板5の一表面に、印刷技術を利用して、所定の抵抗設計値でパターン形成された抵抗素子層からなる受動素子層6を有する。そして、前記抵抗素子層6は、前記回路配線層3の第1及び第2端子部3a、3bにそれぞれ対応する第1及び第2端子部6a、6bを有する。
前記各層の第1端子部3aと6aとの間、及び各第2端子部3bと6bとの間には、それぞれ第1及び第2導電性接着層7a及び7bが介在され、互いに重ね合わされている。そして、これらの重ね合わせ部分を加熱加圧して熱圧着接続することによって、受動素子シート4が回路配線基板1に実装されている。
次に、前記配線基板1及び前記受動素子シート4の作製方法並びに前記受動素子シート4の配線基板1への組込(実装)方法を、次の<A段階>〜<C段階>に従って、図2を参照して説明する。
<A段階:配線基板1の作製>
図2(a)に示すように、前記第1絶縁基板2の材料として例えば厚さ100μmのPETフィルム(例えば帝人デュポンフィルム(株)社製の商品型番;HSL)を用意し、前記回路配線層3を構成するための導電性材料として例えば銀粒子(フィラー)をバインダーに混和した銀インク(例えば東洋紡(株)社製の商品型番;DX−351H−30)を用意する。
図2(a)に示すように、前記第1絶縁基板2の材料として例えば厚さ100μmのPETフィルム(例えば帝人デュポンフィルム(株)社製の商品型番;HSL)を用意し、前記回路配線層3を構成するための導電性材料として例えば銀粒子(フィラー)をバインダーに混和した銀インク(例えば東洋紡(株)社製の商品型番;DX−351H−30)を用意する。
そして、前記銀インクを前記第1絶縁基板の一表面(上面)に所定の回路パターン形状となるように、例えば0.3mmの回路幅及び10μmの層厚で印刷する。この印刷後、まず、前記銀インクの印刷層を例えば150℃の温度で4分間焼成し(第1焼成工程)、乾燥並びに熱硬化させることにより前記回路配線層3を形成する。なお、焼成時間は、前記銀インクの印刷層が10μm程度の薄い層であるので、前述の通り短時間で充分である。
更に、回路配線基板に、前記抵抗素子の組込みに加えてそれ以外の個別電子部品、例えばLEDチップ(図示せず)を実装するに当たり、前記回路配線層3の一部に、導電性接着材を例えばディスペンスなどにより塗布してLEDチップを接着した後、前記導電性接着材に対して例えば150℃の温度で第1焼成工程よりも長い時間の30分間の焼成を行う(第2焼成工程)。前記第2焼成工程が施された前記LEDチップの接着部分は、薄膜抵抗素子に比べれば重量が遙かに大きいLEDチップを、配線基板1上に、高い接続強度及び導電性を維持して接続固定させることができる。なお、前記第2焼成工程の温度や時間などの焼成条件は、LED以外の他種の電子部品の実装に応じて変更することがある。
このようにして、予定した電子部品の実装並びに前記回路配線層3の焼成処理を終えた配線基板1の作製が完了する。
<B段階:受動素子シート4の作製>
受動素子シート4の作製段階について、図2(b)及び図2(c)を参照して説明すると、シート状の第2絶縁基板5の材料として、前記第1絶縁基板2と同様に、例えば厚さ100μmのPETフィルム(例えば帝人デュポンフィルム(株)社製の商品型番;HSL)を用意する。ここでは、前記第2絶縁基板5の基板材には、それから多数の受動素子シート4を切り出せるような大面積のものが使用される。また、抵抗素子からなる受動素子層6を構成するための抵抗材料として、例えばカーボン粒子(導電性フイラー)を揮発性のバインダに混和させた導電性カーボンペースト(モリテックス(株)社製の商品型番;581SS)を用意する。
受動素子シート4の作製段階について、図2(b)及び図2(c)を参照して説明すると、シート状の第2絶縁基板5の材料として、前記第1絶縁基板2と同様に、例えば厚さ100μmのPETフィルム(例えば帝人デュポンフィルム(株)社製の商品型番;HSL)を用意する。ここでは、前記第2絶縁基板5の基板材には、それから多数の受動素子シート4を切り出せるような大面積のものが使用される。また、抵抗素子からなる受動素子層6を構成するための抵抗材料として、例えばカーボン粒子(導電性フイラー)を揮発性のバインダに混和させた導電性カーボンペースト(モリテックス(株)社製の商品型番;581SS)を用意する。
そして、図2(b)に示すように、前記第2絶縁基板5用の大面積の前記基板材の表面(下面)に、前記受動(抵抗)素子層6用の導電性カーボンペーストを10μmの層厚で印刷する。この場合、前記抵抗素子層6は素子幅0.5mm×素子長5mmの長矩形状或いはリボン状の平面パターンを有するものとし、前記導電性カーボンペーストは、0.5mm×5mmを1ユニットとする複数ユニットを含むことができるような長さや面積をもって前記第2絶縁基板5用の大面積基板材に印刷される。
そこで、前記導電性カーボンペーストの印刷層を例えば150℃の温度で4分間焼成して乾燥並びに熱硬化させ、前記第2絶縁基板5の基板材及び前記抵抗素子層6用の印刷層を、図2(b)中の破線Xを境に前記1ユニット毎に切り出すことによって、図2(c)に示すように、シート幅0.5mm×シート長5mmの長矩形状或いはリボン状の受動(抵抗)素子シート4が個々に得られる。なお、焼成時間は、前記カーボンペーストの印刷層が10μm程度の薄い層であるので、前述の通りの短時間で充分である。
前記受動(抵抗)素子シート4は、前記第2絶縁基板5を前記1ユニットサイズにして、個々に前記抵抗素子層6を印刷形成することも可能であるが、前述のように大面積絶縁基板材を用いれば、同一の印刷条件及び焼成条件にて前記抵抗素子層6が形成されるので、抵抗特性や品質の揃った多数の受動素子シートが簡単かつ低コストで得られる。
そして、図2(c)に示すように、前記受動素子シート4の抵抗素子層6の両端の第1、第2端子部6a、6bに、第1、第2導電性接着層7a、7bが両端から素子長手内側方向にそれぞれ1mm幅で貼り付けられる。第1、第2導電性接着層7a、7bの材料としては、例えばバインダーとしての接着剤中に導電性フィラーを混合した異方導電性接着材であるACF(Anisotropic Conductive Film)またはACP(Anisotropic Conductive Paste)が用いられる。
<C段階:受動素子シート4の配線基板1への実装>
前記A段階を終了した配線基板1(図2(a)参照)上に、前記B段階を終了した受動素子シート4(図2(c)参照)を図1に示すように重ねる。そして、前記回路配線層3の第1端子部3a、第1導電性接着層7a及び抵抗素子層6の第1端子部6aが重なる一方の重ね合わせ部、そして前記回路配線層3の第2端子部3b、第2導電性接着層7b及び抵抗素子層6の第2端子部6bが重なる他方の重ね合わせ部をそれぞれ加熱加圧する。
前記A段階を終了した配線基板1(図2(a)参照)上に、前記B段階を終了した受動素子シート4(図2(c)参照)を図1に示すように重ねる。そして、前記回路配線層3の第1端子部3a、第1導電性接着層7a及び抵抗素子層6の第1端子部6aが重なる一方の重ね合わせ部、そして前記回路配線層3の第2端子部3b、第2導電性接着層7b及び抵抗素子層6の第2端子部6bが重なる他方の重ね合わせ部をそれぞれ加熱加圧する。
このようにして、前記両方の重ね合わせ部が熱圧着接続されて、受動素子シート4の配線基板1への実装が完了する。前記加熱加圧は、一例として、130〜160℃の温度、0.3〜0.5Mpaの圧力、10秒程度の加圧時間で行った。前記受動素子シート4の実装高さ(前記受動素子シート4上面と回路配線層3上面との距離)は130μm程度であり、前記従来技術1の実装高さ1.2mmに比して遙かに低く実装密度を高く維持することが可能である。
次に、本発明の実施形態に係わる受動素子シート4の実装前後における抵抗素子層6の抵抗変化率(%)について、図3及び図4を参照し従来技術2と対比して説明する。
まず、図3は、本発明及び従来技術2に共通なサンプル回路パターンを示す一部切欠平面図であり、矩形状の絶縁基板10上に形成され左右に離間した第1、第2端子部11c、11dを有する回路配線層11の配線幅W1は0.3mmである。回路配線層11の外側両端11a−11b間の距離L1は60mm、抵抗素子層12の素子幅W2は0.5mmで長さL2は3mmである。抵抗素子層12の両端と前記第1、第2端子部11c、11dとの重なり幅Pは1mmとされ、その重なり部分はW1×P=0.3mm×1mmとなっている。また、回路配線層11及び抵抗素子層12の層厚はいずれも10μmである。
そして、本発明及び従来技術2のいずれについても、サンプル数N=100個を用意し、KEITHLEY社製のマルチメータ(MODEL2000)を用いて、各サンプルについて前記回路配線層11の外側両端11a−11b間の回路抵抗値を測定して各平均値及び抵抗変化率を求めた。
その測定結果及び各抵抗変化率について、図4を参照して説明する。即ち、前記従来技術2によれば、前記工程4にて形成された時点の抵抗素子層の回路抵抗値は、20.85Ωであり、その後の前記工程5が施された測定時点では16.39Ωに低下し21%もの大きな抵抗変化率が生じている。
これに対して、本発明の前記実施形態の技術によれば、前記B段階にて形成された抵抗素子層の回路抵抗値は、前記従来技術2の前記工程4時点の抵抗値とほぼ近似した20.43Ωで、前記C段階後の時点では19.33Ωであり、その抵抗値低下の抵抗変化率は5%程度の小さなものであった。
このように、本発明実施形態の抵抗変化率は、従来技術2よりも16ポイントも抑制されており、本発明に係わる抵抗素子の抵抗値は、その配線基板への実装前後に拘わらず所望の値で確保及び調整可能で、その抵抗値制御が正確に行えることが分かる。
なお、カーボンペーストからなる抵抗素子が焼成などの熱履歴を周囲から受けた場合は、ペースト中のバインダが揮発し導電性フィラの密度が高まって熱履歴が増えるほど抵抗値が低下する傾向を示す。しかし、本発明では、前記受動素子シート4を配線基板1に実装する際、第1、第2導電性接着層7A、7bが位置するスポット的部分で熱圧着接続され、他の電子部品の実装における熱履歴が避けられることにより、抵抗素子層6中のバインダ揮発や導電性フィラの密度分布に変化が殆ど起こらなかったことによって前記抵抗変化率が抑制されたものと考えられる。
以上のように、本発明に係る受動素子シート、これを実装した回路配線基板及びその製造方法によれば、回路配線基板への受動素子シートの実装が簡単な上に、回路配線基板に実装した状態の全体構造が薄形化できる。また、受動素子及び他の電子部品を回路配線基板に実装する場合に、前記他の電子部品の実装のための例えば加熱加圧成形工程などの熱履歴を伴う工程が必要であっても、前記受動素子シートは、前記B段階及びC段階で示すように配線基板への他の電子部品の実装及び焼成処理などとは独立して形成できるので、前記熱履歴を受けることから回避可能である。このようにして、本発明に係わる受動素子シートの素子特性が所望の値で調整及び確保される。
なお、前記実施形態においては、受動素子が抵抗素子である場合について説明されているが、本発明は、受動素子として例えば薄膜インダクタのような薄膜を用いる他の受動素子を採用することもできる。前述したインク及びペーストの用語は、粘性の度合いによって使い分けることがあるが、本発明においては、それぞれペースト及びインクと入れ替えて表現してもよい。
1 配線基板
2 第1絶縁基板
3 回路配線層
3a、3b 回路配線層の第1、第2端子部
4 受動素子シート
5 第2絶縁基板
6 抵抗素子層
6a、6b 抵抗素子層の第1、第2端子部
7a、7b 第1、第2導電性接着層
2 第1絶縁基板
3 回路配線層
3a、3b 回路配線層の第1、第2端子部
4 受動素子シート
5 第2絶縁基板
6 抵抗素子層
6a、6b 抵抗素子層の第1、第2端子部
7a、7b 第1、第2導電性接着層
Claims (8)
- 相互に離間する第1及び第2端子部を有する回路配線層が第1絶縁基板の一表面に形成された配線基板と、シート状の第2絶縁基板の表面に受動素子層を印刷して形成された受動素子シートとを備え、受動素子シートは、前記受動素子層を前記第1及び第2端子部に対して導電性接着層を介して熱圧着接続することによって前記配線基板に実装されていることを特徴とする回路配線基板。
- 前記導電性接着層は異方導電性接着層からなることを特徴とする請求項1に記載の回路配線基板。
- 前記受動素子層は、前記第2絶縁基板表面に導電性カーボンペーストを印刷して形成され、前記第1及び第2端子部にそれぞれ対応する端子部を有する抵抗素子層であることを特徴とする請求項1または請求項2に記載の回路配線基板。
- シート状の絶縁基板の表面に受動素子層を印刷して形成され、回路配線基板の回路配線層に対して導電性接着層を介して熱圧着接続されることを特徴とする受動素子シート。
- 前記受動素子層は導電性カーボンペーストをシート状の絶縁基板の表面に印刷して形成された抵抗素子層であることを特徴とする請求項4に記載の受動素子シート。
- (A)相互に離間する第1及び第2端子部を有する回路配線層を第1絶縁基板の一表面に形成して配線基板を作製する工程と、
(B)シート状の第2絶縁基板の表面に前記第1及び第2端子部にそれぞれ対応する端子部を有する受動素子層を印刷して受動素子シートを作製する工程と、
(C)前記受動素子層の各端子部と前記第1及び第2端子部とを導電性接着層を介してそれぞれ重ね熱圧着接続する工程と、
を備えていることを特徴とする回路配線基板の製造方法。 - 前記工程(A)における回路配線層の形成工程は、
(A−1)前記第1絶縁基板の一表面に導電性材料を印刷して回路配線層を形成し、前記回路配線層を焼成する第1焼成工程と、
(A−2)前記配線基板に実装される個別電子部品を前記回路配線層の一部に導電性接着材によって接着し、前記導電性接着材を焼成する第2焼成工程とを含み、
前記工程(B)における受動素子層の形成工程は、第2絶縁基板の表面に受動素子材料を印刷して受動素子層を形成し、前記受動素子層を焼成する焼成工程を含み、
前記工程(C)は、前記工程(A−2)よりも後に行われることを特徴とする請求項6に記載の回路配線基板の製造方法。 - 前記第1及び第2絶縁基板、前記回路配線層及び前記受動素子層には、それぞれメンブレン絶縁基板材、銀インクからなる導電性材料及び導電性カーボンペーストからなる抵抗材料が用いられていることを特徴とする請求項6または請求項7に記載の回路配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007266831A JP2009099600A (ja) | 2007-10-12 | 2007-10-12 | 受動素子シート、これを実装した回路配線基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007266831A JP2009099600A (ja) | 2007-10-12 | 2007-10-12 | 受動素子シート、これを実装した回路配線基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009099600A true JP2009099600A (ja) | 2009-05-07 |
Family
ID=40702366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007266831A Pending JP2009099600A (ja) | 2007-10-12 | 2007-10-12 | 受動素子シート、これを実装した回路配線基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009099600A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015023197A (ja) * | 2013-07-22 | 2015-02-02 | 株式会社アドウェルズ | 接合方法 |
JP2021524671A (ja) * | 2018-05-21 | 2021-09-13 | スリーエム イノベイティブ プロパティズ カンパニー | 回路ダイを含む極薄でフレキシブルなデバイス |
-
2007
- 2007-10-12 JP JP2007266831A patent/JP2009099600A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015023197A (ja) * | 2013-07-22 | 2015-02-02 | 株式会社アドウェルズ | 接合方法 |
JP2021524671A (ja) * | 2018-05-21 | 2021-09-13 | スリーエム イノベイティブ プロパティズ カンパニー | 回路ダイを含む極薄でフレキシブルなデバイス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3173410B2 (ja) | パッケージ基板およびその製造方法 | |
US9887173B2 (en) | Method for producing structured sintered connection layers, and semiconductor element having a structured sintered connection layer | |
JP4341588B2 (ja) | 多層基板及びその製造方法 | |
US20050275088A1 (en) | Circuit module and method for manufacturing the same | |
TWI497535B (zh) | 具有軟性材料層之微電阻元件及其製造方法 | |
JP4228677B2 (ja) | 回路基板 | |
CN104427754A (zh) | 刚柔性pcb以及制造刚柔性pcb的方法 | |
TWI306370B (en) | Coreless thin substrate with embedded circuits in dielectric layer and method for manufacturing the same | |
WO2012120995A1 (ja) | 電気素子内蔵型多層基板およびその製造方法 | |
US10285269B2 (en) | Multilayer substrate and manufacturing method for the multilayer substrate | |
JP6380716B1 (ja) | 多層基板、多層基板の回路基板への実装構造、および多層基板の製造方法 | |
JP2010147442A (ja) | フレキシブルプリント配線板、フレキシブルプリント配線板の製造方法、及びフレキシブルプリント回路板 | |
JP2009099600A (ja) | 受動素子シート、これを実装した回路配線基板及びその製造方法 | |
US11456108B2 (en) | Multilayer board and manufacturing method thereof | |
JP5581828B2 (ja) | 積層回路基板および基板製造方法 | |
JP6497486B2 (ja) | 多層基板およびその製造方法 | |
JP4622449B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
WO2018079477A1 (ja) | 多層基板およびその製造方法 | |
JP4777764B2 (ja) | 温度補償回路基板の製造方法 | |
JP4821276B2 (ja) | 多層プリント配線板の製造方法及び多層プリント配線板 | |
JP6418968B2 (ja) | 電子部品実装用パッケージ、電子装置および電子モジュール | |
JP2001015922A (ja) | プリント配線基板の製造方法 | |
JP2005158975A (ja) | 電子部品及びその製造方法 | |
CN109788633B (zh) | 印制线路板及其制作方法 | |
JP6474879B1 (ja) | 配線基板、及び、配線基板の製造方法 |