JP2005158975A - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法 Download PDF

Info

Publication number
JP2005158975A
JP2005158975A JP2003394759A JP2003394759A JP2005158975A JP 2005158975 A JP2005158975 A JP 2005158975A JP 2003394759 A JP2003394759 A JP 2003394759A JP 2003394759 A JP2003394759 A JP 2003394759A JP 2005158975 A JP2005158975 A JP 2005158975A
Authority
JP
Japan
Prior art keywords
substrate
electronic component
adhesive layer
glass transition
transition temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003394759A
Other languages
English (en)
Inventor
Kenichi Ito
健一 伊藤
Tetsuo Hatanaka
哲夫 畠中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2003394759A priority Critical patent/JP2005158975A/ja
Publication of JP2005158975A publication Critical patent/JP2005158975A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】 ガラス転移温度が半田付け温度以上の接着層を用いることで、信頼性の高く且つ長寿命の電子部品及びその製造方法を提供する。
【解決手段】 フェライト基板7上に積層体4を形成し、フェライト基板6をこの積層体に接着層5−1,5−2を介して圧着することで、チップ体2を形成する。そして、外部端子3−1〜3−4をチップ体2に取り付けることで、電子部品であるチョークコイル1を製造する。この際、接着層5−1,5−2の材料に、ガラス転移温度が半田付け温度以上の材料を用いる。好ましくは、ガラス転移温度が270℃以上で且つ上記熱膨張率及び弾性率を有する材料を用いる。
【選択図】図1

Description

この発明は、一対の基板間に積層体を装着した電子部品及びその製造方法に関するものである。
従来、この種の電子部品に関しては、例えば、特許文献1ないし特許文献3に開示されている技術がある。
特許文献1に開示の複合電子部品は、異なる材料で構成された二以上の焼結積層体をポリイミド樹脂を介して真空熱圧着することより形成された積層体両端部に、乾式メッキを施して、外部端子を設けた構造となっている。
また、特許文献2に開示の電子部品である多層プリントコイルは、基板の両面にプリントコイルを絶縁性接着シートを介して一体化することで複合シートを形成し、この複合シートをジグザグ状に折り畳み、これらの複合シートを多層化した状態で加熱、加圧することで接着させた構造となっている。
そして、特許文献3に開示の電子部品は、コア基板に薄膜導体をパターニングして、このコア基板と、樹脂等でなる複合材料を薄い板状に形成して半硬化したプリプレグとを交互に積層し、その後、熱プレスによってプリプレグとコア基板とを一体化した構造となっている。
特開平07−106200号公報 特開2000−252146号公報 特開2002−324729号公報
しかし、上記した従来の電子部品は、接着層として熱可塑性又は熱硬化性のポリイミド樹脂や接着シートなどを用い、この接着層を介して積層体と基板や積層体同士などを熱圧着することにより、これらを接着した構造となっているので、この接着層のガラス転移温度が電子部品の半田付け温度以下である場合には、リフロー半田時に、電子部品の外部端子が切断されて、外部端子と内部回路との導通が断たれる事態が生じるおそれがある。以下、その理由を述べる。
図9は、ガラス転移温度が半田付け温度以下である接着層を用いた電子部品の断線現象を説明するための断面図である。
電子部品を製造する際に、図9(a)に示すように、回路100aが積層された基板100上に接着層102を介して基板101を載せ、真空熱圧着を行うと、圧着時に下側の基板100と上側の基板101との間に温度差が生じる。このため、冷却時に、基板100,101との間に収縮差が生じ、基板100,101が反った状態になる。この結果、基板の反りによる基板100,101間のズレが接着層102に内部歪みとして残留したまま、接着層102が硬化することとなる。
かかる状態で、図9(a)のウエハの破線部分をダイシング工程でチップ化し、図9(b)に示すように、外部端子110,111を、回路100aの端子に接続させた状態で、チップの両側に形成すると、接着層102に内部歪みを残留させた電子部品が製品化される。
したがって、接着層102のガラス転移温度が半田付け温度以下の場合には、電子部品のリフロー半田時に、内部歪みが解放されて、接着層102が軟化して変形する。この結果、図9(c)に示すように、外部端子110,111が接着層102の変形によって切断され、基板100,101と回路100aとの導通が断たれる事態が発生すると考えられる。
また、リフロー半田時に導通が断たれる事態が発生しない場合のおいても、外部端子110,111に亀裂が生じ、実装後短時間で破損するおそれがある。
この発明は、上述した課題を解決するためになされたもので、ガラス転移温度が半田付け温度以上の接着層を用いることで、高信頼性且つ長寿命の電子部品及びその製造方法を提供することを目的とする。
上記課題を解決するために、請求項1の発明は、第1の基板と、絶縁層と導体層とがこの第1の基板上に積層され且つ導体層で構成された内部回路の端子が側面に露出する積層体と、接着層を介してこの積層体上に貼り合わされた第2の基板とを具備するチップ体に、外部端子が内部回路の端子と接触するように取り付けられてなる電子部品であって、接着層を、ガラス転移温度が部品実装時の半田付け温度以上である材料で形成した構成とする。
かかる構成により、電子部品は、半田付けにより、実装されるが、このとき、接着層が半田付け温度に加熱される。この際、接着層は、ガラス転移温度が部品実装時の半田付け温度以上である材料で形成されているので、接着層が変形することはない。
請求項2の発明は、請求項1に記載の電子部品において、接着層のガラス転移温度は、270°C以上である構成とした。
また、請求項3の発明に係る電子部品の製造方法は、絶縁層と導体層とを第1の基板上に積層して内部回路を有した積層体を形成する積層工程と、ガラス転移温度が部品実装時の半田付け温度以上の接着層を介して、積層体上に第2の基板を接着させる接着工程と、加熱しながら、第2の基板を第1の基板側に所定圧力で押圧する圧着工程と、圧着工程を経て得たウエハを、内部回路の端子が積層体の側面から露出するチップ体にダイシングするダイシング工程と、チップ体の内部回路の端子と接触するように外部端子をチップ体側面に形成する外部端子形成工程とを具備する構成とした。
かかる構成により、積層工程において、内部回路を有した積層体が形成され、接着工程によって、第2の基板がこの積層体上に接着層を介して接着される。このとき、接着層として、ガラス転移温度が部品実装時の半田付け温度以上のものを用いられる。さらに、圧着工程により、第2の基板が第1の基板側に所定圧力で押圧される。このとき、加熱しながら、第2の基板を第1の基板側に所定圧力で押圧するので、第2基板と積層体との間に高い接着力が確保される。そして、ダイシング工程において、ウエハが、チップ体にダイシングされ、外部端子形成工程によって、外部端子がチップ体側面に形成されて、電子部品が製造される。
請求項4の発明は、請求項3に記載の電子部品の製造方法において、接着工程は、ガラス転移温度が270゜C以上の接着層を介して、積層体上に第2の基板を接着させる構成とした。
請求項5の発明は、請求項3または請求項4に記載の電子部品の製造方法において、圧着工程を、第1及び第2の基板を上下から挟んで押圧する一対のブロックを有し且つ一対のブロックが第1及び第2の基板の素材と同一の素材で形成された真空ホットプレス機により実行する構成とした。
以上詳しく説明したように、請求項1及び請求項2の発明に係る電子部品によれば、半田実装時の加熱により、内部歪みが解放して接着層が変形するという事態は生じない。したがって、内部回路の端子と接触している外部端子が切断されて、導通が断たれることはない。また、接着層の変形による外部端子の亀裂も発生することはない。この結果、信頼性が高くしかも長寿命の電子部品を提供することができるという優れた効果がある。
また、請求項3ないし請求項5の発明に係る電子部品の製造方法によれば、ガラス転移温度が部品実装時の半田付け温度以上の接着層を用いて、第2の基板を積層体上に接着するので、半田実装時の加熱による接着層の変形がほとんど生じない信頼性の高い長寿命な電子部品を製造することができるという効果がある。
特に、請求項5の発明によれば、ブロックと基板との温度差が少なくなり、その分、基板の反りを減少させることができる効果がある。
以下、この発明の最良の形態について図面を参照して説明する。
図1は、この発明の一実施例に係る電子部品の分解斜視図であり、図2は、電子部品の外観図であり、図3は、図2の矢視A−A断面図である。
これらの図に示すように、この実施例の電子部品は、薄膜型コモンモードチョークコイル(以下、単に「チョークコイル」と記す)であり、このチョークコイル1は、チップ体2と外部端子3−1,〜,3−4を具備している。
チップ体2は、図1および図3に示すように、第2の基板としてのフェライト基板6を、接着層5−1,5−2を介して積層体4上に貼り合わせた構成となっている。なお、この実施例では、第2の基板として磁性体であるフェライト基板6を用いているが、基板の材料は磁性体に限定されるものではなく、用途に応じて、誘電体や絶縁体で第2の基板を形成しても良い。
積層体4は、第1の基板としてのフェライト基板7の上に、一次側コイル部8と二次側コイル部9とを積み重ねることにより形成されている。
具体的には、一次側コイル部8は、フェライト基板7の上に、絶縁層81,導体層としての配線パターン82,絶縁層83,導体としての配線パターン84,絶縁層85を順に積み重ね、絶縁層83に設けられたスルーホール83aを通じて、配線パターン82,84を電気的に接続した構造となっている。すなわち、一次側コイル部8内に、配線パターン82,84でなる内部回路としての並列スパイラルコイルが形成され、その端子82a,82b,84a,84bが積層体4の側面で露出されている。
一方、二次側コイル部9も一次側コイル部8とほぼ同様であり、一次側コイル部8の上に、絶縁層91,導体層としての配線パターン92,絶縁層93,導体としての配線パターン94,絶縁層95を順に積み重ね、絶縁層93に設けられたスルーホール93aを通じて、配線パターン92,94を電気的に接続した構造となっている。すなわち、二次側コイル部9内に、配線パターン92,94でなる内部回路としての並列スパイラルコイルが形成され、その端子92a,92b,94a,94bが積層体4の側面で露出されている。
この実施例では、配線パターン82,84,92,94を形成する材料として、Agを用いている。しかし、配線パターン82,84,92,94として、導電性に優れたCu,Pd,Al等の金属や、これらの合金を用いることができることは勿論である。
また、この実施例では、絶縁層81,83,85,91,93,95として、ポリイミド樹脂を用いているが、絶縁層83,93はスルーホール83a,93aを形成するため、感光性のポリイミド樹脂を用いる必要がある。また、絶縁層81,83,85,91,93,95として、ポリイミド樹脂以外に、エポキシ樹脂,ベンゾシクロプテン樹脂等の種々の樹脂材料、あるいはSiO2等のガラス、ガラスセラミクス、誘電体等を用いることができることは勿論である。
フェライト基板6は、スパイラルコイルのインピーダンス特性の向上と電磁シールドと配線パターン82,84,92,94の保護とを目的として用いられる基板であり、接着層5−1,5−2を介して積層体4上に圧着されている。
接着層5−1,5−2は、熱硬化性のポリイミド樹脂を材料とする層であり、そのガラス転移温度がチョークコイル1の実装時の半田付け温度以上のものが適用される。この実施例では、ガラス転移温度が270℃以上のものを適用する。さらに、これら接着層5−1,5−2は、共に低熱膨張率で且つ低弾性率を有した上記ポリイミド樹脂が適用されている。具体的には、熱膨張係数が71ppm(150℃〜250℃)、弾性係数が2.8GPaのポリイミド樹脂である。
なお、ガラス転移温度が270℃以上で且つ上記熱膨張率及び弾性率を有するものであれば、熱硬化性ポリイミド樹脂だけでなく、熱可塑性のポリイミド樹脂、熱可塑性ポリアミドイミド樹脂、エポシキ樹脂などの熱可塑性又は熱硬化性の樹脂を、接着層5−1,5−2として用いることができる。
チップ体2は、図2に示すように、上記のような構造を有した矩形体であり、その両側に、外部端子3−1,〜,3−4が取り付けられている。
具体的には、図1及び図3に示すように、一次側コイル部8の端子82a,82b,84a,84bがチップ体2の両側面の左下部分に露出し、二次側コイル部9の端子92a,92b,94a,94bが両側面の右上部分に露出している。したがって、外部端子3−1が端子82a,84aに、外部端子3−2が端子82b,84bに接触するように取り付けられ、外部端子3−3が端子92a,94aに、外部端子3−4が端子92b,94bに接触するように取り付けられている。これにより、一次側コイル部8のスパイラルコイルと外部端子3−1,3−2とが電気的に接続され、二次側コイル部9のスパイラルコイルと外部端子3−3,3−4とが電気的に接続されている。
この実施例では、外部端子3−1,〜,3−4は、薄膜Agの上にNiの膜を形成した構成をとっている。勿論、外部端子3−1,〜,3−4として、Ab−Pd,Cu,NiCrまたはNiCu等の薄膜上にNi,Sn−Pb等の金属膜を形成したものを用いても良い。
次に、チョークコイル1の製造方法の一例について説明する。
図4は、チョークコイル1の製造方法を示す工程図であり、図5は、積層工程と接着工程とを示す断面図であり、図6は、圧着工程を示す断面図であり、図7はダイシング工程と外部端子形成工程を示す概略図である。
図4に示すように、この製造方法は、積層工程S1と接着工程S2と圧着工程S3とダイシング工程S4と外部端子形成工程S5とを備えてなる。
まず、積層工程S1を実行する。
積層工程S1は、図5に示すように、フェライト基板7に、上記スパイラルコイルが得られるようにフォトリソグラフィ技術を用いて絶縁層と配線パターンを交互に複数回積層して積層体4を形成する工程である。
この工程を実行する際、絶縁層と配線パターンの形成に支障がないよう、表面粗さRaが0.5μm以下に研磨されたフェライト基板7を用いることが望ましい。
積層工程S1においては、フェライト基板7にポリイミド樹脂を用いて絶縁層81を形成する。そして、絶縁層81の上に、スパッタリングや蒸着等の薄膜形成法、あるいはスクリーン印刷などの厚膜形成法といった成膜技術によりAg膜層を形成し、しかる後、レジスト塗布,露光及び現像やエッチング等の一連のフォトリソグラフィ技術を用いて、端子82a,82bを有した配線パターン82を形成する。続いて、配線パターン82上に、感光性ポリイミド樹脂を塗布し、露光及び現像を行うことで、スルーホール83aを有した絶縁層83を形成する。そして、この絶縁層83上に、配線パターン82及び絶縁層81と同様に、端子84a,84bを有した配線パターン84と絶縁層85とを順に積層することで、一次側コイル部8(図1参照)を形成する。
しかる後、一次側コイル部8の上に、一次側コイル部8と同様に、絶縁層91,93,95と配線パターン92,94とを交互に積層することで、二次側コイル部9(図1参照)を形成する。
これにより、積層工程S1が終了し、積層体4が形成される。
次に、接着工程S2を実行する。
接着工程S2は、接着層5−1,5−2を介して、積層体4上にフェライト基板6を接着させる工程である。
具体的には、ガラス転移温度が270℃以上、熱膨張係数が71ppm(150℃〜250℃)で弾性係数が2.8GPaの熱硬化性のポリイミド樹脂を、積層体4の絶縁層95の上面とフェライト基板6の下面とにそれぞれ塗布して、接着層5−1,5−2を形成し、これらを貼り合わせた後、300℃で1時間乾燥(仮硬化)させる。このように接着層5−1,5−2を一旦乾燥させることで、不用なガス成分を抜くことができ、接着層5−1,5−2内の空孔の発生を防止することができる。
しかる後、圧着工程S3を実行する。
圧着工程S3は、加熱しながら、フェライト基板6をフェライト基板7側に所定圧力で押圧する工程である。
具体的には、図6に示すように、フェライト基板6が貼り付けられた積層体4を、真空ホットプレス機10にセットし、300℃〜450℃で1時間加熱しながら、フェライト基板6を2000kgf/16平方インチ〜5000kgf/16平方インチの高圧で押圧することで、フェライト基板6を積層体4上に熱圧着する。
このとき、真空ホットプレス機10のブロック11,12として、フェライト基板6,7と同材料のものを用いることが好ましい。従来のように、真空ホットプレス機のブロックとして、カーボン製のものを使用すると、カーボン製のブロックの熱伝導率が高いことから、ブロックの温度とブロックに接触している基板の温度との差が大きくなり、基板の反りが大きくなるからである。これに対して、フェライト基板6,7と同じ素材のブロック11,12を用いることで、フェライト基板6,7とブロック11,12との温度差が少なくなり、その分、フェライト基板6,7の反りを少なくすることができる。
ところで、上記したように、フェライト基板6と積層体4との圧着時には、350℃〜390℃の高温を加えている。したがって、この高温によって、接着層5−1,5−2からガスが流出して接着層5−1,5−2内に空孔を作るおそれがある。この空孔は、密着力を低下させる。また、空孔内に湿気がたまった場合には、内部の配線パターンを短絡させるおそれがある。したがって、接着層5−1,5−2の耐熱温度は400℃以上のものを用いることが望ましい。
以上のようにして、フェライト基板6と積層体4とを熱圧着した後、冷却して、真空ホットプレス機10の圧力を解除することで、圧着工程S3が終了する。このように、圧着工程S3が実行されることで、フェライト基板6と積層体4とが強固に接着されるので、後工程のダイシング工程S4や外部端子形成工程S5においてフェライト基板6が積層体4から剥がれることはない。
そして、ダイシング工程S4を実行する。
ダイシング工程S4は、圧着工程S3を経て得たウエハを、チップ体2にダイシングする工程である。
具体的には、図7(a)及び(b)に示すように、チップ体2をダイシングソウ200でウエハ2′から切り出して分割する。
しかる後、図示しないバレルによって面取りを施すことにより、チップ体2形成の作業は完了し、内部のスパイラルコイルの端子82a,82b,84a,84bが側面から露出したチップ体2が得られる。
最後に、外部端子形成工程S5を実行する。
外部端子形成工程S5は、スパイラルコイルの端子82a,82b,84a,84bと接触するように外部端子3−1,〜,3−4をチップ体2の側面に形成する工程である。
具体的には、Ag含む導電性ペーストの塗布や、Agのスパッタリングや蒸着等によって、端子82a,82b,84a,84bと対応する部分にAg膜を成膜する。そして、このAg膜上に、湿式電解メッキ等によって、Ni,Sn−Pb等の金属膜を形成する。
これにより、図7(c)に示すように、チップ体2に外部端子3−1,〜,3−4を備えたチョークコイル1が製造される。
以上のようにして製造されたチョークコイル1は、小型・低背の電子部品であり、その実装は、リフロー半田により行われるのが一般的である。
リフロー半田は、チョークコイル1の外部端子3−1,〜,3−4を半田が盛られたランドなどに載置し、260℃前後の高温の雰囲気で加熱することにより、外部端子3−1,〜,3−4をランドに半田付けするものである。このとき、上記圧着工程S3において、フェライト基板6,7が反っていた場合には、接着層5−1,5−2にフェライト基板6,7の反りに因る内部歪みが残留している。したがって、リフロー半田時の加熱によって、内部歪みが解放され、接着層5−1,5−2が軟化して変形し、外部端子3−1,〜,3−4とスパイラルコイルの端子82a,82b,84a,84bとの接続が断たれるおそれがある。
しかし、この実施例のチョークコイル1では、接着層5−1,5−2として、ガラス転移温度が270℃以上の熱硬化性ポリイミド樹脂を用いているので、ガラス転移温度がリフロー半田の加熱温度よりも高い。しかも、熱膨張係数が71ppm(150℃〜250℃)で弾性係数が2.8GPaという低熱膨張率且つ低弾性率のポリイミド樹脂を用いている。したがって、リフロー半田時の加熱によって、接着層5−1,5−2が変形することはなく、この結果、部端子3−1,〜,3−4とスパイラルコイルの端子82a,82b,84a,84bとの接続が確保される。また、接着層5−1,5−2の変形による外部端子3−1,〜,3−4の亀裂も発生することはない。
発明者等は、かかる点を実証すべく次のような接着層軟化の比較実験を行った。
図8は、接着層軟化の比較実験の結果を示す顕微鏡写真の複写図である。なお、引き出し線の写真中の部分は白色で描いてある。
この実験では、図8(a)及び(b)に示すように、フェライト基板70上の積層体に接着層を介してフェライト基板60を熱圧着して、外部端子30,30を取り付けたものを試料として用いたが、この際、接着層に内部歪みが生じるように、予めフェライト基板60,70に反りを与えておいた。
そして、接着層の材料を異ならしめた2つの試料1,2をリフロー半田することで接着層の変形を観察した。
試料1では、接着層50の材料に、ガラス転移温度が190℃、熱膨張係数が50ppm(<190℃)、弾性率が2.7GPaである、熱可塑性の樹脂を用いた。
一方、試料2では、接着層51の材料に、ガラス転移温度が270℃、熱膨張係数が71ppm(150℃〜250℃)、弾性率が2.8GPaである、熱硬化性の樹脂を用いた。
上記実験の結果、試料1では、図8(a)の矢印Bで示すように、接着層50が変形して、フェライト基板60がフェライト基板70に対して横方向にずれ、内部回路の端子80が接続されている外部端子30,30が完全に切断された。
これに対して、試料2では、図8(b)の矢印Cで示すように、接着層51は変形せず、フェライト基板60がフェライト基板70に対してズレていない。このため、内部回路の端子80が接続された外部端子30,30は、切断されることなく、当初の状態を維持している。
この実験の結果から、接着層のガラス転移温度が電子部品の半田付け温度以上であるならば、接着層が変形せず、外部端子の切断が生じないことは、明らかである。
この発明の一実施例に係る電子部品を示す分解斜視図である。 電子部品の外観図である。 図2の矢視A−A断面図である。 チョークコイルの製造方法を示す工程図である。 積層工程と接着工程とを示す断面図である。 圧着工程を示す断面図である。 ダイシング工程と外部端子形成工程を示す概略図である。 接着層軟化の比較実験の結果を示す顕微鏡写真の複写図である。 ガラス転移温度が半田付け温度以下である接着層を用いた電子部品の断線現象を説明するための断面図である。
符号の説明
1…チョークコイル、 2…チップ体、 3−1,〜3−4…外部端子、 4…積層体、 5−1,5−2…接着層、 6,7…フェライト基板、 81,83,85,91,93,95…絶縁層、 82,84,92,94…配線パターン、 8…一次側コイル、 9…二次側コイル部、 82a,82b,84a,84b,92a,92b,94a,94b…端子、 10…真空ホットプレス機、 11,12…ブロック、 S1…積層工程、 S2…接着工程、 S3…圧着工程、 S4…ダイシング工程、 S5…外部端子形成工程。

Claims (5)

  1. 第1の基板と、絶縁層と導体層とがこの第1の基板上に積層され且つ上記導体層で構成された内部回路の端子が側面に露出する積層体と、接着層を介してこの積層体上に貼り合わされた第2の基板とを具備するチップ体に、外部端子が上記内部回路の端子と接触するように取り付けられてなる電子部品であって、
    上記接着層を、ガラス転移温度が部品実装時の半田付け温度以上である材料で形成した、
    ことを特徴とする電子部品。
  2. 請求項1に記載の電子部品において、
    上記接着層のガラス転移温度は、270°C以上である、
    ことを特徴とする電子部品。
  3. 絶縁層と導体層とを第1の基板上に積層して内部回路を有した積層体を形成する積層工程と、
    ガラス転移温度が部品実装時の半田付け温度以上の接着層を介して、上記積層体上に第2の基板を接着させる接着工程と、
    加熱しながら、上記第2の基板を第1の基板側に所定圧力で押圧する圧着工程と、
    上記圧着工程を経て得たウエハを、上記内部回路の端子が積層体の側面から露出するチップ体にダイシングするダイシング工程と、
    上記チップ体の内部回路の端子と接触するように外部端子をチップ体側面に形成する外部端子形成工程と
    を具備することを特徴とする電子部品の製造方法。
  4. 請求項3に記載の電子部品の製造方法において、
    上記接着工程は、ガラス転移温度が270゜C以上の接着層を介して、上記積層体上に第2の基板を接着させる、
    ことを特徴とする電子部品の製造方法。
  5. 請求項3または請求項4に記載の電子部品の製造方法において、
    上記圧着工程を、上記第1及び第2の基板を上下から挟んで押圧する一対のブロックを有し且つ当該一対のブロックが当該第1及び第2の基板の素材と同一の素材で形成された真空ホットプレス機により実行する、
    ことを特徴とする電子部品の製造方法。
JP2003394759A 2003-11-25 2003-11-25 電子部品及びその製造方法 Pending JP2005158975A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003394759A JP2005158975A (ja) 2003-11-25 2003-11-25 電子部品及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003394759A JP2005158975A (ja) 2003-11-25 2003-11-25 電子部品及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005158975A true JP2005158975A (ja) 2005-06-16

Family

ID=34720701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003394759A Pending JP2005158975A (ja) 2003-11-25 2003-11-25 電子部品及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005158975A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201022A (ja) * 2006-01-24 2007-08-09 Murata Mfg Co Ltd 電子部品
WO2009022578A1 (ja) * 2007-08-10 2009-02-19 Murata Manufacturing Co., Ltd. 素子構造およびその製造方法
US7772956B2 (en) 2007-02-27 2010-08-10 Murata Manufacturing Co., Ltd. Multilayer transformer component
KR20160092290A (ko) * 2015-01-27 2016-08-04 삼성전기주식회사 코일 부품 및 이의 제조 방법
US20180061553A1 (en) * 2016-09-01 2018-03-01 Samsung Electro-Mechanics Co., Ltd. Chip electronic component including stress buffer layer

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201022A (ja) * 2006-01-24 2007-08-09 Murata Mfg Co Ltd 電子部品
US7772956B2 (en) 2007-02-27 2010-08-10 Murata Manufacturing Co., Ltd. Multilayer transformer component
KR101075318B1 (ko) 2007-02-27 2011-10-19 가부시키가이샤 무라타 세이사쿠쇼 적층형 트랜스 부품
WO2009022578A1 (ja) * 2007-08-10 2009-02-19 Murata Manufacturing Co., Ltd. 素子構造およびその製造方法
JPWO2009022578A1 (ja) * 2007-08-10 2010-11-11 株式会社村田製作所 素子構造およびその製造方法
US7998556B2 (en) 2007-08-10 2011-08-16 Murata Manufacturing Co., Ltd. Element structure and method for producing the same
KR20160092290A (ko) * 2015-01-27 2016-08-04 삼성전기주식회사 코일 부품 및 이의 제조 방법
KR101652848B1 (ko) 2015-01-27 2016-08-31 삼성전기주식회사 코일 부품 및 이의 제조 방법
US20180061553A1 (en) * 2016-09-01 2018-03-01 Samsung Electro-Mechanics Co., Ltd. Chip electronic component including stress buffer layer

Similar Documents

Publication Publication Date Title
JP5022392B2 (ja) ペーストバンプを用いた印刷回路基板の製造方法
JPH04212494A (ja) 剛性/可撓性プリント回路構造体の製作方法とこの方法により製作された多層可撓性回路基板
JP5093353B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JPH08203737A (ja) コイル部品
JP2004259991A (ja) 積層セラミック部品
JP4687205B2 (ja) 電子部品
WO2005004567A1 (ja) 部品内蔵基板の製造方法
JP2006041184A (ja) 電子部品
JP2005158975A (ja) 電子部品及びその製造方法
JP2007013208A (ja) プリント配線基板の製造方法
JP2004146655A (ja) コイル部品及びそれを利用した回路装置
JP4775174B2 (ja) コイル部品及びその製造方法
JP5185622B2 (ja) 多層配線基板
JP5749235B2 (ja) 回路部品内蔵基板の製造方法
JP2006261586A (ja) コイル部品の製造方法
JPH1070363A (ja) 印刷配線板の製造方法
JPH1131632A (ja) 固体複合部品の製造方法
JP4285362B2 (ja) 電子部品の実装構造および電子部品の製造方法
JP2005268672A (ja) 基板
JP3883744B2 (ja) プリント配線基板の製造方法
JP4821276B2 (ja) 多層プリント配線板の製造方法及び多層プリント配線板
JP4952766B2 (ja) 電子部品及び電子部品の製造方法
JP2619164B2 (ja) プリント配線板の製造方法
JP4330850B2 (ja) 薄型コイル部品の製造方法,薄型コイル部品及びそれを使用した回路装置
JP4200664B2 (ja) 積層基板およびその製造方法