JP2013089944A - 積層セラミック電子部品 - Google Patents

Abstract

【課題】積層セラミック電子部品に関する。
【解決手段】０６０３サイズ以下の積層セラミック電子部品であって、複数の内部電極及び内部電極の間に配置される誘電体層を含むセラミック本体と、セラミック本体の外面に配置され、内部電極と電気的に連結された外部電極とを含み、セラミック本体の長さ方向の中心部をセラミック本体の幅方向と厚さ方向に切断した断面上において内部電極が重なっている領域を活性領域と定義し、幅方向と厚さ方向に切断した断面の全体面積をＡｔ、活性領域の面積をＡａと定義すると、６５％≦Ａａ／Ａｔ≦９０％を満たし、活性領域を幅方向及び厚さ方向にそれぞれ三等分して９個の領域に区分すると、厚さ方向上部の幅方向中間部の領域の内部電極の連続性または厚さ方向下部の幅方向中間部の領域の内部電極の連続性が、厚さ方向上部の幅方向中間部の領域及び厚さ方向下部の幅方向中間部の領域以外の領域の内部電極の連続性より大きい。
【選択図】図３

Description

本発明は、積層セラミック電子部品に関する。

積層セラミック電子部品の一つである積層セラミックキャパシタは、多数の誘電体層の間に内部電極が形成される。

電子製品が小型化及び多機能化するに伴い、上記電子製品に内蔵されるチップ型積層キャパシタも小型化及び高容量化することが求められている。

積層セラミックキャパシタの小型化及び高容量化のために、セラミック本体内の内部電極の間に介在される誘電体層の厚さを薄くしたり、内部電極の積層数を増加させる方法を利用する。

このような積層セラミックキャパシタを小型化及び高容量化する方法を用いることにより、積層セラミックキャパシタの内部で内部電極が占める活性領域における内部電極の形成密度が増加する。

上記活性領域内における内部電極の形成密度が増加すると、セラミックグリーンシートの切断や焼結などの小さな内部応力の変化でも、誘電体層と内部電極層との間の界面にクラック（ｃｒａｃｋ）などの内部欠陥の問題点が生じる可能性がある。

誘電体層と内部電極層との間の界面にクラック（ｃｒａｃｋ）などの内部欠陥が発生する場合、容量確保などの所望の特性を得ることができず、積層セラミックキャパシタなどの積層セラミック電子部品の信頼性が低下する。

本発明の一実施形態の目的は、小型化及び高容量化しても、内部応力を緩和して内部欠陥がなく、特性が向上されるようにする積層セラミック電子部品を提供することにある。

本発明の一実施形態による積層セラミック電子部品は、０６０３サイズ以下の積層セラミック電子部品であって、複数の内部電極及び上記内部電極の間に配置される誘電体層を含むセラミック本体と、上記セラミック本体の外面に配置され、上記内部電極と電気的に連結された外部電極と、を含み、上記セラミック本体の長さ方向の中心部を上記セラミック本体の幅方向と厚さ方向に切断した断面上において上記内部電極が重なっている領域を活性領域と定義し、上記幅方向と厚さ方向に切断した断面の全体面積をＡｔ、上記活性領域の面積をＡａと定義すると、６５％≦Ａａ／Ａｔ≦９０％を満たし、上記活性領域を上記幅方向及び上記厚さ方向にそれぞれ三等分して９個の領域（１）、（２）、（３）、（４）、（５）、（６）、（７）、（８）、（９）に区分すると、厚さ方向上部の幅方向中間部の領域（２）の内部電極の連続性または厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性が、上記厚さ方向上部の幅方向中間部の領域及び上記厚さ方向下部の幅方向中間部の領域以外の領域（１）、（３）、（４）、（５）、（６）、（７）、（９）の内部電極の連続性より大きいことができる。

また、本発明の一実施形態による積層セラミック電子部品の上記厚さ方向上部の幅方向中間部の領域（２）の内部電極の連続性または厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性は８５％以上であることができる。

また、本発明の一実施形態による積層セラミック電子部品の上記厚さ方向上部の幅方向中間部の領域（２）及び上記厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性が、上記厚さ方向上部の幅方向中間部の領域及び上記厚さ方向下部の幅方向中間部の領域以外の領域（１）、（３）、（４）、（５）、（６）、（７）、（９）の内部電極の連続性より大きいことができる。

また、本発明の一実施形態による積層セラミック電子部品の上記活性領域において、厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性がもっとも小さいことができる。

また、本発明の一実施形態による積層セラミック電子部品の上記厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性は８０％以上であることができる。

また、本発明の一実施形態による積層セラミック電子部品の上記厚さ方向上部の幅方向中間部の領域（２）の内部電極の連続性または厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性と、厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性と、の差の絶対値は３％以上であることができる。

また、本発明の一実施形態による積層セラミック電子部品の上記切断した断面のマージン部の幅は５０μｍ以下であることができる。

また、本発明の一実施形態による積層セラミック電子部品の上記内部電極の積層数は２００層以上であることができる。

また、本発明の一実施形態による積層セラミック電子部品の上記セラミック本体の長さ、幅及び厚さはそれぞれ、０．６±０．１５ｍｍ、０．３±０．１５ｍｍ及び０．３±０．１５ｍｍの範囲、または０．４±０．１０ｍｍ、０．２±０．１０ｍｍ及び０．２±０．１０ｍｍの範囲を有することができる。

他の側面において、本発明の一実施形態による積層セラミック電子部品は、誘電体層及び内部電極を含むセラミック本体と、上記セラミック本体の幅方向と厚さ方向に切断した断面上において、上記内部電極が重なって容量形成に寄与する活性領域と、上記活性領域の外部を規定するマージン部と、を含み、上記活性領域を上記幅方向及び上記厚さ方向にそれぞれ三等分して９個の領域（１）、（２）、（３）、（４）、（５）、（６）、（７）、（８）、（９）に区分すると、厚さ方向上部の幅方向中間部の領域（２）の内部電極の連続性または厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性が、上記厚さ方向上部の幅方向中間部の領域及び上記厚さ方向下部の幅方向中間部の領域以外の領域（１）、（３）、（４）、（５）、（６）、（７）、（９）の内部電極の連続性より大きいことができる。

また、本発明の一実施形態による積層セラミック電子部品の上記厚さ方向上部の幅方向中間部の領域（２）の内部電極の連続性または上記厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性は８５％以上であることができる。

また、本発明の一実施形態による積層セラミック電子部品の上記活性領域において、厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性がもっとも小さいことができる。

また、本発明の一実施形態による積層セラミック電子部品の上記厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性は８０％以上であることができる。

また、本発明の一実施形態による積層セラミック電子部品の上記厚さ方向上部の幅方向中間部の領域（２）の内部電極の連続性または上記厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性と、厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性と、の差の絶対値は３％以上であることができる。

また、本発明の一実施形態による積層セラミック電子部品の上記切開した断面の全体面積に対する上記活性領域の面積の比が６５％〜９０％であり、上記積層セラミック電子部品は０６０３サイズ以下であることができる。

また、本発明の一実施形態による積層セラミック電子部品の上記マージン部の幅は５０μｍ以下であることができる。

また、本発明の一実施形態による積層セラミック電子部品の上記セラミック本体の長さ、幅及び厚さはそれぞれ、０．６±０．１５ｍｍ、０．３±０．１５ｍｍ及び０．３±０．１５ｍｍの範囲、または０．４±０．１０ｍｍ、０．２±０．１０ｍｍ及び０．２±０．１０ｍｍの範囲を有することができる。

また、本発明の一実施形態による積層セラミック電子部品の上記内部電極の積層数は２００層以上であることができる。

さらに他の側面において、本発明の一実施形態による積層セラミック電子部品は、０６０３サイズ以下の積層セラミック電子部品であって、複数の内部電極及び上記内部電極の間に配置される誘電体層を含むセラミック本体と、上記セラミック本体の外面に配置され、上記内部電極と電気的に連結された外部電極と、を含み、上記セラミック本体の長さ方向の中心部を上記セラミック本体の幅方向と厚さ方向に切断した断面上において上記内部電極が重なっている領域を活性領域と定義し、上記幅方向と厚さ方向に切断した断面の全体面積をＡｔ、上記活性領域の面積をＡａと定義すると、６５％≦Ａａ／Ａｔ≦９０％を満たし、上記活性領域を上記幅方向及び上記厚さ方向にそれぞれ三等分して９個の領域（１）、（２）、（３）、（４）、（５）、（６）、（７）、（８）、（９）に区分すると、厚さ方向上部の幅方向中間部の領域（２）の内部電極の連続性または厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性が、厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性より大きいことができる。

また、本発明の一実施形態による積層セラミック電子部品の上記厚さ方向上部の幅方向中間部の領域（２）の内部電極の連続性または上記厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性は８５％以上であることができる。

また、本発明の一実施形態による積層セラミック電子部品の上記厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性は８０％以上であることができる。

また、本発明の一実施形態による積層セラミック電子部品の上記厚さ方向上部の幅方向中間部の領域（２）及び上記厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性が、上記厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性より大きいことができる。

また、本発明の一実施形態による積層セラミック電子部品の上記厚さ方向上部の幅方向中間部の領域（２）の内部電極の連続性または上記厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性と、上記厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性と、の差の絶対値は３％以上であることができる。

また、本発明の一実施形態による積層セラミック電子部品の上記厚さ方向上部の幅方向中間部の領域（２）または上記厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性が、上記厚さ方向上部の幅方向中間部の領域（２）、上記厚さ方向下部の幅方向中間部の領域（８）及び上記厚さ方向中間部の幅方向中間部の領域（５）を除いた領域（１）、（３）、（４）、（６）、（７）、（９）の内部電極の連続性より大きいことができる。

また、本発明の一実施形態による積層セラミック電子部品の上記厚さ方向上部の幅方向中間部の領域（２）、上記厚さ方向下部の幅方向中間部の領域（８）及び上記厚さ方向中間部の幅方向中間部の領域（５）を除いた領域（１）、（３）、（４）、（６）、（７）、（９）の内部電極の連続性は、上記厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性より大きいことができる。

また、本発明の一実施形態による積層セラミック電子部品の上記活性領域において、上記厚さ方向中間部幅方向の中間部の領域（５）の内部電極の連続性がもっとも小さいことができる。

また、本発明の一実施形態による積層セラミック電子部品の上記切断した断面のマージン部の幅は５０μｍ以下であることができる。

また、本発明の一実施形態による積層セラミック電子部品の上記セラミック本体の長さ、幅及び厚さはそれぞれ、０．６±０．１５ｍｍ、０．３±０．１５ｍｍ及び０．３±０．１５ｍｍの範囲、または０．４±０．１０ｍｍ、０．２±０．１０ｍｍ及び０．２±０．１０ｍｍの範囲を有することができる。

また、本発明の一実施形態による積層セラミック電子部品の上記内部電極の積層数は２００層以上であることができる。

本発明の一実施形態による積層セラミック電子部品によると、小型化及び高容量化しても、内部応力を緩和して誘電体層と内部電極層との間の界面にクラック（ｃｒａｃｋ）などの内部欠陥が発生することを減少させることができる。

また、本発明の一実施形態による積層セラミック電子部品によると、内部欠陥がなく、特性が向上された信頼性のある積層セラミック電子部品を提供することができる。

本発明の一実施形態による積層セラミックキャパシタの概略的な部分切開斜視図である。 図１のII- II´線の切断面を図示した概略図である。 図１のIII- III´線の切断面を図示した概略図である。 図３の切断面の活性領域を等分して図示した概略図である。 図４のＡ部分を撮影したイメージを概略的に図示した概略図である。 本発明の一実施形態による内部電極の連続性の測定方法を説明するための概略図である。

以下、図面を参照して本発明の具体的な実施形態を詳細に説明する。但し、本発明の思想は提示される実施形態に制限されず、本発明の思想を理解する当業者は同一の思想の範囲内で他の構成要素の追加、変更、削除等によって、退歩的な他の発明や本発明の思想の範囲内に含まれる他の実施形態を容易に提案することができ、これも本発明の思想の範囲内に含まれる。

また、各実施形態の図面に示す同一の思想の範囲内における機能が同一の構成要素は、同一の参照符号を用いて説明する。

本発明の一実施形態による積層セラミック電子部品は、セラミック層である誘電体層を用いて、上記誘電体層を挟んで内部電極が互いに対向する構造を有する積層セラミックキャパシタ、積層バリスタ、サーミスタ、圧電素子、多層基板などにも適切に用いられることができる。

以下、積層セラミックキャパシタを利用して本発明の実施形態を説明する。

［積層セラミックキャパシタ］
図１は本発明の一実施形態による積層セラミックキャパシタの概略的な部分切開斜視図であり、図２は図１のII-II´線の切断面を図示した概略図であり、図３は図１のIII- III´線の切断面を図示した概略図である。

図１から図３を参照すると、積層セラミックキャパシタ１０は、セラミック本体１２と、活性領域６０と、マージン部Ｍと、を含むことができる。

上記セラミック本体１２は、セラミックグリーンシート上に内部電極２０を形成するために導電性ペーストを塗布し、上記内部電極２０が形成されたセラミックグリーンシートを積層した後焼結して製造されることができる。上記セラミック本体１２は、多数の誘電体層４０と内部電極２０とを繰り返して積層して形成されることができる。

上記セラミック本体１２は六面体形状であることができる。チップ形状に焼結する際、セラミック粉末の焼結収縮により、セラミック本体１２の外観は完全な直線を有する六面体形状ではないことがある。但し、上記セラミック本体１２は実質的に六面体形状を有することができる。

本発明の実施形態を明確に説明するために六面体の方向を定義すると、図１に表示されたＬ、Ｗ及びＴはそれぞれ、長さ方向、幅方向、厚さ方向を示す。ここで、厚さ方向Ｔは内部電極が積層された内部電極の積層方向と同一の概念で用いられることができる。本発明の一実施形態において、上記長さ方向Ｌは内部電極２０が上記内部電極２０と電気的に連結される外部電極１４、１６に延びる方向と定義されることができる。本発明は、長さ方向Ｌが幅方向Ｗより大きい積層セラミック電子部品に適用されることができ、長さ方向Ｌが幅方向Ｗより小さな積層セラミック電子部品に適用されることもできる。また、図１に図示された実施形態と異なって、本発明は、複数の外部電極がセラミック本体の一つの外面にともに配置される積層セラミック電子部品にも適用されることができる。

図１の実施形態は、長さ方向が幅や厚さ方向より大きい直方体形状を有するチップ型積層キャパシタ１０である。

焼結された上記セラミック本体１２を、図２のように長さと厚さ方向（Ｌ-Ｔ）に切開した断面（以下、「Ｌ−Ｔ断面」）及び図３のように幅と厚さ方向（Ｗ−Ｔ）に切開した断面（以下、「Ｗ−Ｔ断面」）で誘電体層４０と内部電極２０を観察することができる。

上記誘電体層４０をなす材料として、高容量化のために高誘電率を有するセラミック粉末を用いることができる。上記セラミック粉末は、例えばチタン酸バリウム（ＢａＴｉＯ_３）系粉末またはチタン酸ストロンチウム（ＳｒＴｉＯ_３）系粉末などを用いることができ、これに制限されるものではない。

上記内部電極２０は第１内部電極２２と第２内部電極２４とを含むことができ、上記第１及び第２内部電極２２、２４はそれぞれ第１及び第２外部電極１４、１６に電気的に連結されることができる。

上記第１及び第２外部電極１４、１６は、金属粉末を含む導電性ペーストで形成されることができる。上記導電性ペーストに含まれる金属粉末としては、Ｃｕ、Ｎｉ、またはこれらの合金を用いることができ、特にこれらに制限されるものではない。

ここで、上記第１及び第２内部電極２２、２４は、誘電体層４０を挟んで交互に繰り返して積層されることができる。図２のＬ−Ｔ断面及び図３のＷ−Ｔ断面上において、誘電体層４０を挟んで第１及び第２内部電極２２、２４が重なっている全体部分を活性領域６０と定義する。また、上記活性領域６０と上記セラミック本体１２の外部面との間をマージン部Ｍと定義する。上記マージン部Ｍのうち上記活性領域６０の上部及び下部マージン部Ｍを特に、上部及び下部カバー層６２、６４と定義することができる。

上記セラミック本体１２を構成する複数の誘電体層４０は焼結された状態であり、隣接する誘電体層４０同士の境界は走査型電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認することが困難であるほど一体化されることができる。

ここで、図２及び図３は上記セラミック本体１２の幅方向Ｗの中心部と長さ方向Ｌの中心部をそれぞれ切開した図面を図示したものである。

上記セラミック本体１２の幅方向Ｗまたは長さ方向Ｌの中心部は、上記セラミック本体１２の幅方向Ｗまたは長さ方向Ｌの中心点からの距離が上記セラミック本体１２の幅または長さの１５％範囲内の地点であると規定することができる。

一方、小型化のために、本発明の一実施形態による積層セラミックキャパシタ１０のサイズは、上記セラミック本体１２の長さ、幅及び厚さがそれぞれ、０．６±０．１５ｍｍ、０．３±０．１５ｍｍ、及び０．３±０．１５ｍｍ（０６０３サイズ）または０．４±０．１０ｍｍ、０．２±０．１０ｍｍ、及び０．２±０．１０ｍｍ（０４０２サイズ）である、０６０３サイズ以下の標準サイズを有することができる。

また、高容量化（例えば、０６０３サイズの積層セラミックキャパシタの場合１μＦ以上）のために、上記セラミック本体１２内の内部電極２０の積層数は２００層以上であることができる。また、上記マージン部Ｍの幅は約５０μｍ以下に設定することができる。

以下で説明するように、本発明は、上記活性領域６０を形成する上記内部電極２０の電極の連続性を上記活性領域６０の各詳細領域毎に異ならせることにより、積層セラミック電子製品の特性を向上させることができる。

図４は図３の切断面の活性領域を等分して図示した概略図であり、図５は図４のＡ部分を撮影したイメージを概略的に図示した概略図であり、図６は本発明の一実施形態による内部電極の連結性の測定方法を説明するための概略図である。

図４から図６を参照すると、本発明の一実施形態による積層セラミックキャパシタ１０のセラミック本体１２のＷ−Ｔ断面の活性領域６０を上記セラミック本体１２の幅方向Ｗと厚さ方向Ｔにそれぞれ三等分して９個の領域に等分する場合、それぞれの領域を、厚さ方向Ｔ上部の幅方向Ｗ左側部の領域（１）、厚さ方向Ｔ上部の幅方向Ｗ中間部の領域（２）、厚さ方向Ｔ上部の幅方向Ｗ右側部の領域（３）、厚さ方向Ｔ中間部の幅方向Ｗ左側部の領域（４）、厚さ方向Ｔ中間部の幅方向Ｗ中間部の領域（５）、厚さ方向Ｔ中間部の幅方向Ｗ右側部の領域（６）、厚さ方向Ｔ下部の幅方向Ｗ左側部の領域（７）、厚さ方向Ｔ下部の幅方向Ｗ中間部の領域（８）、厚さ方向Ｔ下部の幅方向Ｗ右側部の領域（９）と定義することができる。

この場合、本発明の一実施形態によると、厚さ方向Ｔ上部の幅方向中間部の領域（２）の内部電極２０の連続性または厚さ方向Ｔ下部の幅方向Ｗ中間部の領域（８）の内部電極２０の連続性が、残りの領域（１）、（３）、（４）、（５）、（６）、（７）、（９）の内部電極２０の連続性より大きい。本発明の他の一実施形態によると、厚さ方向Ｔ上部の幅方向中間部の領域（２）の内部電極２０の連続性及び厚さ方向Ｔ下部の幅方向Ｗ中間部の領域（８）の内部電極２０の連続性が、残りの領域（１）、（３）、（４）、（５）、（６）、（７）、（９）の内部電極２０の連続性より大きいことができる。

また、本発明の他の一実施形態によると、厚さ方向上部の幅方向中間部の領域（２）の内部電極２０の連続性または厚さ方向下部の幅方向中間部の領域（８）の内部電極２０の連続性が、厚さ方向中間部の幅方向中間部の領域（５）の内部電極２０の連続性より大きいこともできる。

Ｗ−Ｔ断面において、上記内部電極２０の連続性は、上記内部電極２０が幅方向Ｗを基準に連続的に形成される程度を意味し、内部電極２０が断絶された部分が少ないほど上記内部電極２０の連続性は大きくなる。

図６を参照すると、上記内部電極２０の連続性は、内部電極２０が断絶された部分を意味する内部電極２０の間に形成されたギャップＧ（ｇａｐ）を除き、どの程度連続的に内部電極２０が形成されているかを規定するものである。

上記ギャップＧは上記内部電極２０を貫通した部分を意味し、内部電極２０の表面の一部にのみ形成されたり、内部電極２０の内部に形成され内部電極２０を貫通しない気孔は含まない。上記ギャップＧは誘電体層４０によって満たされることができる。

特に、上記活性領域６０の９個の領域（１）、（２）、（３）、（４）、（５）、（６）、（７）、（８）、（９）のうち一つの領域（以下、「特定領域」）の内部電極の連続性は、上記特定領域内で内部電極がどの程度連続的に形成されているかを意味する。

本発明の一実施形態によると、上記特定領域の内部電極の連続性は、上記特定領域内の一部分から抽出されたイメージ（図５参照）から測定されることができる。

例えば、上記特定領域（例えば、厚さ方向上部の幅方向中間部の領域（２））の内部電極の連続性を測定するために、図５に図示されたように、セラミック素体の長さ方向の中央部で幅と厚さ方向（Ｗ−Ｔ）に切断した断面上において、上記特定領域内の一部領域を走査型電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）または光学顕微鏡を用いて内部電極２０のイメージを抽出する。

図５は上記特定領域内の一部分から抽出されたイメージを詳細に図示した図面である。図５を参照すると、上記特定領域内の一部分において誘電体層４０を挟んで対向する内部電極２０を断絶させるギャップＧから、内部電極２０の連続性を測定することができる。

図６は本発明の一実施形態による内部電極の連続性を測定する方法を説明するための概略図である。

図６を参照すると、図５のように抽出された内部電極２０のイメージにおいて、ギャップＧを含む内部電極の全体長さをＴ、実際に内部電極が形成された部分の長さをｔ１、ｔ２、ｔ３、…、ｔｎと規定すると、実際の内部電極の長さ（ｔ１＋ｔ２＋ｔ３＋…＋ｔｎ）は、上記抽出された内部電極２０のイメージ上の内部電極の全体長さＴからギャップＧの長さを引いた値で測定されることができる。ここで、上記特定領域の内部電極の連続性は、（ｔ１＋ｔ２＋ｔ３＋…＋ｔｎ）／Ｔで表現されることができる。図６には、図５の内部電極の一つの層において実際に内部電極が形成された四つの部分（ｔ１、ｔ２、ｔ３及びｔ４）のみが表現されているが、実際に電極が形成された部分の数は特に制限されない。

上記特定領域（例えば、厚さ方向上部の幅方向中間部の領域（２））の内部電極の連続性は、上記特定領域内の複数の地点をスキャンした複数のイメージから測定されたそれぞれの内部電極の連続性の平均で計算されることもできる。

例えば、上記特定領域内から任意に抽出された５個のイメージから、図５及び図６を参照して説明したように内部電極の連続性をそれぞれ測定し、上記５個のイメージからそれぞれ測定された内部電極の連続性の平均を上記特定領域の内部電極の連続性と見なすことができる。

上記内部電極２０の連続性は、図５のような高配率イメージをシグマスキャンプロ（ＳｉｇｍａＳｃａｎ Ｐｒｏ）などのようなコンピュータプログラムで分析することにより計算することができる。

上記ギャップＧは、内部電極２０が焼結される際、内部電極２０が凝集して切れる現象により発生する。上記内部電極２０が切れる原因を詳細に説明すると、焼結工程時、内部電極２０の焼結収縮挙動とセラミックである誘電体層４０の焼結収縮挙動とが大きく相違するため、焼結収縮開始温度の差が大きくなるほど内部電極２０の切れが発生する。

上記ギャップＧの発生率、即ち、内部電極２０の連続性を上記９個の均等な領域（１）、（２）、（３）、（４）、（５）、（６）、（７）、（８）、（９）毎に異ならせることにより、内部電極２０と誘電体層４０との間で発生する界面クラックを防止することができる。

内部電極２０の連続性がＷ−Ｔ断面を基準に上記９個の均等な領域（１）、（２）、（３）、（４）、（５）、（６）、（７）、（８）、（９）で均一な場合や、厚さ方向上部の幅方向中間部の領域（２）、厚さ方向下部の幅方向中間部の領域（８）、または厚さ方向上部の幅方向中間部の領域（２）及び厚さ方向下部の幅方向中間部の領域（８）の内部電極２０の連続性が厚さ方向中間部の幅方向中間部の領域（５）の内部電極２０の連続性より低い場合は、本発明の一実施形態による厚さ方向上部の幅方向中間部の領域（２）、厚さ方向下部の幅方向中間部の領域（８）、または厚さ方向上部の幅方向中間部の領域（２）及び厚さ方向下部の幅方向中間部の領域（８）の内部電極２０の連続性が厚さ方向中間部の幅方向中間部の領域（５）の内部電極２０の連続性より高い場合に比べ、積層体の界面クラックの発生可能性が高く、実装後にも性能の発揮が困難である。

本発明の一実施形態によると、Ｗ−Ｔ断面上の上記活性領域６０において、上記厚さ方向上部の幅方向中間部の領域（２）、厚さ方向下部の幅方向中間部の領域（８）、または厚さ方向上部の幅方向中間部の領域（２）及び厚さ方向下部の幅方向中間部の領域（８）の内部電極２０の連続性は、８５％以上であることができる。

また、上記厚さ方向上部の幅方向中間部の領域（２）及び厚さ方向下部の幅方向中間部の領域（８）を除いた上記活性領域６０の領域（１）、（３）、（４）、（５）、（６）、（７）、（９）において、上記活性領域６０の幅方向Ｗ及び厚さ方向Ｔの中間部の領域（５）の内部電極２０の連続性がもっとも小さいことができる。

ここで、上記活性領域６０の幅方向Ｗ及び厚さ方向Ｔの中間部の領域（５）の連続性は８０％以上であることができる。

上記活性領域６０の幅方向Ｗ及び厚さ方向Ｔの中間部の領域（５）の内部電極２０の連続性が８０％未満である場合は、中間部の領域（５）以外の部分で電極の凝集現象が増加して、静電容量を減少させる可能性がある。

一方、本発明の一実施形態によると、上記Ｗ−Ｔ断面上の活性領域６０において、厚さ方向上部の幅方向中間部の領域（２）、厚さ方向下部の幅方向中間部の領域（８）及び厚さ方向中間部の幅方向中間部の領域（５）を除いた領域（１）、（３）、（４）、（６）、（７）、（９）の内部電極２０の連続性は、厚さ方向上部の幅方向中間部の領域（２）または厚さ方向下部の幅方向中間部の領域（８）の内部電極２０の連続性よりは小さく、上記厚さ方向中間部の幅方向中間部の領域（５）の内部電極２０の連続性より大きいことができる。即ち、上記活性領域において、厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性がもっとも小さいことができる。

このような場合、積層セラミックキャパシタ１０が焼成された後基板に実装されて、熱衝撃を受けたり、反りが発生する際にも、積層セラミックキャパシタ１０の内部に応力が少なくかかるため、信頼性をより向上させることができる。

また、本発明の他の一実施形態によると、上記厚さ方向上部の幅方向中間部の領域（２）または厚さ方向下部の幅方向中間部の領域（８）の内部電極２０の連続性と、上記厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性との差の絶対値は３％以上であることができる。

上記差の絶対値が３％以上である場合、チップ全体にかかる内部応力をより減少させる効果がある。もし、上記差の絶対値が３％以下である場合は、チップ全体にかかる内部応力が高いため、焼成後に界面クラックが発生していないとしても、後で界面クラックが発生する可能性が高い。これにより、積層セラミックキャパシタの寿命が短縮される可能性が高くなる。

また、本発明の一実施形態によると、上記Ｗ−Ｔ断面の全体面積（Ａｔ）に対する上記活性領域６０の面積（Ａａ）の比（Ａａ／Ａｔ）が６５％〜９０％であることができる。

上記Ｗ−Ｔ断面の全体面積（Ａｔ）に対する上記活性領域６０の面積（Ａａ）の比（Ａａ／Ａｔ）が９０％以上である場合は、マージン部の割合が小さいためサイドクラック（ｓｉｄｅ ｃｒａｃｋ）に脆弱であり、チップの平均寿命が短縮される可能性がある。また、外部電極の塗布、メッキの後にも、シーリングが完全でない場合に耐湿問題が発生する可能性がある。

一方、上記Ｗ−Ｔ断面の全体面積（Ａｔ）に対する上記活性領域６０の面積（Ａａ）の比（Ａａ／Ａｔ）が６５％以下である場合は、活性領域６０の有効電極面積が足りないため、目標静電容量を実現することが困難となる可能性がある。

［実験例］
下記表１は、多様なチップサイズの積層セラミックキャパシタのセラミック本体のＷ−Ｔ断面において、活性領域の各位置による内部電極の連続性と界面クラックの発生有無との相関関係を調べるための実験結果を示す。表１の実験に用いられた多様なチップサイズの積層セラミックキャパシタは、高容量を実現するために２００層〜５００層の積層数を有し、活性領域に形成された内部電極の形成密度が相対的に高い積層セラミックキャパシタから選択された。

図４から図６を参照して説明したように、多様なチップサイズの積層セラミックキャパシタに対して、セラミック本体のＷ−Ｔ断面の活性領域を上記セラミック本体の幅方向Ｗ及び厚さ方向Ｔにそれぞれ三等分して９個の領域（１）、（２）、（３）、（４）、（５）、（６）、（７）、（８）、（９）に区分し、各領域における内部電極の連続性を測定した。各領域における内部電極の連続性に対する測定方法は、上記で既に説明したため、重複される説明は省略する。

表１の実験に用いられた試料は本発明の実施例と対比される比較例であり、特に、９個の領域（１）、（２）、（３）、（４）、（５）、（６）、（７）、（８）、（９）における内部電極の連続性が殆ど類似するように製作された。この際、各サイズ毎に内部電極の積層数が少なくとも２００層を超過して、内部電極の形成密度が高いチップを選択した。

界面クラックの発生有無は、セラミック本体の長さ方向の中央部で幅と厚さ方向（Ｗ−Ｔ）に切断した断面上において、任意の領域を走査型電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンして抽出されたイメージを利用して観察した。

高温加速寿命試験は、１３５℃で２０ＶのＤＣ電圧を印加して、絶縁抵抗が１０^５Ω以下に低下するのにかかる時間を測定した。

*比較例

表１を参照すると、１００５サイズ以上のチップでは、厚さ方向上部の幅方向中間部の領域（２）または厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性と厚さ方向中間部の幅方向中間部の領域（５）の連続性とが殆ど類似する場合にも（即ち、本発明の特徴を適用しなくても）、界面クラックが発生していないことが分かる。これは、大きいサイズのチップでは活性領域内の内部電極の形成密度が相対的に低いため、内部電極の連続性が内部応力に及ぶ影響が大きくないためであると推測される。

しかし、０６０３サイズ以下の一般的なチップでは、厚さ方向上部の幅方向中間部の領域（２）または厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性と厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性とが殆ど類似する場合、界面クラックが発生していることが分かる。即ち、チップサイズが小さくなるとともに高容量を実現するために、活性領域の面積が増加して活性領域内の内部電極の形成密度が非常に高くなることから、内部応力が増加して界面クラックが発生したと判断される。

従って、０６０３サイズ以下のチップには、本発明を適用して内部応力を緩和する必要がある。

以下、本発明の実施例と比較例の実験データを参照して本発明の実施例をより具体的に説明する。

本発明の実施例と比較例による積層セラミックキャパシタは、下記のように製作された。チタン酸バリウム（ＢａＴｉＯ_３）などの粉末を含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥して、３．９μｍの厚さに製造された複数のセラミックグリーンシートを準備する。

次に、上記セラミックグリーンシート上に内部電極のパターンが形成されるように、スクリーンを利用して上記セラミックグリーンシート上にニッケル内部電極用の導電性ペーストを塗布して内部電極を形成する。

ここで、上記セラミックグリーンシート上の内部電極の連続性を異ならせるために、内部電極が形成されたセラミックグリーンシートを積層して、印刷された内部電極の中央部で積層圧力を増加させたり、２回以上押圧する方法により、チップの中央部に形成される内部電極がチップの上下部に備えられる内部電極に比べより伸びるようにすることができる。即ち、焼成前のグリーンチップ状態で中央部の内部電極がより薄い状態にすることができる。

ここで、上記セラミックグリーンシートを２５０層に積層し、この積層体を８５℃で１０００ｋｇｆ／ｃｍ^２の圧力条件で等方圧縮（ｉｓｏｓｔａｔｉｃ ｐｒｅｓｓｉｎｇ）成形した。圧着が完了したセラミック積層体を個別チップの形態に切断し、切断されたチップは大気雰囲気で２３０℃、６０時間維持して脱バインダを行った。

その後、１１５０℃以下で内部電極が酸化されないように、Ｎｉ／ＮｉＯ平衡酸素分圧より低い１０^−１１ａｔｍ〜１０^−１０ａｔｍの酸素分圧下の還元雰囲気で焼成した。焼成条件を変更しながら、内部電極の連続性が変わった積層セラミックキャパシタを製作した。この際、焼成後のチップサイズは０．６±０．１５ｍｍ×０．３±０．１５ｍｍ×０．３±０．１５ｍｍ（Ｌ×Ｗ×Ｔ）、即ち、０６０３サイズに製作した。

次に、外部電極の形成、メッキなどの工程を経て積層セラミックキャパシタに製作した。

ここで、上記積層セラミックキャパシタの試料は、幅及び厚さ方向（Ｗ−Ｔ）断面において内部電極の連続性が多様であるように製作された。

９個の領域（１）、（２）、（３）、（４）、（５）、（６）、（７）、（８）、（９）における内部電極の連続性は、図５及び図６を参照して説明したように、セラミック本体の中心部まで研磨して得られたＷ−Ｔ断面において、上記９個の領域（１）、（２）、（３）、（４）、（５）、（６）、（７）、（８）、（９）毎にそれぞれ５個のイメージを光学顕微鏡を利用して高配率イメージ撮影をして、撮影された高配率イメージをシグマスキャンプロ（ＳｉｇｍａＳｃａｎ Ｐｒｏ）などのようなコンピュータプログラムで分析した。

上記のように各特定領域（１）、（２）、（３）、（４）、（５）、（６）、（７）、（８）、（９）毎に測定された上記５個のイメージから分析された内部電極の連続性の平均を計算して、上記特定領域の内部電極の連続性を測定した。

表２はＷ−Ｔ断面の全体面積（Ａｔ）に対する上記活性領域の面積（Ａａ）の比（Ａａ／Ａｔ）と、セラミック本体のＷ−Ｔ断面において、内部電極の連続性による界面クラックの発生有無、高温加速寿命、目標静電容量に対する測定静電容量の比率を示す。

静電容量の測定は、目標容量２．２μＦに対して１ｋＨｚ、０．５Ｖの条件で１００個のチップの平均容量を測定し、目標容量２．２μＦに対する平均容量が９０％以上の場合は非常に良好であると判断し、８５％以上の場合は良好であると判断した。

高温加速寿命試験は、１３５℃で２０ＶのＤＣ電圧を印加して、絶縁抵抗が１０^５Ω以下に低下するのにかかる時間を測定した。高温加速寿命は８０時間以上であると良好、９０時間以上であると非常に良好であると判断した。また、３０時間未満の場合は不良（ＮＧ）であると判断した。

界面クラックの発生有無は、チップの中央部を分析し、微細なクラックに対しては集束イオンビーム（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ、ＦＩＢ）加工により分析した。

*比較例

表２を参照すると、試料番号２０１〜２０７及び２２０〜２２４は比較例であり、試料番号２０８〜２１９は本発明の実施例である。

幅及び厚さ方向（Ｗ−Ｔ）に切断されたＷ−Ｔ断面を基準に、本発明の実施例に該当する試料番号２０８〜２１９は、厚さ方向上部の幅方向中間部の領域（２）または厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性が、厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性より高い試料である。

このような本発明の実施例に該当する試料番号２０８〜２１９では、界面クラックが発生していないことが分かる。また、高温加速寿命も８０時間以上と良好であった。また、目標容量に対する静電容量値も８５％以上（良好）または９０％以上（非常に良好）であることが分かる。

幅及び厚さ方向（Ｗ−Ｔ）に切断されたＷ−Ｔ断面を基準に、上記９個の領域（１）、（２）、（３）、（４）、（５）、（６）、（７）、（８）、（９）における内部電極の連続性が殆ど均一（試料２０２）な場合や、厚さ方向上部の幅方向中間部の領域（２）または厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性が、厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性より低い場合（試料２０１〜２０４）は、静電容量が低く、高温加速寿命も短くて、界面クラックが発生していることが分かる。

上記Ｗ−Ｔ断面の全体面積（Ａｔ）に対する上記活性領域の面積（Ａａ）の比（以下、「Ａａ／Ａｔ」）が殆ど６５％であるかその未満である比較例（試料番号２０５〜２０７）は、目標容量に対する静電容量の値が良好でない。これは、容量を形成する活性領域の面積（Ａａ）が十分でないためであると判断される。

また、Ａａ／Ａｔが９０％を超過する比較例（試料番号２２０〜２２４）の場合は、界面クラックは発生しなかったが、高温加速寿命が３０時間未満と不良（ＮＧ）であることが分かる。これは、マージン部の面積が狭いため、または内部応力が完全に緩和されなかったためである。

本発明の実施例のうち、厚さ方向上部の幅方向中間部の領域（２）または厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性が８５％未満である試料番号２１０及び試料番号２１５の場合は、目標容量に対する静電容量値が８５％以上９０％未満と良好であったが、相対的に静電容量値がやや低いことが分かる。

また、本発明の実施例のうち、厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性が８０％未満である試料番号２１４の場合も、目標容量に対する静電容量値が８５％以上９０％未満と良好であったが、相対的に静電容量値がやや低いことが分かる。

一方、本発明の実施例のうち、厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性が他の領域（１）、（３）、（４）、（６）、（７）、（９）の内部電極の連続性より高い試料番号２１７の場合は、目標容量に対する静電容量値が８５％以上９０％未満と良好であったが、相対的に静電容量値がやや低いことが分かり、高温加速寿命が８０時間以上９０時間未満と良好であったが、他の試料に比べ相対的に高温加速寿命がやや短いことが分かる。

また、本発明の実施例のうち、厚さ方向上部の幅方向中間部の領域（２）または厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性と、上記厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性との差の絶対値（｜（５）領域の連続性−（２）、（８）領域の連続性｜）が３％未満である試料番号２１０及び２１２の場合、高温加速寿命が８０時間以上９０時間未満と良好であったが、他の試料に比べ相対的に目標容量に対する静電容量値がやや低いことが分かる。

本発明の一実施例による表２の実験では０６０３サイズの試料を用いたが、本発明の権利範囲は０６０３サイズのチップに限定されず、それより小さなサイズのチップにも適用されることができることが分かる。

換言すれば、０６０３サイズのチップと同様に、０４０２サイズのチップまたはそれより小さなサイズのチップでも、小型化及び高容量化のために活性領域における内部電極の形成密度が高くなるため、内部応力が増加する現象は類似する。この場合、内部応力の緩和のために、本発明の概念を０４０２サイズのチップまたはそれより小さなサイズのチップにも適用できるということは、当業者であれば容易に理解するであろう。

１０ 積層セラミックキャパシタ
１４、１６ 第１及び第２外部電極
２０ 内部電極
４０ 誘電体層
６０ 活性領域
Ｍ マージン部

Claims (29)

1. ０６０３サイズ以下の積層セラミック電子部品であって、
   複数の内部電極及び前記内部電極の間に配置される誘電体層を含むセラミック本体と、
   前記セラミック本体の外面に配置され、前記内部電極と電気的に連結された外部電極と、を含み、
   前記セラミック本体の長さ方向の中心部を前記セラミック本体の幅方向と厚さ方向に切断した断面上において前記内部電極が重なっている領域を活性領域と定義し、前記幅方向と厚さ方向に切断した断面の全体面積をＡｔ、前記活性領域の面積をＡａと定義すると、６５％≦Ａａ／Ａｔ≦９０％を満たし、
   前記活性領域を前記幅方向及び前記厚さ方向にそれぞれ三等分して９個の領域（１）、（２）、（３）、（４）、（５）、（６）、（７）、（８）、（９）に区分すると、厚さ方向上部の幅方向中間部の領域（２）の内部電極の連続性または厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性が、前記厚さ方向上部の幅方向中間部の領域及び前記厚さ方向下部の幅方向中間部の領域以外の領域（１）、（３）、（４）、（５）、（６）、（７）、（９）の内部電極の連続性より大きい積層セラミック電子部品。
2. 前記厚さ方向上部の幅方向中間部の領域（２）の内部電極の連続性または厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性は８５％以上である請求項１に記載の積層セラミック電子部品。
3. 前記厚さ方向上部の幅方向中間部の領域（２）及び前記厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性が、前記厚さ方向上部の幅方向中間部の領域及び前記厚さ方向下部の幅方向中間部の領域以外の領域（１）、（３）、（４）、（５）、（６）、（７）、（９）の内部電極の連続性より大きい請求項１に記載の積層セラミック電子部品。
4. 前記活性領域において、厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性がもっとも小さい請求項１に記載の積層セラミック電子部品。
5. 前記厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性は８０％以上である請求項４に記載の積層セラミック電子部品。
6. 前記厚さ方向上部の幅方向中間部の領域（２）の内部電極の連続性または厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性と、厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性と、の差の絶対値は３％以上である請求項１に記載の積層セラミック電子部品。
7. 前記切断した断面のマージン部の幅は５０μｍ以下である請求項１に記載の積層セラミック電子部品。
8. 前記内部電極の積層数は２００層以上である請求項１に記載の積層セラミック電子部品。
9. 前記セラミック本体の長さ、幅及び厚さはそれぞれ、０．６±０．１５ｍｍ、０．３±０．１５ｍｍ及び０．３±０．１５ｍｍの範囲、または０．４±０．１０ｍｍ、０．２±０．１０ｍｍ及び０．２±０．１０ｍｍの範囲を有する請求項１に記載の積層セラミック電子部品。
10. 誘電体層及び内部電極を含むセラミック本体と、
    前記セラミック本体の幅方向と厚さ方向に切断した断面上において、前記内部電極が重なって容量形成に寄与する活性領域と、
    前記活性領域の外部を規定するマージン部と、を含み、
    前記活性領域を前記幅方向及び前記厚さ方向にそれぞれ三等分して９個の領域（１）、（２）、（３）、（４）、（５）、（６）、（７）、（８）、（９）に区分すると、厚さ方向上部の幅方向中間部の領域（２）の内部電極の連続性または厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性が、前記厚さ方向上部の幅方向中間部の領域及び前記厚さ方向下部の幅方向中間部の領域以外の領域（１）、（３）、（４）、（５）、（６）、（７）、（９）の内部電極の連続性より大きい積層セラミック電子部品。
11. 前記厚さ方向上部の幅方向中間部の領域（２）の内部電極の連続性または前記厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性は８５％以上である請求項１０に記載の積層セラミック電子部品。
12. 前記活性領域において、厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性がもっとも小さい請求項１０に記載の積層セラミック電子部品。
13. 前記厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性は８０％以上である請求項１２に記載の積層セラミック電子部品。
14. 前記厚さ方向上部の幅方向中間部の領域（２）の内部電極の連続性または前記厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性と、厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性と、の差の絶対値は３％以上である請求項１０に記載の積層セラミック電子部品。
15. 前記切開した断面の全体面積に対する前記活性領域の面積の比が６５％〜９０％であり、０６０３サイズ以下である請求項１０に記載の積層セラミック電子部品。
16. 前記マージン部の幅は５０μｍ以下である請求項１０に記載の積層セラミック電子部品。
17. 前記セラミック本体の長さ、幅及び厚さはそれぞれ、０．６±０．１５ｍｍ、０．３±０．１５ｍｍ及び０．３±０．１５ｍｍの範囲、または０．４±０．１０ｍｍ、０．２±０．１０ｍｍ及び０．２±０．１０ｍｍの範囲を有する請求項１０に記載の積層セラミック電子部品。
18. 前記内部電極の積層数は２００層以上である請求項１０に記載の積層セラミック電子部品。
19. ０６０３サイズ以下の積層セラミック電子部品であって、
    複数の内部電極及び前記内部電極の間に配置される誘電体層を含むセラミック本体と、
    前記セラミック本体の外面に配置され、前記内部電極と電気的に連結された外部電極と、を含み、
    前記セラミック本体の長さ方向の中心部を前記セラミック本体の幅方向と厚さ方向に切断した断面上において前記内部電極が重なっている領域を活性領域と定義し、前記幅方向と厚さ方向に切断した断面の全体面積をＡｔ、前記活性領域の面積をＡａと定義すると、６５％≦Ａａ／Ａｔ≦９０％を満たし、
    前記活性領域を前記幅方向及び前記厚さ方向にそれぞれ三等分して９個の領域（１）、（２）、（３）、（４）、（５）、（６）、（７）、（８）、（９）に区分すると、厚さ方向上部の幅方向中間部の領域（２）の内部電極の連続性または厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性が、厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性より大きい積層セラミック電子部品。
20. 前記厚さ方向上部の幅方向中間部の領域（２）の内部電極の連続性または前記厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性は８５％以上である請求項１９に記載の積層セラミック電子部品。
21. 前記厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性は８０％以上である請求項１９に記載の積層セラミック電子部品。
22. 前記厚さ方向上部の幅方向中間部の領域（２）及び前記厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性が、前記厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性より大きい請求項１９に記載の積層セラミック電子部品。
23. 前記厚さ方向上部の幅方向中間部の領域（２）の内部電極の連続性または前記厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性と、前記厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性と、の差の絶対値は３％以上である請求項１９に記載の積層セラミック電子部品。
24. 前記厚さ方向上部の幅方向中間部の領域（２）または前記厚さ方向下部の幅方向中間部の領域（８）の内部電極の連続性が、前記厚さ方向上部の幅方向中間部の領域（２）、前記厚さ方向下部の幅方向中間部の領域（８）及び前記厚さ方向中間部の幅方向中間部の領域（５）を除いた領域（１）、（３）、（４）、（６）、（７）、（９）の内部電極の連続性より大きい請求項１９に記載の積層セラミック電子部品。
25. 前記厚さ方向上部の幅方向中間部の領域（２）、前記厚さ方向下部の幅方向中間部の領域（８）及び前記厚さ方向中間部の幅方向中間部の領域（５）を除いた領域（１）、（３）、（４）、（６）、（７）、（９）の内部電極の連続性は、前記厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性より大きい請求項１９に記載の積層セラミック電子部品。
26. 前記活性領域において、前記厚さ方向中間部の幅方向中間部の領域（５）の内部電極の連続性がもっとも小さい請求項１９に記載の積層セラミック電子部品。
27. 前記切断した断面のマージン部の幅は５０μｍ以下である請求項１９に記載の積層セラミック電子部品。
28. 前記セラミック本体の長さ、幅及び厚さはそれぞれ、０．６±０．１５ｍｍ、０．３±０．１５ｍｍ及び０．３±０．１５ｍｍの範囲、または０．４±０．１０ｍｍ、０．２±０．１０ｍｍ及び０．２±０．１０ｍｍの範囲を有する請求項１９に記載の積層セラミック電子部品。
29. 前記内部電極の積層数は２００層以上である請求項１９に記載の積層セラミック電子部品。

Images