JP7283674B2 - 積層セラミック電子部品及びその製造方法 - Google Patents

積層セラミック電子部品及びその製造方法 Download PDF

Info

Publication number
JP7283674B2
JP7283674B2 JP2018204761A JP2018204761A JP7283674B2 JP 7283674 B2 JP7283674 B2 JP 7283674B2 JP 2018204761 A JP2018204761 A JP 2018204761A JP 2018204761 A JP2018204761 A JP 2018204761A JP 7283674 B2 JP7283674 B2 JP 7283674B2
Authority
JP
Japan
Prior art keywords
electronic component
ceramic electronic
manufacturing
internal electrode
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018204761A
Other languages
English (en)
Other versions
JP2020031202A (ja
Inventor
ジン チャ、キョン
リョル キム、ジョン
Original Assignee
サムソン エレクトロ-メカニックス カンパニーリミテッド.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サムソン エレクトロ-メカニックス カンパニーリミテッド. filed Critical サムソン エレクトロ-メカニックス カンパニーリミテッド.
Publication of JP2020031202A publication Critical patent/JP2020031202A/ja
Application granted granted Critical
Publication of JP7283674B2 publication Critical patent/JP7283674B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は積層セラミック電子部品及びその製造方法に関する。
一般にキャパシタ、インダクタ、圧電素子、バリスタ又はサーミスタなどのセラミック材料を用いる電子部品は、セラミック材料からなる本体、本体の内部に形成された内部電極、及び上記内部電極と接続されるように本体の表面に設置された外部電極を備える。
積層セラミック電子部品のうち積層セラミックキャパシタは、積層された複数の誘電体層、一つの誘電体層を挟んで対向配置される内部電極、及び上記内部電極に電気的に接続された外部電極を含む。
積層セラミックキャパシタは小型であり且つ高容量が保証され、実装が容易であるという長所によりコンピュータ、PDA、携帯電話などの移動通信装置の部品として広く用いられている。
最近、電気・電子機器産業の高性能化及び軽薄短小化に伴い、電子部品においても小型、高性能及び超高容量化が求められている。
特に、積層セラミックキャパシタの高容量化及び小型化に伴い、単位体積当たりの静電容量を極大化させる技術が必要である。
したがって、内部電極の場合、面積は最大限に実現しながらも、体積を最小化して積層数の増加による高容量を実現しなければならない。
しかし、内部電極が薄層化するほど面積に対する厚さの比率が低くて焼結駆動力が増加し、これにより、電極の剥離及び凝集の増加が深化する。
したがって、高容量積層セラミックキャパシタを実現するために、薄層の内部電極を形成するに当たり、問題となる電極の剥離現象と電極の凝集現象を抑制して、信頼性の高い小型・高容量積層セラミックキャパシタを実現することができる方法が求められる。
本発明の目的の一つは、電極の剥離現象と電極の凝集現象を抑制して信頼性の高い小型・高容量積層セラミックキャパシタを実現することができる積層セラミック電子部品の製造方法を提供することである。
本発明の一実施例によれば、セラミックグリーンシートを製作する段階と、表面にSnを含むコーティング層が形成された導電性粉末又はSnを合金形態で含む導電性粉末を含む内部電極用ペーストを上記セラミックグリーンシート上に塗布して内部電極パターンを形成する段階と、上記内部電極パターンが形成されたセラミックグリーンシートを積層してセラミック積層体を形成する段階と、上記セラミック積層体を焼成して誘電体層及び内部電極を含む本体を形成する段階と、を含み、上記導電性粉末に対する上記Sn含量は1.5wt%以上である積層セラミック電子部品の製造方法が提供される。
また、本発明の一実施例による積層セラミック電子部品の製造方法により製造された積層セラミック電子部品であって、誘電体層及び内部電極を含む本体と、上記本体に配置される外部電極と、を含み、上記内部電極はNi結晶粒、及び上記Ni結晶粒を取り囲みNi及びSnを含む複合層を含む積層セラミック電子部品が提供される。
本発明によれば、表面にSnを含むコーティング層が形成された導電性粉末又はSnを合金形態で含む導電性粉末を含む内部電極用ペーストを利用することにより、内部電極の凝集現象及び内部電極の剥離現象を抑制することができるという効果がある。
導電性粉末におけるコーティング層に含まれたSn含量の変化による熱収縮挙動を比較したグラフである。 内部電極パターンが形成されたセラミックグリーンシートを概略的に示した図面である。 本発明の一実施例による積層セラミック電子部品の製造方法により製造された積層セラミック電子部品を概略的に示した斜視図である。 図3のI-I'線に沿う断面を示した図面である。 図4のA部分を拡大して示した図面である。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示(または強調表示や簡略化表示)がされることがある。
図面において、X方向は第1の方向、L方向又は長さ方向、Y方向は第2の方向、W方向又は幅方向、Z方向は第3の方向、T方向又は厚さ方向と定義することができる。
図1は導電性粉末におけるコーティング層に含まれたSn含量の変化による熱収縮挙動を比較したグラフである。
図2は内部電極パターンが形成されたセラミックグリーンシートを概略的に示した図面である。
図3は本発明の一実施例による積層セラミック電子部品の製造方法により製造された積層セラミック電子部品を概略的に示した斜視図である。
図4は図3のI-I'線に沿う断面を示した図面である。
図5は図4のA部分を拡大して示した図面である。
以下、図1から図5を参照して、本発明の一実施例による積層セラミック電子部品の製造方法及びそれにより製造された積層セラミック電子部品について詳細に説明する。
[積層セラミック電子部品の製造方法]
本発明の一実施例による積層セラミック電子部品の製造方法は、セラミックグリーンシートを製作する段階と、表面にSnを含むコーティング層が形成された導電性粉末又はSnを合金形態で含む導電性粉末を含む内部電極用ペーストを上記セラミックグリーンシート上に塗布して内部電極パターンを形成する段階と、上記内部電極パターンが形成されたセラミックグリーンシートを積層してセラミック積層体を形成する段階と、上記セラミック積層体を焼成して誘電体層及び内部電極を含む本体を形成する段階と、を含み、上記導電性粉末に対する上記Sn含量は1.5wt%以上である。
[セラミックグリーンシートを製作する段階]
セラミック粉末を含むセラミックグリーンシートを製作する。
上記セラミックグリーンシートはセラミック粉末、バインダ、溶剤などを混合してスラリーを製造し、上記スラリーをドクターブレード法で数μmの厚さを有するシート(sheet)状に製作することができる。上記セラミックグリーンシートはその後焼結され、図4に示すように一つの誘電体層111を形成することができる。
上記セラミックグリーンシートの厚さは0.6μm以下であればよく、これに伴い、焼成後の誘電体層の厚さは0.4μm以下であればよい。
本発明の一実施例によれば、誘電体層及び内部電極が非常に薄い場合にも電極の剥離及び凝集の増加を効果的に抑制することができるため、0.4μm以下の厚さを有する誘電体層を形成することができる。
[内部電極パターンを形成する段階]
表面にSnを含むコーティング層が形成された導電性粉末又はSnを合金形態で含む導電性粉末を含む内部電極用ペーストを上記セラミックグリーンシート上に塗布して内部電極パターンを形成する。上記導電性粉末に対する上記Sn含量は1.5wt%以上である。
上記内部電極パターンはスクリーン印刷法又はグラビア印刷法により形成されることができる。
内部電極用ペーストとセラミックグリーンシートとの焼結温度差によって電極の剥離現象、電極の凝集現象などの様々な問題点が発生する可能性がある。特に、内部電極の厚さが薄くなるほど、このような問題点が発生する可能性が高くなる。
電極の剥離現象、電極の凝集現象などの問題点を解決するために、共材を分散させて導電性粉末の焼結を遅延させる方案が開発されたが、共材の分散状態によって局部的な問題点が発生する可能性があり、十分な効果を得るためには多量の共材と有機物が含まれる必要がある。
また、シート強度を実現するために用いた有機物の一部がか焼時に悪性残炭(結晶化したcarbon)として残り、電極の凝集現象、誘電体層の不均一な焼結などの問題を引き起こす可能性がある。このような問題は工程の最適化により一部解決することはできたが、内部電極及び誘電体層の薄層化が進行するにつれて工程の最適化のみでは解決しにくくなった。
本発明の一実施例による表面にSnを含むコーティング層が形成された導電性粉末は、分散性に関係なく導電性粉末間の接触を防いで焼結を遅延させることができ、Snを合金形態で含む導電性粉末も分散性に関係なく焼結を遅延させることができる。
また、Snを含まない導電性粉末を利用する場合は、電極の表面に綛糸のように見える悪性残炭(結晶化したcarbon)が生成されて電極の凝集現象、誘電体層の不均一な焼結などの問題点が発生する恐れがあるが、本発明の一実施例による表面にSnを含むコーティング層が形成された導電性粉末又はSnを合金形態で含む導電性粉末は、か焼時の導電性粉末の脱水素化触媒の役割によって、悪性残炭(結晶化したcarbon)の生成を抑制することができる。
また、Snは導電性粉末に固溶しにくいが、導電性粉末とのぬれ性はよく、融点が低いため、焼成過程で内部電極の結晶粒の表面に濃化してNi及びSnを含む複合層を形成することにより結晶粒の成長を抑制することができる。
したがって、本発明の一実施例によれば、電極の剥離及び凝集の増加を抑制することができ、特に誘電体層及び内部電極が非常に薄い場合にも電極の剥離及び凝集の増加を効果的に抑制することができる。
また、図5に示すように、Snが焼成過程で内部電極の結晶粒121aの表面に濃化してNi及びSnを含む複合層121bを形成することにより結晶粒の成長を抑制することができる。
図1はSnを含まない導電性粉末(比較例1)、導電性粉末に対するコーティング層のSn含量が0.2wt%の導電性粉末(比較例2)、導電性粉末に対するコーティング層のSn含量が1.5wt%の導電性粉末(発明例1)の熱収縮挙動を比較したグラフである。
図1を参照すると、導電性粉末に対するコーティング層のSn含量が増加するほど収縮開始温度が高くなることが確認できる。但し、比較例2の場合、Sn含量が1.5wt%未満と、Snを含まない比較例1との収縮開始温度差が大きくなく、その効果が十分でなかった。これに対し、導電性粉末に対するコーティング層のSn含量が1.5wt%である発明例1の場合、比較例1と比べて収縮開始温度が顕著に高くなったことが確認できる。
したがって、導電性粉末に対するSn含量は1.5wt%以上であることが好ましい。一方、導電性粉末に対するSn含量の上限は特に制限する必要はないが、4.0wt%以下であればよい。
上記内部電極パターンの厚さは0.5μm以下であればよく、これにより、焼成後の内部電極の厚さは0.4μm以下であればよい。本発明の一実施例によれば、誘電体層及び内部電極が非常に薄い場合にも電極の剥離及び凝集の増加を効果的に抑制することができるため、0.4μm以下の厚さを有する内部電極を形成することができる。
一方、導電性粉末の表面に形成されたSnを含むコーティング層はCu、Ag、Pd、Pt、Rh、Ir及びRuのうち1つ以上をさらに含むことができる。
また、Snを合金形態で含む導電性粉末はCu、Ag、Pd、Pt、Rh、Ir及びRuのうち1つ以上を合金形態でさらに含むことができる。
また、導電性粉末の表面に形成されたSnを含むコーティング層はW、Mo、Cr及びCoのうち1つ以上をさらに含むことができる。
また、Snを合金形態で含む導電性粉末はW、Mo、Cr及びCoのうち1つ以上を合金形態でさらに含むことができる。
W、Mo、Cr及びCoは高融点を有するため、低融点のSnによる結晶粒の成長を抑制する効果をより向上させる役割をすることができる。
また、導電性粉末の表面に形成されたSnを含むコーティング層は原子層堆積工法により形成されたものであればよい。
原子層堆積(Atomic Layer Deposition、ALD)工法は半導体工程のうち基板の表面に薄膜や保護膜を蒸着させる技術であって、化学的に薄膜を形成させる既存の蒸着技術とは異なり、原子層を一層ずつ積み上げて薄膜を成長させる技術である。原子層堆積工法は段差被覆(Step-coverage)に優れ、薄膜の厚さ調節が容易であり、均一な薄膜を形成することができるという長所がある。
導電性粉末の表面に形成されたSnを含むコーティング層を原子層堆積工法により形成することにより、緻密で均一なSnコーティング層を形成することができる。
また、上記内部電極用ペーストは上記導電性粉末含量に対して300ppm以下(0は除く)のSをさらに含むことができる。
一般に内部電極を形成するための導電性ペーストには、収縮遅延剤である硫黄(S)を含ませることができるが、その含量が300ppmを超える場合には、焼成後、Ni及びSnを含む複合層が不均一に形成される恐れがある。
一方、上記導電性粉末はSnより融点が高いNi粉末であればよい。
[セラミック積層体を形成する段階]
内部電極パターンが形成されたセラミックグリーンシートを積層してセラミック積層体を形成する。
このとき、セラミック積層体を積層方向から加圧して圧着させることができる。
次に、セラミック積層体を1つのキャパシタに対応する領域ごとに切断してチップ化することができる。
このとき、内部電極パターンの一端が側面に交互に露出するように切断することができる。これにより、図2に示すように、セラミックグリーンシートS上に焼成後、第1の内部電極121となる内部電極パターンP1が形成されたセラミックグリーンシート(a)と、セラミックグリーンシートS上に焼成後、第2の内部電極122となる内部電極パターンP2が形成されたセラミックグリーンシート(b)が交互に積層された形態を有することができる。
[本体を形成する段階]
セラミック積層体を焼成して誘電体層及び内部電極を含む本体を形成する。
上記焼成工程は還元雰囲気で行われることができる。また、焼成工程は昇温速度を調節して行われることができ、これに制限されるものではないが、上記昇温速度は700℃以下で30℃/60sから50℃/60sであればよい。
次に、本体の側面を覆い、本体の側面に露出した内部電極と電気的に連結されるように外部電極を形成することができる。その後、外部電極の表面にニッケル、スズなどのめっき層を形成することができる。
本体のサイズは特に限定する必要はない。
但し、小型化及び高容量化を同時に達成するためには誘電体層及び内部電極の厚さを薄くして積層数を増加させなければならないため、0402(0.4mm×0.2mm)サイズ以下の積層セラミック電子部品において、本発明による電極の剥離及び凝集の増加を抑制する効果がより顕著になることができる。したがって、本体の長さは0.4mm以下であればよく、厚さは0.2mm以下であればよい。
[積層セラミック電子部品]
上述した本発明の一実施例による積層セラミック電子部品の製造方法により製造された積層セラミック電子部品100は、誘電体層111及び内部電極121、122を含む本体110と、上記本体110に配置される外部電極131、132と、を含み、上記内部電極121、122は金属結晶粒121a、及び上記金属結晶粒121aを取り囲み、Ni及びSnを含む複合層121bを含む。
本体110には、誘電体層111及び内部電極121、122が交互に積層されている。
本体110の具体的な形状に特に制限はないが、図示のように、本体110は六面体形状又はこれと類似した形状であればよい。焼成過程における本体110に含まれたセラミック粉末の収縮によって、本体110は完全な直線を有する六面体形状ではないが、実質的に六面体形状を有することができる。
本体110は厚さ方向(Z方向)に互いに対向する第1及び第2の面1、2と、上記第1及び第2の面1、2と連結され、 長さ方向(X方向)に互いに対向する第3及び第4の面3、4と、第1及び第2の面1、2と連結され、第3及び第4の面3、4と連結され、 幅方向(Y方向)に互いに対向する第5及び第6の面5、6を有することができる。
本体110を形成する複数の誘電体層111は焼成された状態であり、隣接する誘電体層111間の境界は、走査電子顕微鏡(SEM:Scanning Electron Microscope)を利用せずには確認できないほど一体化することができる。
誘電体層111を形成する原料は、十分な静電容量が得られるものであれば特に制限されず、例えば、チタン酸バリウム(BaTiO)粉末であればよい。誘電体層111を形成する材料は、チタン酸バリウム(BaTiO)などの粉末に、本発明の目的に応じて、多様なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加されることができる。
本体110の上部及び下部、即ち、厚さ方向(Z方向)の両端部にはそれぞれ、内部電極が形成されない誘電体層を積層して形成されるカバー層112を含むことができる。カバー層112は外部衝撃に対してキャパシタの信頼性を維持する役割を行うことができる。
カバー層112の厚さは特に限定する必要はない。但し、キャパシタ部品の小型化及び高容量化をより容易に達成するために、カバー層112の厚さは20μm以下であればよい。
誘電体層111の厚さは特に限定する必要はない。
但し、本発明によれば、誘電体層及び内部電極が非常に薄い場合にも電極の剥離及び凝集の増加を効果的に抑制することができるため、キャパシタ部品の小型化及び高容量化をより容易に達成するために誘電体層111の厚さは0.4μm以下であればよい。
上記誘電体層111の厚さは上記第1及び第2の内部電極121、122の間に配置される誘電体層111の平均厚さを意味することができる。
上記誘電体層111の平均厚さは本体110の長さ及び厚さ方向(L-T)の断面のイメージを走査電子顕微鏡(SEM、Scanning Electron Microscope)でスキャンして測定することができる。
例えば、本体110の幅方向の中央部を切断した長さ及び厚さ方向(L-T)の断面を走査電子顕微鏡(SEM、Scanning Electron Microscope)でスキャンしたイメージから抽出された任意の誘電体層において、長さ方向に沿って等間隔に30箇所の厚さを測定して平均値を測定することができる。
上記等間隔の30箇所は、第1及び第2の内部電極121、122が互いに重なる領域を意味する容量形成部において測定されることができる。
次に、内部電極121、122は誘電体層と交互に積層され、第1及び第2の内部電極121、122を含むことができる。第1及び第2の内部電極121、122は本体110を構成する誘電体層111を挟んで互いに対向するように交互に配置され、本体110の第3及び第4の面3、4にそれぞれ露出することができる。
このとき、第1及び第2の内部電極121、122は中間に配置された誘電体層111によって互いに電気的に分離されることができる。
上記導電性ペーストの印刷方法としては、スクリーン印刷法又はグラビア印刷法などを用いることができるが、本発明がこれに限定されるものではない。
以下、第1の内部電極121に関する図面である図5を基準として説明するが、第2の内部電極122にも同一に適用されることができる。
内部電極121は、金属結晶粒121a、及び上記金属結晶粒を取り囲みNi及びSnを含む複合層121bを含む。Ni及びSnを含む複合層121bは少なくとも一つの金属結晶粒121aをほぼ完全に取り囲んでいる形態であればよい。
金属結晶粒121aは金属原子が規則的に配列して作られた多面体である。Ni及びSnを含む複合層121bは、金属結晶粒121aを取り囲んでいる。即ち、Ni及びSnを含む複合層121bは金属結晶粒界(Grain Boundary)に存在する。Ni及びSnを含む複合層121bは金属結晶粒121aが外部に成長することを抑制することにより、内部電極の剥離現象を抑制し、内部電極の凝集現象を抑制する役割をする。
内部電極121の全長に対して内部電極が実際に形成された部分の長さの比を内部電極の連結性(C)と定義したとき、Ni及びSnを含む複合層121bが、金属結晶粒121aが外部に成長することを抑制することにより内部電極121は85%≦Cを満たすことができる。
Ni及びSnを含む複合層121bの厚さは1~15nmであればよい。
Ni及びSnを含む複合層121bの厚さが1nm未満の場合には金属結晶粒が外部に成長することを十分に抑制することができず、15nmを超える場合にはNi及びSnを含む複合層121bの厚さが均一でなく、金属結晶粒が外部に成長することを抑制する効果が落ちる可能性がある。
上記金属結晶粒121aはNi結晶粒であればよい。
一方、第1及び第2の内部電極121、122の厚さは特に限定する必要はない。
但し、本発明によれば、誘電体層及び内部電極が非常に薄い場合にも電極の剥離及び凝集の増加を効果的に抑制することができるため、キャパシタ部品の小型化及び高容量化をより容易に達成するために、第1及び第2の内部電極121、122の厚さは0.4μm以下であればよい。
上記第1及び第2の内部電極121、122の厚さは第1及び第2の内部電極121、122の平均厚さを意味することができる。
上記第1及び第2の内部電極121、122の平均厚さは、本体110の長さ及び厚さ方向(L-T)の断面のイメージを走査電子顕微鏡(SEM、Scanning Electron Microscope)でスキャンして測定することができる。
例えば、本体110の幅(W)方向の中央部を切断した長さ及び厚さ方向(L-T)の断面を走査電子顕微鏡(SEM、Scanning Electron Microscope)でスキャンしたイメージから抽出された任意の第1及び第2の内部電極121、122において、長さ方向に等間隔の30箇所の厚さを測定して平均値を測定することができる。
上記等間隔の30箇所は、第1及び第2の内部電極121、122が互いに重なる領域を意味する容量形成部で測定されることができる。
外部電極131、132は本体110に配置され、内部電極121、122と連結される。図4に示す形態のように第1及び第2の内部電極121、122とそれぞれ接続された第1及び第2の外部電極131、132を含むことができる。本実施形態では、キャパシタ部品100が2個の外部電極131、132を有する構造を説明しているが、外部電極131、132の個数や形状などは内部電極121、122の形態や他の目的によって変わることができる。
一方、外部電極131、132は金属などのように電気伝導性を有するものであればいずれの物質を用いても形成されることができ、電気的特性、構造的安定性などを考慮して具体的な物質が決定されることができ、ひいては多層構造を有することができる。
例えば、外部電極131、132は、本体110に配置される電極層131a、132a、及び電極層131a、132a上に形成されためっき層131b、132bを含むことができる。
電極層131a、132aに関するより具体的な例を挙げると、電極層131a、132aは導電性金属及びガラスを含んだ焼成電極であればよく、導電性金属はCuであればよい。また、電極層131a、132aは複数の金属粒子及び導電性樹脂を含んだ樹脂系電極でもよい。
めっき層131b、132bに関するより具体的な例を挙げると、めっき層131b、132bはNiめっき層又はSnめっき層であればよく、電極層131a、132a上にNiめっき層及びSnめっき層が順次形成された形態であればよく、複数のNiめっき層及び/又は複数のSnめっき層を含んでもよい。
積層セラミック電子部品のサイズは特に限定する必要はない。
但し、小型化及び高容量化を同時に達成するためには誘電体層及び内部電極の厚さを薄くして積層数を増加させなければならないため、0402(0.4mm×0.2mm)サイズ以下の積層セラミック電子部品において本発明による電極の剥離及び凝集の増加を抑制する効果がより顕著になることができる。したがって、積層セラミック電子部品の長さは0.4mm以下であり、厚さは0.2mm以下であればよい。
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
100 積層セラミック電子部品
110 本体
111 誘電体層
112 カバー層
121、122 内部電極
121a 金属結晶粒
121b Ni及びSnを含む複合層
131、132 外部電極
131a 電極層
132b めっき層

Claims (14)

  1. セラミックグリーンシートを製作する段階と、
    表面にSnを含むコーティング層が形成された導電性粉末を含む内部電極用ペーストを前記セラミックグリーンシート上に塗布して内部電極パターンを形成する段階と、
    前記内部電極パターンが形成されたセラミックグリーンシートを積層してセラミック積層体を形成する段階と、
    前記セラミック積層体を焼成して誘電体層及び内部電極を含む本体を形成する段階と、
    を含み、
    前記導電性粉末に対する前記Sn含量は1.5wt%以上である、積層セラミック電子部品の製造方法。
  2. 前記セラミックグリーンシートの厚さは0.6μm以下であり、前記内部電極パターンの厚さは0.5μm以下である、請求項1に記載の積層セラミック電子部品の製造方法。
  3. 前記コーティング層はCu、Ag、Pd、Pt、Rh、Ir及びRuのうち1つ以上をさらに含む、請求項1または2に記載の積層セラミック電子部品の製造方法。
  4. 前記コーティング層はW、Mo、Cr及びCoのうち1つ以上をさらに含む、請求項1または2に記載の積層セラミック電子部品の製造方法。
  5. 前記コーティング層は原子層堆積工法により形成されたものである、請求項1から4の何れか1つに記載の積層セラミック電子部品の製造方法。
  6. 前記導電性粉末は前記導電性粉末含量に対して0.03wt%以下のSをさらに含む、請求項1からの何れか1つに記載の積層セラミック電子部品の製造方法。
  7. 前記導電性粉末はNi粉末である、請求項1からの何れか1つに記載の積層セラミック電子部品の製造方法。
  8. 前記本体は長さが0.4mm以下であり、厚さが0.2mm以下である、請求項1からの何れか1つに記載の積層セラミック電子部品の製造方法。
  9. 前記本体に外部電極を配置する段階をさらに含む、請求項1から8の何れか1つに記載の積層セラミック電子部品の製造方法。
  10. 前記内部電極は金属結晶粒、及び前記金属結晶粒を取り囲みNi及びSnを含む複合層を含む、請求項1から9の何れか1つに記載の積層セラミック電子部品の製造方法
  11. 前記誘電体層の厚さは0.4μm以下であり、前記内部電極の厚さは0.4μm以下である、請求項10に記載の積層セラミック電子部品の製造方法
  12. 前記Ni及びSnを含む複合層の厚さは1~15nmである、請求項10または11に記載の積層セラミック電子部品の製造方法
  13. 前記金属結晶粒はNi結晶粒である、請求項10から12の何れか1つに記載の積層セラミック電子部品の製造方法
  14. 前記内部電極は、内部電極の全長に対して内部電極が実際に形成された部分の長さの比を内部電極の連結性(C)と定義したとき、85%≦Cを満たす、請求項10から13の何れか1つに記載の積層セラミック電子部品の製造方法
JP2018204761A 2018-08-23 2018-10-31 積層セラミック電子部品及びその製造方法 Active JP7283674B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0098608 2018-08-23
KR1020180098608A KR102140622B1 (ko) 2018-08-23 2018-08-23 적층 세라믹 전자부품 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2020031202A JP2020031202A (ja) 2020-02-27
JP7283674B2 true JP7283674B2 (ja) 2023-05-30

Family

ID=68420733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018204761A Active JP7283674B2 (ja) 2018-08-23 2018-10-31 積層セラミック電子部品及びその製造方法

Country Status (4)

Country Link
US (1) US10840017B2 (ja)
JP (1) JP7283674B2 (ja)
KR (1) KR102140622B1 (ja)
CN (1) CN110858517B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116133A (ko) * 2019-07-15 2019-10-14 삼성전기주식회사 커패시터 부품
JP7276296B2 (ja) * 2020-09-30 2023-05-18 株式会社村田製作所 積層セラミックコンデンサ
KR20220052164A (ko) * 2020-10-20 2022-04-27 삼성전기주식회사 적층형 전자 부품
KR20220101911A (ko) * 2021-01-12 2022-07-19 삼성전기주식회사 적층형 전자 부품
US12073996B2 (en) * 2021-03-01 2024-08-27 Taiyo Yuden Co., Ltd. Ceramic electronic device, powder material, paste material, and manufacturing method of ceramic electronic device
JP2023043216A (ja) * 2021-09-16 2023-03-29 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR20240090991A (ko) * 2021-12-27 2024-06-21 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
JPWO2023127732A1 (ja) * 2021-12-28 2023-07-06
JPWO2023136258A1 (ja) * 2022-01-17 2023-07-20

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002302701A (ja) 2001-01-31 2002-10-18 Shin Etsu Chem Co Ltd 複合微粒子並びに導電性ペースト及び導電性膜
JP2004179182A (ja) 2002-11-22 2004-06-24 Kyocera Corp セラミック積層体及びその製法
JP2005505695A (ja) 2001-10-18 2005-02-24 カナディアン・エレクトロニック・パウダーズ・コーポレーション・(シーイーピーシー) 積層セラミックコンデンサ電極内部用粉末
JP2013089944A (ja) 2011-10-18 2013-05-13 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品
JP2013170303A (ja) 2012-02-22 2013-09-02 Jfe Mineral Co Ltd ニッケル合金粉末およびその製造方法
JP2015156470A (ja) 2014-01-14 2015-08-27 Tdk株式会社 積層型セラミック電子部品
JP2017519349A (ja) 2014-04-01 2017-07-13 ニューマティコート テクノロジーズ リミティド ライアビリティ カンパニー 被覆ナノ粒子を含む受動電子部品及びその製造と使用方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05290622A (ja) * 1992-04-09 1993-11-05 Sumitomo Metal Mining Co Ltd Niペースト組成物
US6686045B2 (en) * 2001-01-31 2004-02-03 Shin-Etsu Chemical Co., Ltd. Composite fine particles, conductive paste, and conductive film
JP2004221304A (ja) 2003-01-15 2004-08-05 Tdk Corp 内部電極を持つ電子部品の製造方法
JP2005281712A (ja) 2004-03-26 2005-10-13 Fujikura Ltd 金属粉末、その製造方法及び製造装置
JP4513981B2 (ja) * 2005-03-31 2010-07-28 Tdk株式会社 積層セラミック電子部品及びその製造方法
JP4697539B2 (ja) * 2005-12-07 2011-06-08 昭栄化学工業株式会社 ニッケル粉末、導体ペーストおよびそれを用いた積層電子部品
KR101070151B1 (ko) * 2009-12-15 2011-10-05 삼성전기주식회사 적층 세라믹 커패시터
JP5452244B2 (ja) * 2010-01-19 2014-03-26 ナミックス株式会社 積層セラミック電子部品とその製造方法
KR101862396B1 (ko) * 2011-09-08 2018-05-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP6003988B2 (ja) * 2012-08-07 2016-10-05 株式会社村田製作所 積層セラミックコンデンサの製造方法
CN104837580B (zh) * 2012-11-20 2016-10-26 杰富意矿物股份有限公司 镍粉末、导电膏以及层叠陶瓷电子部件
JP5843821B2 (ja) * 2013-08-13 2016-01-13 Jx日鉱日石金属株式会社 金属粉ペースト、及びその製造方法
KR102139753B1 (ko) * 2015-02-26 2020-07-31 삼성전기주식회사 세라믹 전자 부품 및 이의 제조방법
JP2018104819A (ja) * 2016-12-26 2018-07-05 住友金属鉱山株式会社 ニッケル粉末とその製造方法、およびニッケル粉末の表面処理方法
JP2018117051A (ja) * 2017-01-18 2018-07-26 株式会社村田製作所 積層セラミックコンデンサ
KR102105057B1 (ko) * 2018-08-16 2020-04-27 삼성전기주식회사 적층 세라믹 전자부품

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002302701A (ja) 2001-01-31 2002-10-18 Shin Etsu Chem Co Ltd 複合微粒子並びに導電性ペースト及び導電性膜
JP2005505695A (ja) 2001-10-18 2005-02-24 カナディアン・エレクトロニック・パウダーズ・コーポレーション・(シーイーピーシー) 積層セラミックコンデンサ電極内部用粉末
JP2004179182A (ja) 2002-11-22 2004-06-24 Kyocera Corp セラミック積層体及びその製法
JP2013089944A (ja) 2011-10-18 2013-05-13 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品
JP2013170303A (ja) 2012-02-22 2013-09-02 Jfe Mineral Co Ltd ニッケル合金粉末およびその製造方法
JP2015156470A (ja) 2014-01-14 2015-08-27 Tdk株式会社 積層型セラミック電子部品
JP2017519349A (ja) 2014-04-01 2017-07-13 ニューマティコート テクノロジーズ リミティド ライアビリティ カンパニー 被覆ナノ粒子を含む受動電子部品及びその製造と使用方法

Also Published As

Publication number Publication date
US10840017B2 (en) 2020-11-17
JP2020031202A (ja) 2020-02-27
US20200066454A1 (en) 2020-02-27
KR20190121152A (ko) 2019-10-25
CN110858517A (zh) 2020-03-03
KR102140622B1 (ko) 2020-08-03
CN110858517B (zh) 2023-05-26

Similar Documents

Publication Publication Date Title
JP7283674B2 (ja) 積層セラミック電子部品及びその製造方法
US11605505B2 (en) Multilayer ceramic electronic component
JP7176167B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR102217288B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
JP7226896B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR102147408B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
JP5932946B2 (ja) 積層セラミック電子部品
JP3259686B2 (ja) セラミック電子部品
KR20190035178A (ko) 적층 세라믹 커패시터 및 그의 제조 방법
JP7283675B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP7396572B2 (ja) 積層セラミックキャパシタ及びその製造方法
US20140177127A1 (en) Multilayer ceramic electronic component and manufacturing method thereof
KR20190121210A (ko) 적층 세라믹 전자부품 및 그 제조방법
KR102662851B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR102212640B1 (ko) 적층 세라믹 전자부품
KR102097328B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
JP2014093517A (ja) 積層セラミック電子部品及びその製造方法
KR100905878B1 (ko) 적층형 세라믹 캐패시터 제조방법
KR102041622B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
CN110676052B (zh) 多层陶瓷电子组件及制造多层陶瓷电子组件的方法
KR102351181B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
KR102407983B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
KR20200132824A (ko) 적층 세라믹 전자부품 및 그 제조방법
CN110544586B (zh) 多层陶瓷电子组件及其制造方法
KR101933403B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230508

R150 Certificate of patent or registration of utility model

Ref document number: 7283674

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150